JP5472449B2 - マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム - Google Patents

マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム Download PDF

Info

Publication number
JP5472449B2
JP5472449B2 JP2012508002A JP2012508002A JP5472449B2 JP 5472449 B2 JP5472449 B2 JP 5472449B2 JP 2012508002 A JP2012508002 A JP 2012508002A JP 2012508002 A JP2012508002 A JP 2012508002A JP 5472449 B2 JP5472449 B2 JP 5472449B2
Authority
JP
Japan
Prior art keywords
software
core
migration
cores
apl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012508002A
Other languages
English (en)
Other versions
JPWO2011121786A1 (ja
Inventor
康志 栗原
浩一郎 山下
和美 都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011121786A1 publication Critical patent/JPWO2011121786A1/ja
Application granted granted Critical
Publication of JP5472449B2 publication Critical patent/JP5472449B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本発明は、電力を制御するマルチコアプロセッサシステム、電力制御方法、および電力制御プログラムに関する。
従来の携帯電話は、通信、通話機能をベースバンドプロセッサ（以下、「ＢＰ」と称する。）が担当しており、その他のマルチメディア処理をアプリケーションプロセッサ（以下、「ＡＰＬ」と称する。）が担当している。さらに、ＢＰは、通話機能で使用する音声の符号化と復号を行う音声コーデック処理をＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）に処理させている（たとえば非特許文献１〜３を参照。）。ＤＳＰは、特定の演算処理を高速に行うことを目的に作られ、主に音声処理・画像処理などに使われるプロセッサである。このように、携帯電話を制御するプロセッサは、ＢＰ、ＡＰＬ、ＤＳＰという処理の異なるプロセッサを有するヘテロジニアス・マルチコアプロセッサシステムである。
ヘテロジニアス・マルチコアプロセッサシステムの省電力の技術として、専用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と汎用のＣＰＵのうち、外部電源かバッテリー駆動かに応じて、プログラムを割り当てるＣＰＵを選択することで省電力化を図るという技術が開示されている（たとえば、下記特許文献１を参照。）。
また、ＡＰＬは負荷の高いマルチメディア処理を担当するため、実行しているマルチメディア処理によって演算能力が大きく変化する。したがって、ＡＰＬは、演算能力を変化させる機能として、クロックギア機能を有する場合もある。クロックギア機能は、周波数を段階的に変更させることができる機能である。ＡＰＬが有するクロックギア機能は、３〜５段階に周波数を変更できる場合が多い。このように、ＡＰＬは、実行しているマルチメディア処理に応じてクロックギアを変更することで、省電力化を図ることができる。
特開２００８−２７６３９５号公報
頭脳放談 ： 第２０回 日立がＳ−ＭＡＰでケータイを変える？、［ｏｎｌｉｎｅ］、［平成２２年０３月１８日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ．ａｔｍａｒｋｉｔ．ｃｏ．ｊｐ／ｆｐｃ／ｒｅｎｓａｉ／ｚｕｎｏｕｈｏｕｄａｎ０２０／ｓｍａｐ．ｈｔｍｌ＞ ＠ＩＴ：頭脳放談：第４４回 ニッポン半導体、復活のカギは携帯電話？、［ｏｎｌｉｎｅ］、［平成２２年０３月１８日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ．ａｔｍａｒｋｉｔ．ｃｏ．ｊｐ／ｆｓｙｓ／ｚｕｎｏｕｈｏｕｄａｎ／０４４ｚｕｎｏｕ／ａｐｐ＿ｐｒｏｃｅｓｓｏｒ．ｈｔｍｌ＞ Ｍｏｂｉｌｅ：ＴＩの「ＯＭＡＰ」，ＮＥＣ，松下，富士通が３Ｇ携帯に採用、［ｏｎｌｉｎｅ］、［平成２２年０３月１８日検索］、インターネット＜ｈｔｔｐ：／／ｐｌｕｓｄ．ｉｔｍｅｄｉａ．ｃｏ．ｊｐ／ｍｏｂｉｌｅ／０２０３／１８／ｎ＿ｏｍａｐ．ｈｔｍｌ＞
しかしながら、上述した従来技術において、特許文献１にかかる技術では、電源の利用形態が外部電源かバッテリー駆動かによってプログラムを割り当てるＣＰＵを選択している。バッテリー駆動の際に、省電力状態となる低性能のＣＰＵを選択することになり、バッテリーに余裕があったとしても常にプログラムの実行速度が低速となる問題点があった。また、クロックギア機能を使って省電力化を行っていても、クロックギアで設定できる階数は少ないため、実行中のマルチメディア処理が適切な演算能力とＡＰＬの演算能力とで差分が発生し、演算能力の余剰が発生するという問題点があった。
本発明は、上述した従来技術による問題点を解消するため、演算能力の余剰を減らし、省電力化するマルチコアプロセッサシステム、電力制御方法、および電力制御プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するため、開示のマルチコアプロセッサシステムは、第１の処理を実行する第１のコアとは異なる第２のコアにおいて、複数のソフトウェアのうち第１のソフトウェアは第１の処理と同等の機能を有し、複数のソフトウェアのうち第１のソフトウェアと異なる機能を有する第２のソフトウェアが実行中であることを検出し、第２のソフトウェアが第２のコアで実行中である状態が検出された場合、複数のソフトウェアのそれぞれに対応する演算能力の要求値を記憶したデータベースから、第１のソフトウェアと第２のソフトウェアとの演算能力の要求値を抽出し、抽出された第１のソフトウェアと第２のソフトウェアとの演算能力の要求値の合計が、第２のコアの演算能力値以下か否かを判断し、演算能力の要求値の合計が第２のコアの演算能力値以下であると判断された場合、第２のコアに第１のソフトウェアを割り当て、第１のソフトウェアが第２のコアに割り当てられた場合、第１のコアを休止させることを要件とする。
本マルチコアプロセッサシステム、電力制御方法、および電力制御プログラムによれば、演算能力の余剰を減らし、省電力化できるという効果を奏する。
本実施の形態にかかるマルチコアプロセッサシステムのハードウェアを示すブロック図である。 マルチコアプロセッサシステム１００を示すブロック図である。 マルチコアプロセッサシステム１００の各ＣＰＵの実行状態の遷移を示す説明図である。 図３の状態３０２における各ＣＰＵの実行状況と消費電力の説明図である。 図３の状態３０４における各ＣＰＵの実行状況と消費電力の説明図である。 図３の状態３０３における各ＣＰＵの実行状況と消費電力の説明図である。 ソフトウェア能力要求テーブル２０１の記憶内容の一例を示す説明図である。 マルチコアプロセッサシステム１００のスケジューリング処理を示すフローチャート（その１）である。 マルチコアプロセッサシステム１００のスケジューリング処理を示すフローチャート（その２）である。 ＰＭＵイベント取得処理を示すフローチャートである。 外部割り込み検出処理を示すフローチャートである。 コーデック結果処理を示すフローチャートである。 ＤＳＰ起動要求処理を示すフローチャートである。 余剰あり処理を示すフローチャートである。 ＡＰＬ１０３が単数の場合における余剰判断処理を示すフローチャートである。 ＡＰＬ１０３が複数の場合における余剰判断処理を示すフローチャート（その１）である。 ＡＰＬ１０３が複数の場合における余剰判断処理を示すフローチャート（その２）である。 コーデック開始処理を示すフローチャートである。 ＤＳＰコーデック処理を示すフローチャートである。 外部割り込み終了処理を示すフローチャートである。 ステップＳ１５１７におけるマイグレーションの対象となる移行対象ソフトウェアの検索処理の一例を示すフローチャートである。
以下に添付図面を参照して、本発明にかかるマルチコアプロセッサシステム、電力制御方法、および電力制御プログラムの好適な実施の形態を詳細に説明する。
（マルチコアプロセッサシステムのハードウェア）
図１は、本実施の形態にかかるマルチコアプロセッサシステムのハードウェアを示すブロック図である。図１において、マルチコアプロセッサシステム１００は、ベースバンドプロセッサ（ＢＰ）１０１と、ＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）１０２と、アプリケーションプロセッサ（ＡＰＬ）１０３と、ＤＳＰ１０４と、を備えている。
マルチコアプロセッサシステムとは、コアが複数搭載されたプロセッサを含むコンピュータのシステムである。コアが複数搭載されていれば、複数のコアが搭載された単一のプロセッサでもよく、シングルコアのプロセッサが並列されているプロセッサ群でもよい。好ましくは、マルチコアプロセッサシステム１００は、性能が異なるコアを複数備える、ヘテロジニアス・マルチコアプロセッサシステムであってもよい。
また、専用の記憶領域として、マルチコアプロセッサシステム１００は、ＢＰ１０１がアクセス可能なＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０７と、ＡＰＬ１０３がアクセス可能なＲＡＭ１０８とを備えている。共用の記憶領域として、マルチコアプロセッサシステム１００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０９と、ＲＡＭ１１０と、フラッシュＲＯＭ１１１と、を備えている。また、ユーザやその他の機器との入出力装置として、マルチコアプロセッサシステム１００は、アンテナ１０５と、ＲＦ回路１０６と、ディスプレイ１１２と、キーボード１１３と、を備えている。また、各部はバス１１４によってそれぞれ接続されている。
ここで、ＢＰ１０１は、ＲＦ回路１０６の制御によって通話の検出を行い、通信、通話機能を担当するプロセッサコアである。また、本実施の形態にかかるＢＰ１０１は、ＡＰＬ１０３の演算能力に余剰があるか否かで、通話に伴う音声コーデック処理をＡＰＬ１０３かＤＳＰ１０４に配布する。ＰＭＵ１０２は、消費電力を装置ごとに管理する装置であり、本実施の形態では、ＡＰＬ１０３とＤＳＰ１０４をスリープさせる。
ＡＰＬ１０３は、マルチメディア処理を担当するプロセッサコアである。また、ＡＰＬ１０３は、演算能力に余剰がある場合に、音声コーデックも担当する。ＡＰＬ１０３は、ＡＰＬ１０３とＲＡＭ１０８などの動作周波数を変更できる機能として、クロックギア機能を有してもよい。ＡＰＬ１０３は、実行しているソフトウェアの負荷に応じてクロックギアを切り替えることにより、省電力効果を得ることができる。たとえば、ＡＰＬ１０３は、クロックギアを３〜５段階に変更できる。具体的な動作周波数の例としては、１００［ＭＨｚ］、２００［ＭＨｚ］、６００［ＭＨｚ］であり、それぞれの動作周波数に対応する消費電力の例としては、１００［ｍＷ］、２００［ｍＷ］、６００［ｍＷ］である。
ＤＳＰ１０４は、音声コーデックを担当するプロセッサコアである。音声コーデックのフォーマットとしては、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）、ＡＤＰＣＭ（Ａｄａｐｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）が存在する。ＤＳＰ１０４の専用のＲＡＭを図示していないが、ＤＳＰ１０４専用のＲＡＭが存在してもよい。また、マルチコアプロセッサシステム１００は、ＡＰＬ１０３がＲＡＭ１０８にアクセスして音声コーデック処理を実行している途中に、ＤＳＰ１０４に音声コーデック処理を移行することもある。そのときには、ＲＡＭ１０８に格納されている音声コーデックの途中結果にアクセスするため、ＤＳＰ１０４はＲＡＭ１０８にアクセスできるように結線してもよい。
アンテナ１０５は、無線信号を送受信する。ＲＦ回路１０６は、高周波処理部であり、アンテナ１０５を介してインターネットなどのネットワークからデータを受信したり、ネットワークへデータを送信したりする。ここでは、ＲＦ回路１０６は、Ａ（Ａｎａｌｏｇ）／Ｄ（Ｄｉｇｉｔａｌ）コンバータやＤ／Ａコンバータなどを備えていることとし、ネットワークからのデータをディジタル信号に変換したり、ＢＰ１０１からのデータをアナログ信号に変換したりする。
ＲＯＭ１０９は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１１０は、ＢＰ１０１、ＰＭＵ１０２、ＡＰＬ１０３、ＤＳＰ１０４のワークエリアとして使用される。フラッシュＲＯＭ１１１は、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）などのシステムソフトウェアやアプリケーションソフトウェアなどを記憶している。
ディスプレイ１１２は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。ディスプレイ１１２は、たとえば、ＴＦＴ液晶ディスプレイなどを採用することができる。キーボード１１３は、文字、数字、各種指示などの入力のためのキーを備え、データの入力を行う。図１にて図示した例では、テンキーであり、ユーザからの入力を外部割り込みとしてＰＭＵ１０２に送信する。
（マルチコアプロセッサシステム１００）
次に、マルチコアプロセッサシステム１００について説明する。図２は、マルチコアプロセッサシステム１００を示すブロック図である。マルチコアプロセッサシステム１００は、検出部２０２と、抽出部２０３と、余剰判断部２０４と、割当部２０５と、休止部２０６と、決定部２０７と、移行部２０８と、休止通知部２０９と、コーデック処理検出部２１０と、コーデック処理配布部２１１と、を含む。この制御部となる機能（検出部２０２〜コーデック処理配布部２１１）は、記憶装置に記憶されたプログラムをＢＰ１０１、ＰＭＵ１０２、ＡＰＬ１０３のいずれかが実行することにより、その機能を実現する。記憶装置とは、たとえば、図１に示したＲＡＭ１０７、ＲＡＭ１０８、ＲＯＭ１０９、ＲＡＭ１１０、フラッシュＲＯＭ１１１などである。
また、マルチコアプロセッサシステム１００は、ソフトウェア能力要求テーブル２０１にアクセス可能である。ソフトウェア能力要求テーブル２０１は、複数のソフトウェアのうち、ソフトウェアごとに演算能力の要求値を記憶する。ソフトウェア能力要求テーブル２０１にアクセスするのは、ＡＰＬ１０３であるため、図２ではソフトウェア能力要求テーブル２０１がＲＡＭ１０８に格納されているが、ＲＡＭ１１０などに格納されていてもよい。
また、各制御部のうち、検出部２０２〜割当部２０５、決定部２０７〜休止通知部２０９はＡＰＬ１０３によって実行される。休止部２０６は、ＰＭＵ１０２によって実行される。コーデック処理検出部２１０、コーデック処理配布部２１１は、ＢＰ１０１によって実行される。
検出部２０２は、特定の処理を実行する特定のコアとは異なる他のコアにおいて、複数のソフトウェアのうち、特定のソフトウェアとは異なる他のソフトウェアが実行中であることを検出する機能を有する。特定のソフトウェアは、複数のソフトウェアに属し、特定の処理と同等の機能を有する。また、特定の処理とは、たとえば音声のコーデック処理であり、特定のコアとはＤＳＰ１０４である。また、特定の処理としては、ＤＳＰ１０４が一般的に得意とするディジタル画像処理であってもよい。
特定のコアとは異なる他のコアは、ＡＰＬ１０３である。また、他のソフトウェアは、ＡＰＬ１０３にて実行される特定のソフトウェア以外であればどのソフトウェアであってもよい。たとえば、他のソフトウェアは、特定の処理以外のマルチメディア処理である、ストリーミング映像再生処理であってもよい。たとえば、マルチメディア処理を実行する以外にも、他のソフトウェアがビジネスソフトウェアであるワードプロセッサソフトウェアであれば文章編集処理を実行してもよい。
また、特定のコアと他のコアは、性能の異なるＣＰＵであってもよい。図１、図２で示したＡＰＬ１０３は１つのＣＰＵであるが、マルチメディア処理を実行するＡＰＬ１０３は複数のＣＰＵを含んでいてもよい。特定の処理と同等の機能を有する特定のソフトウェアとは、たとえば、ＤＳＰ１０４が担当するコーデック処理と同等の機能を有するコーデック処理ソフトウェアである。
具体的には、たとえば、検出部２０２は、ＤＳＰ１０４にて音声のコーデック処理が実行中で、ＡＰＬ１０３ではコーデック処理ソフトウェアとは異なる他のソフトウェアが実行中であることを検出する。なお、検出されたという情報は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶される。
抽出部２０３は、検出部２０２によって他のソフトウェアが他のコアに実行中である状態が検出された場合、ソフトウェア能力要求テーブル２０１から、特定のソフトウェアと他のソフトウェアとの演算能力の要求値を抽出する機能を有する。演算能力の要求値とは、ソフトウェアが正常動作するための演算能力である。演算能力の要求値は、実行前のシミュレーションや、プロファイラを用いて事前に測定される。また、ＡＰＬ１０３は、ソフトウェア実行時に記録を取り、ソフトウェア能力要求テーブル２０１を更新してもよい。具体的には、たとえば、検出部２０２によって検出された場合、抽出部２０３は、特定のソフトウェアの演算能力の要求値を抽出する。
抽出された値は、たとえば、１秒間に何百万個の命令が実行できるかを示すＭＩＰＳ（Ｍｉｌｌｉｏｎ Ｉｎｓｔｒｕｃｔｉｏｎｓ Ｐｅｒ Ｓｅｃｏｎｄ）で示される。たとえば、抽出部２０３によって特定のソフトウェアであるコーデック処理ソフトウェアの演算能力の要求値は６０［ＭＩＰＳ］と抽出される。同様に、抽出部２０３によって他のソフトウェアとして、ストリーミング再生ソフトウェアの演算能力の要求値は１００［ＭＩＰＳ］、音声再生ソフトウェアの演算能力の要求値は４０［ＭＩＰＳ］と抽出される。なお、抽出された演算能力の要求値は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶される。
余剰判断部２０４は、抽出部２０３によって抽出された特定のソフトウェアと他のソフトウェアとの演算能力の要求値の合計が、他のコアの演算能力値以下か否かを判断する機能を有する。また、余剰判断部２０４は、移行部２０８によって移行対象ソフトウェアが移行させられる場合に、移行元のコアの移行対象ソフトウェア以外の残余のソフトウェアとの演算能力の要求値の合計が、移行元のコアの演算能力値以下か否かを判断してもよい。また、余剰判断部２０４は、移行元のコアの演算能力値以下であり、かつ、特定のソフトウェアと他のコアごとに実行中のソフトウェア群との演算能力の要求値の合計が、他のコアの演算能力値の合計以下であるか否かを判断してもよい。
具体的には、たとえば、特定のソフトウェアの演算能力の要求値が６０［ＭＩＰＳ］、他のソフトウェアの演算能力の要求値が１００［ＭＩＰＳ］、４０［ＭＩＰＳ］であり、ＡＰＬ１０３の演算能力値が２００［ＭＩＰＳ］である状態を想定する。６０＋１００＋４０≦２００となるため、余剰判断部２０４は、演算能力の要求値の合計が、ＡＰＬ１０３の演算能力値以下であると判断する。なお、判断された情報は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶される。
割当部２０５は、余剰判断部２０４によって他のコアの演算能力値以下であると判断された場合、他のコアに特定のソフトウェアを割り当てる機能を有する。また、割当部２０５は、決定部２０７によって決定されたコアに特定のソフトウェアを割り当ててもよい。具体的には、たとえば、余剰判断部２０４によってＡＰＬ１０３の演算能力値以下であると判断された場合、割当部２０５は、ＡＰＬ１０３にコーデック処理ソフトウェアを割り当てる。なお、割り当て結果は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶される。
休止部２０６は、割当部２０５によって特定のソフトウェアが他のコアに割り当てられた場合、休止通知部２０９から通知を受け、特定のコアを休止させる機能を有する。また、休止部２０６は、割当部２０５によって特定のソフトウェアが決定部２０７によって決定されたコアに割り当てられた場合、特定のコアを休止させてもよい。具体的には、たとえば、ＡＰＬ１０３にコーデック処理ソフトウェアが割り当てられた場合、ＰＭＵ１０２は、ＤＳＰ１０４を休止させる。なお、休止させたという情報は、ＲＡＭ１１０などの記憶領域に記憶される。
決定部２０７は、余剰判断部２０４によって他のコアの演算能力値以下であると判断された場合、他のコアの中から、演算能力値と特定のソフトウェアおよび他のソフトウェアの演算能力の要求値の合計との差分が最大となるコアを決定する機能を有する。
たとえば、ＡＰＬ１０３がＡＰＬ＃１〜ＡＰＬ＃３という３個のＣＰＵを含む。また、ＡＰＬ＃１の演算能力値が１００［ＭＩＰＳ］であり、要求値の合計が７０［ＭＩＰＳ］であれば、差分は３０［ＭＩＰＳ］となる。同様に、ＡＰＬ＃２の演算能力値が２００［ＭＩＰＳ］であり、要求値の合計が１２０［ＭＩＰＳ］であれば、差分は８０［ＭＩＰＳ］となる。同様に、ＡＰＬ＃３の演算能力値が６００［ＭＩＰＳ］であり、要求値の合計が５８０［ＭＩＰＳ］であれば、差分は２０［ＭＩＰＳ］となる。
このとき、決定部２０７は、ＡＰＬ＃１〜ＡＰＬ＃３から差分が最大となるＡＰＬ＃２をコーデック処理ソフトウェアを割り当てられるＣＰＵとして決定する。なお、決定されたＣＰＵの情報は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶される。
移行部２０８は、他のコアのうち移行元のコアで実行中である移行対象ソフトウェアを、他のコアのうち移行先のコアに移行させる機能を有する。また、移行部２０８は、余剰判断部２０４によって、特定のソフトウェアと移行元のコアの移行対象ソフトウェア以外の残余のソフトウェアとの演算能力の要求値の合計が移行元のコアの演算能力値以下と判断された場合、移行対象ソフトウェアを移行させてもよい。
たとえば、ＡＰＬ１０３がＡＰＬ＃１、ＡＰＬ＃２という２個のＣＰＵを含む。さらに、ＡＰＬ＃１が移行元のコア、ＡＰＬ＃２が移行先のコアとする。ＡＰＬ＃１にて実行中のソフトウェアの演算能力の要求値が１６０［ＭＩＰＳ］であり、移行対象ソフトウェアの演算能力の要求値が２０［ＭＩＰＳ］であれば、残余のソフトウェアの演算能力の要求値の合計は１６０−２０＝１４０［ＭＩＰＳ］となる。
さらに、ＡＰＬ＃１の演算能力値が２００［ＭＩＰＳ］、特定のソフトウェアの演算能力の要求値が６０［ＭＩＰＳ］であれば、１４０＋６０≦２００となり、余剰判断部２０４は、移行元のコアの演算能力値以下と判断する。よって、移行部２０８は、移行対象ソフトウェアをＡＰＬ＃２に移行させる。なお、移行させた移行対象ソフトウェアの情報は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶されてもよい。
休止通知部２０９は、割当部２０５によって特定のソフトウェアが他のコアに割り当てられた場合に、特定のコアの休止依頼を通知する機能を有する。具体的には、たとえば、ＡＰＬ１０３に特定のソフトウェアであるコーデック処理ソフトウェアが割り当てられた後、休止通知部２０９は、ＰＭＵ１０２にＤＳＰ１０４の休止依頼を通知する。なお、休止依頼情報は、ＲＡＭ１０８、ＲＡＭ１１０などの記憶領域に記憶されてもよい。
コーデック処理検出部２１０は、ＲＦ回路１０６によって入出力されたデータに基づいて、コーデック処理が発生するかを検出する機能を有する。具体的には、たとえば、入力されたデータをマルチコアプロセッサシステム１００で適用するプロトコルに従って変換した結果、入力されたデータのフォーマットがＰＣＭやＡＤＰＣＭであった場合に、ＢＰ１０１は、コーデック処理が発生することを検出する。なお、検出されたデータは、ＲＡＭ１０７、ＲＡＭ１１０などの記憶領域に記憶される。
コーデック処理配布部２１１は、コーデック処理検出部２１０によって検出されたコーデック処理をＡＰＬ１０３の演算能力の余剰に基づいて、ＡＰＬ１０３かＤＳＰ１０４に配布する機能を有する。具体的には、たとえば、ＡＰＬ１０３の演算能力に余剰があれば、ＢＰ１０１は、コーデック処理をＡＰＬ１０３に配布する。ＡＰＬ１０３の演算能力に余剰がなければ、ＢＰ１０１は、コーデック処理をＤＳＰ１０４に配布する。なお、ＡＰＬ１０３かＤＳＰ１０４のどちらにコーデック処理を配布したかという情報は、ＲＡＭ１０７、ＲＡＭ１１０などの記憶領域に記憶される。
図３は、マルチコアプロセッサシステム１００の各ＣＰＵの実行状態の遷移を示す説明図である。マルチコアプロセッサシステム１００の状態は、以下の５つの状態のうちいずれか１つの状態になる。状態３０１は、通話中でなくＢＰ１０１のみを実行中である。状態３０２は、通話中でありＢＰ１０１とＤＳＰ１０４を実行中である。状態３０３は、通話中でありＢＰ１０１とＡＰＬ１０３を実行中である。状態３０４は、通話中でありＢＰ１０１とＡＰＬ１０３とＤＳＰ１０４を実行中である。状態３０５は、通話中でなくＢＰ１０１とＡＰＬ１０３を実行中である。
マルチコアプロセッサシステム１００が状態３０１の状態で、ＢＰ１０１が通話の検出を行うと、ＰＭＵ１０２は、音声コーデック処理を行うＤＳＰ１０４を休止状態から復帰させる。結果、マルチコアプロセッサシステム１００は、状態３０１から状態３０２に遷移する。また、マルチコアプロセッサシステム１００が状態３０１の状態で、ＰＭＵ１０２がキーボード１１３からの外部割り込みを検出すると、ＰＭＵ１０２は、マルチメディア処理を行うＡＰＬ１０３を休止状態から復帰させる。結果、マルチコアプロセッサシステム１００は、状態３０１から状態３０５に遷移する。
マルチコアプロセッサシステム１００が状態３０２の状態で、ＢＰ１０１が通話終了の検出を行うと、ＰＭＵ１０２は、音声コーデック処理を行うＤＳＰ１０４を休止させる。結果、マルチコアプロセッサシステム１００は、状態３０２から状態３０１に遷移する。
また、マルチコアプロセッサシステム１００が状態３０２の状態で、ＰＭＵ１０２がキーボード１１３からの外部割り込みを検出すると、ＰＭＵ１０２はマルチメディア処理を行うＡＰＬ１０３を休止状態から復帰させる。さらに、ＡＰＬ１０３の演算能力に余剰がある場合は、ＰＭＵ１０２は、コーデック処理をＤＳＰ１０４からＡＰＬ１０３に移行させる。結果、マルチコアプロセッサシステム１００は、状態３０２から状態３０３に遷移する。もし、ＡＰＬ１０３の演算能力に余剰がない場合は、ＤＳＰ１０４はコーデック処理を継続する。結果、マルチコアプロセッサシステム１００は、状態３０２から状態３０４に遷移する。
マルチコアプロセッサシステム１００が状態３０３の状態で、無操作状態が一定時間を超えタイムアウトした場合は、ＡＰＬ１０３は、マルチメディア処理を終了する。続けて、ＰＭＵ１０２は、ＤＳＰ１０４を休止状態から復帰させた後、コーデック処理をＡＰＬ１０３からＤＳＰ１０４に移行させた後、ＡＰＬ１０３を休止させる。結果、マルチコアプロセッサシステム１００は、状態３０３から状態３０２に遷移する。
また、マルチコアプロセッサシステム１００が状態３０３の状態で、更なる外部割り込みを検出しマルチメディア処理が増加し、ＡＰＬ１０３の演算能力に余剰がなくなった場合、ＰＭＵ１０２は、まずＤＳＰ１０４を休止状態から復帰させる。続けて、ＰＭＵ１０２はコーデック処理をＡＰＬ１０３からＤＳＰ１０４に移行させる。結果、マルチコアプロセッサシステム１００は、状態３０３から状態３０４に遷移する。また、マルチコアプロセッサシステム１００が状態３０３の状態で、ＢＰ１０１が通話終了の検出を行うと、ＡＰＬ１０３は音声コーデック処理を終了する。結果、マルチコアプロセッサシステム１００は、状態３０３から状態３０５に遷移する。
マルチコアプロセッサシステム１００が状態３０４の状態で、マルチメディア処理のいくつかが終了し、ＡＰＬ１０３の演算能力に余剰が発生した場合、ＰＭＵ１０２はコーデック処理をＤＳＰ１０４からＡＰＬ１０３に移行させる。続けて、ＰＭＵ１０２は、ＤＳＰ１０４を休止させる。結果、マルチコアプロセッサシステム１００は、状態３０４から状態３０３に遷移する。また、マルチコアプロセッサシステム１００が状態３０４の状態で、ＢＰ１０１が通話終了の検出を行うと、ＰＭＵ１０２は、音声コーデック処理を行うＤＳＰ１０４を休止させる。結果、マルチコアプロセッサシステム１００は、状態３０４から状態３０５に遷移する。
マルチコアプロセッサシステム１００が状態３０５の状態で、ＢＰ１０１が通話の検出を行うと、ＡＰＬ１０３の演算能力に余剰がある場合は、ＡＰＬ１０３がコーデック処理を実行する。結果、マルチコアプロセッサシステム１００は、状態３０５から状態３０３に遷移する。また、ＡＰＬ１０３の演算能力に余剰がない場合は、ＰＭＵ１０２は、ＤＳＰ１０４を休止状態から復帰させる。結果、マルチコアプロセッサシステム１００は、状態３０５から状態３０４に遷移する。
また、マルチコアプロセッサシステム１００が状態３０５の状態で、無操作状態が一定時間を越えタイムアウトした場合は、ＡＰＬ１０３は、マルチメディア処理を終了する。マルチメディア処理がすべて終了した場合、ＰＭＵ１０２は、ＡＰＬ１０３を休止させる。結果、マルチコアプロセッサシステム１００は、状態３０５から状態３０１に遷移する。
図４は、図３の状態３０２における各ＣＰＵの実行状況と消費電力の説明図である。マルチコアプロセッサシステム１００の状態が状態３０２である場合、ＢＰ１０１とＤＳＰ１０４が通話処理を実行中である。また、ＤＳＰ１０４の消費電力を５０［ｍＷ］とし、ＡＰＬ１０３の消費電力は、クロックギアの低い順に１００［ｍＷ］、２００［ｍＷ］、６００［ｍＷ］とする。マルチコアプロセッサシステム１００の状態３０２におけるＤＳＰ１０４とＡＰＬ１０３の合計消費電力は、５０＋０＝５０［ｍＷ］となる。
図５は、図３の状態３０４における各ＣＰＵの実行状況と消費電力の説明図である。マルチコアプロセッサシステム１００の状態が状態３０４である場合、ＢＰ１０１とＡＰＬ１０３とＤＳＰ１０４が実行中である。ＡＰＬ１０３は、下から２番目のクロックギアで動作していることを想定する。マルチコアプロセッサシステム１００の状態３０４におけるＤＳＰ１０４とＡＰＬ１０３の合計消費電力は、５０＋２００＝２５０［ｍＷ］となる。
図６は、図３の状態３０３における各ＣＰＵの実行状況と消費電力の説明図である。マルチコアプロセッサシステム１００の状態が状態３０３である場合、ＢＰ１０１とＡＰＬ１０３が実行中である。マルチコアプロセッサシステム１００の状態３０３におけるＤＳＰ１０４とＡＰＬ１０３の合計消費電力は、０＋２００＝２００［ｍＷ］となる。このように、状態３０４と状態３０３を比較すると、マルチコアプロセッサシステム１００として実行している処理は一致しているものの、ＡＰＬ１０３の演算能力の余剰分をコーデック処理に使用しているため、状態３０３の方が省電力となる。
図７は、ソフトウェア能力要求テーブル２０１の記憶内容の一例を示す説明図である。テーブルは、ソフトウェア名称、演算能力の要求値という２つのフィールドを有する。ソフトウェア名称フィールドは、ソフトウェアの名称を格納する。演算能力の要求値フィールドは、ソフトウェアの演算能力の要求値を格納する。
“ストリーミング再生”ソフトウェアが正常動作するには、たとえば、演算能力は１００［ＭＩＰＳ］となる。同様に、“音声再生”ソフトウェアが正常動作するには、たとえば、演算能力は４０［ＭＩＰＳ］、“地図表示”ソフトウェアが正常動作するには、演算能力は、たとえば、１１０［ＭＩＰＳ］となる。また、ＤＳＰ１０４が行うコーデック処理と同等の機能を持つ“ＰＣＭコーデック”ソフトウェアが正常動作するには、演算能力は、たとえば、６０［ＭＩＰＳ］となる。具体的な演算能力の要求値の設定方法については、実行前のシミュレーションや、プロファイラを用いて事前に測定して得られた結果を設定する。
図７を用いて、マルチコアプロセッサシステム１００が状態３０４から状態３０３になる場合のＡＰＬ１０３でのマルチメディア処理の実行例を示す。たとえば、ＡＰＬ１０３の消費電力が２００［ｍＷ］であり、対応する演算能力が２００［ＭＩＰＳ］とする。このとき、ＡＰＬ１０３で実行しているソフトウェアが、“ストリーミング再生”ソフトウェアと“音声再生”ソフトウェアであれば、両ソフトウェアの演算能力の要求値の合計は１４０［ＭＩＰＳ］となる。ＡＰＬ１０３の演算能力が２００［ＭＩＰＳ］であり、余剰演算能力は、２００−１４０＝６０［ＭＩＰＳ］となることから、ＡＰＬ１０３は、“ＰＣＭコーデック”ソフトウェアの正常動作に６０［ＭＩＰＳ］を確保できる。この場合は、余剰ありとして、マルチコアプロセッサシステム１００の状態が状態３０４から状態３０３となる。
また、ＡＰＬ１０３で実行しているソフトウェアが、“地図表示”ソフトウェアと“音声再生”ソフトウェアである場合を想定する。この場合の両ソフトウェアの演算能力の要求値の合計は１１０＋４０＝１５０［ＭＩＰＳ］となる。余剰演算能力は、２００−１５０＝５０［ＭＩＰＳ］となることから、ＡＰＬ１０３は、６０［ＭＩＰＳ］を確保できないため、“ＰＣＭコーデック”ソフトウェアの正常動作をすることができない。したがって、マルチコアプロセッサシステム１００の状態は、状態３０４を維持する。
図８Ａ、図８Ｂは、マルチコアプロセッサシステム１００のスケジューリング処理を示すフローチャートである。図８ＡではＰＭＵ１０２とＡＰＬ１０３のスケジューリング処理を示し、図８ＢではＢＰ１０１のスケジューリング処理を示す。
ＰＭＵ１０２は、後述するステップＳ８２６、ステップＳ８２８、ステップＳ８３０、ステップＳ８３２、ステップＳ８４６、ステップＳ８５０、ステップＳ８５１から通知を受信すると、ＰＭＵイベント取得処理を実行する（ステップＳ８０１）。ＰＭＵイベント取得処理の詳細は、図９にて後述する。ＰＭＵ１０２は、ＰＭＵイベント取得処理で出力されたイベントによって処理を分岐する（ステップＳ８０２）。出力されたイベントが“外部割り込みイベント”であれば（ステップＳ８０２：外部割り込みイベント）、ＰＭＵ１０２は、外部割り込み検出処理を実行する（ステップＳ８０３）。外部割り込み検出処理の詳細は、図１０にて後述する。ステップＳ８０３の処理内ではＡＰＬ１０３の状態に応じて、ＰＭＵ１０２はＡＰＬ１０３に外部割り込み通知を送信する。外部割り込み検出処理実行後、ＰＭＵ１０２は、ステップＳ８０１の処理に移行する。
出力されたイベントが“コーデック結果イベント”であれば（ステップＳ８０２：コーデック結果イベント）、ＰＭＵ１０２は、コーデック結果処理を実行する（ステップＳ８０４）。コーデック結果処理の詳細は、図１１にて後述する。コーデック結果処理実行後、ＰＭＵ１０２は、ステップＳ８０１の処理に移行する。出力されたイベントが“ＤＳＰ起動要求イベント”であれば（ステップＳ８０２：ＤＳＰ起動要求イベント）、ＰＭＵ１０２は、ＤＳＰ起動要求処理を実行する（ステップＳ８０５）。ＤＳＰ起動要求処理の詳細は、図１２にて後述する。ステップＳ８０５の処理内では、ＤＳＰ起動要求を行った要求元に応じて、ＰＭＵ１０２は、ＡＰＬ１０３か、ＢＰ１０１にＤＳＰ起動完了通知を送信する。ＤＳＰ起動要求処理実行後、ＰＭＵ１０２は、ステップＳ８０１の処理に移行する。
出力されたイベントが“余剰ありイベント”であれば（ステップＳ８０２：余剰ありイベント）、ＰＭＵ１０２は、余剰あり処理を実行する（ステップＳ８０６）。余剰あり処理の詳細は、図１３にて後述する。また、ステップＳ８０６の処理内で、ＰＭＵ１０２は、ＢＰ１０１に余剰あり通知を送信する。余剰あり処理実行後、ＰＭＵ１０２は、ステップＳ８０１の処理に移行する。出力されたイベントが“ＡＰＬスリープ要求イベント”であれば（ステップＳ８０２：ＡＰＬスリープ要求イベント）、ＰＭＵ１０２は、ＡＰＬ１０３を休止させる（ステップＳ８０７）。実行後、ＰＭＵ１０２は、ステップＳ８０１の処理に移行する。
次に、ＡＰＬ１０３のフローチャートを説明する。ＡＰＬ１０３は、通知を受信するまで休止する（ステップＳ８２１）。具体的な休止方法としては、たとえば、ＰＭＵ１０２がＡＰＬ１０３に対して電力の供給を停止することで、ＡＰＬ１０３を休止状態にさせる。
続けて、ステップＳ８０３、ステップＳ８０５、または、後述するステップＳ８４５、ステップＳ８４９から通知を受け取ると、ＡＰＬ１０３は、受信した通知を取得する（ステップＳ８２２）。次に、ＡＰＬ１０３は外部割り込み処理を開始する（ステップＳ８２３）。具体的には、ＡＰＬ１０３は、外部割り込み処理に対応したマルチメディア処理としてストリーミング再生ソフトウェア、音声再生ソフトウェアなどを実行する。
外部割り込み処理開始後、ＡＰＬ１０３は、余剰判断処理を実行する（ステップＳ８２４）。余剰判断処理の詳細は、図１４、図１５Ａ、図１５Ｂにて後述する。判断結果により、ＡＰＬ１０３は、余剰ありか否かを判断する（ステップＳ８２５）。余剰ありと判断された場合（ステップＳ８２５：Ｙｅｓ）、ＡＰＬ１０３は、ＰＭＵ１０２へ余剰あり通知を送信する（ステップＳ８２６）。送信後、ＡＰＬ１０３は、ステップＳ８２２の処理にてコーデック処理依頼通知を受けたかを判断する（ステップＳ８２７）。
コーデック処理依頼通知を受けていた場合（ステップＳ８２７：Ｙｅｓ）、ＡＰＬ１０３は、コーデック開始処理を実行する（ステップＳ８２８）。コーデック開始処理の詳細は、図１６にて後述する。ステップＳ８２８の処理内ではＤＳＰ１０４の休止状態であれば、ＡＰＬ１０３はＰＭＵ１０２にＤＳＰ起動要求通知を送信する。また、コーデック処理が終了した場合、ＡＰＬ１０３は、コーデック処理の結果をＢＰ１０１へ通知する。
コーデック開始処理実行後、ＡＰＬ１０３は、外部割り込み処理が終了したかを判断する（ステップＳ８３１）。外部割り込み処理が終了した場合（ステップＳ８３１：Ｙｅｓ）、ＡＰＬ１０３は、外部割り込み終了処理を実行する（ステップＳ８３２）。外部割り込み終了処理の詳細は、図１８にて後述する。ステップＳ８３２の処理内ではＰＭＵ１０２に余剰あり通知を送信していた場合、ＡＰＬ１０３はＰＭＵ１０２に余剰ありの取り消し通知を送信する。
外部割り込み終了処理終了後、ＡＰＬ１０３は、ステップＳ８２１の処理に移行する。外部割り込み処理が終了していない場合（ステップＳ８３１：Ｎｏ）、ＡＰＬ１０３は、タスクディスパッチが発生したかを判断する（ステップＳ８３３）。タスクディスパッチが発生した場合（ステップＳ８３３：Ｙｅｓ）、再び外部割り込み処理が発生したことになるため、ＡＰＬ１０３は、ステップＳ８２３の処理に移行する。タスクディスパッチが発生していない場合（ステップＳ８３３：Ｎｏ）、ＡＰＬ１０３は、ステップＳ８３１の処理に移行する。
余剰なしと判断された場合（ステップＳ８２５：Ｎｏ）、ＡＰＬ１０３は、コーデック処理依頼通知を受けたかを判断する（ステップＳ８２９）。コーデック処理依頼通知を受けていた場合（ステップＳ８２９：Ｙｅｓ）、ＡＰＬ１０３は、ＤＳＰコーデック処理を実行する（ステップＳ８３０）。ＤＳＰコーデック処理の詳細は、図１７にて後述する。ステップＳ８３０の処理内ではＤＳＰ１０４が休止状態であれば、ＡＰＬ１０３はＰＭＵ１０２にＤＳＰ起動要求通知を送信する。ＤＳＰコーデック処理後、ＡＰＬ１０３は、ステップＳ８３１の処理に移行する。コーデック処理依頼通知を受けていない場合も（ステップＳ８２７：Ｎｏ、ステップＳ８２９：Ｎｏ）、ＡＰＬ１０３は、ステップＳ８３１の処理に移行する。
次に、図８Ｂを用いてＢＰ１０１のスケジューリング処理を説明する。ＢＰ１０１は、コーデック処理が発生したかを判断する（ステップＳ８４１）。コーデック処理が発生していない場合（ステップＳ８４１：Ｎｏ）、ＢＰ１０１は一定時間後に、再びステップＳ８４１の処理を実行する。コーデック処理が発生した場合（ステップＳ８４１：Ｙｅｓ）、ＢＰ１０１は、ステップＳ８０５、ステップＳ８０６、ステップＳ８２８から送信され、ＢＰ１０１が受信した通知を取得する（ステップＳ８４２）。通知を取得後、ＢＰ１０１は、コーデック処理をＤＳＰ１０４かＡＰＬ１０３が現在実行しているかを判断する（ステップＳ８４３）。
コーデック処理が実行されている場合（ステップＳ８４３：Ｙｅｓ）、ＢＰ１０１は、ＰＭＵ１０２からＡＰＬ１０３の余剰あり通知を受信したかを判断する（ステップＳ８４４）。余剰あり通知を受信していない場合（ステップＳ８４４：Ｎｏ）、ＢＰ１０１は、ＤＳＰ１０４またはＡＰＬ１０３からコーデック処理の結果を受信したかを判断する（ステップＳ８４７）。コーデック処理の結果を受信した場合（ステップＳ８４７：Ｙｅｓ）、ＢＰ１０１は、ＰＭＵ１０２へ、コーデック処理結果受け取り通知を送信する（ステップＳ８５１）。送信後、ＢＰ１０１は、ステップＳ８４１の処理に移行する。
コーデック処理の結果を受信していない場合（ステップＳ８４７：Ｎｏ）、ＢＰ１０１は、ステップＳ８４２の処理に移行する。余剰あり通知を受信した場合（ステップＳ８４４：Ｙｅｓ）、ＢＰ１０１は、ＡＰＬ１０３へコーデック処理依頼通知を送信する（ステップＳ８４５）。送信後、ＢＰ１０１は、ＰＭＵ１０２へ、ＡＰＬ１０３への配布完了通知を送信し（ステップＳ８４６）、ステップＳ８４２の処理に移行する。
コーデック処理がＤＳＰ１０４でもＡＰＬ１０３でも実行されていない場合（ステップＳ８４３：Ｎｏ）、ＢＰ１０１は、ＰＭＵ１０２からＡＰＬ１０３の余剰あり通知を受信したかを判断する（ステップＳ８４８）。余剰あり通知を受信した場合（ステップＳ８４８：Ｙｅｓ）、ＢＰ１０１は、ＡＰＬ１０３へコーデック処理依頼通知を送信し（ステップＳ８４９）、ステップＳ８４２の処理に移行する。余剰あり通知を受信していない場合（ステップＳ８４８：Ｎｏ）、ＢＰ１０１は、ＤＳＰコーデック処理を実行し（ステップＳ８５０）、ステップＳ８４２の処理に移行する。ステップＳ８５０の処理内ではＤＳＰ１０４が休止状態であれば、ＢＰ１０１はＰＭＵ１０２にＤＳＰ起動要求通知を送信する。
図９は、ＰＭＵイベント取得処理を示すフローチャートである。ＰＭＵ１０２は、割り込みまたは通知を受信するまで待機する（ステップＳ９０１）。ＰＭＵ１０２は、割り込みまたは通知を取得し（ステップＳ９０２）、余剰ありの取り消し通知を取得したかを判断する（ステップＳ９０３）。余剰ありの取り消し通知を取得した場合（ステップＳ９０３：Ｙｅｓ）、ＰＭＵ１０２は、通知を記憶するキューの中から余剰あり通知を削除し（ステップＳ９０４）、再びステップＳ９０１の処理に移行する。
取得した通知が余剰ありの取り消し通知でない場合（ステップＳ９０３：Ｎｏ）、ＰＭＵ１０２は、外部割り込みを取得したかを判断する（ステップＳ９０５）。外部割り込みを取得した場合（ステップＳ９０５：Ｙｅｓ）、ＰＭＵ１０２は、外部割り込みイベントを出力し（ステップＳ９０６）、ＰＭＵイベント処理を終了する。外部割り込みを取得していない場合（ステップＳ９０５：Ｎｏ）、ＰＭＵ１０２は、ＢＰ１０１からのコーデック処理結果受け取り通知を取得したかを判断する（ステップＳ９０７）。コーデック処理結果受け取り通知を取得した場合（ステップＳ９０７：Ｙｅｓ）、ＰＭＵ１０２は、コーデック結果イベントを出力し（ステップＳ９０８）、ＰＭＵイベント処理を終了する。
コーデック処理結果受け取り通知を取得していない場合（ステップＳ９０７：Ｎｏ）、ＰＭＵ１０２は、ＤＳＰ起動要求通知を取得したかを判断する（ステップＳ９０９）。ＤＳＰ起動要求通知を取得した場合（ステップＳ９０９：Ｙｅｓ）、ＰＭＵ１０２は、ＤＳＰ起動要求イベントを出力し（ステップＳ９１０）、ＰＭＵイベント処理を終了する。ＤＳＰ起動要求通知を取得していない場合（ステップＳ９０９：Ｎｏ）、ＰＭＵ１０２は、余剰あり通知を取得したかを判断する（ステップＳ９１１）。余剰あり通知を取得した場合（ステップＳ９１１：Ｙｅｓ）、ＰＭＵ１０２は、余剰ありイベントを出力し（ステップＳ９１２）、ＰＭＵイベント処理を終了する。
余剰あり通知を取得していない場合（ステップＳ９１１：Ｎｏ）、ＰＭＵ１０２は、ＡＰＬ１０３からのスリープ要求通知を取得したかを判断する（ステップＳ９１３）。スリープ要求通知を取得した場合（ステップＳ９１３：Ｙｅｓ）、ＰＭＵ１０２は、ＡＰＬスリープ要求イベントを出力し（ステップＳ９１４）、ＰＭＵイベント処理を終了する。ＡＰＬスリープ要求通知を取得していない場合（ステップＳ９１３：Ｎｏ）、ステップＳ９０２にて取得した通知は破棄し、ステップＳ９０１の処理に移行する。
図１０は、外部割り込み検出処理を示すフローチャートである。ＰＭＵ１０２は、ＡＰＬ１０３が起動中かを判断する（ステップＳ１００１）。ＡＰＬ１０３が起動中でない場合（ステップＳ１００１：Ｎｏ）、ＰＭＵ１０２は、ＡＰＬ１０３を起動させる（ステップＳ１００２）。ＡＰＬが起動中の場合（ステップＳ１００１：Ｙｅｓ）、またはステップＳ１００２の処理後、ＰＭＵ１０２は、ＡＰＬ１０３へ外部割り込み通知を送信し（ステップＳ１００３）、外部割り込み検出処理を終了する。
図１１は、コーデック結果処理を示すフローチャートである。ＰＭＵ１０２は、ＤＳＰ１０４が起動中かを判断する（ステップＳ１１０１）。起動中である場合（ステップＳ１１０１：Ｙｅｓ）、ＰＭＵ１０２は、ＤＳＰ１０４を休止させ（ステップＳ１１０２）、コーデック結果処理を終了する。ＤＳＰ１０４が起動中でない場合も（ステップＳ１１０１：Ｎｏ）、ＰＭＵ１０２はコーデック結果処理を終了する。
図１２は、ＤＳＰ起動要求処理を示すフローチャートである。ＰＭＵ１０２は、ＤＳＰ１０４を起動させる（ステップＳ１２０１）。ＤＳＰ１０４の起動後、ＰＭＵ１０２は、ＡＰＬ１０３からＤＳＰ起動要求通知を受信したかを判断する（ステップＳ１２０２）。ＡＰＬ１０３からＤＳＰ起動要求通知を受信した場合（ステップＳ１２０２：Ｙｅｓ）、ＰＭＵ１０２は、ＡＰＬ１０３へＤＳＰ起動完了通知を送信する（ステップＳ１２０３）。ステップＳ１２０３の処理後、またＢＰ１０１からＤＳＰ起動要求通知を受信していない場合（ステップＳ１２０２：Ｎｏ）、ＰＭＵ１０２は、ＢＰ１０１へＤＳＰ起動完了通知を送信し（ステップＳ１２０４）、ＤＳＰ起動要求処理を終了する。
図１３は、余剰あり処理を示すフローチャートである。ＰＭＵ１０２は、ＢＰ１０１へ余剰あり通知を送信する（ステップＳ１３０１）。送信後、ＰＭＵ１０２は、ＢＰ１０１からＡＰＬ１０３への配布完了通知を受信したかを判断する（ステップＳ１３０２）。配布完了通知を受信していない場合（ステップＳ１３０２：Ｎｏ）、ＰＭＵ１０２は、一定時間後に、再びステップＳ１３０２の処理に移行する。
配布完了通知を受信した場合（ステップＳ１３０２：Ｙｅｓ）、ＰＭＵ１０２は、ＤＳＰ１０４が起動中かを判断する（ステップＳ１３０３）。ＤＳＰ１０４が起動中の場合（ステップＳ１３０３：Ｙｅｓ）、ＰＭＵ１０２は、ＤＳＰ１０４を休止させ（ステップＳ１３０４）、余剰あり処理を終了する。ＤＳＰ１０４が起動中でない場合（ステップＳ１３０３：Ｎｏ）、ＰＭＵ１０２は、余剰あり処理を終了する。
図１４、図１５Ａ、図１５Ｂは、余剰判断処理を示すフローチャートである。図１４では、マルチコアプロセッサシステム１００でのＡＰＬ１０３の個数が単数である場合のフローチャートを示し、図１５Ａ、図１５Ｂでは、マルチコアプロセッサシステム１００でのＡＰＬ１０３の個数が複数である場合のフローチャートを示す。
図１４は、ＡＰＬ１０３が単数の場合における余剰判断処理を示すフローチャートである。ＡＰＬ１０３は、ソフトウェア能力要求テーブル２０１から、コーデック処理ソフトウェアの演算能力の要求値Ｃを取得する（ステップＳ１４０１）。続けて、ＡＰＬ１０３は、変数ｋを１に設定する（ステップＳ１４０２）。
設定後、ＡＰＬ１０３は、ソフトウェア能力要求テーブル２０１から、ＡＰＬ１０３で実行されているｋ番目のソフトウェアの演算能力の要求値Ａ（ｋ）を取得する（ステップＳ１４０３）。取得後、ＡＰＬ１０３は、変数ｋをインクリメントし（ステップＳ１４０４）、変数ｋがＡＰＬ１０３で実行中のソフトウェア数以下かを判断する（ステップＳ１４０５）。変数ｋが実行中のソフトウェア数以下である場合（ステップＳ１４０５：Ｙｅｓ）、ＡＰＬ１０３は、ステップＳ１４０３の処理に移行する。
変数ｋが実行中のソフトウェア数を越えた場合（ステップＳ１４０５：Ｎｏ）、ＡＰＬ１０３は、ＡＰＬ１０３の現在のクロックギアｎに対する演算能力Ｐ（ｎ）を取得する（ステップＳ１４０６）。ステップＳ１４０３、ステップＳ１４０６で取得した値を使用して、ＡＰＬ１０３は、不等式ΣkＡ（ｋ）＋Ｃ≦Ｐ（ｎ）が成り立つかを判断する（ステップＳ１４０７）。不等式が成り立つ場合（ステップＳ１４０７：Ｙｅｓ）、ＡＰＬ１０３は、余剰ありとして判断し（ステップＳ１４０８）、余剰判断処理を終了する。不等式が成り立たない場合（ステップＳ１４０７：Ｎｏ）、ＡＰＬ１０３は、余剰なしとして判断し（ステップＳ１４０９）、余剰判断処理を終了する。
図１５Ａ、図１５Ｂは、ＡＰＬ１０３が複数の場合における余剰判断処理を示すフローチャートである。図１５Ａ、図１５Ｂでは、ＡＰＬ１０３がＡＰＬ＃１、ＡＰＬ＃２、・・・、ＡＰＬ＃ＭまでのＭ個のＣＰＵを含む。また、ＡＰＬ１０３が複数存在した場合、ＡＰＬ１０３が実行していたスケジューリング処理は、ＡＰＬ＃１〜ＡＰＬ＃Ｍのいずれか一つのＣＰＵが行う。図１５Ａ、図１５Ｂのフローチャートは、ＡＰＬ＃１が実行している状態を説明している。
ＡＰＬ＃１は、ソフトウェア能力要求テーブル２０１から、コーデック処理ソフトウェアの演算能力の要求値Ｃを取得する（ステップＳ１５０１）。取得後、ＡＰＬ＃１は、変数ｘに１を設定する（ステップＳ１５０２）。設定後、ＡＰＬ＃１は、ｘ番目のＡＰＬを選択する（ステップＳ１５０３）。選択後、ＡＰＬ＃１は、変数ｋに１を設定する（ステップＳ１５０４）。設定後、ＡＰＬ＃１は、ソフトウェア能力要求テーブル２０１から、ＡＰＬ＃ｘで実行されているｋ番目のソフトウェアの演算能力の要求値Ａｘ（ｋ）を取得する（ステップＳ１５０５）。
取得後、ＡＰＬ＃１は、変数ｋをインクリメントし（ステップＳ１５０６）、変数ｋがＡＰＬ＃ｘで実行中のソフトウェア数以下かを判断する（ステップＳ１５０７）。変数ｋが実行中のソフトウェア数以下である場合（ステップＳ１５０７：Ｙｅｓ）、ＡＰＬ＃１は、ステップＳ１５０５の処理に移行する。変数ｋが実行中のソフトウェア数を越えた場合（ステップＳ１５０７：Ｎｏ）、ＡＰＬ＃１は、ＡＰＬ＃ｘの、現在のクロックギアｎｘに対する演算能力Ｐｘ（ｎｘ）を取得する（ステップＳ１５０８）。取得後、ＡＰＬ＃１は、ＡＰＬ＃１は変数ｘをインクリメントし（ステップＳ１５０９）、変数ｘがＡＰＬの個数以下かを判断する（ステップＳ１５１０）。変数ｘがＡＰＬの個数以下である場合（ステップＳ１５１０：Ｙｅｓ）、ステップＳ１５０３の処理に移行する。
変数ｘがＡＰＬの個数以下でない場合（ステップＳ１５１０：Ｎｏ）、ＡＰＬ＃１は、不等式ΣxΣkＡｘ（ｋ）＋Ｃ≦ΣxＰｘ（ｎｘ）が成り立つかを判断する（ステップＳ１５１１）。不等式が成り立たない場合（ステップＳ１５１１：Ｎｏ）、ＡＰＬ＃１は、余剰なしと判断し（ステップＳ１５２０）、余剰判断処理を終了する。不等式が成り立つ場合（ステップＳ１５１１：Ｙｅｓ）、ＡＰＬ＃１は、変数ｘを１に設定する（ステップＳ１５１２）。
続けてＡＰＬ＃１は、ＡＰＬ＃ｘでのコーデック割り当て後の余剰演算能力Ｓ（ｘ）をＳ（ｘ）＝Ｐｘ（ｎｘ）−｛ΣkＡｘ（ｋ）＋Ｃ｝として算出する（ステップＳ１５１３）。算出後、ＡＰＬ＃１は、変数ｘをインクリメントし（ステップＳ１５１４）、変数ｘがＡＰＬの個数以下であるかを判断する（ステップＳ１５１５）。変数ｘがＡＰＬの個数以下である場合（ステップＳ１５１５：Ｙｅｓ）、ＡＰＬ＃１は、ステップＳ１５１３の処理に移行する。
変数ｘがＡＰＬの個数以下でない場合（ステップＳ１５１５：Ｎｏ）、ＡＰＬ＃１は、Ｍａｘ（Ｓ（ｘ））が０以上となるかを判断する（ステップＳ１５１６）。Ｍａｘ（Ｓ（ｘ））が０以上である場合（ステップＳ１５１６：Ｙｅｓ）、ＡＰＬ＃１は、Ｍａｘ（Ｓ（ｘ））となるＡＰＬ＃ｘを余剰ありのＣＰＵとして判断し（ステップＳ１５１９）、余剰判断処理を終了する。Ｍａｘ（Ｓ（ｘ））が０未満である場合（ステップＳ１５１６：Ｎｏ）、ＡＰＬ＃１〜ＡＰＬ＃Ｍは、ＡＰＬ＃１〜ＡＰＬ＃Ｍでソフトウェアのリスケジューリング、またはマイグレーションを行う（ステップＳ１５１７）。
ステップＳ１５１７の処理の結果、ＡＰＬ＃１は、ＡＰＬ＃１〜ＡＰＬ＃Ｍの中で、Ｍａｘ（Ｓ（ｘ））≧０となるＡＰＬ＃ｘが存在するかを判断する（ステップＳ１５１８）。ＡＰＬ＃ｘが存在する場合（ステップＳ１５１８：Ｙｅｓ）、ＡＰＬ＃１は、ステップＳ１５１９の処理に移行する。ＡＰＬ＃ｘが存在しない場合（ステップＳ１５１８：Ｎｏ）、ＡＰＬ＃１は、ステップＳ１５２０の処理に移行する。
ステップＳ１５１７の処理であるリスケジューリング、またはマイグレーションはＡＰＬ＃１〜ＡＰＬ＃Ｍの余剰演算能力Ｓ（ｘ）がコーデック処理ソフトウェアの演算能力の要求値Ｃを超えるように実行される。以下に、具体的なマイグレーションの例を示す。具体的には、たとえば、ＡＰＬがＡＰＬ＃１、ＡＰＬ＃２と２つ存在し、それぞれのクロックギアからＡＰＬ＃１の演算能力が１００［ＭＩＰＳ］、ＡＰＬ＃２の演算能力が２００［ＭＩＰＳ］である場合を想定する。
また、ＡＰＬ＃１にて実行されているソフトウェアがソフトウェアＡ、ソフトウェアＢと２つあり、演算能力の要求値が、それぞれ６０［ＭＩＰＳ］、２０［ＭＩＰＳ］であるとする。また、ＡＰＬ＃２にて実行されているソフトウェアがソフトウェアＣ、ソフトウェアＤと２つあり、演算能力の要求値が、１４０［ＭＩＰＳ］、２０［ＭＩＰＳ］であるとする。また、コーデック処理ソフトウェアの演算能力の要求値Ｃが６０［ＭＩＰＳ］であるとする。
このとき、ステップＳ１５１１の不等式は、（６０＋２０）＋（１４０＋２０）＋６０≦１００＋２００となるため、ＡＰＬ＃１は、ステップＳ１５１１：Ｙｅｓのルートを処理する。続けて、ステップＳ１５１６にて、Ｓ（１）＝−４０、Ｓ（２）＝−２０となり、ＡＰＬ＃１は、ステップＳ１５１７：Ｎｏのルートを処理する。
ステップＳ１５１７の処理にて、ＡＰＬ＃１、ＡＰＬ＃２は、ＡＰＬ＃２で実行中のソフトウェアＤを移行対象ソフトウェアとしてＡＰＬ＃１に移行させることで、Ｓ（２）＝０となり、ＡＰＬ＃１は、ステップＳ１５１８：Ｙｅｓのルートを処理することになる。このように、ＡＰＬ＃１、ＡＰＬ＃２の中で、コーデック処理ソフトウェアの演算能力の要求値Ｃを越えるようにＡＰＬ＃１、ＡＰＬ＃２はリスケジューリング、またはマイグレーションを行う。マイグレーションの対象となる移行対象ソフトウェアの検索処理の一例を示すフローチャートは、図１９にて後述する。
図１６は、コーデック開始処理を示すフローチャートである。ＡＰＬ１０３は、コーデック処理を開始する（ステップＳ１６０１）。コーデック処理中に、ＡＰＬ１０３は、外部割り込み処理が終了したか、または、ＡＰＬ１０３の演算能力に余剰がなくなったかを判断する（ステップＳ１６０２）。外部割り込み処理が終了していなく、かつ、ＡＰＬ１０３の演算能力に余剰がある場合（ステップＳ１６０２：Ｎｏ）、ＡＰＬ１０３は、コーデック処理が終了したかを判断する（ステップＳ１６０３）。コーデック処理が終了していない場合、ＡＰＬ１０３は、ステップＳ１６０２の処理に移行する。
コーデック処理が終了した場合（ステップＳ１６０３：Ｙｅｓ）、ＡＰＬ１０３は、ＢＰ１０１へコーデック処理の結果を返却する（ステップＳ１６０４）。結果を返却後、ＡＰＬ１０３は、コーデック処理の依頼通知を引き続き受信したかを判断する（ステップＳ１６０６）。受信していない場合（ステップＳ１６０６：Ｎｏ）、ＡＰＬ１０３は、コーデック開始処理を終了する。
コーデック処理の依頼通知を受信していた場合（ステップＳ１６０６：Ｙｅｓ）、ＡＰＬ１０３は、ステップＳ１６０１の処理に移行する。外部割り込み処理が終了したか、または、ＡＰＬ１０３の演算能力に余剰がなくなった場合（ステップＳ１６０２：Ｙｅｓ）、ＡＰＬ１０３は、ＤＳＰコーデック処理を実行し（ステップＳ１６０５）、コーデック開始処理を終了する。
図１７は、ＤＳＰコーデック処理を示すフローチャートである。ＤＳＰコーデック処理は、ＢＰ１０１か、ＡＰＬ１０３によって実行される。図１７の例では、ＤＳＰコーデック処理がＢＰ１０１にて実行される場合を想定する。
ＢＰ１０１は、ＰＭＵ１０２へＤＳＰ起動要求通知を送信する（ステップＳ１７０１）。ＤＳＰ起動要求通知を送信後、ＢＰ１０１は、ＰＭＵ１０２からＤＳＰ起動完了通知を受信したかを判断する（ステップＳ１７０２）。ＤＳＰ起動完了通知を受信していない場合（ステップＳ１７０２：Ｎｏ）、ＢＰ１０１は、一定時間後、再びステップＳ１７０２の処理に移行する。
ＤＳＰ起動完了通知を受信した場合（ステップＳ１７０２：Ｙｅｓ）、ＢＰ１０１は、ＡＰＬ１０３にてコーデック処理を実行していたかを判断する（ステップＳ１７０３）。ＡＰＬ１０３にてコーデック処理を実行していた場合（ステップＳ１７０３：Ｙｅｓ）、ＢＰ１０１は、ＡＰＬ１０３からＤＳＰ１０４にコーデック処理を移行し（ステップＳ１７０４）、ＤＳＰコーデック処理を終了する。ＡＰＬ１０３にてコーデック処理を実行していなかった場合（ステップＳ１７０３：Ｎｏ）、ＢＰ１０１は、ＤＳＰ１０４へコーデック処理を配布し（ステップＳ１７０５）、ＤＳＰコーデック処理を終了する。
図１８は、外部割り込み終了処理を示すフローチャートである。ＡＰＬ１０３は、ＰＭＵ１０２へ余剰あり通知を送信したかを判断する（ステップＳ１８０１）。余剰あり通知を送信した場合（ステップＳ１８０１：Ｙｅｓ）、ＡＰＬ１０３は、ＰＭＵ１０２へ余剰ありの取り消し通知を送信する（ステップＳ１８０２）。余剰あり通知を送信していない場合（ステップＳ１８０１：Ｎｏ）、または、ステップＳ１８０２の終了後、ＡＰＬ１０３は、ＰＭＵ１０２へＡＰＬスリープ要求を送信し（ステップＳ１８０３）、外部割り込み終了処理を終了する。
なお、余剰ありの取り消し通知を送信する際には、ＡＰＬ１０３は、ＰＭＵ１０２の通知を格納するキューの一番先頭に、余剰ありの取り消し通知を格納してもよい。これにより、ＰＭＵ１０２がステップＳ９０２にて通知を取得する際に、余剰あり通知より先に余剰ありの取り消し通知を取得でき、ＰＭＵ１０２は、余剰あり通知を削除することができる。
図１９は、ステップＳ１５１７におけるマイグレーションの対象となる移行対象ソフトウェアの検索処理の一例を示すフローチャートである。ＡＰＬ＃１は、変数ｘに１を設定し（ステップＳ１９０１）、変数ｋにも１を設定する（ステップＳ１９０２）。設定後、ＡＰＬ＃１は、ＡＰＬ＃ｘのｋ番目のソフトウェアにおいて、Ｓ（ｘ）＋Ａ（ｋ）を算出する（ステップＳ１９０３）。
算出後、ＡＰＬ＃１は、変数ｋをインクリメントし（ステップＳ１９０４）、変数ｋが実行中のソフトウェア以下かを判断する（ステップＳ１９０５）。変数ｋが実行中のソフトウェア数以下である場合（ステップＳ１９０５：Ｙｅｓ）、ＡＰＬ＃１は、ステップＳ１９０３の処理に移行する。変数ｋが実行中のソフトウェア数を越えた場合（ステップＳ１９０５：Ｎｏ）、ＡＰＬ＃１は、変数ｘをインクリメントし（ステップＳ１９０６）、変数ｘがＡＰＬの個数以下かを判断する（ステップＳ１９０７）。変数ｘがＡＰＬの個数以下である場合（ステップＳ１９０７：Ｙｅｓ）、ＡＰＬ＃１はステップＳ１９０２の処理に移行する。
変数ｘがＡＰＬの個数より大きい場合（ステップＳ１９０７：Ｎｏ）、ＡＰＬ＃１は、算出されたＳ（ｘ）＋Ａ（ｋ）のうち、Ｓ（ｘ）＋Ａ（ｋ）≧０となり、最も最小のＳ（ｘ）＋Ａ（ｋ）となるｘ、ｋをｘ１、ｋ１に設定する（ステップＳ１９０８）。ＡＰＬ＃ｘ１が移行元のＣＰＵとなり、ＡＰＬ＃ｘ１のｋ１番目のソフトウェアが移行対象ソフトウェアになる。Ｓ（ｘ１）＋Ａ（ｋ１）≧０となるｘ１、ｋ１が存在しなかった場合、ＡＰＬ＃１は値を設定しない。なお、Ｓ（ｘ１）＋Ａ（ｋ１）≧０については、以下のように変形できる。
Ｓ（ｘ１）＋Ａ（ｋ１）≧０
⇔Ｐｘ（ｎｘ１）−｛ΣkＡｘ（ｋ）＋Ｃ｝＋Ａ（ｋ１）≧０
⇔Ｐｘ（ｎｘ１）≧｛ΣkＡｘ（ｋ）−Ａ（ｋ１）｝＋Ｃ
｛ΣkＡｘ（ｋ）−Ａ（ｋ１）｝＋Ｃは、移行対象ソフトウェア以外の残余のソフトウェアとコーデック処理の演算能力の要求値の合計となる。したがって、Ｓ（ｘ１）＋Ａ（ｋ１）≧０を満たすことは、前述の合計がＡＰＬ＃ｘ１の演算能力値以下となることと同値である。
ＡＰＬ＃１は、ｘ１、ｋ１に値が設定されたかを判断する（ステップＳ１９０９）。値が設定されていない場合（ステップＳ１９０９：Ｎｏ）、ＡＰＬ＃１は、移行対象ソフトウェアが見つからなかったとして出力し（ステップＳ１９１６）、移行対象ソフトウェアの検索処理を終了する。値が設定された場合（ステップＳ１９０９：Ｙｅｓ）、ＡＰＬ＃１は、変数ｘに１を設定する（ステップＳ１９１０）。
設定後、ＡＰＬ＃１は、変数ｘがＡＰＬの個数以下かを判断する（ステップＳ１９１１）。変数ｘがＡＰＬの個数より大きい場合（ステップＳ１９１１：Ｎｏ）、ＡＰＬ＃１はステップＳ１９１６の処理に移行する。変数ｘがＡＰＬの個数以下である場合（ステップＳ１９１１：Ｙｅｓ）、ＡＰＬ＃１は変数ｘとｘ１が等しいかを判断する（ステップＳ１９１２）。変数ｘとｘ１が等しい場合（ステップＳ１９１２：Ｙｅｓ）、ＡＰＬ＃１は変数ｘをインクリメントし（ステップＳ１９１４）、ステップＳ１９１１の処理に移行する。
変数ｘとｘ１が等しくない場合（ステップＳ１９１２：Ｎｏ）、ＡＰＬ＃１は、不等式Ｐｘ（ｎｘ）−ΣkＡ（ｋ）−Ａ（ｋ１）≧０が成り立つかを判断する（ステップＳ１９１３）。不等式が成り立たない場合（ステップＳ１９１３：Ｎｏ）、ＡＰＬ＃１は、ステップＳ１９１４の処理に移行する。不等式が成り立つ場合（ステップＳ１９１３：Ｙｅｓ）、ＡＰＬ＃１は、ＡＰＬ＃ｘ１が移行元のＣＰＵ、ＡＰＬ＃ｘ１のｋ１番目のソフトウェアが移行対象ソフトウェア、ＡＰＬ＃ｘが移行先のＣＰＵであると出力する（ステップＳ１９１５）。出力後、ＡＰＬ＃１は、移行対象ソフトウェアの検索処理を終了する。
図１９の例では、移行対象ソフトウェアが１つの場合を例に挙げたが、複数のソフトウェアを移行対象ソフトウェアとして、移行元のＡＰＬの演算能力にコーデック処理ソフトウェアの演算能力の要求値Ｃ分の余剰が生まれるようにしてもよい。
以上説明したように、マルチコアプロセッサシステム、電力制御方法、および電力制御プログラムによれば、特定のコアで実行される機能を持つ特定のソフトウェアと他のコアで実行中の他のソフトウェアの演算能力の合計が他のコアの演算能力以内かを判断する。演算能力以内なら、マルチコアプロセッサシステムは、特定のソフトウェアを他のコアに割り当て、特定のコアを休止させる。これにより、マルチコアプロセッサシステムは、他のコアで発生していた演算能力の余剰を有効活用し、特定のコアが使用する電力分省電力化を図ることができる。
また、マルチコアプロセッサシステムは、他のコアの中で、演算能力の余剰が最大となるコアに、特定のソフトウェアを割り当ててもよい。これにより、マルチコアプロセッサシステムは、特定のコアの分省電力化を図ることができる。さらに、マルチコアプロセッサシステムは、他のコアの負荷が均等に近づくように特定のソフトウェアを割り当てることができる。
また、マルチコアプロセッサシステムは、移行元のコアで実行中の移行対象ソフトウェアを移行先のコアに移行させ、移行元のコアに、特定のソフトウェアを割り当ててもよい。これにより、マルチコアプロセッサシステムは、他のコアのおのおのの演算能力の余剰が、特定のソフトウェアの演算能力の要求値に届かなくても、演算能力の余剰を１つのコアに集めることで特定のソフトウェアを前述の１つのコアで実行でき、省電力化を図れる。
また、マルチコアプロセッサシステムは、特定のソフトウェアと他のコアごとに実行中のソフトウェアとの演算能力の要求値の合計が、他のコアの演算能力値の合計以下である場合に、移行対象ソフトウェアを移行してもよい。これにより、マルチコアプロセッサシステムは、演算能力の余剰をまとめる前に、特定のソフトウェアを他のコアの１つのコアで実行できるか否かが判断でき、無駄な移行処理を行わずに済む。
なお、本実施の形態で説明した電力制御方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本電力制御プログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本電力制御プログラムは、インターネット等のネットワークを介して配布してもよい。
１０１ ＢＰ
１０２ ＰＭＵ
１０３ ＡＰＬ
１０４ ＤＳＰ
１０５ アンテナ
１０６ ＲＦ回路
１０８ ＲＡＭ
１１４ バス
２０１ ソフトウェア能力要求テーブル
２０２ 検出部
２０３ 抽出部
２０４ 余剰判断部
２０５ 割当部
２０６ 休止部
２０７ 決定部
２０８ 移行部
２０９ 休止通知部
２１０ コーデック処理検出部
２１１ コーデック処理配布部

Claims (5)

  1. 第１の処理を実行する第１のコアとは異なる複数の第２のコアにおいて、複数のソフトウェアのうち第１のソフトウェアは前記第１の処理と同等の機能を有し、前記複数の第２のコアの各々のコアごとに、前記複数のソフトウェアのうち前記第１のソフトウェアと異なる機能を有するソフトウェアが実行中であることを検出する検出手段と、
    前記検出手段によって前記第１のソフトウェアと異なる機能を有するソフトウェアが前記各々のコアで実行中である状態が検出された場合、前記複数のソフトウェアのそれぞれに対応する演算能力の要求値を記憶したデータベースから、前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値を前記各々のコアごとに抽出する抽出手段と、
    前記抽出手段によって前記各々のコアごとに抽出された前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値の合計が、前記各々のコアの演算能力値以下か否かを前記各々のコアごとに判断する判断手段と、
    前記判断手段によって前記演算能力の要求値の合計が前記各々のコアの演算能力値より大きいと判断された場合、前記複数の第２のコアのうち移行元のコアで実行中である移行対象ソフトウェアを、前記複数の第２のコアのうち移行先のコアに移行させる際に、前記第１のソフトウェアと前記移行元のコアで実行中のソフトウェアのうちの前記移行対象ソフトウェア以外のソフトウェアとの演算能力の要求値の合計が前記移行元のコアの演算能力値以下であるという判断結果と、前記移行先のコアが実行中のソフトウェアと前記移行対象ソフトウェアとの演算能力の要求値の合計が前記移行先のコアの演算能力値以下であるという判断結果と、が得られた際の前記移行元のコアと前記移行先のコアと前記移行対象ソフトウェアとを検索する検索手段と、
    前記検索手段によって検索された前記移行元のコアで実行中である前記移行対象ソフトウェアを、前記検索手段によって検索された前記移行先のコアに移行させる移行手段と、
    前記移行手段によって前記移行対象ソフトウェアが移行させられた後、前記移行元のコアに前記第１のソフトウェアを割り当てる割当手段と、
    前記割当手段によって前記第１のソフトウェアが前記移行元のコアに割り当てられた場合、前記第１のコアを休止させる休止手段と、
    を備えることを特徴とするマルチコアプロセッサシステム。
  2. 前記判断手段によって、前記演算能力の要求値の合計が前記各々のコアの演算能力値以下であると判断された前記各々のコアのうち、前記演算能力値と前記第１のソフトウェアおよび前記各々のコアが実行中のソフトウェアの演算能力の要求値の合計との差分が最大となるコアを決定する決定手段を備え、
    前記割当手段は、
    前記決定手段によって決定されたコアに前記第１のソフトウェアを割り当て、
    前記休止手段は、
    前記割当手段によって前記第１のソフトウェアが前記決定されたコアに割り当てられた場合、前記第１のコアを休止させることを特徴とする請求項１に記載のマルチコアプロセッサシステム。
  3. 前記判断手段は、
    さらに、前記抽出手段によって抽出された前記第１のソフトウェアの演算能力の要求値と前記各々のコアごとに抽出された前記複数の第２のコアが実行中のソフトウェア群の演算能力の要求値との合計が、前記複数の第２のコアの演算能力値の合計以下であるか否かを判断し、
    前記検索手段は、
    前記判断手段によって前記演算能力の要求値の合計が前記各々のコアの演算能力値より大きいと判断され、かつ、前記第１のソフトウェアの演算能力の要求値と前記複数の第２のコアが実行中のソフトウェア群の演算能力の要求値との合計が前記複数の第２のコアの演算能力値の合計以下であると判断された場合、前記移行対象ソフトウェアを前記移行先のコアに移行させる際に、前記第１のソフトウェアと前記移行元のコアで実行中のソフトウェアのうちの前記移行対象ソフトウェア以外のソフトウェアとの演算能力の要求値の合計が前記移行元のコアの演算能力値以下であるという判断結果と、前記移行先のコアが実行中のソフトウェアと前記移行対象ソフトウェアとの演算能力の要求値の合計が前記移行先のコアの演算能力値以下であるという判断結果と、が得られた際の前記移行元のコアと前記移行先のコアと前記移行対象ソフトウェアとを検索する、
    ことを特徴とする請求項１に記載のマルチコアプロセッサシステム。
  4. 第１の処理を実行する第１のコアとは異なる複数の第２のコアにおいて、複数のソフトウェアのうち第１のソフトウェアは前記第１の処理と同等の機能を有し、前記複数の第２のコアの各々のコアごとに、前記複数のソフトウェアのうち前記第１のソフトウェアと異なる機能を有するソフトウェアが実行中であることを検出する検出工程と、
    前記検出工程によって前記第１のソフトウェアと異なる機能を有するソフトウェアが前記各々のコアで実行中である状態が検出された場合、前記複数のソフトウェアのそれぞれに対応する演算能力の要求値を記憶したデータベースから、前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値を前記各々のコアごとに抽出する抽出工程と、
    前記抽出工程によって前記各々のコアごとに抽出された前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値の合計が、前記各々のコアの演算能力値以下か否かを前記各々のコアごとに判断する判断工程と、
    前記判断工程によって前記演算能力の要求値の合計が前記各々のコアの演算能力値より大きいと判断された場合、前記複数の第２のコアのうち移行元のコアで実行中である移行対象ソフトウェアを、前記複数の第２のコアのうち移行先のコアに移行させる際に、前記第１のソフトウェアと前記移行元のコアで実行中のソフトウェアのうちの前記移行対象ソフトウェア以外のソフトウェアとの演算能力の要求値の合計が前記移行元のコアの演算能力値以下であるという判断結果と、前記移行先のコアが実行中のソフトウェアと前記移行対象ソフトウェアとの演算能力の要求値の合計が前記移行先のコアの演算能力値以下であるという判断結果と、が得られた際の前記移行元のコアと前記移行先のコアと前記移行対象ソフトウェアとを検索する検索工程と、
    前記検索工程によって検索された前記移行元のコアで実行中である前記移行対象ソフトウェアを、前記検索工程によって検索された前記移行先のコアに移行させる移行工程と、
    前記移行工程によって前記移行対象ソフトウェアが移行させられた後、前記移行元のコアに前記第１のソフトウェアを割り当てる割当工程と、
    前記割当工程によって前記第１のソフトウェアが前記移行元のコアに割り当てられた場合、前記第１のコアの休止依頼を通知する休止通知工程と、
    を前記複数の第２のコアのうちのいずれかのコアが実行することを特徴とする電力制御方法。
  5. 第１の処理を実行する第１のコアとは異なる複数の第２のコアにおいて、複数のソフトウェアのうち第１のソフトウェアは前記第１の処理と同等の機能を有し、前記複数の第２のコアの各々のコアごとに、前記複数のソフトウェアのうち前記第１のソフトウェアと異なる機能を有するソフトウェアが実行中であることを検出する検出工程と、
    前記検出工程によって前記第１のソフトウェアと異なる機能を有するソフトウェアが前記各々のコアで実行中である状態が検出された場合、前記複数のソフトウェアのそれぞれに対応する演算能力の要求値を記憶したデータベースから、前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値を前記各々のコアごとに抽出する抽出工程と、
    前記抽出工程によって前記各々のコアごとに抽出された前記第１のソフトウェアと前記各々のコアが実行中のソフトウェアとの演算能力の要求値の合計が、前記各々のコアの演算能力値以下か否かを前記各々のコアごとに判断する判断工程と、
    前記判断工程によって前記演算能力の要求値の合計が前記各々のコアの演算能力値より大きいと判断された場合、前記複数の第２のコアのうち移行元のコアで実行中である移行対象ソフトウェアを、前記複数の第２のコアのうち移行先のコアに移行させる際に、前記第１のソフトウェアと前記移行元のコアで実行中のソフトウェアのうちの前記移行対象ソフトウェア以外のソフトウェアとの演算能力の要求値の合計が前記移行元のコアの演算能力値以下であるという判断結果と、前記移行先のコアが実行中のソフトウェアと前記移行対象ソフトウェアとの演算能力の要求値の合計が前記移行先のコアの演算能力値以下であるという判断結果と、が得られた際の前記移行元のコアと前記移行先のコアと前記移行対象ソフトウェアとを検索する検索工程と、
    前記検索工程によって検索された前記移行元のコアで実行中である前記移行対象ソフトウェアを、前記検索工程によって検索された前記移行先のコアに移行させる移行工程と、
    前記移行工程によって前記移行対象ソフトウェアが移行させられた後、前記移行元のコアに前記第１のソフトウェアを割り当てる割当工程と、
    前記割当工程によって前記第１のソフトウェアが前記移行元のコアに割り当てられた場合、前記第１のコアの休止依頼を通知する休止通知工程と、
    を前記複数の第２のコアのうちのいずれかのコアに実行させることを特徴とする電力制御プログラム。
JP2012508002A 2010-03-31 2010-03-31 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム Expired - Fee Related JP5472449B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/055966 WO2011121786A1 (ja) 2010-03-31 2010-03-31 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014021654A Division JP2014078286A (ja) 2014-02-06 2014-02-06 マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム

Publications (2)

Publication Number Publication Date
JPWO2011121786A1 JPWO2011121786A1 (ja) 2013-07-04
JP5472449B2 true JP5472449B2 (ja) 2014-04-16

Family

ID=44711571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012508002A Expired - Fee Related JP5472449B2 (ja) 2010-03-31 2010-03-31 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム

Country Status (5)

Country Link
US (2) US9037888B2 (ja)
EP (1) EP2555112A4 (ja)
JP (1) JP5472449B2 (ja)
CN (1) CN102822803A (ja)
WO (1) WO2011121786A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
CN104348764B (zh) * 2013-07-31 2017-09-19 国际商业机器公司 在数据接收链路中分配计算单元的方法和装置
US9785481B2 (en) * 2014-07-24 2017-10-10 Qualcomm Innovation Center, Inc. Power aware task scheduling on multi-processor systems
CN105005373A (zh) * 2015-07-13 2015-10-28 中国科学院计算机网络信息中心 超级计算机中基于PCI Express总线的多GPU供电控制装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
JP2004126968A (ja) * 2002-10-03 2004-04-22 Fujitsu Ltd 並列計算機のジョブスケジューリング装置
JP2005267635A (ja) * 2004-03-16 2005-09-29 Sony Computer Entertainment Inc マルチプロセッサシステムの電力損失を低減する方法、装置およびプロセッサ
JP2008191949A (ja) * 2007-02-05 2008-08-21 Nec Corp マルチコアシステムおよびマルチコアシステムの負荷分散方法
JP2009175850A (ja) * 2008-01-22 2009-08-06 Nec Corp マルチ演算処理システム、マルチ演算処理方法、およびマルチ演算処理プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185589A (ja) 1996-01-05 1997-07-15 Toshiba Corp 情報処理システムと情報処理システムの省電力方法
JPH09274608A (ja) 1996-04-04 1997-10-21 Hitachi Ltd マルチプロセッサシステムにおけるプロセッサ間の負荷配分制御方法
US6006248A (en) 1996-07-12 1999-12-21 Nec Corporation Job application distributing system among a plurality of computers, job application distributing method and recording media in which job application distributing program is recorded
JP3006551B2 (ja) 1996-07-12 2000-02-07 日本電気株式会社 複数コンピュータ間の業務分散システム、業務分散方法および業務分散プログラムを記録した記録媒体
JP2000137692A (ja) 1998-10-30 2000-05-16 Toshiba Corp 分散ノード間負荷分散方式
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
JP4090908B2 (ja) 2003-02-21 2008-05-28 シャープ株式会社 画像処理装置および画像形成装置
JP2004287801A (ja) 2003-03-20 2004-10-14 Sony Computer Entertainment Inc 情報処理システム、情報処理装置、分散情報処理方法及びコンピュータプログラム
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
EP1715405A1 (en) 2005-04-19 2006-10-25 STMicroelectronics S.r.l. Processing method, system and computer program product for dynamic allocation of processing tasks in a multiprocessor cluster platforms with power adjustment
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8161482B1 (en) * 2007-04-13 2012-04-17 Marvell International Ltd. Power optimization for multi-core devices
JP2008276395A (ja) 2007-04-26 2008-11-13 Toshiba Corp 情報処理装置およびプログラム実行制御方法
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US20100318827A1 (en) * 2009-06-15 2010-12-16 Microsoft Corporation Energy use profiling for workload transfer
US8381005B2 (en) * 2009-12-18 2013-02-19 International Business Machines Corporation Processor and memory folding for managing power consumption in information processing systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
JP2004126968A (ja) * 2002-10-03 2004-04-22 Fujitsu Ltd 並列計算機のジョブスケジューリング装置
JP2005267635A (ja) * 2004-03-16 2005-09-29 Sony Computer Entertainment Inc マルチプロセッサシステムの電力損失を低減する方法、装置およびプロセッサ
JP2008191949A (ja) * 2007-02-05 2008-08-21 Nec Corp マルチコアシステムおよびマルチコアシステムの負荷分散方法
JP2009175850A (ja) * 2008-01-22 2009-08-06 Nec Corp マルチ演算処理システム、マルチ演算処理方法、およびマルチ演算処理プログラム

Also Published As

Publication number Publication date
CN102822803A (zh) 2012-12-12
EP2555112A4 (en) 2014-08-13
US20150220362A1 (en) 2015-08-06
WO2011121786A1 (ja) 2011-10-06
EP2555112A1 (en) 2013-02-06
US9037888B2 (en) 2015-05-19
US20130031391A1 (en) 2013-01-31
JPWO2011121786A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
Fernando et al. Dynamic mobile cloud computing: Ad hoc and opportunistic job sharing
CN113037929B (zh) 一种信息接力输出方法、装置、电子设备及存储介质
JP6355853B2 (ja) マルチクラスタ異種プロセッサアーキテクチャにおいて動的キャッシュ拡張を提供するためのシステムおよび方法
CN109117260A (zh) 一种任务调度方法、装置、设备和介质
KR100700951B1 (ko) 이동통신 시스템에서 다중 작업 관리를 위한 장치 및 방법
JP5472449B2 (ja) マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム
EP2530592B1 (en) Mobile terminal and task scheduling method therefor
US20120066526A1 (en) System and method for determining optimal operating parameters for conserving power of a portable computing device
US20110225590A1 (en) System and method of executing threads at a processor
Chunlin et al. Cost and energy aware service provisioning for mobile client in cloud computing environment
US9836527B2 (en) Customized query-action mappings for an offline grammar model
CN110162393B (zh) 任务调度方法、装置及存储介质
KR20170059474A (ko) 다수의 디바이스 상에 컴퓨팅 환경의 제시
CN112686528A (zh) 用于分配客服资源的方法、装置、服务器和介质
CN115858175A (zh) 异步i/o请求优先级的调度方法、装置、介质及控制设备
CN103092703A (zh) Java资源访问的同步方法和装置
CN112835703B (zh) 任务处理方法、装置、设备及存储介质
US20130343373A1 (en) Voice-over-internet protocol (voip) application platform
JP2014078286A (ja) マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム
KR102230266B1 (ko) 복수의 전자 디바이스 사이에서 애플리케이션을 공유하는 방법 및 전자 디바이스
WO2021227642A1 (zh) 一种低功耗分布式调用方法、设备及装置
CN114205420A (zh) 任务调度方法、装置、存储介质及电子设备
CN110209491B (zh) 一种资源管理方法、装置、服务器及存储介质
WO2011132296A1 (ja) マルチコアプロセッサシステム、制御プログラム、および制御方法
Netto et al. Leveraging attention scarcity to improve the overall user experience of cloud services

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees