JP2017046084A - 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム - Google Patents

画像処理装置、制御タスクの割り当て方法及び割り当てプログラム Download PDF

Info

Publication number
JP2017046084A
JP2017046084A JP2015165387A JP2015165387A JP2017046084A JP 2017046084 A JP2017046084 A JP 2017046084A JP 2015165387 A JP2015165387 A JP 2015165387A JP 2015165387 A JP2015165387 A JP 2015165387A JP 2017046084 A JP2017046084 A JP 2017046084A
Authority
JP
Japan
Prior art keywords
mode
core
control task
job
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015165387A
Other languages
English (en)
Inventor
田中 和人
Kazuto Tanaka
和人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2015165387A priority Critical patent/JP2017046084A/ja
Priority to US15/243,136 priority patent/US20170060644A1/en
Priority to CN201610725982.XA priority patent/CN106484526A/zh
Publication of JP2017046084A publication Critical patent/JP2017046084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3284Power saving in printer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888Control thereof
    • H04N1/00896Control thereof using a low-power mode, e.g. standby
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/501Performance criteria
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0094Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Facsimiles In General (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)

Abstract

【課題】マルチコアCPUを用いる画像処理装置において、パフォーマンス優先モードと省電力優先モードのような異なるモードが設定されても共通のファームウェアを用いることができる画像処理装置等を提供する。
【解決手段】複数のコア0〜3を有するマルチコアCPU11と、マルチコアCPU11の各コア0〜3への制御タスクの割り当てに関して、第1のモードまたは第2のモードを選択する選択手段111と、選択手段111により第1のモードが選択された場合、マルチコアCPU11の各コアへ対象形マルチプロセッシングで制御タスクを割り当て、第2のモードが選択された場合、非対象形マルチプロセッシングで制御タスクを割り当てる割り当て手段112を備えている。
【選択図】 図7

Description

この発明は、例えば、コピー機能、プリンタ機能、ファクシミリ機能、スキャン機能等の複数の機能を有する複合機等の画像処理装置、同装置で実行される制御タスクの割り当て方法及び割り当てプログラムに関する。
近年、CPU等のハードウェアの性能が向上する一方、ハードウェアの価格低下が顕著になってきており、画像処理装置においても高機能機のハードウェア資源を小型低速の低価格機に適用して、ハードウェアの開発費を抑制する傾向にある。
高機能機も低価格機も同一のハードウェアを使用することになると、画像処理装置を制御し機能を実現するためのファームウェアも同一のものを使用できれば、さらなる開発費の抑制につながる。
しかし、高機能機はパフォーマンス優先であり、例えば複数のジョブを並行して処理するマルチジョブ機能が要求される。これに対し、低価格機ではパフォーマンスよりも省電力が優先されマルチジョブ機能等は要求されない、といった特徴がある。このため、高機能機のファームウェアをそのまま低価格機に適用することはできない。
具体的には、複数のコアを有するマルチコアCPUを使用する場合、高機能機ではパフォーマンスを考慮した制御タスクのコア割り当てが必要となり、使用可能なコアを最大限利用した制御タスクの割り当てとなる。このような高機能機のファームウェアを同一のマルチコアCPUを用いた低価格機に適用すると、低価格機はパフォーマンスを最優先する必要がないにもかかわらず、使用可能なコアを最大限利用した制御タスクの割り当てが行われてしまうため、コアのクロックを停止する「クロック・ゲーティング」が十分に行えず、電力が無駄に消費されてしまう。
このため、パフォーマンス優先モードか省電力優先モードかを切り替えて使用できるようにして、高機能機にも低価格機にも共通して使用可能なファームウェアを提供することが望まれている。
なお、特許文献1には、複数のプロセッサで構成されたシステムで実行される複数のタスクのスケジューリングを行うタスクスケジューリング装置であって、複数のタスクの各仕事量をタスクの処理前に計測し、計測された仕事量に基づいて複数のプロセッサの使用率を予測し、アイドル状態となるプロセッサが存在することを検知した場合に、該当するプロセッサへの電源供給をオフさせるスケジューラを備えているタスクスケジューリング装置が開示されている。
特許文献2には、複数のタスクを分散処理する複数のプロセッサを備えるとともに、性能保証タスクと性能非保証タスクとが混在するマルチプロセッサシステムにおいて、各プロセッサに割り当てられるべき各性能保証タスクの処理性能値のそれぞれと、各性能保証タスクが必要とするリアルタイム性能時間を加味したプロセッサの処理能力値のそれぞれとの相関関係に基づいて、使用プロセッサ数が最小限となるように、前記各性能保証タスクの前記各プロセッサへの割り当ての制御を行う割り当て制御手段と、前記割り当て制御手段による割り当ての結果、前記性能保証タスクの割り当てが解消された不使用プロセッサの動作状態に対して省電力状態を適用する動作状態制御手段とを備えるマルチプロセッサシステムにおける省電力制御装置が開示されている。
特開2010−160565号公報 特開2010−277300号公報
しかし、上記特許文献1及び2に記載の技術は、パフォーマンス優先モードや省電力優先モードのように、異なるモードの装置に対して共通のファームウェアを使用できるようにする技術ではなく、高機能機にも低価格機にも共通のファームウェアを適用することはできなかった。
この発明は、このような技術的背景に鑑みてなされたものであって、マルチコアCPUを用いる画像処理装置において、パフォーマンス優先モードと省電力優先モードのような異なるモードが設定されても共通のファームウェアを用いることができる画像処理装置及び同装置で実行される制御タスクの割り当て方法を提供し、さらには前記割り当て方法を画像処理装置のCPUに実行させるための制御タスクの割り当てプログラムを提供することを課題とする。
上記課題は、以下の手段によって解決される。
(1)複数のコアを有するマルチコアCPUと、前記マルチコアCPUの各コアへの制御タスクの割り当てに関して、第1のモードまたは第2のモードを選択する選択手段と、前記選択手段により前記第1のモードが選択された場合、前記マルチコアCPUの各コアへ対象形マルチプロセッシングで制御タスクを割り当て、前記第2のモードが選択された場合、前記マルチコアCPUの各コアへ非対象形マルチプロセッシングで制御タスクを割り当てる割り当て手段と、を備えたことを特徴とする画像処理装置。
(2)前記第1のモードはパフォーマンス優先モードであり、前記第2のモードは省電力優先モードである前項1に記載の画像処理装置。
(3)起動時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの入力を検出するための制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、1つのコアにのみ電力供給を行い、該コアにジョブの入力を検出するための制御タスクを割り当てる前項1または2に記載の画像処理装置。
(4)ジョブ実行時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの実行に必要な制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、ジョブの種類に応じて予め指定された一部のコアにのみ電力供給を行って、該コアにジョブの実行に必要な制御タスクを割り当てる前項1〜3のいずれかに記載の画像処理装置。
(5)ジョブ終了時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアへの電力供給を継続し、前記第2のモードが選択されている場合は、ジョブの入力を検出するための制御タスクが割り当てられる1つのコアにのみ電力供給を行う前項1〜4のいずれかに記載の画像処理装置。
(6)前記選択手段は、ユーザーのモード選択操作、画像処理装置に付加されたモード選択情報の読み込み及び画像処理装置の機種を示す情報、の少なくとも何れかに基づいて、第1のモードまたは第2のモードを選択する前項1〜5の何れかに記載の画像処理装置。
(7)複数のコアを有するマルチコアCPUを備えた画像処理装置における制御タスクの割り当て方法であって、前記マルチコアCPUの各コアへの制御タスクの割り当てに関して、第1のモードまたは第2のモードを選択する選択ステップと、前記選択ステップにより前記第1のモードが選択された場合、前記マルチコアCPUの各コアへ対象形マルチプロセッシングで制御タスクを割り当て、前記第2のモードが選択された場合、前記マルチコアCPUの各コアへ非対象形マルチプロセッシングで制御タスクを割り当てる割り当てステップと、を備えたことを特徴とする制御タスクの割り当て方法。
(8)前記第1のモードはパフォーマンス優先モードであり、前記第2のモードは省電力優先モードである前項7に記載の制御タスクの割り当て方法。
(9)起動時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの入力を検出するための制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、1つのコアにのみ電力供給を行い、該コアにジョブの入力を検出するための制御タスクを割り当てる前項7または8に記載の制御タスクの割り当て方法。
(10)ジョブ実行時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの実行に必要な制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、ジョブの種類に応じて予め指定された一部のコアにのみ電力供給を行って、該コアにジョブの実行に必要な制御タスクを割り当てる前項7〜9のいずれかに記載の制御タスクの割り当て方法。
(11)ジョブ終了時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアへの電力供給を継続し、前記第2のモードが選択されている場合は、ジョブの入力を検出するための制御タスクが割り当てられる1つのコアにのみ電力供給を行う前項7〜10のいずれかに記載の制御タスクの割り当て方法。
(12)前記選択ステップでは、ユーザーのモード選択操作、画像処理装置に付加されたモード選択情報の読み込み及び画像処理装置の機種を示す情報、の少なくとも何れかに基づいて、第1のモードまたは第2のモードを選択する前項7〜11の何れかに記載の制御タスクの割り当て方法。
(13)前項7〜12の何れかに記載の制御タスクの割り当て方法を、マルチコアCPUを有する画像処理装置の前記CPUに実行させるための制御タスクの割り当てプログラム。
前項(1)及び(7)に記載の発明によれば、マルチコアCPUの各コアへの制御タスクの割り当てに関して、第1のモードまたは第2のモードが選択される。第1のモードが選択された場合、前記マルチコアCPUの各コアへ対象形マルチプロセッシングで制御タスクが割り当てられ、第2のモードが選択された場合、マルチコアCPUの各コアへ非対象形マルチプロセッシングで制御タスクが割り当てられるから、第1のモードまたは第2のモードに応じて、マルチコアCPUの各コアへのタスク割り当ての方式を切り替えるファームウェアを用いることによって、同一のマルチコアCPUを用いた高機能機と低価格機のように異なる制御タスクの割り当てが要求される画像処理装置のファームウェアを共通化することができる。
前項(2)及び(8)に記載の発明によれば、パフォーマンス優先モードの場合は対象形マルチプロセッシングで制御タスクが割り当てられ、省電力優先モードの場合は非対象形マルチプロセッシングで制御タスクが割り当てられる。
前項(3)及び(9)に記載の発明によれば、画像処理装置の起動時において、第1のモードが選択されている場合は全てのコアに電力供給が行われるとともに、ジョブの入力を検出するための制御タスクが各コアに均等に割り当てられるから、使用可能なコアを最大限利用した高性能の入力検出動作が可能となる。一方、第2のモードが選択されている場合は1つのコアにのみ電力供給が行われ、該コアにジョブの入力を検出するための制御タスクが割り当てられるから、性能は低下するが電力消費を抑制した入力検出動作が可能となる。
前項(4)及び(10)に記載の発明によれば、ジョブ実行時において、第1のモードが選択されている場合は全てのコアに電力供給が行われるとともに、ジョブの実行に必要な制御タスクが各コアに割り当てられるから、使用可能なコアを最大限利用した高性能のジョブ実行動作が可能となる。一方、第2のモードが選択されている場合は、ジョブの種類に応じて予め指定された一部のコアにのみ電力供給が行われ、該コアにジョブの実行に必要な制御タスクが割り当てられるから、性能は低下するが消費電力を抑制したジョブ実行動作が可能となる。
前項(5)及び(11)に記載の発明によれば、ジョブ終了時において、第1のモードが選択されている場合は全てのコアへの電力供給が継続されるから、次の処理のためにコアを最大限の能力を発揮させうる状態とすることができる。一方、第2のモードが選択されている場合は、ジョブの入力を検出するための制御タスクが割り当てられるコアにのみ電力供給が行われるから、電力消費を抑制することができる。
前項(6)及び(12)に記載の発明によれば、ユーザーのモード選択操作、画像処理装置に付加されたモード選択情報の読み込み及び画像処理装置の機種を示す情報、の少なくとも何れかに基づいて、第1のモードまたは第2のモードが選択される。
前項(13)に記載の発明によれば、異なる制御タスクの割り当てが要求される画像処理装置のマルチコアCPUに、第1のモードまたは第2のモードに応じた制御タスクの割り当て方法を実行させることができる。
この発明の一実施形態に係る画像処理装置1の構成を示すブロック図である。 (A)は、CPU11の各コア0〜3の最大処理負荷能力をそれぞれ1.0としたときの、各制御タスクの最大処理負荷(CPU占有率)を示す表であり、(B)は、制御タスクの最大処理負荷の大きさを図2(C)及び図3以降の図面に表すときの描画形態を示したものであり、(C)は、パフォーマンス優先モードが選択された場合の、対象形マルチプロセッシングによる起動時(アイドル時)の制御タスクの割り当て方法を説明するための図である。 (A)はパフォーマンス優先モードが選択されている状態でのコピージョブの実行時の、(B)は同じくPCプリントジョブの実行時の、(C)は同じくスキャン送信ジョブの実行時の、それぞれ制御タスクの割り当て方法を説明するための図である。 (A)はパフォーマンス優先モードが選択されている状態でのコピージョブとスキャン送信ジョブの実行時の、(B)は同じくコピージョブとPCプリントジョブの実行時の、(C)は同じくPCプリントジョブとスキャン送信ジョブの実行時の、それぞれ制御タスクの割り当て方法を説明するための図である。 省電力優先モードが選択された場合の、非対象形マルチプロセッシングによる起動時(アイドル時)の制御タスクの割り当て方法を説明するための図である。 (A)は省電力優先モードが選択されている状態でのコピージョブの実行時の、(B)は同じくPCプリントジョブの実行時の、(C)は同じくスキャン送信ジョブの実行時の、それぞれ制御タスクの割り当て方法を説明するための図である。 画像処理装置による起動時の制御タスクの割り当て動作を示すフローチャートである。 画像処理装置によるジョブ実行時の制御タスクの割り当て動作を示すフローチャートである。 画像処理装置によるジョブ終了時の制御タスクの割り当て動作を示すフローチャートである。
以下、この発明の実施形態を図面に基づいて説明する。
図1はこの発明の一実施形態に係る画像処理装置1の構成を示すブロック図である。この実施形態では、画像処理装置として、コピー機能、プリンタ機能、ファクシミリ機能、スキャン機能等の複数の機能を有する複合機が用いられている。
画像処理装置1は、CPU11の他に、ROM12、RAM13、スキャナ部14、記憶部15、プリンタ部16、ファクシミリ(FAX)部17、操作パネル18、ネットワークインターフェース(ネットワークI/F)19、USBインターフェース(USBI/F)20等を備え、これらはバス2を介してCPU11に接続されている。
前記CPU11は、コントローラとして画像処理装置1の全体を統括制御し、コピー機能、プリンタ機能、スキャン機能、ファクシミリ機能等の基本機能を使用可能に制御する。CPU11はマルチコアCPUであり、複数のコアを有している。この実施形態ではコア0〜コア3の4個のコアを有している。また、CPU11は、ファームウェアを実行することにより機能的に構成されるモード選択設定部111とタスク割り当て部112を備えている。
モード選択設定部111は、例えばユーザーの選択操作に基づいて、パフォーマンス優先モードまたは省電力優先モードのいずれかを選択するとともに、選択されたモードに応じたタスク割り当て方式を設定する。
タスク割り当て部112は、モード選択設定部111で設定された割り当て方式で、CPU11の各コア0〜3に対する制御タスクの割り当てを行う。具体的な割り当て制御については後述する。
ROM12はCPU11の動作プログラムであるファームウェア等を格納するメモリである。
RAM13は、CPU11が動作プログラムに基づいて動作する際の作業領域を提供するメモリである。
スキャナ部14は、原稿台(図示せず)に置かれた原稿の画像を読み取り、画像データを出力する読み取り手段である。
記憶部15は、例えばハードディスクドライブ(HDD)やソリッドステートドライブ(SSD)などの不揮発性の記憶デバイスにより構成されており、OS(オペレーティングシステム)、スキャナ部14でスキャンされた原稿の画像データ等が記憶されている。
プリンタ部16は、スキャナ部14でスキャンされた原稿の画像データや外部からのプリントデータ等を、指示されたモードに従って印刷するものであり、FAX部17はファクシミリ送信及び受信を制御するものである。
操作パネル18は、各種入力操作等のために使用されるものであり、メッセージや操作画面等を表示するタッチパネル式液晶等からなる表示部181と、テンキー、スタートキー、ストップキー等を備えた操作部182を備えている。
ネットワークI/F19は、ネットワーク上の他の画像処理装置や、その他の外部機器例えばユーザー端末等との間での通信を制御することにより、データの送受信を行うものである。
USBI/F20は、USBメモリ(図示せず)を接続するための接続部である。
次に、制御タスクの割り当て方法について説明する。この実施形態では、モード選択設定部111によりパフォーマンス優先モードが選択された場合、タスク割り当て部112は、CPU11の各コア0〜3に対象形マルチプロセッシング(SMP:Symmetric Multiprocessing)で制御タスクを割り当てる。つまり、コア0〜コア3の4個のコアのそれぞれに均等にタスクを割り当てることにより、使用可能なコアを最大限利用した割り当てを行う。従って、この割り当て制御では大きなパフォーマンスが得られるが、コア0〜コア3の4個のコアの全てに電力供給を行う必要があるため、電力消費は大きくなる。
対象形マルチプロセッシングによる具体的な制御タスクの割り当て方法を図面を参照して説明する。
図2(A)は、CPU11の各コア0〜3の最大処理負荷能力をそれぞれ1.0としたときの、各制御タスクの最大処理負荷(CPU占有率)を示す表である。この実施形態では、ジョブ(JOB)制御、割込み制御、送信制御、受信制御、パネル制御の各制御タスクの最大処理負荷はそれぞれ0.1、回転制御、文字認識処理(OCR)制御の各制御タスクの最大処理負荷はそれぞれ0.2、スキャン制御、エンジン制御の各制御タスクの最大処理負荷はそれぞれ0.3、RIP(Raster Image Processor)処理、画像変換制御の各制御タスクの最大処理負荷はそれぞれ0.6×2、であるとする。
なお、限定はされないが、ジョブ制御はジョブの開始等に関わる制御であり、回転制御は感光体ドラムや用紙搬送ローラ等の回転に関する制御であり、RIP処理はラスターイメージ(ビットマップ画像)を生成する処理であり、画像変換制御は画像データを他の電子ファイルに変換する制御である。
図2(B)は、制御タスクの最大処理負荷の大きさを図2(C)及び図3以降の図面に表すときの描画形態を示したものであり、最大処理負荷0.1の制御タスクは右上から左下に向かう斜めハッチング線で、最大処理負荷0.2の制御タスクは白枠で、最大処理負荷0.3の制御タスクは左上から右下に向かう斜めハッチング線で、最大処理負荷0.6の制御タスクは斜め交差線でそれぞれ表すものとする。
図2(C)は、パフォーマンス優先モードが選択された場合の、対象形マルチプロセッシングによる起動時(アイドル時)の制御タスクの割り当て方法を説明するための図である。
起動時には、コア0に最大処理負荷0.1のJOB制御タスクが、コア1に最大処理負荷0.1のパネル制御タスクが、コア2に最大処理負荷0.1の割込み制御タスクが、コア3に最大処理負荷0.1の受信制御タスクが、それぞれ割り当てられる。これらのJOB制御タスク、パネル制御タスク、割込み制御タスク及び受信制御タスクはジョブの入力を検出するために必要な制御タスクである。各コア0〜3の下方に記載されている数字は制御タスクの最大負荷の合計値を示している。各コア0〜3の合計負荷はそれぞれ0.1であり、各コア0〜3の能力には十分な余裕がある状態になっている。なお、電力は全てのコア0〜3に供給されている。
図3(A)は単ジョブ(コピージョブ)の実行時の制御タスクの割り当て方法を説明するための図である。コピージョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、エンジン制御タスク、回転制御タスク及びスキャン制御タスクが各コアに割り当てられる。この実施形態では、コア0にエンジン制御タスクが、コア1に回転制御タスクが、コア3にスキャン制御タスクがそれぞれ割り当てられ、コア0の合計負荷は0.4に、コア1の合計負荷は0.3に、コア2の合計負荷は0.1に、コア3の合計負荷は0.4になっている。各コア0〜3に分散して負荷がかかるように制御タスクが割り当てられ、各コアの能力にはまだ十分に余裕がある。
図3(B)は別の単ジョブ(PCプリントジョブ)の実行時の制御タスクの割り当て方法を説明するための図である。PCプリントジョブとは、ハーソナルコンピュータ等からなるユーザー端末から送信されたプリントデータを印刷するジョブである。PCプリントジョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、エンジン制御タスク、回転制御タスク及びRIP処理タスクが各コアに割り当てられる。この実施形態では、コア0にエンジン制御タスクが、コア1に回転制御タスクが、コア2及び3にRIP処理タスクがそれぞれ割り当てられ、コア0の合計負荷は0.4に、コア1の合計負荷は0.3に、コア2及び3の合計負荷はそれぞれ0.7になっている。
図3(C)は別の単ジョブ(スキャン送信ジョブ)の実行時の制御タスクの割り当て方法を説明するための図である。スキャン送信ジョブとは、スキャナ部14で原稿をスキャンして得られた画像データを指定された宛先に送信するジョブである。スキャン送信ジョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、OCR制御タスク、スキャン制御タスク、回転制御タスク、送信制御タスク及び画像変換制御タスクが各コアに割り当てられる。この実施形態では、コア0にOCR制御タスクが、コア1にスキャン制御タスクが、コア2に回転制御タスクと画像変換制御タスクが、コア3に送信制御タスクと画像変換制御タスクがそれぞれ割り当てられ、コア0の合計負荷は0.3に、コア1の合計負荷は0.4に、コア2の合計負荷は0.9に、コア3の合計負荷は0.8になっている。
図4(A)は複数のジョブを同時に実行するマルチジョブ(この例ではコピージョブとスキャン送信ジョブ)の実行時の制御タスクの割り当て方法を説明するための図である。コピージョブ及びスキャン送信ジョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、コピージョブの実行のためのエンジン制御タスク、回転制御タスク及びスキャン制御タスクが各コアに割り当てられ、さらにスキャン送信ジョブの実行に不足しているOCR制御タスク、送信制御タスク及び画像変換制御タスクが割り当てられる。この実施形態では、コア0にエンジン制御タスクとOCR制御タスクが、コア1に回転制御タスクと画像変換制御タスクが、コア2に送信制御タスクと画像変換制御タスクが、コア3にスキャン制御タスクがそれぞれ割り当てられ、コア0の合計負荷は0.6に、コア1の合計負荷は0.9に、コア2の合計負荷は0.8に、コア3の合計負荷は0.4になっている。このマルチジョブの場合も、各コア0〜3に分散して負荷がかかるように制御タスクが割り当てられる。
図4(B)は別のマルチジョブ(コピージョブとPCプリントジョブ)の実行時の制御タスクの割り当て方法を説明する図である。コピージョブ及びPCプリントジョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、コピージョブの実行のためのエンジン制御タスク、回転制御タスク及びスキャン制御タスクが各コアに割り当てられ、さらにPCプリントジョブの実行に不足しているRIP処理タスクが割り当てられる。この実施形態では、コア0にエンジン制御タスクが、コア1に回転制御タスクとRIP処理タスクが、コア2にRIP処理タスクが、コア3にスキャン制御タスクがそれぞれ割り当てられ、コア0の合計負荷は0.4に、コア1の合計負荷は0.9に、コア2の合計負荷は0.7に、コア3の合計負荷は0.4になっている。
図4(C)は別のマルチジョブ(PCプリントジョブとスキャン送信ジョブ)の実行時の制御タスクの割り当て方法を説明する図である。PCプリントコピージョブ及びスキャン送信ジョブの実行時は、図2(C)に示したアイドル時の制御タスクに加えて、PCプリントジョブの実行のためのエンジン制御タスク、回転制御タスク及びRIP処理タスクが各コアに割り当てられ、さらにスキャン送信ジョブの実行に不足しているOCR制御タスク、エンジン制御タスク、送信制御タスク及び画像変換制御タスクが割り当てられる。この実施形態では、コア0にエンジン制御タスクと画像変換制御タスクが、コア1にOCR制御タスクと画像変換制御タスクが、コア2にスキャン制御タスクとRIP処理タスクが、コア3に送信制御タスクと回転制御タスクとRIP処理タスクがそれぞれ割り当てられ、コア0の合計負荷は1.0に、コア1の合計負荷は0.9に、コア2の合計負荷は1.0に、コア3の合計負荷は1.0になっている。
このように、パフォーマンス優先モードの場合には対象形マルチプロセッシングにより各コア0〜3へ電力供給を継続しながら制御タスクが割り付けられるから、制御タスクの割り当てが速くなるとともに各コア0〜3が有する能力を最大限発揮させることができる。従って、マルチジョブが可能で高パフォーマンスが必要とされる高機能機に好適なものとなる。
一方、モード選択設定部111により省電力優先モードが選択された場合、タスク割り当て部112は、CPU11の各コア0〜3に非対象形マルチプロセッシング(AMP:Asymmetric Multiprocessing)で制御タスクを割り当てる。つまり、コア0〜コア3のうち予め指定されたコアにのみ電力供給を行うと共に該コアに制御タスクを割り当て、他のコアへの電力供給は停止することにより、対象形マルチプロセッシングの場合に較べてパフォーマンスは低下するが省電力を図ることができる割り当て方法である。
非対象形マルチプロセッシングによる具体的な制御タスクの割り当て方法を図面を参照して説明する。
図2(A)で説明したのと同様に、CPU11の各コア0〜3の最大処理負荷能力をそれぞれ1.0とし、ジョブ(JOB)制御、割込み制御、送信制御、受信制御、パネル制御の各制御タスクの最大処理負荷はそれぞれ0.1、回転制御、文字認識処理(OCR)制御の各制御タスクの最大処理負荷はそれぞれ0.2、スキャン制御、エンジン制御の各制御タスクの最大処理負荷はそれぞれ0.3、RIP処理、画像変換制御の各制御タスクの最大処理負荷はそれぞれ0.6×2、であるとする。
図5は、省電力優先モードが選択された場合の、非対象形マルチプロセッシングによる起動時(アイドル時)の制御タスクの割り当て方法を説明するための図である。
起動時には、コア0にのみ電力供給が行われ、該コア0に、JOB制御タスク、パネル制御タスク、割込み制御タスク及び受信制御タスクが割り当てられ、コア0の合計負荷は0.4になっている。一方、他のコア1〜3には電力供給が行われておらず、制御タスクも割り当てられない。つまり、この場合はコア0のみが動作することになり、パフォーマンスは低下するが、CPU11の電力消費は抑制される。
図6(A)は単ジョブ(コピージョブ)の実行時の制御タスクの割り当て方法を説明する図である。コピージョブの実行時は、図5に示したアイドル時の制御タスクに加えて、エンジン制御タスク、回転制御タスク及びスキャン制御タスクが割り当てられる。この実施形態では、コア0に加えてコア1にも電力が供給され、このコア1にエンジン制御タスク、回転制御タスク及びスキャン制御タスクが割り当てられている。コア0の合計負荷は0.4のままであり、コア1の合計負荷は0.8になっている。コア2及び3には電力供給が行われておらず、制御タスクも割り当てられない。つまり、この場合はコア0及びコア1のみが動作することになる。
図6(B)は別の単ジョブ(PCプリントジョブ)の実行時の制御タスクの割り当て方法を説明する図である。PCプリントジョブの実行時は、図5に示したアイドル時の制御タスクに加えて、エンジン制御タスク、回転制御タスク及びRIP処理タスクが割り当てられる。この実施形態では、コア0に加えてコア2及び3にも電力が供給され、コア2にはエンジン制御タスクとRIP処理タスクが、コア3には回転制御タスクとRIP処理タスクがそれぞれ割り当てられている。コア0の合計負荷は0.4、コア2の合計負荷は0.9、コア3の合計負荷は0.8になっている。コア1には電力供給が行われておらず、制御タスクも割り当てられない。つまり、この場合はコア0、コア1及びコア2が動作することになる。
図6(C)は別の単ジョブ(スキャン送信ジョブ)の実行時の制御タスクの割り当て方法を説明する図である。スキャン送信ジョブの実行時は、図5に示したアイドル時の制御タスクに加えて、OCR制御タスク、スキャン制御タスク、回転制御タスク、送信制御タスク及び画像変換制御タスクが割り当てられる。この実施形態では、コア0に加えてコア2及び3にも電力が供給され、コア2には送信制御タスク、スキャン制御タスク及び画像変換制御タスクが、コア3には回転制御タスク、OCR制御タスク及び画像変換制御タスクがそれぞれ割り当てられている。コア0の合計負荷は0.4、コア2の合計負荷は1.0、コア3の合計負荷は1.0になっている。コア1には電力供給が行われておらず、制御タスクも割り当てられない。つまり、この場合はコア0、コア1及びコア2が動作することになる。
このように、非対象形マルチプロセッシングによる割り当て方法では、使用するコアの数をできるだけ少なくし、使用されないコアに対して電力供給を停止することで、省電力が実現される。なお、単ジョブ実行時に何れかのコアの能力に余裕がなくなることから、マルチジョブの実行はできない。このため、マルチジョブのような高パフォーマンスは要求されないが省電力が必要とされる小型低速の低価格機に好適なものとなる。
図7は、画像処理装置1による起動時の制御タスクの割り当て動作を示すフローチャートである。図7〜図9のフローチャートに示される処理は、CPU11がROM12等に格納された動作プログラム(ファームウェア)に従って動作することにより実行される。
ステップS01では、ユーザーによってモード切り替えボタンが押下されたかどうかを判定する。押されなければ(ステップS01でNO)、押されるのを待つ。押されると(ステップS01でYES)、ステップS02で、モード切替画面を表示部181に表示する。
次にステップS03で、パフォーマンス優先モードが選択されたか否かを、ユーザー操作に基づいて判定する。パフォーマンス優先モードが選択された場合(ステップS03でYES)、ステップS07に進み、全てのコア0〜3に電力を供給した後、ステップS08に進む。
ステップS03において、パフォーマンス優先モードが選択されていない場合(ステップS03でNO)、ステップS04で、省電力優先モードが選択されたか否かを、ユーザー操作に基づいて判定する。省電力優先モードが選択された場合(ステップS04でYES)、ステップS06に進み、予め指定された例えば1つのコア0に電力を供給した後、ステップS08に進む。
ステップS08では、ジョブの入力を検出するための制御タスク(JOB制御タスク、パネル制御タスク、割込み制御タスク、受信制御タスク)を割り当てた後、処理を終了する。
ステップS04において、省電力優先モードが選択されていない場合(ステップS04でNO)、ステップS05でキャンセルが選択されたか否かを、ユーザー操作に基づいて判定する。キャンセルが選択された場合(ステップS05でYES)、ステップS01に戻る。キャンセルが選択されていない場合(ステップS05でNO)、ステップS03に戻る。
図8は、画像処理装置1によるジョブ実行時の制御タスクの割り当て動作を示すフローチャートである。
ステップS11で、省電力優先モードが選択されているかどうかを判断する。省電力優先モードが選択されている場合は(ステップS11でYES)、ステップS12で、ジョブ種別から使用するコアを判別する。次いでステップS13で、使用するコアに電力を供給した後、ステップS14に進む。
ステップS11で、省電力優先モードが選択されていない場合、換言すればパフォーマンス優先モードが選択されている場合は(ステップS11でNO)、そのままステップS14に進む。
ステップS14では、ジョブ実行に必要な制御タスクをコアに割り当てる。
図9は、画像処理装置1によるジョブ終了時の制御タスクの割り当て動作を示すフローチャートである。
ステップS21で、省電力優先モードが選択されているかどうかを判断する。省電力優先モードが選択されている場合は(ステップS21でYES)、ステップS22で、ジョブ種別から使用するコアを判別する。次いでステップS23で、使用するコアへの電力供給を停止する。
ステップS21で、省電力優先モードが選択されていない場合、換言すればパフォーマンス優先モードが選択されている場合は(ステップS11でNO)、そのまま処理を終了する。従ってこの場合は各コアへの電力供給は継続される。
このように、この実施形態では1つのファームウェアにより、パフォーマンス優先モードと省電力優先モードのいずれが選択されたかに応じて、CPU11のコア0〜3への制御タスク割り当て動作を切り替えて実行するから、同一のマルチコアCPU11を用いた高機能機と低価格機のように、動作モードが異なる画像処理装置であっても共通のファームウェアを用いることができ、ファームウェアの開発費を抑制することができる。勿論、マルチコアCPU11を用いる1台の画像処理装置において、1つのファームウェアにより、パフォーマンス優先モードまたは省電力優先モードのいずれにも対応することも可能となる。
以上、本発明の一実施形態を説明したが、本発明は上記実施形態に限定されることはない。例えば、ユーザーの選択操作に基づいてパフォーマンス優先モードまたは省電力優先モードが選択される構成としたが、パフォーマンス優先モードまたは省電力優先モードの何れのモードで動作させるかを示すモード選択情報を予め画像処理装置1に格納しておき、そのモード選択情報を画像処理装置1が読み取ることにより、何れかのモードを選択しても良い。
また、画像処理装置1の機種を示す情報例えば高機能機あるいは低価格機のみに用いられる部材を検出することにより、パフォーマンス優先モードまたは省電力優先モードを選択しても良い。
また、選択可能なモードがパフォーマンス優先モードと省電力優先モードである場合を示したが、高機能モードと低機能モードというようなモード設定であっても良い。
1 画像処理装置
11 CPU
12 ROM
13 RAM
14 スキャナ部
15 記憶部
18 操作部
111 モード選択設定部
112 タスク割り当て部

Claims (13)

  1. 複数のコアを有するマルチコアCPUと、
    前記マルチコアCPUの各コアへの制御タスクの割り当てに関して、第1のモードまたは第2のモードを選択する選択手段と、
    前記選択手段により前記第1のモードが選択された場合、前記マルチコアCPUの各コアへ対象形マルチプロセッシングで制御タスクを割り当て、前記第2のモードが選択された場合、前記マルチコアCPUの各コアへ非対象形マルチプロセッシングで制御タスクを割り当てる割り当て手段と、
    を備えたことを特徴とする画像処理装置。
  2. 前記第1のモードはパフォーマンス優先モードであり、前記第2のモードは省電力優先モードである請求項1に記載の画像処理装置。
  3. 起動時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの入力を検出するための制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、1つのコアにのみ電力供給を行い、該コアにジョブの入力を検出するための制御タスクを割り当てる請求項1または2に記載の画像処理装置。
  4. ジョブ実行時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの実行に必要な制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、ジョブの種類に応じて予め指定された一部のコアにのみ電力供給を行って、該コアにジョブの実行に必要な制御タスクを割り当てる請求項1〜3のいずれかに記載の画像処理装置。
  5. ジョブ終了時において、前記割り当て手段は、前記第1のモードが選択されている場合は全てのコアへの電力供給を継続し、前記第2のモードが選択されている場合は、ジョブの入力を検出するための制御タスクが割り当てられる1つのコアにのみ電力供給を行う請求項1〜4のいずれかに記載の画像処理装置。
  6. 前記選択手段は、ユーザーのモード選択操作、画像処理装置に付加されたモード選択情報の読み込み及び画像処理装置の機種を示す情報、の少なくとも何れかに基づいて、第1のモードまたは第2のモードを選択する請求項1〜5の何れかに記載の画像処理装置。
  7. 複数のコアを有するマルチコアCPUを備えた画像処理装置における制御タスクの割り当て方法であって、
    前記マルチコアCPUの各コアへの制御タスクの割り当てに関して、第1のモードまたは第2のモードを選択する選択ステップと、
    前記選択ステップにより前記第1のモードが選択された場合、前記マルチコアCPUの各コアへ対象形マルチプロセッシングで制御タスクを割り当て、前記第2のモードが選択された場合、前記マルチコアCPUの各コアへ非対象形マルチプロセッシングで制御タスクを割り当てる割り当てステップと、
    を備えたことを特徴とする制御タスクの割り当て方法。
  8. 前記第1のモードはパフォーマンス優先モードであり、前記第2のモードは省電力優先モードである請求項7に記載の制御タスクの割り当て方法。
  9. 起動時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの入力を検出するための制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、1つのコアにのみ電力供給を行い、該コアにジョブの入力を検出するための制御タスクを割り当てる請求項7または8に記載の制御タスクの割り当て方法。
  10. ジョブ実行時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアに電力供給を行うとともに、ジョブの実行に必要な制御タスクを各コアに均等に割り当て、前記第2のモードが選択されている場合は、ジョブの種類に応じて予め指定された一部のコアにのみ電力供給を行って、該コアにジョブの実行に必要な制御タスクを割り当てる請求項7〜9のいずれかに記載の制御タスクの割り当て方法。
  11. ジョブ終了時において、前記割り当てステップでは、前記第1のモードが選択されている場合は全てのコアへの電力供給を継続し、前記第2のモードが選択されている場合は、ジョブの入力を検出するための制御タスクが割り当てられる1つのコアにのみ電力供給を行う請求項7〜10のいずれかに記載の制御タスクの割り当て方法。
  12. 前記選択ステップでは、ユーザーのモード選択操作、画像処理装置に付加されたモード選択情報の読み込み及び画像処理装置の機種を示す情報、の少なくとも何れかに基づいて、第1のモードまたは第2のモードを選択する請求項7〜11の何れかに記載の制御タスクの割り当て方法。
  13. 請求項7〜12の何れかに記載の制御タスクの割り当て方法を、マルチコアCPUを有する画像処理装置の前記CPUに実行させるための制御タスクの割り当てプログラム。
JP2015165387A 2015-08-25 2015-08-25 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム Pending JP2017046084A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015165387A JP2017046084A (ja) 2015-08-25 2015-08-25 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム
US15/243,136 US20170060644A1 (en) 2015-08-25 2016-08-22 Image processing apparatus, control task allocation method, and recording medium
CN201610725982.XA CN106484526A (zh) 2015-08-25 2016-08-25 图像处理装置以及控制任务的分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015165387A JP2017046084A (ja) 2015-08-25 2015-08-25 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム

Publications (1)

Publication Number Publication Date
JP2017046084A true JP2017046084A (ja) 2017-03-02

Family

ID=58095536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015165387A Pending JP2017046084A (ja) 2015-08-25 2015-08-25 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム

Country Status (3)

Country Link
US (1) US20170060644A1 (ja)
JP (1) JP2017046084A (ja)
CN (1) CN106484526A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019074851A (ja) * 2017-10-13 2019-05-16 株式会社デンソー 電子制御装置
JP2019084774A (ja) * 2017-11-08 2019-06-06 コニカミノルタ株式会社 画像形成装置
JP2019093612A (ja) * 2017-11-22 2019-06-20 コニカミノルタ株式会社 画像形成装置及びプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722082A (zh) * 2020-05-25 2021-11-30 阿里巴巴集团控股有限公司 任务调度方法、装置、系统及计算机可读介质
KR20240078403A (ko) * 2022-11-24 2024-06-03 베리실리콘 마이크로일렉트로닉스 (상하이) 컴퍼니 리미티드 이미지 신호 처리 구동 방법, 제어 모듈, 처리 모듈 및 매체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005029A (ja) * 2002-05-30 2004-01-08 Canon Inc 省電力機能を有する装置及び省電力制御方法
JP2009211643A (ja) * 2008-03-06 2009-09-17 Denso Corp ナビゲーション装置
JP2010188598A (ja) * 2009-02-18 2010-09-02 Seiko Epson Corp 印刷装置、ドライバープログラム、印刷システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8489862B2 (en) * 2007-06-12 2013-07-16 Panasonic Corporation Multiprocessor control apparatus for controlling a plurality of processors sharing a memory and an internal bus and multiprocessor control method and multiprocessor control circuit for performing the same
JP2009009194A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd 消費電力を削減する機能を備えたストレージシステム
US7962679B2 (en) * 2007-09-28 2011-06-14 Intel Corporation Interrupt balancing for multi-core and power
US8024590B2 (en) * 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
JP2010131929A (ja) * 2008-12-08 2010-06-17 Seiko Epson Corp 電子機器及びその制御方法
JP4858792B2 (ja) * 2009-09-30 2012-01-18 ブラザー工業株式会社 画像処理装置およびプログラム
US9811385B2 (en) * 2010-04-28 2017-11-07 Wind River Systems, Inc. Optimizing task management
US8688883B2 (en) * 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
WO2013075012A2 (en) * 2011-11-18 2013-05-23 The Regents Of The University Of Michigan Computational sprinting using multiple cores
JP2013222321A (ja) * 2012-04-17 2013-10-28 Sony Corp メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
US9003218B2 (en) * 2012-05-21 2015-04-07 International Business Machines Corporation Power shifting in multicore platforms by varying SMT levels
CN102866921B (zh) * 2012-08-29 2016-05-11 惠州Tcl移动通信有限公司 一种多核cpu的调控方法及系统
JP6042217B2 (ja) * 2013-01-28 2016-12-14 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の制御方法
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US9684787B2 (en) * 2014-04-08 2017-06-20 Qualcomm Incorporated Method and system for inferring application states by performing behavioral analysis operations in a mobile device
WO2016008066A1 (zh) * 2014-07-14 2016-01-21 华为技术有限公司 一种多核处理器的管理方法及装置
US10234930B2 (en) * 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004005029A (ja) * 2002-05-30 2004-01-08 Canon Inc 省電力機能を有する装置及び省電力制御方法
JP2009211643A (ja) * 2008-03-06 2009-09-17 Denso Corp ナビゲーション装置
JP2010188598A (ja) * 2009-02-18 2010-09-02 Seiko Epson Corp 印刷装置、ドライバープログラム、印刷システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019074851A (ja) * 2017-10-13 2019-05-16 株式会社デンソー 電子制御装置
JP2019084774A (ja) * 2017-11-08 2019-06-06 コニカミノルタ株式会社 画像形成装置
JP2019093612A (ja) * 2017-11-22 2019-06-20 コニカミノルタ株式会社 画像形成装置及びプログラム
US10754407B2 (en) 2017-11-22 2020-08-25 Konica Minolta, Inc. Image forming apparatus and program
JP7006173B2 (ja) 2017-11-22 2022-01-24 コニカミノルタ株式会社 画像形成装置及びプログラム

Also Published As

Publication number Publication date
US20170060644A1 (en) 2017-03-02
CN106484526A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
JP3523854B2 (ja) 画像形成システムの制御装置と制御方法
JP2017046084A (ja) 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム
JP2004246771A (ja) 印刷処理制御システムおよび方法
JP2014089493A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6582592B2 (ja) 画像処理装置、電力制御方法及び電力制御プログラム
US8891103B2 (en) Image forming apparatus which controls the number of jobs that can be executed simultaneously
JP2018144331A (ja) 情報処理装置、情報処理装置の制御方法、およびプログラム
JP2013256123A (ja) ジョブ処理装置、ジョブ処理装置の制御方法、及びプログラム
JP2018187868A (ja) 画像形成装置および画像形成システム
JP4893800B2 (ja) 画像処理装置
JP2017050767A (ja) 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP6867754B2 (ja) 画像形成装置
US9542308B2 (en) Electronic device that completes execution of task immediately, method for managing memory, and recording medium
JP2020009066A (ja) 組み込み機器、ウィルススキャンプログラム実行方法、プログラム
JP2011250210A (ja) 画像形成装置
JP2013125455A (ja) 画像形成装置
JP6701404B2 (ja) 画像形成装置及び画像形成装置の制御方法
JP7243108B2 (ja) 情報処理装置、制御方法およびプログラム
JP2006186777A (ja) 画像形成装置及び画像形成プログラム
JP6750886B2 (ja) 印刷装置、及びその制御方法
JP2017147529A (ja) 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP6760208B2 (ja) 画像処理装置
JP2017224083A (ja) 情報処理装置、制御方法およびプログラム
US10534641B2 (en) Electronic device that uses hardware corresponding to priority level of processor usage
JP6760116B2 (ja) 印刷装置および印刷装置のメモリー管理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180227