TWI764759B - 具備可靠容限設定的電路模組 - Google Patents

具備可靠容限設定的電路模組

Info

Publication number
TWI764759B
TWI764759B TW110121546A TW110121546A TWI764759B TW I764759 B TWI764759 B TW I764759B TW 110121546 A TW110121546 A TW 110121546A TW 110121546 A TW110121546 A TW 110121546A TW I764759 B TWI764759 B TW I764759B
Authority
TW
Taiwan
Prior art keywords
circuit
value
node
coupled
voltage
Prior art date
Application number
TW110121546A
Other languages
English (en)
Other versions
TW202249016A (zh
Inventor
朱俐瑋
連南鈞
Original Assignee
円星科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 円星科技股份有限公司 filed Critical 円星科技股份有限公司
Priority to TW110121546A priority Critical patent/TWI764759B/zh
Priority to CN202110896025.4A priority patent/CN115472193A/zh
Application granted granted Critical
Publication of TWI764759B publication Critical patent/TWI764759B/zh
Priority to US17/828,071 priority patent/US11935581B2/en
Publication of TW202249016A publication Critical patent/TW202249016A/zh
Priority to US18/443,358 priority patent/US20240185912A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

一種具備可靠容限設定的電路模組，包含一主電路、一第一輔助電路與一第二輔助電路。當該第一輔助電路開啟，該第二輔助電路依據一控制訊號為一第一位準或一第二位準而開啟或關閉。當該第一輔助電路與該第二輔助電路均開啟，該第一輔助電路與該第二輔助電路聯合使該主電路的一運作參數為一第一值。當該第一輔助電路開啟且該第二輔助電路關閉，該第一輔助電路使該運作參數為一第二值。該主電路的一運作容限係涵蓋該第一值與該第二值間的範圍。

Description

具備可靠容限設定的電路模組
本發明係關於一種具備可靠容限設定的電路模組，且特別是關於一種包含一主電路、一第一輔助電路與一第二輔助電路的電路模組，例如是一記憶體模組；其中，當該第一輔助電路開啟時，該第二輔助電路依據一控制訊號開啟或關閉，以使該主電路的一運作參數為一第一值或一第二值，且該主電路的一運作容限係涵蓋該第一值與第二值間的範圍，使該主電路可以在切換不同運作條件時不須中斷進行中運作。
各種電路模組，例如矽智財（silicon intellectual property）或記憶體模組等等，是積體電路的重要基礎構築方塊。為了兼顧功耗與效能，現代的電路模組要能切換運作於不同的模式，例如說是高時脈高電壓的高效能模式與低時脈低電壓的低功耗模式。在不同的模式下，電路模組的各項運作參數也會有不同數值。舉例而言，在不同模式的不同時脈頻率下，記憶體模組的存取時序參數也不同；在不同模式的不同供應電壓下，記憶體模組於字元線及/或位元線上施加的電壓參數也不同。
為了支援不同模式，習知電路模組會為不同模式設置專屬的電路，例如說是為第一模式設置的第一模式專屬電路，以及為第二模式設置的第二模式專屬電路。當習知電路模組運作於第一模式時，第一模式專屬電路開啟，第二模式專屬電路則關閉不開啟；當運作於第二模式時，第一模式專屬電路關閉，改由第二模式專屬電路開啟。在習知技術中，第一模式專屬電路會使一運作參數為第一值，第二模式專屬電路使該運作參數為相異的第二值；如此，該運作參數在第一模式下便會為第一值（因為僅第一模式專屬電路開啟），在第二模式下會為第二值（因為僅第二模式專屬電路開啟）。
然而，此種習知技術有許多缺點。例如，要由第一模式完全切換為第二模式（或由第二模式完全切換至第一模式）會需要一段模式交接期間。在這段模式交接期間中，第一模式專屬電路與第二模式專屬電路的開啟或關閉是難以預料且帶有隨機成份的；理想上是其一開啟另一關閉，但也有可能有一段時期是兩者皆開啟，兩者皆關閉，或是該開啟的未開啟且該關閉的未關閉等等。模式交接期間的不確定性會使電路模組的運作參數變得難以確定。例如，若第一與第二模式專屬電路皆開啟，便難以確定運作參數究竟為第一值、第二值或是其他值。
再者，各個模式專屬電路由開啟到完全關閉或是由關閉到完全開啟也需要一段暫態期間。在模式交接期間中，即使兩模式專屬電路正確地分別由開啟切換為關閉並由關閉切換為開啟，兩模式專屬電路在開啟關閉間的暫態期間中也會對電路模組的整體運作造成難以預料的影響。例如，當習知記憶體模組由第一模式切換為第二模式時，理想上運作參數應變為第二值，但若第二模式專屬電路開啟時第一模式專屬電路仍未完全關閉，就會使運作參數偏離第二值，但又並非第一值。
為避免模式交接與暫態導致的不確定性，習知技術會在切換模式時中斷電路模組的正常運作，等模式切換完成後才繼續運作。舉例而言，習知記憶體模組可在一存取（讀取或寫入）週期結束後進行模式交接，且在模式交接期間完全不進行存取運作，等不同模式專屬電路已經正確開啟及關閉後，才繼續開始次一存取週期。由於要在切換模式時中斷電路模組的正常運作，此種習知技術會降低電路模組的運作效能。
本發明的目的之一係提供一種具備可靠容限設定以在切換不同運作條件時不須中斷進行中運作的電路模組（例如100，圖1）。該電路模組可包含一主電路（例如110，圖1），一第一輔助電路（例如圖3a、4a或5a中的121、y1[p]或x1[k]）與一第二輔助電路（例如圖3a、4a或5a中的122、y2[p]或x2[k]）。該主電路可包含一第一節點（例如圖3a、4a或5a中的n1、al[p]或b1[k]）。該第一輔助電路耦接該第一節點，該第二輔助電路耦接該第一節點與一控制訊號（例如圖3a中的dvs_sa_relax或圖4a、5a中的dvs_rawa_assert）。當該第一輔助電路開啟，該第二輔助電路依據該控制訊號為一第一位準或一第二位準（例如v0、v1，圖2）而開啟或關閉。當該第一輔助電路與該第二輔助電路均開啟，該第一輔助電路與該第二輔助電路聯合使該主電路的一運作參數為一第一值（例如圖3b、4b或5b中的T31、T42或v52）。當該第一輔助電路開啟且該第二輔助電路關閉，該第一輔助電路使該運作參數為一第二值（例如圖3b、4b或5b中的T32、T41或v51），該第二值與該第一值相異。該主電路的一運作容限係涵蓋該第一值與該第二值間的範圍，以使得：即使該控制訊號在該主電路運作的一運作週期（例如圖3b、4b或5b中的Tp1、Tp2或Tp3）中切換於該第一位準與該第二位準之間，該主電路仍持續該運作週期中的正常運作，且不影響該運作週期中的運作正確性。
一實施例中（例如圖2），當該主電路的供應電壓（例如VDD）為一第一供電值（例如vdd1）且該主電路運作的一時脈（例如CK）的週期為一第一週期值（例如T1）時，該控制訊號為該第一位準（例如v0）。當該主電路的供應電壓為一第二供電值（例如vdd2）且該主電路運作的該時脈的週期為一第二週期值（例如T2）時，該控制訊號為該第二位準（例如v1）。其中，該第一供電值與該第二供電值相異，且該第一週期值與該第二週期值相異。
一實施例中（例如圖1），該主電路可包含至少一記憶單元（例如圖1中的c[p,q]）、至少一追隨記憶單元（tracking cell，例如圖1中的Tc[p]）與至少一感測放大器（例如圖1中的SA[k]）。該記憶單元耦接一字元線（例如WL[p]）與一位元線（例如BL[q]）。該追隨記憶單元耦接一追隨字元線（tracking word line，例如TWL）與一追隨位元線（tracking bit line，例如TBL）。該感測放大器耦接該位元線。
在本發明的一實施例中（例如圖1、3a與3b），該第一節點（例如n1，圖3a）耦接該追隨位元線。其中，該第一輔助電路（例如121，圖3a）可包含一第一電晶體（例如M1）與一第三電晶體（例如M3）。該第一電晶體包含一第一受控端（例如閘極端）與兩第一通道端（例如汲極端與源極端）；該兩第一通道端分別耦接該第一節點（例如n1）與一第三節點（例如n3）。該第三電晶體包含一第三受控端與兩第三通道端；該兩第三通道端分別耦接該第三節點與一第四節點（例如n4），該第一受控端與該第三受控端的其中之一耦接該追隨字元線。該第二輔助電路（例如122，圖3a）可包含一第二電晶體（例如M2）、一第四電晶體（例如M4）與一反相器（例如124）。該第二電晶體包含一第二受控端與兩第二通道端；該兩第二通道端分別耦接該第一節點與一第二節點（例如n2）。該第四電晶體包含一第四受控端與兩第四通道端；該兩第四通道端分別耦接該第二節點與該第四節點，該第二受控端與該第四受控端的其中之一（經由該反相器）耦接該控制訊號（例如dvs_sa_relax），另一則耦接該追隨字元線。一實施例中，該運作參數可以是：該追隨字元線被驅動後（例如t30，圖3b）該追隨位元線的電壓改變至一第二電壓值（例如v32）所耗費的時間。一實施例中，該運作參數可以是：該追隨位元線的電壓由一第一電壓值（例如v31，圖3b）改變至一第二電壓值（例如v32）所耗費的時間。一實施例中，該運作容限係該感測放大器的時序容限。
在本發明的一實施例中（例如圖1、4a與4b），該第一節點（例如a1[p]，圖4a）耦接該字元線（例如WL[p]，圖4a），該第一輔助電路（例如y1[p]）包含一第一電晶體（例如H1[p]）與一第三電晶體（例如H3[p]），該第二輔助電路（例如y2[p]）包含一第二電晶體（例如H2[p]）與一反相器（例如INV[p]）。該第一電晶體包含兩第一通道端，分別耦接該第一節點與一第二節點（例如a2[p]）。該第三電晶體包含兩第三通道端，分別耦接該第二節點與一第三節點（例如a3[p]）。該第二電晶體（例如H2[p]）包含一第二受控端與兩第二通道端；該第二受控端經由該反相器耦接該控制訊號（例如dvs_rawa_assert），該兩第二通道端分別耦接該第一節點與該第二節點。一實施例中，該運作參數可以是：該位元線的電壓由一第三電壓值（例如v41，圖4b）改變至一第四電壓值（例如v42）所耗費的時間。一實施例中，該運作參數可以是：當該字元線被驅動後（例如t40）該位元線的電壓改變至一第四電壓值（例如v42）所耗費的時間。一實施例中，當該字元線被驅動後，若該控制訊號為該第一位準（例如v0，圖2），則該字元線的電壓為一第五電壓值（例如vw42，圖4b）；若該控制訊號為該第二位準（例如v1，圖2），則該字元線的電壓為一第六電壓值（例如vw41，圖4b），且該第五電壓值與該第六電壓值相異。一實施例中，該運作容限係該感測放大器的時序容限。
在本發明的一實施例中（例如圖1、5a與5b），該主電路更包含一寫入電路（例如WB[k]，圖1與5a），耦接於該位元線與一負壓位元線（例如NBL[k]，圖5a）之間；該第一節點（例如b1[k]，圖5a）耦接該負壓位元線。該第一輔助電路（例如x1[k]，圖5a）包含一第一邏輯閘（例如g1[k]）與一第一電容（例如C1[k]）。該第一邏輯閘包含一第一輸入端（例如i1[k]）與一第一輸出端（例如o1[k]），該第一電容耦接於該第一輸出端與該第一節點之間。該第二輔助電路（例如x2[k]）包含一第二邏輯閘（例如g2[k]）與一第二電容（例如C2[k]）。該第二邏輯閘包含兩第二輸入端（例如i21[k]與i22[k]）與一第二輸出端（例如o2[k]），該兩第二輸入端分別耦接該第一輸入端與該控制訊號（例如dvs_rawa_assert）。該第二電容耦接於該第二輸出端與該第一節點之間。一實施例中，該第一邏輯閘係一反相器，該第二邏輯閘係一反及閘。一實施例中，該運作參數可以是：當該字元線被驅動後（例如t50，圖5b）該負壓位元線的電壓極值。一實施例中，該運作容限係該位元線的負壓容限。
在本發明的一實施例中，電路模組不僅包含該第一輔助電路（例如121，圖3a）與耦接該控制訊號（例如dvs_sa_relax）的第二輔助電路（例如122，圖3a），更包含一第三輔助電路與一第四輔助電路（例如圖4a中的y1[p]與y2[p]，或圖5a中的x1[k]與x2[k]）。該第三輔助電路耦接一第四節點（例如圖4a的a1[p]或圖5a的b1[k]），該第四輔助電路耦接該第四節點與一第二控制訊號（例如dvs_rawa_assert）。其中，當該第三輔助電路開啟，該第四輔助電路依據該第二控制訊號為一第三位準或一第四位準（例如v0、v1，圖2）而開啟或關閉。當該第三輔助電路與該第四輔助電路均開啟，該第三輔助電路與該第四輔助電路聯合使該主電路的一第二運作參數為一第三值（例如圖4b中的T42或圖5b中的v52）。當該第三輔助電路開啟且該第四輔助電路關閉，由該第三輔助電路使該運作參數為一第四值（例如圖4b中的T41或圖5b中的v51），該第四值與該第三值相異。該主電路的一第二運作容限係涵蓋該第三值與該第四值間的範圍。其中，該控制訊號（例如dvs_sa_relax，圖2）與該第二控制訊號（例如dvs_rawa_assert，圖2）不會同時切換位準。一實施例中，當該控制訊號切換位準（例如t1-t2，圖2），該第二控制訊號會在一第一延遲時間（例如Dt1）後切換位準（例如t3-t4）。當該第二控制訊號再次切換位準（例如t5-t6），該控制訊號會在一第二延遲時間（例如Dt2）後再次切換位準（例如t7-t8）。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
圖1示意的是依據本發明一實施例的電路模組100，其可包括一主電路110；為了實現本發明技術，電路模組100更包括輔助單元120、y[1]至y[P]與x[1]至x[K]。如圖1所示，在本發明的一實施例中，電路模組100可為一記憶體模組，如一嵌入式靜態隨機存取記憶體模組；主電路110可為一記憶陣列，包括P*Q個記憶單元c[1,1]至c[P,Q]、P條字元線WL[1]至WL[P]、Q組位元線如BL[1]至BL[Q]與BLb[1]至BLb[Q]、P個追隨記憶單元Tc[1]至Tc[P]、一追隨字元線TWL、一組追隨位元線如TBL與TBLb、K個寫入電路WB[1]至WB[K]、K個感測放大器SA[1]至SA[K]、兩週邊電路130與140，以及一控制電路150。其中，數量P、Q與K可以是大於等於1的整數。在輔助單元120、y[1]至y[P]與x[1]至x[K]的支援下，控制電路150可控制主電路110的運作。由於本發明的輔助單元120、y[1]至y[P]與x[1]至x[K]，主電路110在切換不同運作條件（或不同模式，如不同的供應電壓值及/或不同的時脈頻率）時可以不中斷進行中運作；即使運作條件切換發生在主電路110的某一運作週期（如讀取週期或寫入週期）之中，主電路110仍可持續該運作週期中的正常運作（如讀取或寫入），且不影響該運作週期中的運作正確性。本發明技術將在稍後進一步詳述。
在主電路110中，各記憶單元c[p,q]（對p＝1至P與q＝1至Q）可為一靜態隨機存取記憶單元，耦接對應的字元線WL[p]以及一或多條位元線，例如BL[q]和BLb[q]。各記憶單元c[p,q]可儲存一位元的資料。各追隨記憶單元Tc[p]耦接追隨字元線TWL以及一或多條追隨位元線，例如TBL和TBLb。各追隨記憶單元Tc[p]與各記憶單元c[p,q]具有相同電路結構，以反映各記憶單元c[p,q]的響應。週邊電路130耦接字元線WL[1]至WL[P]，週邊電路140耦接位元線BL[1]至BL[Q]與BLb[1]至BLb[Q]、感測放大器SA[1]至SA[K]與寫入電路WB[1]至WB[K]。控制電路150可提供一訊號sn1至感測放大器SA[1]至SA[K]，並提供一訊號WTG至寫入電路WB[1]至WB[K]。主電路110由一供應電壓VDD提供運作所需電力；例如，各記憶單元c[p,q]可汲取供應電壓VDD的電力以閂鎖位元資料。控制電路150可依據一時脈CK控制主電路110的運作週期（如存取週期，包括讀取週期與寫入週期）。
如圖1所示，輔助單元120耦接一控制訊號dvs_sa_relax、追隨字元線TWL、追隨位元線TBL與控制電路150。各輔助單元y[p]耦接對應字元線WL[p]與一控制訊號dvs_rawa_assert。各輔助單元x[k]耦接訊號WTG、訊號dvs_rawa_assert與對應寫入電路WB[k]。
當要讀取記憶單元c[p,q]中的資料時，週邊電路130可驅動字元線WL[p]，週邊電路140可將位元線BL[q]與BLb[q]導通至感測放大器SA[1]至SA[K]的其中之ㄧSA[k]，使感測放大器SA[k]可在訊號sn1的時序控制下讀出記憶單元c[p,q]中儲存的資料。其中，輔助單元120可依據訊號dvs_sa_relax提供一訊號vn1，訊號sn1的時序即與訊號vn1有關（詳後討論）。當週邊電路130驅動字元線WL[p]時，輔助電路y[p]可依據訊號dvs_rawa_assert調整驅動電壓的大小（詳後討論）。
當要將資料寫入記憶單元c[p,q]時，週邊電路130可驅動字元線WL[p]，週邊電路140可將位元線BL[q]與BLb[q]導通至寫入電路WB[1]至WB[K]的其中之ㄧWB[k]，使寫入電路WB[k]可在訊號WTG的觸發下將資料寫入記憶單元c[p,q]。當訊號WTG觸發時，對應輔助單元x[p]可經由寫入電路WB[k]在位元線BL[q]與BLb[q]上引發一負壓，且依據訊號dvs_rawa_assert調整該負壓的大小（詳後討論），以協助寫入電路WB[k]將資料寫入至記憶單元c[p,q]。
圖1中的訊號dvs_sa_relax與dvs_rawa_assert相關於電路模組100的運作條件，包括供應電壓VDD與時脈CK。延續圖1，圖2示意的是電路模組100中供應電壓VDD與時脈CK的切換以及訊號dvs_sa_relax與dvs_rawa_assert的時序。如圖2所示，在時點t20至t21間，供應電壓VDD之值可為供電值vdd1，時脈CK的週期T之值可為週期值T1，訊號dvs_sa_relax與dvs_rawa_assert之訊號位準可為位準v0。
在時點t21與t22之間，供應電壓VDD之值可維持為供電值vdd1，週期T則可切換為另一週期值T2；其中，週期值T1與T2可以是相異的。例如，週期值T1可以小於週期值T2；亦即，時脈CK可在時點t21後由原本的較高頻率（1/T1）切換為較低頻率（1/T2）。再者，在時點t21與t22之間，訊號dvs_sa_relax可在時點t1至t2由位準v0切換至另一相異位準v1；經一段延遲時間Dt1後，訊號dvs_rawa_assert可在時點t3至t4由位準v0切換至位準v1。
在時點t22與t23之間，時脈CK的週期T可維持為週期值T2，訊號dvs_sa_relax與dvs_rawa_assert可維持為位準v1，供應電壓VDD之值則可由供電值vdd1切換為另一相異的供電值vdd2；例如，供電值vdd2可以低於供電值vdd1。
在時點t23與t24之間，供應電壓VDD可維持為供電值vdd2，時脈CK的週期T可維持為週期值T2，訊號dvs_sa_relax與dvs_rawa_assert可維持為位準v1。在時點t21前，電路模組100原本的運作條件為供電值vdd1與週期值T1（如一高效能模式）；經過時點t21至t23間的交接準備，電路模組100的運作條件可在時點t23後切換為供電值vdd2與週期T2（如一低功耗模式）。
在時點t24至t25之間，時脈CK的週期T可維持為週期值T2，訊號dvs_sa_relax與dvs_rawa_assert可維持為位準v1，供應電壓VDD之值則可由供電值vdd2切換回vdd1。
在時點t25至t26之間，供應電壓VDD之值可維持為供電值vdd1，週期T可維持為週期值T2。再者，在時點t25與t26之間，訊號dvs_rawa_assert可在時點t5至t6由位準v1切換至位準v0；經一段延遲時間Dt2後，訊號dvs_sa_relax可在時點t7至t8由位準v1切換至位準v0。
在時點t26之後，供應電壓VDD之值可維持為供電值vdd1，訊號dvs_sa_relax與dvs_rawa_assert可維持為位準v0，週期T則切換回週期值T1。在時點t23至t24之間，電路模組100的運作條件原本為供電值vdd2與週期值T2；經過時點t24至t26間的交接準備，電路模組100的運作條件便可在時點t26後切換回供電值vdd1與週期值T1。由圖2可知，訊號dvs_sa_relax與dvs_rawa_assert的位準切換與電路模組100的運作條件切換係相互對應的。
延續圖1與2，圖3a示意的是依據本發明一實施例的輔助單元120，圖3b示意的是輔助單元120運作時相關訊號的波形時序實施例。如圖3a所示，輔助單元120可包含兩輔助電路121與122，與追隨位元線TBL耦接於一節點n1；追隨位元線TBL於節點n1的電壓即為訊號vn1，可由控制電路150接收。輔助電路121可包括兩電晶體M1與M3，輔助電路122可包括兩電晶體M2與M4與一反相器124。例如，各電晶體M1至M4可以是n型金氧半電晶體。
在輔助電路121中，電晶體M1可包括一受控端（如閘極端）與兩通道端（如汲極端與源極端），分別耦接一訊號vg31、節點n1與另一節點n3。電晶體M3可包括一受控端與兩通道端，分別耦接追隨字元線TWL、節點n3與另一節點n4（可為一地端節點）。
在輔助電路122中，電晶體M2可包括一受控端與兩通道端；兩通道端分別耦接節點n1與一節點n2，受控端則經由反相器124耦接訊號dvs_sa_relax。電晶體M4可包括一受控端與兩通道端，分別耦接追隨字元線TWL、節點n2與n4。
如圖3b所示，在主電路110的一運作週期Tp1（例如說是一讀取週期，其長度可以是時脈CK的一個週期T，圖2）中，追隨字元線TWL的電壓可在時點t30時由一電壓值vw31被驅動至另一電壓值vw32，如波形vTWL所示；隨著追隨字元線TWL被驅動，追隨位元線TBL的電壓（即訊號vn1）會由一電壓值v31開始改變（如下降）。其中，追隨位元線TBL的電壓由電壓值v31改變至另一相異電壓值v32所耗費的時間可視為主電路110的一個運作參數，以下稱為追隨字元線放電時間。追隨字元線放電時間的長短會由控制電路150反映於訊號sn1的時序，並據以控制感測放大器SA[1]至SA[K]的運作時序，例如：控制要在何時致能（enable）感測放大器SA[1]至SA[K]。
在不同運作條件下，主電路110的運作參數的數值大小也可以是不同的。如先前描述過的，習知電路模組會為不同模式（不同運作條件）設置不同模式專屬電路；在理想情形下，當當這些模式專屬電路其中之一開啟時，其他的便會關閉，而運作參數之值即取決於開啟的模式專屬電路。然而，在實際情形下，當要切換模式時，不同模式專屬電路的開啟或關閉是難以預料且隨機的，開啟與關閉間也會有暫態；連帶地，運作參數在不同模式間的改變幅度也會難以預料。
相較之下，在本發明中，追隨位元線放電時間（追隨位元線TBL由電壓值v31改變至電壓值v32耗費的時間）的長短與輔助單元120中的兩輔助電路121與122有關，但輔助電路121與122的開啟與關閉並非互斥的；當輔助電路121開啟時，輔助電路122可因應訊號dvs_sa_relax（圖1與2）的不同位準（對應不同運作條件/不同模式）而開啟或關閉。如此，追隨位元線放電時間的改變幅度就不再是難以預測的。以下即進一步說明兩輔助電路121與122的運作。
在時點t30前，由於追隨字元線TWL未被驅動，電晶體M3與M4皆不導通，輔助電路121與122皆關閉，追隨位元線TBL的電壓為電壓值v31。
在時點t30後，隨著追隨字元線TWL被驅動，電晶體M3與M4會導通，訊號vg31的電壓也會使電晶體M1導通。由於電晶體M1與M3皆導通，輔助電路121開啟，並可在節點n1與n4間提供一導電路徑。
在時點t30後，當輔助電路121開啟時，若訊號dvs_sa_relax為位準v0，電晶體M2會導通。由於電晶體M2與M4皆導通，輔助電路122開啟，並在節點n1與n4間提供一額外的導電路徑。因此，在時點t30後，耦接於節點n1的追隨字元線TBL可經由兩輔助電路121與122聯合提供的並聯導電路徑放電，並在時點t31改變至電壓值v32，如圖3b中的波形vTBL_0所示。因此，追隨位元線放電時間為時間T31（由時點t30至t31）。
在時點t30後，當輔助電路121開啟時，若訊號dvs_sa_relax為位準v1，電晶體M2不導通，輔助電路122關閉，也不會在節點n1與n4間提供額外導電路徑。因此，在時點t30後，追隨字元線TBL係經由輔助電路121獨自提供的單一導電路徑向節點n4放電，並在時點t32降至電壓值v32，如圖3b中的波形vTBL_1所示。因此，追隨位元線放電時間為時間T32（由時點t30至t32）。如圖3b中所示，時間T32會比時間T31長。
在時點t30後，當輔助電路121開啟時，若訊號dvs_sa_relax在同一運作週期Tp1中的時點t3_01由位準v0改變為位準v1，輔助電路122會在時點t30至t3_01開啟，再於時點t3_01切換為關閉。因此，追隨字元線TBL會先以較快速度放電（因為兩輔助電路121與122皆開啟），在時點t3_01後轉以較慢速度放電（因為輔助電路122已關閉），並在時點t3b下探至電壓值v32，如圖3b中的波形vTBL_01所示。因此，追隨位元線放電時間為時間T3b（由時點t30至t3b）。
在時點t30後，當輔助電路121開啟時且訊號dvs_sa_relax在時點t3_01由位準v0改變為位準v1，輔助電路122可能需要一段暫態期間才能由開啟切換為關閉。因此，追隨字元線TBL會先以較快速度放電，在時點t3_01後以漸減的速度放電，並在時點t3a降至電壓值v32，如圖3b中的波形vTBL_01t所示。因此，追隨位元線放電時間會是時間T3a（由時點t30至t3a）。
在時點t30後，當輔助電路121開啟時，若訊號dvs_sa_relax在同一運作週期Tp1中的時點t3_10由位準v1改變為位準v0，輔助電路122會在時點t30至t3_10關閉，再於時點t_10切換為開啟。因此，追隨字元線TBL會先以較慢速度放電，在時點t3_10後改以較快速度放電，並在時點t3c下探至電壓值v32，如圖3b中的波形vTBL_10所示。因此，追隨位元線放電時間為時間T3c（由時點t30至t3c）。
在時點t30後，當輔助電路121開啟時且訊號dvs_sa_relax在時點t3_10由位準v1改變為位準v0，輔助電路122可能需要一段暫態期間才能由關閉切換為開啟。因此，追隨字元線TBL會先以較慢速度放電，在時點t3_10後以漸增的速度放電，並在時點t3d降至電壓值v32，如圖3b中的波形vTBL_10t所示。因此，追隨位元線放電時間為時間T3d（由時點t30至t3d）。
由圖3b可知，在同一運作週期Tp1中，無論訊號dvs_sa_relax是維持位準v0、維持位準v1、由位準v0切換為位準v1或是由位準v1切換為v0（亦即，在同一運作週期Tp1中維持相同運作條件/模式或切換不同運作條件/模式），輔助電路121皆會（在追隨字元線TWL被驅動後）開啟，輔助電路122則因應訊號dvs_sa_relax為位準v0或v1而開啟或關閉，使追隨位元線TBL的電壓變化一定會包絡於波形vTBL_0與vTBL_1之間，而追隨位元線放電時間也一定會落在時間T31與T32之間。因此，當運作條件/模式切換時，本發明便可避免習知技術中因不同模式專屬電路開啟關閉的不確定性與暫態而無法可靠推知運作參數的改變幅度。在本發明中，只要使主電路110的運作容限可涵蓋時間T31至T32的範圍（例如，使感測放大器SA[1]至SA[K]的讀取時序能容忍時間T31至T32的時序變異），無論訊號dvs_sa_relax是否在同一運作週期Tp1中切換（運作條件/模式是否在同一運作週期Tp1中切換），主電路110仍可持續該運作週期Tp1中的正常運作（如資料讀取），且不影響該運作週期Tp1中的運作正確性（如讀出資料的正確性）。
延續圖1與2，圖4a示意的是依據本發明一實施例的輔助單元y[p]（輔助單元y[1]至y[P]的其中之一），圖4b示意的是輔助單元y[p]運作時相關訊號的波形時序。如圖4a所示，輔助單元y[p]可包含兩輔助電路y1[p]與y2[p]，與對應字元線WL[p]耦接於一節點a1[p]。字元線WL[p]亦耦接週邊電路130中的一字元線驅動器WD[p]（例如一反相器）。輔助電路y1[p]可包括兩電晶體H1[p]與H3[p]，輔助電路y2[p]可包括一電晶體H2[p]與一反相器INV[p]。例如，電晶體H1[p]與H2[p]可以是p型金氧半電晶體，電晶體H3[p]可以是n型金氧半電晶體。
在輔助電路y1[p]中，電晶體H1[p]可包括一受控端與兩通道端，分別耦接一訊號vg1[p]、節點a1[p]與另一節點a2[p]；一實施例中，訊號vg1[p]之電壓可使電晶體H1[p]導通。電晶體H3[p]可包括一受控端與兩通道端，分別耦接一訊號vg3[p]、節點a2[p]與另一節點a3[p]（可為一地端節點）。
在輔助電路y2[p]中，電晶體H2[p]可包括一受控端與兩通道端；兩通道端分別耦接節點a1[p]與a2[p]，受控端則經由反相器INV[p]耦接訊號dvs_rawa_assert。當訊號dvs_rawa_assert為位準v0時，電晶體H2[p]不導通，輔助電路y2[p]關閉。當訊號dvs_rawa_assert為位準v1時，電晶體H2[p]導通，輔助電路y2[p]開啟。
如圖4b所示，在主電路110的一運作週期Tp2（例如說是一讀取週期，其長度可以是時脈CK的一個週期T，圖2）中，當要讀取字元線WL[p]上的記憶單元c[p,q]時，字元線WL[p]可在時點t40時被驅動；連帶地，位元線BL[q]或BLb[q]的電壓也會由一電壓值v41開始改變（如下降），為方便說明，以下假設是位元線BL[q]的電壓會改變。位元線BL[q]的電壓由電壓值v41改變至另一電壓值v42所耗費的時間可視為主電路110的一個運作參數，以下稱為位元線放電時間。
當字元線WL[p]在時點t40被驅動，若訊號dvs_rawa_assert為位準v0，字元線WL[p]可由電壓值vw40被驅動至另一電壓值vw42，如波形vWL[p]_0所示；對應地，位元線BL[q]的電壓會在時點t40後由電壓值v41開始改變（如下降），於時點t41改變至電壓值v42，如波形vBL[q]_0所示。因此，位元線放電時間為時間T41（由時點t40至t41）。
當字元線WL[p]在時點t40被驅動，若訊號dvs_rawa_assert為位準v1，字元線WL[p]可由電壓值vw40被驅動至另一電壓值vw41，如波形vWL[p]_1所示；對應地，位元線BL[q]的電壓會在時點t42改變至電壓值v42，如波形vBL[q]_1所示。因此，位元線放電時間為時間T42（由時點t40至t42）。
電壓值vw41與vw42可以是相異的，以使字元線WL[p]的電壓能在讀取運作時適應不同的運作條件；例如，電壓值vw42可以大於電壓值vw41。當字元線WL[p]在時點t40被驅動，無論訊號dvs_rawa_assert為位準v0或v1，訊號vg1[p]與vg3[p]（圖4a）都會使電晶體H1[p]與H3[p]導通，進而使輔助電路y1[p]開啟。
當字元線WL[p]在時點t40被驅動，若訊號dvs_rawa_assert為位準v0，電晶體H2[p]不導通，輔助電路y2[p]也隨之關閉，由開啟的輔助電路y1[p]使字元線WL[p]的電壓為較高的電壓值vw42；相對地，若訊號dvs_rawa_assert為位準v1，電晶體H2[p]會導通，輔助電路y2[p]也隨之開啟，由輔助電路y1[p]與y2[p]聯合使字元線WL[p]的電壓為較低的電壓值vw41。當字元線WL[p]被驅動至較高的電壓值vw42（如波形vWL[p]_0），位元線BL[q]的電壓改變速度（如放電速度）較快（如波形vBL[q]_0）；當字元線WL[p]被驅動至較低的電壓值vw41（如波形vWL[p]_1），位元線BL[q]的電壓改變速度較慢（如波形vBL[q]_1）。
一實施例中，電壓值vw42可以略低於供電值vdd1（圖2），以在供應電壓VDD為供電值vdd1時利用字元線低驅（word line underdrive）實現讀取協助（read assistant）。一實施例中，電壓值vw41可以實質等於供電值vdd2（圖2），以在供應電壓VDD為供電值vdd2時停止字元線低驅的讀取協助。
如圖4b所示，當字元線WL[p]在時點t40被驅動後，若訊號dvs_rawa_assert在時點t4_01由位準v0切換為位準v1，字元線WL[p]會先被驅動至電壓值vw42（輔助電路y1[p]與y2[p]分別開啟與關閉），再於時點t4_01被驅動至電壓值vw41（輔助電路y1[p]與y2[p]皆開啟），如波形vWL[p]_01所示；對應地，在時點t40後，位元線BL[q]的電壓會先以較快速度改變，在時點t4_01後以較慢速度改變，並在時點t4a抵達電壓值v42，如波形vBL[q]_01所示。因此，位元線放電時間為時間T4a（時點t40至t4a）。
當字元線WL[p]在時點t40被驅動後，若訊號dvs_rawa_assert在時點t4_10由位準v1切換為位準v0，字元線WL[p]會先被驅動至電壓值vw41（輔助電路y1[p]與y2[p]皆開啟），再於時點t4_10被驅動至電壓值vw42（輔助電路y1[p]與y2[p]分別開啟與關閉），如波形vWL[p]_10所示；對應地，在時點t40後，位元線BL[q]的電壓會先以較慢速度改變，在時點t4_10後以較快速度改變，並在時點t4b抵達電壓值v42，如波形vBL[q]_10所示。因此，位元線放電時間為時間T4b（時點t40至t4b）。
由圖4b可看出，即使訊號dvs_rawa_assert在同一運作週期Tp2中切換位準（對應運作條件/模式的切換），位元線放電時間（如時間T4a或T4b）仍會落在時間T41與T42之間。再者，雖未繪示於圖4b，但當訊號dvs_rawa_assert在同一運作週期Tp2中切換位準而使輔助電路y2[p]切換開啟與關閉時，即使輔助電路y2[p]在切換時有暫態，位元線放電時間還是會落在時間T41與T42之間。因此，在本發明中，只要使主電路110的運作容限可涵蓋時間T41至T42的範圍（例如，使感測放大器SA[1]至SA[K]的讀取時序能容忍時間T41至T42的時序變異），無論訊號dvs_rawa_assert是否在同一運作週期Tp2中切換（運作條件/模式是否在同一運作週期Tp2中切換），主電路110仍可持續該運作週期Tp2中的正常運作（如資料讀取），且不影響該運作週期Tp2中的運作正確性（如讀出資料的正確性）。
延續圖1與2，圖5a示意的是依據本發明一實施例的輔助單元x[k]（輔助單元x[1]至x[K]的其中之一），圖5b示意的是輔助單元x[k]運作時相關訊號的波形時序。如圖5a所示，輔助單元x[k]可包含兩輔助電路x1[k]與x2[k]，與一負壓位元線NBL[k]耦接於一節點b1[k]。節點b1[k]可經由負壓位元線NBL[k]耦接至寫入電路WB[k]。輔助電路x1[k]可包括一邏輯閘g1[k]與一電容C1[k]，輔助電路x2[k]可包括一邏輯閘g2[k]與一電容C2[k]。邏輯閘g1[k]可為一反相器，具有一輸入端i1[k]與一輸出端o1[k]；電容C1[k]耦接於輸出端o1[k]與節點b1[k]之間。邏輯閘g2[k]可為一反及閘，具有兩輸入端i21[k]與i22[k]以及一輸出端o2[k]；兩輸入端i21[k]與i22[k]分別耦接輸入端i1[k]與訊號dvs_rawa_assert，電容C2[k]則耦接於輸出端o2[k]與節點b1[k]之間。如圖5a所示，訊號WTG經由輸入端i1[k]與i21[k]分別耦接輔助電路x1[k]與x2[k]，訊號dvs_rawa_assert則由輸入端i22[k]耦接輔助電路x2[k]。
如圖5b所示，在主電路110的一運作週期Tp3（例如說是一寫入週期，其長度可以是時脈CK的一個週期T，圖2）中，當要將資料寫入字元線WL[p]上的記憶單元c[p,q]時，週邊電路140會將對應位元線BL[q]與BLb[q]導通至寫入電路WB[k]，位元線字元線WL[p]會在時點t50時由一電壓值vw51被驅動至另一電壓值vw52，如波形vWL[p]所示；訊號WTG（圖5a）則會觸發寫入電路WB[k]進行資料寫入，連帶地，負壓位元線NBL[k]的電壓也會由一電壓值v50（例如一地端電壓值）開始改變（如下降）至一電壓極值，又再反向（如上升）恢復至電壓值v50，呈現一脈衝的波形。其中，負壓位元線NBL[k]的電壓極值可視為主電路110的一個運作參數，以下稱為位元線負壓值。負壓位元線NBL[k]的電壓波形會經由寫入電路WB[k]與週邊電路140施加於位元線BL[q]與BLb[q]，以實現寫入協助（write assistant）。
如圖5b所示，在時點t50後，若訊號dvs_rawa_assert為位準v1，輔助電路x1[k]與x2[k]皆開啟；在訊號WTG觸發時，兩者會聯合使負壓位元線NBL[k]的電壓變化呈波形vNBL[k]_1，在時點t52到達極值（電壓值v52），故位元線負壓值為電壓值v52。
在時點t50後，若訊號dvs_rawa_assert為位準v0，輔助電路x2[k]會關閉，僅輔助電路x1[k]開啟。因此，在訊號WTG觸發時，輔助電路x1[k]會獨自使負壓位元線NBL[k]的電壓變化呈波形vNBL[k]_0，在時點t51到達極值（電壓值v51），故位元線負壓值為電壓值v51。
在時點t50後，若訊號dvs_rawa_assert在同一運作週期Tp3中的時點t5_01時由位準v0切換至位準v1，輔助電路x2[k]會在輔助電路x1[k]開啟期間由關閉切換為開啟，負壓位元線NBL[k]的電壓變化會呈波形vNBL[k]_01，故位元線負壓值為電壓值v5a。
在時點t50後，若訊號dvs_rawa_assert在同一運作週期Tp3中的時點t5_10時由位準v1切換至位準v0，輔助電路x2[k]會在輔助電路x1[k]開啟期間由開啟切換為關閉，負壓位元線NBL[k]的電壓變化會呈波形vNBL[k]_10，故位元線負壓值為電壓值v5b。
由圖5b可看出，即使訊號dvs_rawa_assert在同一運作週期Tp3中切換位準（對應運作條件/模式的切換），位元線負壓值（如電壓值v5a或v5b）仍會落在電壓值v51與v52之間。再者，雖未繪示於圖5b，但當訊號dvs_rawa_assert在同一運作週期Tp3中切換位準而使輔助電路x2[p]切換開啟與關閉時，即使輔助電路x2[p]在切換時有暫態，位元線負壓值還是會落在電壓值v51與v52之間。因此，在本發明中，只要使主電路110的運作容限可涵蓋電壓值v51至v52的範圍（例如，使位元線BL[q]與BLb[q]能容忍電壓值v51至v52的負壓變異），無論訊號dvs_rawa_assert是否在同一運作週期Tp3中切換（運作條件/模式是否在同一運作週期Tp3中切換），主電路110仍可持續該運作週期Tp3中的正常運作（如資料寫入），且不影響該運作週期Tp3中的運作正確性（如寫入資料的正確性）。
總結來說，習知技術係為不同模式設置不同的模式專屬電路；在切換模式時，一模式專屬電路要由關閉切換為開啟，另一模式專屬電路要由開啟切換為關閉。由於不同模式專屬電路開啟關閉的不確定性與暫態，習知技術難以可靠確定相關運作參數與容限的範圍，連帶地，也無法在模式切換時繼續正常運作。相較之下，本發明中的輔助單元可包括有兩輔助單元；當相關控制訊號切換位準（對應於運作條件/模式的切換），此兩輔助單元只有其中之一會隨之切換開啟與關閉，另一輔助單元則不論控制訊號為何均會開啟。因此，本發明可以明確可靠地得知相關運作參數的改變幅度與對應的容限，進而使本發明電路模組可在運作條件/模式切換時繼續正常運作，即使運作條件/模式的切換發生在一運作週期中，本發明電路模組仍可繼續該運作週期中的正常運作。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電路模組 110:主電路 120、y[1]、y[p]、y[P]、x[1]、x[k]、x[K]:輔助單元 130、140:週邊電路 150:控制電路 121、122、y1[p]、y2[p]、x1[k]、x2[k]:輔助電路 sn1、WTG、dvs_sa_relax、dvs_rawa_assert、vn1、vg31、vg1[p]、vg3[p]:訊號 VDD:供應電壓 CK:時脈 WL[1]、WL[p]、WL[P]:字元線 BL[1]、BLb[1]、BL[q]、BLb[q]、BL[Q]、BLb[Q]:位元線 c[1,1]、c[1,q]、c[1,Q]、c[p,1]、c[p,q]、c[p,Q]、c[P,1]、c[P,q]、c[P,Q]:記憶單元 TWL:追隨字元線 TBL、TBLb:追隨位元線 Tc[1]、Tc[p]、Tc[P]:追隨記憶單元 SA[1]、SA[k]、SA[K]:感測放大器 WB[1]、WB[k]、WB[K]:寫入電路 vdd1、vdd2:供電值 v0、v1:位準 T:週期 T1、T2:週期值 t21-t26、t1-t8、t30-t32、t3_01、t3_10、t3a-t3d、t40-t42、t4_01、t4_10、t4a-t4b、t50-t52、t5_01、t5_10:時點 Dt1、Dt2:延遲時間 124、INV[p]:反相器 g1[k]、g2[k]:邏輯閘 NBL[k]:負壓位元線 n1-n4、a1[p]-a3[p]、b1[k] :節點 i1[k]、i21[k]、i22[k]:輸入端 o1[k]、o2[k]:輸出端 M1-M4、H1[p]-H3[p]:電晶體 C1[k]、C2[k]:電容 WD[p]:字元線驅動器 vw31-vw32、v31-v32、vw40-vw42、v41-v42、v50-52、v5a-v5b:電壓值 Tp1-Tp3:運作週期 vTWL、vTBL_0、vTBL_1、vTBL_01、vTBL_01t、vTBL_10、vTBL_10t、vWL[p]、vWL[p]_0、vWL[p]_1、vWL[p]_01、vWL[p]_10、vBL[q]_0、vBL[q]_1、vBL[q]_01、vBL[q]_10、vNBL[k]_0、vNBL[k]_1、vNBL[k]_01、vNBL[k]_10:波形 T31-T32、T3a-T3d、T41-T42、T4a-T4b:時間
圖1示意的是依據本發明一實施例的電路模組，其可包括三種輔助單元。 圖2示意的是圖1中相關訊號的波形時序實施例。 圖3a、4a與5a分別示意圖1中輔助單元實施例；各輔助單元可包括兩輔助電路。 圖3b、4b與5b分別示意圖3a、4a與5a中相關訊號的波形時序實施例。
100:電路模組
110:主電路
120、y[1]-y[P]、x[1]-x[K]:輔助單元
130、140:週邊電路
150:控制電路
VDD:供應電壓
CK:時脈
WL[1]-WL[P]:字元線
BL[1]-BL[Q]、BLb[1]-BLb[Q]:位元線
c[1,1]-c[P,Q]:記憶單元
TWL:追隨字元線
TBL、TBLb:追隨位元線
Tc[1]-Tc[P]:追隨記憶單元
SA[1]-SA[K]:感測放大器
WB[1]-WB[K]:寫入電路
sn1、WTG、dvs_sa_relax、dvs_rawa_assert、vn1:訊號

Claims (20)

  1. 一種具備可靠容限設定（margin configuration）的電路模組，包含： 一主電路，包含一第一節點； 一第一輔助電路，耦接該第一節點；以及 一第二輔助電路，耦接該第一節點與一控制訊號；其中： 當該第一輔助電路開啟（turn on），該第二輔助電路依據該控制訊號為一第一位準或一第二位準而開啟或關閉（turn off）； 當該第一輔助電路與該第二輔助電路均開啟，該第一輔助電路與該第二輔助電路聯合使該主電路的一運作參數為一第一值； 當該第一輔助電路開啟且該第二輔助電路關閉，該第一輔助電路使該運作參數為一第二值，該第二值與該第一值相異；以及 該主電路的一運作容限係涵蓋該第一值與該第二值間的範圍。
  2. 如請求項1所述之電路模組，其中： 當該主電路的供應電壓為一第一供電值且該主電路運作的一時脈的週期為一第一週期值時，該控制訊號為該第一位準； 當該主電路的供應電壓為一第二供電值且該時脈的週期為一第二週期值時，該控制訊號為該第二位準；以及 該第一供電值與該第二供電值相異，且該第一週期值與該第二週期值相異。
  3. 如請求項1所述之電路模組，其中，該主電路包含： 至少一記憶單元，耦接一字元線與一位元線； 至少一追隨記憶單元（tracking cell），耦接一追隨字元線（tracking word line）與一追隨位元線（tracking bit line），且該第一節點耦接該追隨位元線；以及 一感測放大器，耦接該位元線。
  4. 如請求項3所述之電路模組，其中，該第一輔助電路包含： 一第一電晶體，包含一第一受控端與兩第一通道端；該兩第一通道端分別耦接該第一節點與一第三節點；以及 一第三電晶體，包含一第三受控端與兩第三通道端；該兩第三通道端分別耦接該第三節點與一第四節點，該第一受控端與該第三受控端的其中之一耦接該追隨字元線；並且 該第二輔助電路包含： 一第二電晶體，包含一第二受控端與兩第二通道端；該兩第二通道端分別耦接該第一節點與一第二節點；以及 一第四電晶體，包含一第四受控端與兩第四通道端；該兩第四通道端分別耦接該第二節點與該第四節點；該第二受控端與該第四受控端的其中之一耦接該控制訊號，該第二受控端與該第四受控端的另一個則耦接該追隨字元線。
  5. 如請求項3所述之電路模組，其中，該運作參數係：該追隨字元線被驅動後該追隨位元線的電壓改變至一第二電壓值所耗費的時間。
  6. 如請求項3所述之電路模組，其中，該運作參數係：該追隨位元線的電壓由一第一電壓值改變至一第二電壓值所耗費的時間。
  7. 如請求項3所述之電路模組，其中，該運作容限係該感測放大器的時序容限。
  8. 如請求項1所述之電路模組，其中，該主電路包含： 至少一記憶單元，耦接一字元線與一位元線，且該第一節點耦接該字元線；以及 一感測放大器，耦接該位元線。
  9. 如請求項8所述之電路模組，其中，該第一輔助電路包含： 一第一電晶體，包含兩第一通道端，分別耦接該第一節點與一第二節點；以及 一第三電晶體，包含兩第三通道端，分別耦接該第二節點與一第三節點；並且 該第二輔助電路包含： 一第二電晶體，包含一第二受控端與兩第二通道端；該第二受控端耦接該控制訊號，該兩第二通道端分別耦接該第一節點與該第二節點。
  10. 如請求項8所述之電路模組，其中，該運作參數係：該位元線的電壓由一第三電壓值改變至一第四電壓值所耗費的時間。
  11. 如請求項8所述之電路模組，其中，該運作參數係：當該字元線被驅動後該位元線的電壓改變至一第四電壓值所耗費的時間。
  12. 如請求項8所述之電路模組，其中，當該字元線被驅動後，若該控制訊號為該第一位準，則該字元線的電壓為一第五電壓值；若該控制訊號為該第二位準，則該字元線的電壓為一第六電壓值，且該第五電壓值與該第六電壓值相異。
  13. 如請求項8所述之電路模組，其中，該運作容限係該感測放大器的時序容限。
  14. 如請求項1所述之電路模組，其中，該主電路包含： 至少一記憶單元，耦接一字元線與一位元線； 一寫入電路，耦接於該位元線與一負壓位元線，且該第一節點耦接該負壓位元線。
  15. 如請求項14所述之電路模組，其中，該第一輔助電路包含： 一第一邏輯閘，包含一第一輸入端與一第一輸出端；以及 一第一電容，耦接於該第一輸出端與該第一節點之間；並且 該第二輔助電路包含： 一第二邏輯閘，包含兩第二輸入端與一第二輸出端，該兩第二輸入端分別耦接該第一輸入端與該控制訊號；以及 一第二電容，耦接於該第二輸出端與該第一節點之間。
  16. 如請求項15所述之電路模組，其中，該第一邏輯閘係一反相器，該第二邏輯閘係一反及閘。
  17. 如請求項14所述之電路模組，其中，該運作參數係：當該字元線被驅動後該負壓位元線的電壓極值。
  18. 如請求項14所述之電路模組，其中，該運作容限係該位元線的負壓容限。
  19. 如請求項1所述之電路模組，更包含： 一第三輔助電路，耦接一第四節點； 一第四輔助電路，耦接該第四節點與一第二控制訊號；其中： 當該第三輔助電路開啟，該第四輔助電路依據該第二控制訊號為一第三位準或一第四位準而開啟或關閉； 當該第三輔助電路與該第四輔助電路均開啟，該第三輔助電路與該第四輔助電路聯合使該主電路的一第二運作參數為一第三值； 當該第三輔助電路開啟且該第四輔助電路關閉，該第三輔助電路使該運作參數為一第四值，該第四值與該第三值相異； 該主電路的一第二運作容限係涵蓋該第三值與該第四值間的範圍；以及 該控制訊號與該第二控制訊號不會同時切換位準。
  20. 如請求項19所述之電路模組，其中： 當該控制訊號切換位準，該第二控制訊號會在一第一延遲時間後切換位準；並且 當該第二控制訊號再次切換位準，該控制訊號會在一第二延遲時間後再次切換位準。
TW110121546A 2021-06-11 2021-06-11 具備可靠容限設定的電路模組 TWI764759B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110121546A TWI764759B (zh) 2021-06-11 2021-06-11 具備可靠容限設定的電路模組
CN202110896025.4A CN115472193A (zh) 2021-06-11 2021-08-05 具备可靠容限设定的电路模块
US17/828,071 US11935581B2 (en) 2021-06-11 2022-05-31 Circuit module with reliable margin configuration
US18/443,358 US20240185912A1 (en) 2021-06-11 2024-02-16 Circuit module with reliable margin configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110121546A TWI764759B (zh) 2021-06-11 2021-06-11 具備可靠容限設定的電路模組

Publications (2)

Publication Number Publication Date
TWI764759B true TWI764759B (zh) 2022-05-11
TW202249016A TW202249016A (zh) 2022-12-16

Family

ID=82594329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121546A TWI764759B (zh) 2021-06-11 2021-06-11 具備可靠容限設定的電路模組

Country Status (3)

Country Link
US (2) US11935581B2 (zh)
CN (1) CN115472193A (zh)
TW (1) TWI764759B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118248187A (zh) * 2022-12-22 2024-06-25 长江存储科技有限责任公司 存储器、驱动方法、存储系统及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900256A (zh) * 2014-03-03 2015-09-09 瑞萨电子株式会社 半导体存储装置及其i/o电路
US20160034022A1 (en) * 2006-08-10 2016-02-04 Marvell World Trade Ltd. Dynamic core switching
US9460813B2 (en) * 2013-03-14 2016-10-04 Kabushiki Kaisha Toshiba Memory system
US9934828B2 (en) * 2016-05-31 2018-04-03 Taiwan Semiconductor Manufacturing Company Limited Shared sense amplifier and write driver
TWI726151B (zh) * 2017-02-09 2021-05-01 韓商愛思開海力士有限公司 電子裝置及其操作方法
TW202121177A (zh) * 2019-08-14 2021-06-01 美商若響半導體股份有限公司 計算記憶體系統

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118746A (en) * 1998-06-30 2000-09-12 Philips Electronics North America Corporation Adaptive and selective level conditioning of a read channel in storage technologies
JP4162076B2 (ja) * 2002-05-30 2008-10-08 株式会社ルネサステクノロジ 半導体記憶装置
US8447547B2 (en) * 2009-06-17 2013-05-21 Qualcomm Incorporated Static noise margin estimation
JP5777991B2 (ja) * 2011-09-22 2015-09-16 ルネサスエレクトロニクス株式会社 半導体装置
US9076557B2 (en) * 2012-11-19 2015-07-07 Texas Instruments Incorporated Read margin measurement in a read-only memory
KR101615742B1 (ko) * 2014-03-27 2016-04-26 고려대학교 산학협력단 정적 랜덤 액세스 메모리 및 그 구동 방법
US11621038B2 (en) * 2021-07-21 2023-04-04 Micron Technology, Inc. Driver for non-binary signaling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160034022A1 (en) * 2006-08-10 2016-02-04 Marvell World Trade Ltd. Dynamic core switching
US9460813B2 (en) * 2013-03-14 2016-10-04 Kabushiki Kaisha Toshiba Memory system
CN104900256A (zh) * 2014-03-03 2015-09-09 瑞萨电子株式会社 半导体存储装置及其i/o电路
US9934828B2 (en) * 2016-05-31 2018-04-03 Taiwan Semiconductor Manufacturing Company Limited Shared sense amplifier and write driver
TWI726151B (zh) * 2017-02-09 2021-05-01 韓商愛思開海力士有限公司 電子裝置及其操作方法
TW202121177A (zh) * 2019-08-14 2021-06-01 美商若響半導體股份有限公司 計算記憶體系統

Also Published As

Publication number Publication date
US11935581B2 (en) 2024-03-19
CN115472193A (zh) 2022-12-13
US20220399052A1 (en) 2022-12-15
TW202249016A (zh) 2022-12-16
US20240185912A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
JP5209083B2 (ja) 半導体装置
US20240185912A1 (en) Circuit module with reliable margin configuration
US10529407B2 (en) Memory device including a plurality of power rails and method of operating the same
US8345506B2 (en) Semiconductor memory device
US20140036608A1 (en) Tracking signals in memory write or read operation
TWI410971B (zh) 靜態隨機存取記憶體
US8169836B2 (en) Buffer control signal generation circuit and semiconductor device
US20240312501A1 (en) Bit line logic circuit and method
US20100214854A1 (en) Shift register providing glitch free operation in power saving mode
US20100142305A1 (en) Source control circuit and semiconductor memory device using the same
TWI786010B (zh) 使一電路模組具備可靠容限設定的方法
JP2004213804A (ja) 強誘電体記憶装置
US8780662B2 (en) Semiconductor memory device including initialization signal generation circuit
US8547770B2 (en) Semiconductor apparatus and its control method
CN103000221B (zh) 半导体装置
US7034572B2 (en) Voltage level shifting circuit and method
US11842765B2 (en) Semiconductor memory device operates asynchronously with external clock signal
US10535394B2 (en) Memory device including dynamic voltage and frequency scaling switch and method of operating the same
KR102504288B1 (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법
US20220165332A1 (en) Semiconductor device
CN117149089B (zh) 数据存储的操作方法及相应的存储单元
CN116959518B (zh) 自定时电路与静态随机存取存储器
US20240255982A1 (en) Technique to Mitigate Clock Generation Failure at High Input Clock Skew
US9418727B2 (en) Five transistor SRAM cell
WO2024077713A1 (zh) 电源控制电路及存储器