WO2012051972A2 - Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem - Google Patents

Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem Download PDF

Info

Publication number
WO2012051972A2
WO2012051972A2 PCT/DE2011/001402 DE2011001402W WO2012051972A2 WO 2012051972 A2 WO2012051972 A2 WO 2012051972A2 DE 2011001402 W DE2011001402 W DE 2011001402W WO 2012051972 A2 WO2012051972 A2 WO 2012051972A2
Authority
WO
WIPO (PCT)
Prior art keywords
core
processor
processor core
corel
operating system
Prior art date
Application number
PCT/DE2011/001402
Other languages
English (en)
French (fr)
Other versions
WO2012051972A3 (de
Inventor
Manfred Gantner
Original Assignee
Conti Temic Microelectronic Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conti Temic Microelectronic Gmbh filed Critical Conti Temic Microelectronic Gmbh
Priority to DE112011102442T priority Critical patent/DE112011102442A5/de
Publication of WO2012051972A2 publication Critical patent/WO2012051972A2/de
Publication of WO2012051972A3 publication Critical patent/WO2012051972A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/509—Offload

Definitions

  • the invention describes a method for using a dual or multi-core processor (two-or multi-core processor) by an operating system.
  • processors One use of multi-core processors is to increase the security of calculations. In this case, for example, the same algorithm is processed on two processor cores next to each other and the two results are compared with each other. Both processor cores normally provide a redundant result and if not, then a fault can be detected and further measures can be taken.
  • EP 2221723 AI shows, for example, a dual-core processor and a method for error detection in a dual-core processor, the parallel or redundant Calculation can be used in a control unit of a motor vehicle.
  • Autosar 4.0 specifies a dual-core processor that runs an operating system (OS) on each processor core and synchronizes both operating systems and processor cores. In practice, such dual-core operating systems are expensive and currently not very mature.
  • OS operating system
  • the object of the invention is to provide a concrete and efficient method for using a dual or multi-core processor by an operating system.
  • the invention describes a method for the efficient use of dual-core processors with the aid of a standard single-core operating system.
  • the process involves the interaction of the software and the processor (hardware).
  • the technical task consists of efficiently using the second calculation kernel with minimal additional effort, in order in particular to be able to calculate more or more complex algorithms in a given time frame or a given algorithm in a shorter time.
  • the invention can preferably be used in the image processing of data recorded by means of a mono- or stereo camera, and analyzed and evaluated, for example, for driver assistance functions such as lane detection, traffic character recognition and / or automatic light control.
  • a method according to the invention uses a dual-core or multi-core processor by means of a non-multi-core-capable operating system with an additional synchronization between the cores through interrupts, that is to say a standard single-core operating system runs on a first processor core ( Arithmetic core) and in addition there is a synchronization between the first and a second or further processor core (s) by interrupts.
  • a standard Single-core operating system runs on a computing system with a single processor core (single-core processor).
  • a standard single-core operating system is therefore not capable or designed to operate multi-core processors.
  • processor core From the point of view of the operating system, preferably only one processor core is directly visible.
  • the implementation of tasks decides to which processor core a task is transferred.
  • no operating system routines run on the second (and possibly further) processor core (s).
  • the second (third, fourth, ...) processor core can thus be used exclusively for computation-intensive algorithmic calculations, for example.
  • the operating system runs on the first processor core and optionally all hardware accesses and external interfaces can be operated here.
  • the first processor core transmits a task to the second or another processor core through an interrupt.
  • the first processor core performs a kind of preprocessing for a complex task, by modeling or abstracting the task to such an extent that it can give the second or further processor core (s) clear instructions or convey instructions as to what these (r) Processor core (s) has to calculate and if necessary, in which order individual sub-calculations are to be performed.
  • the second or further processor core s
  • compute-intensive algorithmic computations can be efficiently done by the second or further processor core (s).
  • the first processor core can transfer several tasks with different priorities to the second or further processor core (s) by means of corresponding interrupt priorities.
  • the tasks can be interrupted depending on their priority on both processor cores.
  • the invention further relates to a dual- or multi-core processor comprising a first processor core with standard single-core operating system means and a second or further processor core (e), wherein the second processor core or the further processor core (e ) is controlled by interrupts.
  • the invention offers several advantages.
  • This operating system configuration is referred to in [3] as an OIL configuration.
  • the configuration of the operating system is simple.
  • the runtime behavior is completely managed by the first processor core, resulting in a simple monitoring of the runtime behavior. In addition, simpler commissioning results.
  • the method can run on both dual-core processors and multi-core processors.
  • Scheduling is easy to understand. This results in shorter development times and easy debugging (troubleshooting).
  • Existing software can be easily ported from a single-core to a dual or multi-core processor.
  • the figure shows a method of using a dual-core processor by an operating system.
  • the operating system runs on CoreO (a first processor core).
  • Corel a second processor core
  • CoreO serves all hardware accesses and external interfaces, while Corel is used for compute-intensive algorithmic computations.
  • CoreO (left) of Corel (right) is separated by the dotted vertical line.
  • the processor usage of CoreO and Corel is symbolized by the thick black line within the respective rectangles.
  • the processor allocation is shown here only schematically, the actual times may differ significantly.
  • CoreO After a reset triggered eg by the environment (ENV), CoreO will start the startup program and initialize. Subsequently, the second processor Corel is started by CoreO. Corel now also goes through the startup program and initialization. After completing these tasks, Corel enables the required interrupts and waits for CoreO interrupt requests in the main loop (Core 1 / mainloop). If the operating system wants to transfer a calculation task to Coro on CoreO, the corresponding task or task (key in the figure) is started on CoreO. This triggers an interrupt on Interrupt ⁇ Interrupt_Start_Taskl). With the interrupt number, Corel knows which task to calculate.
  • the task on CoreO now goes into the wait state (WaitEvent (EvCorelTasklEnd)) and waits for the feedback from Corel.
  • the operating system on CoreO can, while Taskl is in the waiting state (WaitEvent (EvCorelTasklEnd)), devote to other tasks.
  • the math task is executed by the interrupt service routine (Corel / ISRl).
  • an interrupt ⁇ interrupt (EvCorelTasklEnd)) is triggered on CoreO to signal that the calculation has ended.
  • Corel is now waiting again for interrupt requests from CoreO.
  • the interrupt on CoreO sends an event (EvCorelTasklEnd) to Taskl on CoreO. This event restarts this task (CoreO / Corel_Tas kl ⁇ to terminate immediately (TaskTerminate), which tells the operating system on CoreO that the computation on Corel has ended and Core 1 is available for new tasks.
  • the operating system By reporting the events through Corel interrupts, the operating system always knows the current status of Corel if it has completed its computational task. Based on the example of a task outlined above, it is possible to transfer several tasks with different priority to Corel by means of corresponding interrupt priorities, whereby the tasks can interrupt themselves priority-controlled on both gores (CoreO and Corel) (so-called "preemptive scheduling").
  • a multi-core processor with N processor cores would operate according to that shown in the figure, with each additional processor core (CoreN not shown) in the same way as the second processor core ⁇ Corel) in the FIG first core (CoreO) (CoreN_mainloop and CoreA7_ISRl ... J ⁇ 7 not shown).

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Nutzung eines Dual- oder Multi-Core-Prozessors, wobei ein Standard Single-Core Betriebssystem auf einem ersten Prozessorkern (Core0) läuft und zusätzlich eine Synchronisation zwischen dem ersten (CoreO) und einem zweiten (Core1) oder weiteren (CoreN) Prozessorkern(en) durch Interrupts erfolgt.

Description

Verfahren, zur effizienten. Nutzung eines Zwei- oder Mehr- kernprozessors durch ein Betriebssystem
Die Erfindung beschreibt ein Verfahren zur Nutzung eines Dual- oder Multi-Core-Prozessors (Zwei- oder Mehrkernprozessors) durch ein Betriebssystem.
Zwei- und Mehrkernprozessoren sind im PC-Bereich (Personal Computer) seit wenigen Jahren Stand der Technik. Zunehmend finden Mehrkernprozessoren auch Eingang in Hardware, die Bestandteil von Detektions- und/oder Steuergeräten z.B. in Fahrzeugen ist.
Eine Verwendungsmöglichkeit von Multi-Core-Prozessoren liegt in einer Steigerung der Sicherheit von Berechnungen. Hierbei wird beispielsweise derselbe Algorithmus auf zwei Prozessorkernen nebeneinander bearbeitet und beide Ergebnisse miteinander verglichen. Beide Prozessorkerne liefern im Normalfall also ein redundantes Ergebnis und falls nicht, kann auf eine Störung geschlossen und weitere Maßnahmen ergriffen werden.
EP 2221723 AI zeigt beispielsweise einen Dual-Core- Prozessor und ein Verfahren zur Fehlerdetektion in einem Dual-Core-Prozessor , die zur parallelen bzw. redundanten Berechnung in einem Steuergerät eines Kraftfahrzeugs eingesetzt werden können.
Ein Hauptmotiv beim Einsatz von Mehrkernprozessoren für den Einsatz in Kraftfahrzeugen liegt jedoch in einer Steigerung der Rechenleistung insbesondere durch eine bessere Verteilung von Rechenlasten auf mehrere Prozessorkerne. Bekannte Verfahren und Architekturen zum Einsatz von Zwei- oder Mehrkernprozessoren finden sich beispielsweise in:
[1] Scheidemann, K; Knapp, M; Stellwag, C: Load Balancing in AUTOSAR Multicore-Systemen ; Artikel in Elektronik auto- motive Heft März 2010 ; Seite 21 ff.
[2] www. autosar . org AUTOSAR_SWS_OS.pdf; Autosar 4.0 Speci- fication of Operating System
[3] www. osek-vdx. org; Operating System
In [2] wird bei Autosar 4.0 ein Dualcore-Prozessor angegeben, bei dem auf jedem Pro2essorkern ein Betriebssystem (Operating System, OS) läuft und sich beide Betriebssysteme bzw. Prozessorkerne synchronisieren. In der Praxis sind solche Dualcore-Betriebssysteme teuer und derzeit noch nicht sehr ausgereift.
In [1] werden allgemein drei prinzipiell verschiedene Stra- tegien angegeben, mit denen sich die Verteilung ausführbarer Einheiten auf einer Multicore- oder Multiprozessor- plattform werkzeuggestützt optimieren lässt. Die genannten Strategien sind jedoch in der Praxis nicht uneingeschränkt einsetzbar und z.T. ihrerseits nur sehr aufwendig mit ent- sprechenden Werkzeugen umzusetzen. Aufgabe der Erfindung ist es, ein konkretes und effizientes Verfahren zur Nutzung eines Dual- oder Multi-Core- Prozessors durch ein Betriebssystem anzugeben.
Die Erfindung beschreibt ein Verfahren zur effizienten Nutzung von Dual-Core Prozessoren mit Hilfe von einem Standard Single-Core Betriebssystem. An dem Verfahren ist das Zusammenspiel der Software und des Prozessors (Hardware) betei- ligt. Die technische Aufgabe besteht darin, den zweiten Rechenkern effizient mit minimalem Mehraufwand zu nutzen, um insbesondere mehr bzw. komplexere Algorithmen in einem vorgegebenen Zeitrahmen oder einen vorgegebenen Algorithmus in einer kürzeren Zeit durchrechnen zu können.
Eingesetzt werden kann die Erfindung bevorzugt bei der Bildverarbeitung von Daten, die mittels einer Mono- oder Stereofahrzeugkamera aufgenommen wurden, und beispielsweise für Fahrerassistenzfunktionen wie Spurerkennung, Verkehrs- Zeichenerkennung und/oder automatische Lichtsteuerung analysiert und ausgewertet werden.
Ein erfindungsgemäßes Verfahren nutzt einen Dual- oder Mul- ti-Core-Prozessor durch ein nicht Multi-Core-fähiges Be- triebssystem mit einer zusätzlichen Synchronisation zwischen den Cores durch Interrupts, das heißt ein Standard Single-Core Betriebssystem läuft auf einem ersten Prozessorkern (Rechenkern) und zusätzlich erfolgt eine Synchronisation zwischen dem ersten und einem zweiten oder weiteren Prozessorkern (en) durch Interrupts. Unter einem Standard Single-Core Betriebssystem wird ein Standard Betriebssystem verstanden, das auf einem Rechensystem mit nur einem einzigen Prozessorkern (Single-Core Prozessor) läuft. Ein Standard Single-Core Betriebssystem ist daher nicht fähig bzw. ausgelegt, um Mehrkernprozessoren zu betreiben.
Aus Sicht des Betriebssystems ist bevorzugt direkt nur ein Prozessorkern sichtbar. Die Implementierung von Aufgaben (Tasks) entscheidet darüber, auf welchen Prozessorkern eine Aufgabe übertragen wird.
Bevorzugt laufen auf dem zweiten (und gegebenenfalls weiteren) Prozessorkern ( en) im Gegensatz zum ersten Prozessorkern keine Betriebssystem-Routinen . Der zweite (dritte, vierte, ...) Prozessorkern kann somit beispielsweise aus- schließlich für rechenintensive algorithmische Berechnungen verwendet werden.
Auf dem ersten Prozessorkern läuft das Betriebssystem und optional können hier alle Hardwarezugriffe und externen Schnittstellen bedient werden.
Gemäß einer bevorzugten Ausführungsform übermittelt der erste Prozessorkern eine Aufgabe (Task) an den zweiten oder einen weiteren Prozessorkern durch einen Interrupt.
Bevorzugt führt der erste Prozessorkern für eine komplexe Aufgabe eine Art Vorverarbeitung durch, indem der die Aufgabe soweit modelliert oder abstrahiert, dass er dem zweiten oder weiteren Prozessorkern (en) klare Anweisungen er- teilen bzw. Vorschriften übermitteln kann, was diese (r) Prozessorkern (e) zu berechnen hat bzw. haben und gegebenenfalls, in welcher Reihenfolge einzelne Teilberechnungen durchgeführt werden sollen. Dadurch können rechenintensive algorithmische Berechnungen effizient von dem zweiten oder weiteren Prozessorkern (en) erledigt werden.
Bevorzugt gibt bzw. geben der zweite oder weitere Prozes¬ sorkern (e) nach Fertigstellung der übermittelten Aufgabe eine Rückmeldung an den ersten Prozessorkern durch einen Interrupt.
In vorteilhafter Weise kann der erste Prozessorkern mehrere Aufgaben mit unterschiedlicher Priorität durch entsprechende Interrupt-Prioritäten auf den zweiten oder weitere Pro- zessorkern (e) übertragen. Hierbei können sich insbesondere die Aufgaben in Abhängigkeit ihrer Priorität auf beiden Prozessorkernen unterbrechen. Die Erfindung betrifft ferner einen Dual- oder Multicore- Prozessor umfassend einen ersten Prozessorkern mit Standard Single-Core Betriebssystemmitteln und einen zweiten oder weitere Prozessorkern (e) , wobei über die Standard Single- Core Betriebssystemmittel des ersten Prozessorkerns der zweite oder die weiteren Prozessorkern (e) durch Interrupts gesteuert wird/werden.
Die Erfindung bietet mehrere Vorteile.
Es ist nur ein Standard-Single-Core Betriebssystem erfor- derlich und es wird keine Dual-Core Erweiterung bzw. kein Dual-Core oder Multi-Core fähiges Betriebssystem benötigt. Dadurch werden Kosten eingespart.
Es muss nur ein Betriebssystem konfiguriert werden. Dadurch ergibt sich ein einfaches und übersichtliches Betriebs- system-Design . Diese Betriebssystem-Konfiguration wird in [3] als OIL-Konfiguration bezeichnet. Die Konfiguration des Betriebssystems ist einfach.
Das Laufzeitverhalten wird komplett durch den ersten Prozessorkern verwaltet, dadurch ergibt sich eine einfache Überwachung des LaufZeitverhaltens . Zusätzlich ergibt sich eine einfachere Inbetriebnahme.
Es sind keine zusätzlichen Synchronisationsmechanismen erforderlich wie die „Barriers" in [1] , dadurch sind keine Warteschleifen notwendig.
Es ergibt sich auch kein zusätzlicher Verwaltungsaufwand {Verwaltungsoverhead) auf dem zweiten oder den weiteren Prozessorkern (en) , dadurch ist ein erfindungsgemäßes Verfahren sehr laufzeiteffizient
Das Verfahren ist sowohl auf Dual-Core Prozessoren als auch auf Multi-Core-Prozessoren lauffähig.
Die Ablaufkoordination (Scheduling) ist einfach zu überblicken. Dadurch ergeben sich kürzere Entwicklungszeiten und einfaches Debugging (Fehlersuche bzw. -eliminierung). Vorhandene Software kann leicht von einem Single-Core- auf einen Dual- oder Multi-Core-Prozessor portiert werden.
Anhand der Figur und am Beispiel eines Dual-Core Prozessors mit zwei Prozessorkernen (CoreO und Corel) wird anhand von Ausführungsbeispielen die Funktionsweise eines erfindungs- gemäßen Verfahrens erläutert.
Die Figur zeigt ein Verfahren zur Nutzung eines Dual-Core- Prozessors durch ein Betriebssystem.
Das Betriebssystem läuft auf CoreO (einem ersten Prozessorkern) . Corel (ein zweiter Prozessorkern) wird durch das Betriebssystem gesteuert, ohne dass darauf ein eigenes Be- triebssystem läuft. Typischerweise werden auf CoreO neben algorithmischen Berechnungen alle Hardwarezugriffe und externen Schnittstellen bedient, während Corel für rechenintensive algorithmische Berechnungen verwendet wird. In der Fig. ist CoreO (links) von Corel (rechts) getrennt durch die gestrichpunktete vertikale Linie. Die Prozessorbelegung von CoreO und Corel wird durch die dicke schwarze Linie innerhalb der jeweiligen Rechtecke symbolisiert. Die Prozessorbelegung ist hier nur schematisch dargestellt, die tatsächlichen Zeiten können hiervon deutlich abweichen.
Nach einem Reset, der z.B. durch die Umgebung (ENV) ausgelöst wird, beginnt CoreO das Startup-Programm und die Initialisierung auszuführen. Anschließend wird durch CoreO der zweite Rechenkern Corel gestartet . Corel durchläuft nun ebenfalls das Startup-Programm und die Initialisierung. Nach Beendigung dieser Aufgaben schaltet Corel die erforderlichen Interrupts frei und wartet in der Hauptschleife (Core 1/mainloop) auf Interrupt-Anforderungen von CoreO. Wenn das Betriebssystem auf CoreO eine Berechnungsaufgabe an Corel übertragen will, wird auf CoreO die dazugehörige Aufgabe bzw. Task (Taskl in der Figur) gestartet. Diese löst auf Corel einen Interrupt {Interrupt_Start_Taskl) aus. Durch die Interrupt-Nummer weiß Corel, welche Aufgabe er zu berechnen hat. Die Task auf CoreO geht nun in den Warte- Zustand (WaitEvent (EvCorelTasklEnd) ) und wartet auf die Rückmeldung von Corel. Das Betriebssystem auf CoreO kann sich, während sich Taskl im Wartezustand (WaitEvent (EvCorelTasklEnd) ) befindet, weiteren Aufgaben widmen .
Auf Corel wird die zugeordnete Rechenaufgabe durch die Interrupt-Service-Routine (Corel/ISRl) ausgeführt. Wenn die Berechnung auf Corel abgeschlossen ist, wird auf CoreO ein Interrupt { Interrupt ( EvCorelTasklEnd) ) ausgelöst, um zu signalisieren, dass die Berechnung beendet ist. Corel wartet nun wieder auf Interrupt-Anforderungen von CoreO . Der Interrupt auf CoreO sendet ein Event (EvCorelTasklEnd) an Taskl auf CoreO. Durch dieses Event wird diese Task (CoreO /Corel_Tas kl } wieder gestartet, um sich sogleich zu beenden (TaskTermninate) . Dadurch erkennt das Betriebssystem auf CoreO, dass die Berechnung auf Corel beendet ist und Core 1 für neue Aufgaben zur Verfügung steht.
Durch die Rückmeldung der Events über Interrupts von Corel kennt das Betriebssystem immer den aktuellen Status von Corel, ob dieser seine Rechenaufgabe beendet hat. Anhand des oben skizzierten Beispiels für eine Task ist es möglich, mehrere Tasks mit unterschiedlicher Priorität durch entsprechende Interrupt-Prioritäten auf Corel zu übertragen, wobei sich die Tasks prioritätsgesteuert auf beiden Gores (CoreO und Corel) unterbrechen können (sogenanntes „preemptive scheduling" ) .
Ein Multi-Core-Prozessor mit N Prozessorkernen (CoreO, Corel, CoreW) würde entsprechend dem in der Figur darge- stellten betrieben, wobei jeder weitere Prozessorkern (CoreN nicht dargestellt} in derselben Weise wie der zweite Prozessorkern {Corel) in der Figur vom ersten Prozessorkern (CoreO) angesteuert werden (CoreN_mainloop und CoreA7_ISRl...J\7 nicht dargestellt) .

Claims

Patentansprüche
1. Verfahren zur Nutzung eines Dual- oder Multi-Core- Prozessors, wobei ein Standard Single-Core Betriebssystem auf einem ersten Prozessorkern (CoreO) läuft und zusätzlich eine Synchronisation zwischen dem ersten (CoreO) und einem zweiten (Corel) oder weiteren (CoreW) Prozessorkern (en) durch Interrupts erfolgt.
2. Verfahren nach Anspruch 1, wobei auf dem zweiten (Corel) oder den weiteren (CoreW) Prozessorkern ( en) keine Betriebssystem-Routinen laufen.
3. Verfahren nach Anspruch 1 oder 2, wobei das Standard Single-Core Betriebssystem den zweiten (Corel) oder die weiteren (CoreA/) Prozessorkern (en) steuert.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Prozessorkern (CoreO) eine Aufgabe an den zweiten (Corel) oder einen weiteren (CoreW) Prozessorkern durch einen Interrupt (Inter- rupt_Start_Taskl) übermittelt.
5. Verfahren nach Anspruch 4, wobei der erste Rechenkern (CoreO) eine komplexe Aufgabe soweit modelliert oder abstrahiert, dass er dem zweiten (Corel) oder einem weiteren (CoreW) Prozessorkern klare Vorschriften übermittelt, was dieser Prozessorkern (Co- rel/CoreW) zu berechnen hat. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite (Corel) oder ein weiterer (CoreJV) Prozessorkern eine Fertigstellung der übermittelten Aufgabe durch einen Interrupt (Interrupt (EvCorelTasklEnd) ) rückmeiden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei, wobei der erste Prozessorkern (CoreO) mehrere Aufgaben mit unterschiedlicher Priorität durch entsprechende Interrupt-Prioritäten auf den zweiten (Corel) oder einen weiteren (CoreW) Prozessorkern überträgt .
Verfahren nach Anspruch 7, wobei sich die Aufgaben in Abhängigkeit ihrer Priorität auf beiden Prozessorkernen (CoreO und Corel/CoreN) unterbrechen können .
Dual- oder Multicore-Prozessor umfassend einen ersten Prozessorkern (CoreO) mit Standard Single-Core Betriebssystemmitteln und einem zweiten (Corel) oder weiteren (CoreAi) Prozessorkern (en ) , wobei über die Standard Single-Core Betriebssystemmittel des ersten Prozessorkerns (CoreO) der zweite (Corel) oder die weiteren (CoreW) Prozessorkern (e) durch Interrupts gesteuert wird/werden.
PCT/DE2011/001402 2010-10-19 2011-07-02 Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem WO2012051972A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112011102442T DE112011102442A5 (de) 2010-10-19 2011-07-02 Verfahren zur effizienten Nutzung eines Zwei- oder Mehrkernprozessors durch ein Betriebssystem

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010048716.3 2010-10-19
DE102010048716 2010-10-19

Publications (2)

Publication Number Publication Date
WO2012051972A2 true WO2012051972A2 (de) 2012-04-26
WO2012051972A3 WO2012051972A3 (de) 2012-11-01

Family

ID=45975659

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2011/001402 WO2012051972A2 (de) 2010-10-19 2011-07-02 Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem

Country Status (2)

Country Link
DE (1) DE112011102442A5 (de)
WO (1) WO2012051972A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172493A1 (en) * 2016-03-29 2017-10-05 Microsoft Technology Licensing, Llc Fast transfer of workload between multiple processors
DE102016212729A1 (de) 2016-07-13 2018-01-18 Volkswagen Aktiengesellschaft Anordnung, Fortbewegungsmittel und Verfahren zur Verwendung zweier Prozessorkerne zur Ansteuerung eines haptisch relevanten Aktuators
US11775351B2 (en) 2017-12-19 2023-10-03 Beckhoff Automation Gmbh Method for processing data and programmable logic controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221723A1 (de) 2009-02-20 2010-08-25 Robert Bosch Gmbh Doppelkernprozessor und Verfahren zur Fehlerdetektion in einem Doppelkernprozessor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8082418B2 (en) * 2007-12-17 2011-12-20 Intel Corporation Method and apparatus for coherent device initialization and access

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221723A1 (de) 2009-02-20 2010-08-25 Robert Bosch Gmbh Doppelkernprozessor und Verfahren zur Fehlerdetektion in einem Doppelkernprozessor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHEIDEMANN, K; KNAPP, M; STELLWAG, C: "Load Balancing in AUTOSAR Multicore-Systemen", ELEKTRONIK AUTOMOTIVE, March 2010 (2010-03-01), pages 21 FF

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172493A1 (en) * 2016-03-29 2017-10-05 Microsoft Technology Licensing, Llc Fast transfer of workload between multiple processors
US10083068B2 (en) 2016-03-29 2018-09-25 Microsoft Technology Licensing, Llc Fast transfer of workload between multiple processors
DE102016212729A1 (de) 2016-07-13 2018-01-18 Volkswagen Aktiengesellschaft Anordnung, Fortbewegungsmittel und Verfahren zur Verwendung zweier Prozessorkerne zur Ansteuerung eines haptisch relevanten Aktuators
US11775351B2 (en) 2017-12-19 2023-10-03 Beckhoff Automation Gmbh Method for processing data and programmable logic controller

Also Published As

Publication number Publication date
WO2012051972A3 (de) 2012-11-01
DE112011102442A5 (de) 2013-06-20

Similar Documents

Publication Publication Date Title
DE112012004728T5 (de) Verfahren, Programm und System zur Simulationsausführung
DE3942669A1 (de) Virtuelles maschinensystem
DE112008001528T5 (de) Multiprozessorsystem und Steuerverfahren hierfür
EP2513796B1 (de) Verfahren zum betreiben einer recheneinheit
DE112013000369T5 (de) Verwaltung von Threads innerhalb einer Datenverarbeitungsumgebung
EP2506098A1 (de) Anordnung und Verfahren für den Betrieb einer industriellen Automatisierungsanordnung mit einer Mehrzahl programmierbarer Automatisierungskomponenten und einer Mehrzahl Automatisierungsprogramme
DE112019005584T5 (de) Arithmetiksteuervorrichtung
WO2012051972A2 (de) Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem
EP0657044B1 (de) Verfahren zum betrieb eines rechnersystems mit mindestens einem mikroprozessor und mindestens einem coprozessor
DE102006052757A1 (de) Automatisierungsgerät mit einer Verarbeitungseinheit und Verwendung einer Verarbeitungseinheit in einem Automatisierungsgerät
EP0799441A1 (de) Verfahren zur steuerung von technischen vorgängen
DE102013022564B4 (de) Aufrechterhalten der Bandbreiten-Servicequalität einer Hardware-Ressource über einen Hardware-Zähler
EP2083339A1 (de) Verfahren und Vorrichtung zur Ausführung von Tests mittels funktional kaskadierten Test- und Experimentiervorrichtungen
EP0590175B1 (de) Prozesssteuerungssystem
DE112013007676T5 (de) Informationsvorrichtung
EP2685377B1 (de) Verfahren und Anordnung zur Synchronisierung von zwei auf einer Hardware-Plattform ablaufenden Prozessen
EP2575040A1 (de) Verfahren für die Verarbeitung von Unterbrechungsanforderungen eines Datenverarbeitungsgerätes und Virtualisierungssteuerung für ein Datenverarbeitungsgerät
EP3705993B1 (de) System und verfahren zum auffinden und identifizieren von rechenknoten in einem netzwerk
WO2017220305A1 (de) Verfahren zum synchronisierten betrieb von mehrkernprozessoren
DE112021002403T5 (de) Fahrzeugsteuervorrichtung
WO2012152326A1 (de) System und verfahren zum bereitstellen und betreiben von einer oder mehreren echzeitfähigen virtuellen maschinen auf einem mehrkern hoch-rechner
EP2763039A1 (de) Verfahren und Virtualisierungssteuerung zur Verwaltung einer Ressource eines Computers mit zumindest zwei virtuellen Maschinen
EP2521035B1 (de) Verfahren und Anordnung zur Konfigurierung einer Ressource für eine virtuelle Laufzeitumgebung
DE102016206490A1 (de) Elektronische steuereinheit
EP3021220A1 (de) Verfahren und Computer zum Zugriff eines Echtzeit-Betriebssystems auf einen AHCI-Controller

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 112011102442

Country of ref document: DE

Ref document number: 1120111024428

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112011102442

Country of ref document: DE

Effective date: 20130620

122 Ep: pct application non-entry in european phase

Ref document number: 11833875

Country of ref document: EP

Kind code of ref document: A2