JPH0876875A - マイクロコンピュータ応用システム - Google Patents

マイクロコンピュータ応用システム

Info

Publication number
JPH0876875A
JPH0876875A JP6213386A JP21338694A JPH0876875A JP H0876875 A JPH0876875 A JP H0876875A JP 6213386 A JP6213386 A JP 6213386A JP 21338694 A JP21338694 A JP 21338694A JP H0876875 A JPH0876875 A JP H0876875A
Authority
JP
Japan
Prior art keywords
circuit
power consumption
signal
clock
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6213386A
Other languages
English (en)
Inventor
Hideshi Kiriyama
英志 桐山
Shigezumi Matsui
重純 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP6213386A priority Critical patent/JPH0876875A/ja
Publication of JPH0876875A publication Critical patent/JPH0876875A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 キャッシュメモリ方式のマイクロコンピュー
タ応用システムにおいて、マイクロコンピュータの動作
速度を低下させずに消費電力を低減する。 【構成】 ライトパルス検出部１０がＣＰＵ１ａのライ
トサイクル信号を検出するとカウンタ１１がクリアさ
れ、カウンタ１１のカウンタと制御レジスタ１２とのカ
ウントを比較器１３が比較し、一致すると状態検出信号
出力部１４からアイドル状態信号を出力する。ＣＰＵ１
ａのアイドル状態をクロックセレクタ１８が検出し、定
格のクロック１６から定格の半分程度であるクロック１
７に切り換え、周辺回路９に供給する。ミスヒット検出
部１５がＣＰＵ１ａのミスヒットを検出するとアイドル
状態解除信号を状態検出信号出力部１４に出力し、アイ
ドル状態信号を停止し、クロック１７からクロック１６
に切り換え、周辺回路９に供給する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
応用システムに関し、特に、キャッシュメモリが設けら
れたマイクロコンピュータ応用システムの消費電力の低
減に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、こ
の種のマイクロコンピュータ応用システムにおいては、
高速アクセスを実現するために、図１０に示すように、
キャッシュメモリ方式が用いられている。
【０００３】このキャッシュメモリ方式の構成は、マイ
クロコンピュータ応用システムの制御を司るマイクロコ
ンピュータの中央処理装置であるＣＰＵ３０，高速のメ
モリであるキャッシュメモリ３１、ＣＰＵ３０が実行す
るプログラムが格納されている主メモリ３２、キャッシ
ュメモリ３１のデータ項目などをメモリするタグメモリ
３３およびデータの一時記憶を行い、転送のタイミング
をとるバッファ３４から構成されている。
【０００４】また、これらＣＰＵ３０、キャッシュメモ
リ３１、主メモリ３２、タグメモリ３３およびバッファ
３４は、ＣＰＵバス３５を介してそれぞれ接続されてい
る。
【０００５】ＣＰＵ３０がアクセスしたデータは、バッ
ファ３４を介してキャッシュメモリ３１に一時保存さ
れ、同一の処理が行われるループが発生するとキャッシ
ュヒットによりキャッシュメモリ３１内のデータをフェ
ッチする。
【０００６】よって、キャッシュヒットが行われると、
そのデータによるループが実行されている間は、キャッ
シュメモリ３１からデータがフェッチされることによっ
て、プログラムのアクセス時間を短縮している。
【０００７】なお、マイクロコンピュータ応用システム
におけるキャッシュメモリ方式について詳しく記載され
ている例としては、株式会社オーム社発行「ＬＳＩハン
ドブック」昭和５９年１１月３０日発行、社団法人電子
通信学会編、Ｐ５４８〜Ｐ５４９がある。
【０００８】
【発明が解決しようとする課題】ところが、上記のよう
なキャッシュメモリ方式のマイクロコンピュータ応用シ
ステムでは、次のような問題点があることが本発明者に
より見い出された。
【０００９】すなわち、中央処理装置がキャッシュメモ
リ内のデータだけを実行している間は、マイクロコンピ
ュータ応用システムにおける他の周辺回路へのアクセス
はされておらず、非動作状態となっているにもかかわら
ず、それらの他の周辺回路においても定格のクロック信
号および電源電圧が供給されており、動作時と同様に電
力を消費してしまう。
【００１０】本発明の目的は、中央処理装置がアイドル
状態となり、周辺回路にアクセスしていない時に、マイ
クロコンピュータの動作速度を低下させることなく、周
辺回路の消費電力を低減するキャッシュメモリ方式のマ
イクロコンピュータ応用システムを提供することにあ
る。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明のマイクロコンピュータ
応用システムは、中央処理装置がアイドル状態になった
ことを検出するアイドル検出手段と、周辺回路の消費電
力を制御する消費電力制御回路とを設け、中央処理装置
からキャッシュメモリに出力されるライト信号が所定の
時間以上出力されていないことをアイドル検出回路によ
り検出し、アイドル検出回路から出力される所定の信号
に基づいて、消費電力制御回路が消費電力を制御するも
のである。
【００１４】また、本発明のマイクロコンピュータ応用
システムは、同一バスに接続された複数のマイクロコン
ピュータの内、少なくとも１個以上に設けられた中央処
理装置がアイドル状態になったことを検出するアイドル
検出手段と、複数のマイクロコンピュータにおけるバス
使用率を制御するバス調停回路とを設け、中央処理装置
からキャッシュメモリに出力されるライト信号が所定の
時間以上出力されていないことをアイドル検出回路によ
り検出し、アイドル検出回路から出力される所定の信号
に基づいて、バス調停回路が複数のマイクロコンピュー
タにおけるバス使用率を制御するものである。
【００１５】さらに、本発明のマイクロコンピュータ応
用システムは、前記アイドル検出手段が、中央処理装置
から出力されるキャッシュメモリにデータの書き込みを
行うライト信号の検出を行うライトパルス検出部と、ラ
イトパルス検出部から出力された信号に基づいてリセッ
トが行われ、所定の信号をカウントする第１のカウンタ
と、予め設定された所定のデータを一時的に格納する制
御レジスタと、第１のカウンタから出力されるデータと
制御レジスタから出力されるデータとの比較を行い、一
致すると所定の信号を出力する第１の比較部と、第１の
比較部から出力された所定の信号に基づいて、アイドル
状態信号を出力する状態検出信号出力部と、中央処理装
置におけるミスヒットを検出すると状態検出信号出力部
にアイドル状態解除信号を出力するミスヒット検出部と
よりなるものである。
【００１６】また、本発明のマイクロコンピュータ応用
システムは、前記消費電力制御回路が、アイドル検出手
段から出力される所定の信号に基づいて、周辺回路に供
給するクロック信号を低周波数にし、周辺回路の消費電
力を制御する第１の消費電力制御回路よりなるものであ
る。
【００１７】さらに、本発明のマイクロコンピュータ応
用システムは、前記第１の消費電力制御回路が、周辺回
路に供給する正規の周波数のクロック信号を生成する第
１のクロック生成部と、第１のクロック生成部により生
成されたクロック信号を低い周波数のクロック信号に生
成する第２のクロック生成部と、状態検出信号出力部か
ら出力されたアイドル状態信号に基づいて、第１のクロ
ック生成部により生成されたクロック信号または第２の
クロック生成部により生成されたクロック信号のいずれ
かを選択して周辺回路に供給する第１のクロック選択手
段とよりなるものである。
【００１８】また、本発明のマイクロコンピュータ応用
システムは、前記消費電力制御回路が、アイドル検出手
段から出力される所定の信号に基づいて、周辺回路に供
給するクロック信号を停止し、消費電力を制御する第２
の消費電力制御回路よりなるものである。
【００１９】さらに、本発明のマイクロコンピュータ応
用システムは、前記第２の消費電力制御回路が、周辺回
路に供給する正規の周波数のクロック信号を生成する第
３のクロック生成部と、状態検出信号出力部から出力さ
れたアイドル状態信号に基づいて、第３のクロック生成
部により生成されたクロック信号を周辺回路に供給する
かまたは停止するかの選択を行う第２のクロック選択手
段とよりなるものである。
【００２０】また、本発明のマイクロコンピュータ応用
システムは、前記消費電力制御回路が、アイドル検出回
路から出力される所定の信号に基づいて、周辺回路に供
給する電源電圧を低電圧化し、周辺回路の消費電力を制
御する第３の消費電力制御回路よりなるものである。
【００２１】さらに、本発明のマイクロコンピュータ応
用システムは、前記第３の消費電力制御回路が、状態検
出信号出力部から出力されるアイドル状態信号の出力時
間を測定する第２のカウンタと、予め所定の時間が設定
されている第１のレジスタと、第２のカウンタにより測
定されたアイドル状態信号の出力時間と第１のレジスタ
により設定された時間の長さが一致すると所定の信号を
出力する第２の比較部と、第２の比較部から出力された
所定の信号に基づいて周辺回路に供給する電源電圧を切
り換える第１の電源切り換え回路とよりなるものであ
る。
【００２２】また、本発明のマイクロコンピュータ応用
システムは、前記消費電力制御回路が、アイドル検出回
路から出力される所定の信号に基づいて、周辺回路に供
給する電源電圧を停止する第４の消費電力制御回路より
なるものである。
【００２３】さらに、本発明のマイクロコンピュータ応
用システムは、前記第４の消費電力制御回路が、状態検
出信号出力部から出力されるアイドル状態信号の出力時
間を測定する第３のカウンタと、予め所定の時間が設定
されている第２のレジスタと、第３のカウンタにより測
定されたアイドル状態信号の出力時間と第２のレジスタ
により設定された時間の長さが一致すると所定の信号を
出力する第３の比較部と、第３の比較部から出力された
所定の信号に基づいて周辺回路に電源電圧を供給するか
または遮断するかの切り換えを行う第２の電源切り換え
回路とよりなるものである。
【００２４】また、本発明のマイクロコンピュータ応用
システムは、前記バス調停回路が、状態検出信号出力部
から出力されたアイドル状態信号に基づいて、複数のマ
イクロコンピュータにおけるバス使用率を制御する所定
の信号を出力する使用率変化回路と、使用率変化回路化
から出力された所定の信号に基づいて、複数のマイクロ
コンピュータに与えるバス使用権を制御する調停回路
と、調停回路が複数のマイクロコンピュータに与えるバ
ス使用権の使用時間が設定されているタイマとよりなる
ものである。
【００２５】
【作用】上記した本発明のマイクロコンピュータ応用シ
ステムによれば、アイドル検出手段により中央処理装置
がアイドル状態になったことを検出し、アイドル検出回
路から出力される所定の信号に基づいて、消費電力制御
回路が周辺回路の消費電力を制御するので、動作速度を
落とさずに消費電力の低減を行うことができる。
【００２６】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、同一バスに接続された複数
のマイクロコンピュータの内、少なくとも１個以上に設
けられたアイドル検出手段によって中央処理装置がアイ
ドル状態になったことを検出し、アイドル検出回路から
出力される所定の信号に基づいてバス調停回路が複数の
マイクロコンピュータにおけるバス使用率を制御するこ
とにより、マイクロコンピュータ応用システムの動作速
度を高速化することができる。
【００２７】さらに、上記した本発明のマイクロコンピ
ュータ応用システムによれば、ライトパルス検出部によ
って中央処理装置から出力されるライト信号の検出を行
い、ライトパルス検出部から出力された信号に基づいて
リセットが行われる第１のカウンタによって所定の信号
をカウントし、第１の比較部によって、予め設定された
所定のデータが格納された制御レジスタと第１のカウン
タから出力されるデータとの比較を行い、一致すると所
定の信号を状態検出信号出力部に出力し、所定の信号に
基づいて状態検出信号出力部がアイドル状態信号を出力
し、中央処理装置におけるミスヒットを検出するとミス
ヒット検出部が状態検出信号出力部にアイドル状態解除
信号を出力することによって中央処理装置のアイドル状
態を確実に検出することができる。
【００２８】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、第１の消費
電力制御回路が周辺回路に供給するクロック信号を低周
波数にすることによって周辺回路の消費電力を低減する
ことができる。
【００２９】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、第１のクロ
ック選択手段が、正規の周波数である第１のクロック生
成部により生成されたクロック信号から第２のクロック
生成部により生成された低周波数のクロック信号を選択
して周辺回路に供給を行うことによって消費電力を低減
することができる。
【００３０】さらに、上記した本発明のマイクロコンピ
ュータ応用システムによれば、アイドル検出手段により
中央処理装置のアイドル状態が検出されると、第２の消
費電力制御回路が、周辺回路に供給するクロック信号を
停止することによって消費電力をより低減することがで
きる。
【００３１】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、第２のクロ
ック選択手段が、周辺回路に供給する第３のクロック生
成部によって生成された正規の周波数のクロック信号の
供給を停止することによって消費電力をより低減するこ
とができる。
【００３２】さらに、上記した本発明のマイクロコンピ
ュータ応用システムによれば、アイドル検出手段により
中央処理装置のアイドル状態が検出されると、第３の消
費電力制御回路が、周辺回路に供給する電源電圧を低電
圧化することによって周辺回路の消費電力を低減するこ
とができる。
【００３３】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、第２のカウ
ンタによりアイドル状態信号の出力時間を測定し、第２
の比較部によって第２のカウンタにおける測定時間と予
め所定の時間が設定されている第１のレジスタとの時間
の長さを比較し、一致すると第２の比較部から出力され
る所定の信号に基づいて周辺回路に供給する電源電圧を
定格の電源電圧から定格よりも低い電源電圧に切り換え
る第１の電源切り換え回路により、消費電力を低減する
ことができる。
【００３４】さらに、上記した本発明のマイクロコンピ
ュータ応用システムによれば、アイドル検出手段により
中央処理装置のアイドル状態が検出されると、第４の消
費電力制御回路が、周辺回路に供給する電源電圧を停止
することによって消費電力をより低減することができ
る。
【００３５】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、第３のカウ
ンタによりアイドル状態信号の出力時間を測定し、第３
の比較部によって第３のカウンタにおける測定時間と予
め所定の時間が設定されている第２のレジスタとの時間
の長さを比較し、一致すると第３の比較部から出力され
る所定の信号に基づいて周辺回路に供給する電源電圧を
遮断する第２の電源切り換え回路により、消費電力をよ
り低減することができる。
【００３６】また、上記した本発明のマイクロコンピュ
ータ応用システムによれば、アイドル検出手段により中
央処理装置のアイドル状態が検出されると、使用率変化
回路が複数のマイクロコンピュータに与えるバス使用権
を制御する調停回路に所定の信号を出力し、その所定の
信号に基づいて調停回路が、複数のマイクロコンピュー
タに与えるバス使用権の使用時間が設定されているタイ
マに基づいて複数のマイクロコンピュータにおけるアイ
ドル状態になっているマイクロコンピュータのバス使用
率を少なくすることにより、マイクロコンピュータ応用
システムの動作速度を高速化することができる。
【００３７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００３８】（実施例１）図１は、本発明の実施例１に
よるキャッシュメモリ方式によるマイクロコンピュータ
応用システムの要部ブロック図である。
【００３９】本実施例１において、キャッシュメモリ方
式によるマイクロコンピュータ応用システムには、マイ
クロコンピュータ応用システムの制御を司るマイクロコ
ンピュータ１におけるＣＰＵ（中央処理装置）１ａが実
行するプログラムを格納している主メモリ２が設けられ
ている。
【００４０】また、マイクロコンピュータ応用システム
には、ＣＰＵ１ａが主メモリ２からアクセスしたデータ
を一時的に格納する高速のメモリであるキャッシュメモ
リ３が設けられ、このキャッシュメモリ３は、タグメモ
リ４と接続されており、キャッシュメモリ３に格納され
ているデータが主メモリ２のどのアドレスに対応してい
るかの情報などが格納されている。
【００４１】さらに、ＣＰＵ１ａと主メモリ２の間に
は、データの一時記憶を行い、転送のタイミングをとる
バッファ５が設けられ、これらＣＰＵ１ａ、主メモリ
２、キャッシュメモリ３およびバッファ５は、それぞれ
ＣＰＵバス６を介して接続されている。
【００４２】また、ＣＰＵ１ａには、一定時間以上ＣＰ
Ｕ１ａに実行すべき処理がない場合や実行条件が整わな
い場合の状態である、いわゆる、アイドル状態か否かを
検出するアイドル状態検出回路（アイドル検出手段）７
が設けられている。
【００４３】さらに、マイクロコンピュータ応用システ
ムは、消費電力制御回路となるクロック生成部（第１の
消費電力制御回路）８が設けられ、たとえば、ディスク
装置やランコントローラなどの外部接続されている周辺
回路９に接続されている。
【００４４】次に、クロック生成部８は、正規の周波数
のクロック信号および正規のクロック信号よりも低い周
波数のクロック信号を生成し、周辺回路９にクロック信
号を供給している。
【００４５】また、アイドル状態検出回路７は、ＣＰＵ
１ａがキャッシュメモリ３からデータをフェッチしたか
否かのライトパルス信号の検出を行うライトパルス検出
部１０が設けられている。
【００４６】さらに、アイドル状態検出回路７には、た
とえば、所定の信号をカウントするカウンタ（第１のカ
ウンタ）１１が設けられ、このカウンタ１１のリセット
端子は、ライトパルス検出部１０から出力される信号が
入力される。
【００４７】また、アイドル状態検出回路７は、予め設
定された所定のデータを出力する制御レジスタ１２が設
けられ、カウンタ１１および制御レジスタ１２から出力
されているそれぞれのデータは、比較器（第１の比較
部）１３に入力される。
【００４８】この比較器１３の出力部は、状態検出信号
出力部１４の入力部と接続されており、カウンタ１１か
ら出力されるデータと制御レジスタ１２から出力される
データが一致すると比較器１３から出力される所定の信
号に基づいて、状態検出信号出力部１４はアイドル状態
信号を出力する。
【００４９】また、状態検出信号出力部１４の他の入力
部には、キャッシュメモリ３に所定のデータが格納され
ておらず、ＣＰＵ１ａが主メモリ２などの外部メモリに
アクセスを行う、すなわち、ミスヒットを検出するミス
ヒット検出部１５から出力されるアイドル状態解除信号
が入力される。
【００５０】さらに、周辺回路９にクロック信号を供給
するクロック生成部８は、正規の周波数のクロック信号
を供給するクロック（第１のクロック生成部）１６およ
びクロック１６のクロック信号を低い周波数のクロック
信号に生成する、たとえば、分周器からなるクロック
（第２のクロック生成部）１７が設けられている。
【００５１】また、クロック生成部８には、状態検出信
号出力部１４から出力された信号に基づいてクロック１
６またはクロック１７のいずれかのクロック信号を選択
するクロックセレクタ（第１のクロック選択手段）１８
が設けられている。
【００５２】そして、このクロックセレクタ１８によっ
て選択されたクロック信号が、周辺回路９に供給され
る。
【００５３】次に、本実施例の作用について説明する。
【００５４】まず、プログラムが初期化されると、ＣＰ
Ｕ１ａのアイドル状態を検出する時間を制御レジスタ１
２に設定する。この制御レジスタ１２のアイドル状態の
時間は、ハードウェアによりすでに設定されているか或
いはソフトウェアによりユーザが設定を行うようにす
る。また、アイドル状態の時間は、たとえば、クロック
信号の入力回数などにより設定を行う。
【００５５】そして、ＣＰＵ１ａが主メモリ２からデー
タをフェッチするとキャッシュメモリ３に対してライト
サイクル信号を発生する。このライトサイクル信号が、
ライトパルス検出部１０により検出されると、ライトパ
ルス検出部１０はカウンタ１１のリセット端子にクリア
信号を出力し、カウンタ１１のカウントをクリアする。
【００５６】一方、ＣＰＵ１ａがキャッシュメモリ３か
らデータをフェッチしている間、カウンタ１１は、カウ
ンタ１１に入力されているクロック信号のカウントを行
う。
【００５７】また、比較器１３は、カウンタ１１により
カウントされているクロック信号のカウント数と制御レ
ジスタ１２に予め設定されているクロック信号のカウン
ト数とを絶えず比較し、カウンタ１１のカウント数と制
御レジスタのカウント数が同じまたはそれ以上となった
時に状態検出信号出力部１４に所定の信号を出力する。
【００５８】ここで、カウンタ１１によるクロック信号
のカウントが行われている場合でも、ＣＰＵ１ａが主メ
モリ２をアクセスするとライトパルス検出部１０がライ
トパルス信号を検出し、ライトパルス検出部１０からク
リア信号がカウンタ１１のリセット端子に出力され、カ
ウンタ１１はクリアされることになる。
【００５９】そして、所定の信号が入力された状態検出
信号出力部１４は、ＣＰＵ１ａがアイドル状態であると
判断し、アイドル状態信号をクロックセレクタ１８に出
力する。
【００６０】アイドル状態信号が入力されたクロックセ
レクタ１８は、クロック１７により生成されたクロック
信号を周辺回路９に供給する。このクロック１７により
生成されているクロック信号の周波数は、クロック１６
を分周器によって分周し、たとえば、クロック１６によ
り生成された周波数の半分程度となっている。
【００６１】次に、ライトパルス検出部１０からクリア
信号が出力されるまでの間は、クロック１７から生成さ
れたクロック信号がクロックセレクタ１８により周辺回
路９に供給される。
【００６２】また、ＣＰＵ１ａが主メモリ２などの外部
メモリにアクセスを行うと、ミスヒット検出部１５によ
ってＣＰＵ１ａのミスヒットが検出され、このミスヒッ
ト検出部１５からアイドル状態解除信号が状態検出信号
出力部１４に出力されるので、状態検出信号出力部１４
は、クロックセレクタ１８に出力しているアイドル状態
信号を停止する。
【００６３】次に、アイドル状態信号が入力されなくな
ったクロックセレクタ１８は、クロック１７から出力し
ていたクロック信号を、クロック１６から出力される定
格周波数のクロック信号に切り換え、周辺回路９に供給
する。
【００６４】それにより、本実施例１によれば、ＣＰＵ
１ａのアイドル状態を検出し、そのアイドル状態の間だ
け周辺回路９に低周波数のクロック信号を供給すること
ができるので、マイクロコンピュータ応用システムの動
作速度の低下を招くことなく消費電力を低減することが
できる。
【００６５】また、本実施例１において、マイクロコン
ピュータ応用システムは、ＣＰＵ１ａがアイドル状態と
なると、クロック生成部８において、クロックセレクタ
１８により、クロック１６の定格周波数であるクロック
信号から正規のクロック信号定格周波数よりも低い周波
数であるクロック１７のクロック信号に切り換えること
によって消費電力の低減を行っていたが、たとえば、消
費電力制御回路であるクロック生成部（第２の消費電力
制御回路）８ａを、図２に示すように、正規の周波数が
生成されているクロック（第３のクロック生成部）１６
ａと、状態検出信号出力部１４から出力されるアイドル
状態信号に基づいてクロック１６ａのクロック信号を出
力または遮断するクロックセレクタ（第２のクロック選
択手段）１８ａとを設けるようにしてもよい。
【００６６】このクロック生成部８ａは、ＣＰＵ１ａが
アイドル状態となっていない時に、クロックセレクタ１
８ａがクロック１６ａによって生成されている定格周波
数のクロック信号を周辺回路９に供給している。
【００６７】そして、ＣＰＵ１ａがアイドル状態検出回
路７によりアイドル状態であることを検出され、状態検
出信号出力部１４からアイドル状態信号がクロックセレ
クタ１８ａに出力されると、クロックセレクタ１８ａ
は、クロック１６ａにより生成されているクロック信号
の出力を遮断し、周辺回路９に供給するクロック信号を
遮断する。
【００６８】それによって、クロック信号が供給されな
い周辺回路９は、確実に電力を消費しないので、より効
果的にマイクロコンピュータ応用システムの消費電力を
低減することができる。
【００６９】（実施例２）図３は、本発明の実施例２に
よるキャッシュメモリ方式によるマイクロコンピュータ
応用システムの要部ブロック図である。
【００７０】本実施例２においては、キャッシュメモリ
方式によるマイクロコンピュータ応用システムに消費電
力制御回路である電源回路（第３の消費電力制御回路）
１９が設けられている。
【００７１】この電源回路１９は、状態検出信号出力部
１４から出力されるアイドル状態信号に基づいて、周辺
回路９に供給される電源電圧を定格の電源電圧と定格の
電源電圧よりも低い、たとえば、定格の電源電圧の半分
程度の電源電圧の２種類の電圧を発生し、どちらか一方
を選択して周辺回路９に供給する。
【００７２】この電源回路１９には、状態検出信号出力
部１４から出力されるアイドル状態信号の出力時間を測
定するパルス幅測定カウンタ（第２のカウンタ）２０が
設けられている。
【００７３】また、電源回路１９には、予め所定の時間
が設定されている長さ設定レジスタ（第１のレジスタ）
２１が設けられ、パルス幅測定カウンタ２０により測定
されたアイドル状態信号の出力時間の長さと長さ設定レ
ジスタ２１により設定された時間の長さが一致すると所
定の信号を出力する比較器（第２の比較部）２２が設け
られている。
【００７４】さらに、この比較器２２の出力は、電源切
り換え回路（第１の電源切り換え回路）２３に入力され
ており、比較器２２の所定の信号に基づいて電源切り換
え回路２３は、定格の電源電圧とそれよりも低い電源電
圧との切り換えを行い、周辺回路９に電源電圧を供給す
る。
【００７５】そして、前記実施例１と同様に、ＣＰＵ１
ａがアイドル状態となり、アイドル状態検出回路７から
アイドル状態信号がパルス幅測定カウンタ２０に出力さ
れると、比較器２２によってパルス幅測定カウンタ２０
に入力されているアイドル状態信号の時間と長さ設定レ
ジスタ２１に予め設定された時間との比較を行う。
【００７６】次に、パルス幅測定カウンタ２０と長さ設
定レジスタ２１との時間が同じになると、比較器２２は
所定の信号を電源切り換え回路２３に出力する。
【００７７】そして、電源切り換え回路２３に比較器２
２からの所定の信号が入力されると、電源切り換え回路
２３は、周辺回路９の供給している電源電圧を定格の電
源電圧からそれより低い電源電圧に切り換える。
【００７８】その後、ＣＰＵ１ａがアイドル状態でない
ことをミスヒット検出部１５が検出すると、前記実施例
１と同様に、状態信号出力検出部１４から出力されてい
るアイドル状態信号が停止され、パルス幅測定カウンタ
２０がリセットされることになり、比較器２２からは所
定の信号が出力されない。
【００７９】よって、電源切り換え回路２３は、周辺回
路９に供給する電源電圧を定格の電源電圧に切り換え
る。
【００８０】それにより、本実施例２では、動作してい
ない周辺回路９には、電源電圧を定格よりも低い電圧に
して供給できるので、処理速度の低下を招くことなく消
費電力を低減することができる。
【００８１】また、本実施例２においては、動作してい
ない周辺回路９に供給する電源電圧を定格の電圧よりも
低い電圧にして供給していたが、図４に示すように、消
費電力制御回路である電源回路（第４の消費電力制御回
路）１９ａに、パルス幅測定カウンタ（第３のカウン
タ）２０ａおよび長さ設定レジスタ（第２のレジスタ）
２１ａから出力される信号の長さが一致すると信号を出
力する比較器（第３の比較部）２２ａならびに比較回路
２２ａから出力された信号に基づいて周辺回路９に供給
する電源電圧を遮断する電源切り換え回路（第２の電源
切り換え回路）２３ａを設けてもよい。
【００８２】そして、この電源切り換え回路２３ａによ
って、通常は、定格の電源電圧を周辺回路９に供給し、
ＣＰＵ１ａがアイドル状態となり周辺回路９が動作して
いない場合に、電源電圧の供給を停止する。
【００８３】それによって、ＣＰＵ１ａがアイドル状態
をアイドル状態検出回路７によって検出されている間、
電源切り換え回路２３ａにより電源電圧が遮断された周
辺回路９は、確実に電力を消費しないので、より効果的
にマイクロコンピュータ応用システムの消費電力を低減
することができる。
【００８４】（実施例３）図５は、本発明の実施例３に
よるキャッシュメモリ方式によるマルチＣＰＵ方式のマ
イクロコンピュータ応用システムの要部ブロック図であ
る。
【００８５】本実施例３においては、ＣＰＵバス６に２
個のマイクロコンピュータ１，１ｂが接続されている、
いわゆる、マルチＣＰＵ方式のマイクロコンピュータ応
用システムである。
【００８６】また、マイクロコンピュータ１の制御を司
るＣＰＵ１ａには、前記実施例１，２と同様に、アイド
ル状態検出回路７が設けられ、このアイドル状態検出回
路７から出力されるアイドル状態信号は、バス調停回路
２４に入力される。
【００８７】さらに、このバス調停回路２４は、アイド
ル状態検出回路７から出力されたアイドル状態信号に基
づいて所定の制御信号を出力する使用率変化回路２５が
設けられ、この使用率変化回路２５から出力された所定
の制御信号は調停回路２６に入力される。
【００８８】この調停回路２６は、ＣＰＵバス６に接続
されているそれぞれのＣＰＵ１ａおよびマイクロコンピ
ュータ１ｂの制御を司るＣＰＵ１ｃにおけるＣＰＵバス
６の使用率をタイマ２７に予め設定されている時間によ
り変化させ、ＣＰＵ１ａ，１ｃのバス使用権を制御する
バスリクエスト信号およびバスアクノリッジ信号を入出
力する。
【００８９】次に、本実施例の作用について説明する。
【００９０】まず、実施例１，２と同様に、ＣＰＵ１ａ
がアイドル状態であることをアイドル状態検出回路７が
検出すると、アイドル状態検出回路７からバス調停回路
２４の使用率変化回路２５にアイドル状態信号が出力さ
れる。
【００９１】そして、アイドル状態信号が入力された使
用率変化回路２５は、調停回路２６に所定の信号を出力
する。
【００９２】使用率変化回路２５から所定の信号が入力
された調停回路２６は、ＣＰＵ１ａがアイドル状態とな
っていると判断し、タイマ２７に予め設定されている時
間に基づいてＣＰＵ１ｃにおけるＣＰＵバス６の使用率
を大きくする。
【００９３】ここで、ＣＰＵ１ａにおけるＣＰＵバス６
の使用率とＣＰＵ１ｃにおけるＣＰＵバス６の使用率
を、たとえば、通常１：１の使用率から１：３の使用率
に変化させる場合を説明する。
【００９４】まず、タイマ２７に４等分の時間Ｔ１〜Ｔ
４を設定する。そして、通常、時間Ｔ１，Ｔ２はＣＰＵ
１ａがＣＰＵバス６を使用できる時間であり、時間Ｔ
３，Ｔ４はＣＰＵ１ｃがＣＰＵバス６を使用できる時間
となっている。
【００９５】そして、アイドル状態検出回路７によって
ＣＰＵ１ａのアイドル状態が検出され、調停回路２６に
所定の信号が入力されると、調停回路２６は、時間Ｔ１
をＣＰＵ１ａがＣＰＵバス６を使用できる時間とし、時
間Ｔ２〜Ｔ４をＣＰＵ１ｃがＣＰＵバス６を使用できる
時間となるように、ＣＰＵ１ａ，１ｃにバスを開放させ
るための信号であるバスリクエスト信号およびバスの開
放を許可するバスアクノリッジ信号を入出力し、ＣＰＵ
１ａ，１ｃによるＣＰＵバス６の使用率を変化させる。
【００９６】また、タイマ２７に設定する時間を４等分
以上に細かく分解することによって、ＣＰＵバス６の使
用率をより大きく変化させることができる。
【００９７】それにより、本実施例３によれば、ＣＰＵ
１ａのアイドル状態を検出し、ＣＰＵ１ｃのＣＰＵバス
６の使用率を大きくすることによって、マイクロコンピ
ュータ応用システムをより高速動作させることができ
る。
【００９８】また、本実施例３では、２個のＣＰＵ１
ａ，１ｃが設けられたマルチＣＰＵ方式のマイクロコン
ピュータ応用システムについて記載したが、３個以上の
ＣＰＵが設けられたマルチＣＰＵ方式（図示せず）のマ
イクロコンピュータ応用システムに用いてもよい。
【００９９】さらに、２個以上のＣＰＵが設けられたマ
ルチＣＰＵ方式のマイクロコンピュータ応用システムに
おいて、それぞれのＣＰＵにアイドル状態検出回路７を
設け、全てのＣＰＵにおけるアイドル状態の検出を行う
ことによって、マイクロコンピュータ応用システムをよ
り一層高速動作させることができる。
【０１００】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【０１０１】たとえば、図６に示すように、前記実施例
１，２におけるクロック生成部８と電源回路１９とを組
み合わせることによって、より効果的に消費電力を低減
することができる。
【０１０２】さらに、図７，８，９に示すように、２個
のマイクロコンピュータ１，１ｂを用いたマイクロコン
ピュータ応用システムであっても、前記実施例１，２，
３におけるクロック生成部８とバス調停回路２４、電源
回路１９とバス調停回路２４またはクロック生成回路
８、電源回路２６およびバス調停回路２４を組み合わせ
ることによって、消費電力を低減しながらマイクロコン
ピュータ応用システムの動作速度を高速化することがで
きる。
【０１０３】また、２個以上のマイクロコンピュータを
用いたマイクロコンピュータ応用システム（図示せず）
であっても、前記実施例１，２，３におけるクロック生
成部９とバス調停回路２４および電源回路１９を組み合
わせることによって消費電力を低減しながらマイクロコ
ンピュータ応用システムの動作速度を高速化することが
できる。
【０１０４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０５】（１）本発明によれば、中央処理装置のア
イドル状態をアイドル検出手段により検出し、第１の消
費電力制御回路によって中央処理装置が周辺回路をアク
セスしていない時にだけ、周辺回路に供給するクロック
信号を低周波数にすることによってマイクロコンピュー
タの動作速度を低下させることなく、消費電力を低減で
きる。
【０１０６】（２）また、本発明では、中央処理装置の
アイドル状態をアイドル検出手段により検出し、第２の
消費電力制御回路によって中央処理装置が周辺回路をア
クセスしていない時にだけ、周辺回路に供給するクロッ
ク信号を停止することによってマイクロコンピュータの
動作速度を低下させることなく、消費電力をより低減で
きる。
【０１０７】（３）さらに、本発明においては、中央処
理装置のアイドル状態をアイドル検出手段により検出
し、第３の消費電力制御回路によって中央処理装置が周
辺回路をアクセスしていない時にだけ、周辺回路に供給
する電源電圧を低電圧にすることによってマイクロコン
ピュータの動作速度を低下させることなく、消費電力を
低減できる。
【０１０８】（４）また、本発明によれば、中央処理装
置のアイドル状態をアイドル検出手段により検出し、第
４の消費電力制御回路によって中央処理装置が周辺回路
をアクセスしていない時にだけ、周辺回路に供給する電
源電圧を遮断することによってマイクロコンピュータの
動作速度を低下させることなく、消費電力をより低減で
きる。
【０１０９】（５）さらに、本発明では、マルチＣＰＵ
方式のマイクロコンピュータ応用システムであっても、
中央処理装置のアイドル状態をアイドル検出手段により
検出し、バス調停回路によって中央処理装置が周辺回路
をアクセスしていない時にだけ、アイドル検出手段が設
けられた複数のマイクロコンピュータの内、アイドル状
態となった中央処理装置におけるマイクロコンピュータ
のバス使用率を少なくすることによってマイクロコンピ
ュータ応用システムの動作速度を高速化できる。
【０１１０】（６）また、本発明においては、上記
（１）〜（６）により、バッテリにより動作が行われる
ノート形パーソナルコンピュータなどのマイクロコンピ
ュータ応用システムの性能を大幅に向上できる。
【図面の簡単な説明】
【図１】本発明の実施例１によるキャッシュメモリ方式
によるマイクロコンピュータ応用システムの要部ブロッ
ク図である。
【図２】本発明の他の実施例によるキャッシュメモリ方
式によるマイクロコンピュータ応用システムの要部ブロ
ック図である。
【図３】本発明の実施例２によるキャッシュメモリ方式
によるマイクロコンピュータ応用システムの要部ブロッ
ク図である。
【図４】本発明のさらに他の実施例によるキャッシュメ
モリ方式によるマイクロコンピュータ応用システムの要
部ブロック図である。
【図５】本発明の実施例３によるキャッシュメモリ方式
によるマルチＣＰＵ方式のマイクロコンピュータ応用シ
ステムの要部ブロック図である。
【図６】本発明の他の実施例によるキャッシュメモリ方
式によるマイクロコンピュータ応用システムの要部ブロ
ック図である。
【図７】本発明のさらに他の実施例によるキャッシュメ
モリ方式によるマイクロコンピュータ応用システムの要
部ブロック図である。
【図８】本発明の他の実施例によるキャッシュメモリ方
式によるマイクロコンピュータ応用システムの要部ブロ
ック図である。
【図９】本発明のさらに他の実施例によるキャッシュメ
モリ方式によるマイクロコンピュータ応用システムの要
部ブロック図である。
【図１０】本発明者により検討されたキャッシュメモリ
方式によるマイクロコンピュータ応用システムの要部ブ
ロック図である。
【符号の説明】
１ マイクロコンピュータ １ａ ＣＰＵ（中央処理装置） １ｂ マイクロコンピュータ １ｃ ＣＰＵ ２ 主メモリ ３ キャッシュメモリ ４ タグメモリ ５ バッファ ６ ＣＰＵバス ７ アイドル状態検出回路（アイドル検出手段） ８ クロック生成部（第１の消費電力制御回路） ８ａ クロック生成部（第２の消費電力制御回路） ９ 周辺回路 １０ ライトパルス検出部 １１ カウンタ（第１のカウンタ） １２ 制御レジスタ １３ 比較器（第１の比較部） １４ 状態検出信号出力部 １５ ミスヒット検出部 １６ クロック（第１のクロック生成部） １６ａ クロック（第３のクロック生成部） １７ クロック（第２のクロック生成部） １８ クロックセレクタ（第１のクロック選択手段） １８ａ クロックセレクタ（第２のクロック選択手段） １９ 電源回路（第３の消費電力制御回路） １９ａ 電源回路（第４の消費電力制御回路） ２０ パルス幅測定カウンタ（第２のカウンタ） ２０ａ パルス幅測定カウンタ（第３のカウンタ） ２１ 長さ設定レジスタ（第１のレジスタ） ２１ａ 長さ設定レジスタ（第２のレジスタ） ２２ 比較器（第２の比較部） ２２ａ 比較器（第３の比較部） ２３ 電源切り換え回路（第１の電源切り換え回路） ２３ａ 電源切り換え回路（第２の電源切り換え回路） ２４ バス調停回路 ２５ 使用率変化回路 ２６ 調停回路 ２７ タイマ Ｔ１〜Ｔ４ 時間 ３０ ＣＰＵ ３１ キャッシュメモリ ３２ 主メモリ ３３ タグメモリ ３４ バッファ ３５ ＣＰＵバス

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 キャッシュメモリが設けられたマイクロ
    コンピュータ応用システムであって、中央処理装置がア
    イドル状態になったことを検出するアイドル検出手段
    と、周辺回路の消費電力を制御する消費電力制御回路と
    を設け、前記中央処理装置から前記キャッシュメモリに
    出力されるライト信号が所定の時間以上出力されていな
    いことを前記アイドル検出回路により検出し、前記アイ
    ドル検出回路から出力される所定の信号に基づいて、前
    記消費電力制御回路が消費電力を制御することを特徴と
    するマイクロコンピュータ応用システム。
  2. 【請求項２】 キャッシュメモリが設けられ、同一バス
    に接続された複数のマイクロコンピュータにより動作が
    行われるマルチＣＰＵ方式のマイクロコンピュータ応用
    システムであって、前記複数のマイクロコンピュータに
    おけるバス使用率を制御するバス調停回路と、前記複数
    のマイクロコンピュータの内、少なくとも１個以上に設
    けられた中央処理装置がアイドル状態になったことを検
    出するアイドル検出手段とを設け、前記中央処理装置か
    ら前記キャッシュメモリに出力されるライト信号が所定
    の時間以上出力されていないことを前記アイドル検出回
    路により検出し、前記アイドル検出回路から出力される
    所定の信号に基づいて、前記バス調停回路が前記複数の
    マイクロコンピュータにおけるバス使用率を制御するこ
    とを特徴とするマイクロコンピュータ応用システム。
  3. 【請求項３】 請求項１または２記載のアイドル検出手
    段が、前記中央処理装置から出力される前記キャッシュ
    メモリにデータの書き込みを行うライト信号の検出を行
    うライトパルス検出部と、前記ライトパルス検出部から
    出力された信号に基づいてリセットが行われ、所定の信
    号をカウントする第１のカウンタと、予め設定された所
    定のデータを一時的に格納する制御レジスタと、前記第
    １のカウンタから出力されるデータと前記制御レジスタ
    から出力されるデータとの比較を行い、一致すると所定
    の信号を出力する第１の比較部と、前記第１の比較部か
    ら出力された所定の信号に基づいて、アイドル状態信号
    を出力する状態検出信号出力部と、前記中央処理装置に
    おけるミスヒットを検出すると前記状態検出信号出力部
    にアイドル状態解除信号を出力するミスヒット検出部と
    よりなることを特徴とするマイクロコンピュータ応用シ
    ステム。
  4. 【請求項４】 前記消費電力制御回路が、前記アイドル
    検出手段から出力される所定の信号に基づいて、前記周
    辺回路に供給するクロック信号を低周波数にし、前記周
    辺回路の消費電力を制御する第１の消費電力制御回路よ
    りなることを特徴とする請求項１または３記載のマイク
    ロコンピュータ応用システム。
  5. 【請求項５】 前記第１の消費電力制御回路が、前記周
    辺回路に供給する正規の周波数のクロック信号を生成す
    る第１のクロック生成部と、前記第１のクロック生成部
    により生成されたクロック信号を低周波数のクロック信
    号に生成する第２のクロック生成部と、前記状態検出信
    号出力部から出力されたアイドル状態信号に基づいて、
    前記第１のクロック生成部により生成されたクロック信
    号または前記第２のクロック生成部により生成されたク
    ロック信号のいずれかを選択して前記周辺回路に供給す
    る第１のクロック選択手段とよりなることを特徴とする
    請求項４記載のマイクロコンピュータ応用システム。
  6. 【請求項６】 前記消費電力制御回路が、前記アイドル
    検出手段から出力される所定の信号に基づいて、前記周
    辺回路に供給するクロック信号を停止し、消費電力を制
    御する第２の消費電力制御回路よりなることを特徴とす
    る請求項１または３記載のマイクロコンピュータ応用シ
    ステム。
  7. 【請求項７】 前記第２の消費電力制御回路が、前記周
    辺回路に供給する正規の周波数のクロック信号を生成す
    る第３のクロック生成部と、前記状態検出信号出力部か
    ら出力されたアイドル状態信号に基づいて、前記第３の
    クロック生成部により生成されたクロック信号を前記周
    辺回路に供給するかまたは停止するかの選択を行う第２
    のクロック選択手段とよりなることを特徴とする請求項
    ６記載のマイクロコンピュータ応用システム。
  8. 【請求項８】 前記消費電力制御回路が、前記アイドル
    検出回路から出力される所定の信号に基づいて、前記周
    辺回路に供給する電源電圧を低電圧化し、前記周辺回路
    の消費電力を制御する第３の消費電力制御回路よりなる
    ことを特徴とする請求項１または３記載のマイクロコン
    ピュータ応用システム。
  9. 【請求項９】 前記第３の消費電力制御回路が、前記状
    態検出信号出力部から出力されるアイドル状態信号の出
    力時間を測定する第２のカウンタと、予め所定の時間が
    設定されている第１のレジスタと、前記第２のカウンタ
    により測定されたアイドル状態信号の出力時間と前記第
    １のレジスタにより設定された時間の長さが一致すると
    所定の信号を出力する第２の比較部と、前記第２の比較
    部から出力された所定の信号に基づいて前記周辺回路に
    供給する電源電圧を切り換える第１の電源切り換え回路
    とよりなることを特徴とする請求項８記載のマイクロコ
    ンピュータ応用システム。
  10. 【請求項１０】 前記消費電力制御回路が、前記アイド
    ル検出回路から出力される所定の信号に基づいて、前記
    周辺回路に供給する電源電圧を停止する第４の消費電力
    制御回路よりなることを特徴とする請求項１または３記
    載のマイクロコンピュータ応用システム。
  11. 【請求項１１】 前記第４の消費電力制御回路が、前記
    状態検出信号出力部から出力されるアイドル状態信号の
    出力時間を測定する第３のカウンタと、予め所定の時間
    が設定されている第２のレジスタと、前記第３のカウン
    タにより測定されたアイドル状態信号の出力時間と前記
    第２のレジスタにより設定された時間の長さが一致する
    と所定の信号を出力する第３の比較部と、前記第３の比
    較部から出力された所定の信号に基づいて前記周辺回路
    に電源電圧を供給するかまたは遮断するかの切り換えを
    行う第２の電源切り換え回路とよりなることを特徴とす
    る請求項１０記載のマイクロコンピュータ応用システ
    ム。
  12. 【請求項１２】 前記バス調停回路が、前記状態検出信
    号出力部から出力されたアイドル状態信号に基づいて、
    前記複数のマイクロコンピュータにおけるバス使用率を
    制御する所定の信号を出力する使用率変化回路と、前記
    使用率変化回路化から出力された所定の信号に基づい
    て、前記複数のマイクロコンピュータに与えるバス使用
    権を制御する調停回路と、前記調停回路が前記複数のマ
    イクロコンピュータに与えるバス使用権の使用時間が設
    定されているタイマとよりなることを特徴とする請求項
    ２記載のマイクロコンピュータ応用システム。
JP6213386A 1994-09-07 1994-09-07 マイクロコンピュータ応用システム Withdrawn JPH0876875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6213386A JPH0876875A (ja) 1994-09-07 1994-09-07 マイクロコンピュータ応用システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6213386A JPH0876875A (ja) 1994-09-07 1994-09-07 マイクロコンピュータ応用システム

Publications (1)

Publication Number Publication Date
JPH0876875A true JPH0876875A (ja) 1996-03-22

Family

ID=16638347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6213386A Withdrawn JPH0876875A (ja) 1994-09-07 1994-09-07 マイクロコンピュータ応用システム

Country Status (1)

Country Link
JP (1) JPH0876875A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021502A (en) * 1997-03-19 2000-02-01 Mitsubishi Denki Kabushiki Kaisha System for monitoring power consumption of semiconductor devices
US6504876B1 (en) 1998-09-17 2003-01-07 Nec Corporation Pulse signal generating apparatus and pulse signal generating method
US7269082B2 (en) 2005-04-14 2007-09-11 Oki Electric Industry Co., Ltd. Chip enable control circuit, memory control circuit, and data processing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021502A (en) * 1997-03-19 2000-02-01 Mitsubishi Denki Kabushiki Kaisha System for monitoring power consumption of semiconductor devices
US6504876B1 (en) 1998-09-17 2003-01-07 Nec Corporation Pulse signal generating apparatus and pulse signal generating method
US7269082B2 (en) 2005-04-14 2007-09-11 Oki Electric Industry Co., Ltd. Chip enable control circuit, memory control circuit, and data processing system
KR101250849B1 (ko) * 2005-04-14 2013-04-04 오끼 덴끼 고오교 가부시끼가이샤 칩 인에이블 제어회로, 메모리 제어회로 및 데이터처리시스템

Similar Documents

Publication Publication Date Title
JP3526920B2 (ja) コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法
US7788519B2 (en) Method, system, and apparatus for improving multi-core processor performance
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US5996083A (en) Microprocessor having software controllable power consumption
KR100998389B1 (ko) 전력 절감을 위한 동적 메모리 크기 조정
US7062666B2 (en) Signal-initiated method for suspending operation of a pipelined data processor
US5822758A (en) Method and system for high performance dynamic and user programmable cache arbitration
US20100162256A1 (en) Optimization of application power consumption and performance in an integrated system on a chip
JP3638271B2 (ja) 情報処理装置
CA2160525A1 (en) Circuit for placing a cache memory into low power mode in response to special bus cycles
JP2002510413A (ja) 低電力状態で動作する集積回路でキャッシュコヒーレンシを維持する方法および装置
JP4689087B2 (ja) 情報処理装置及び省電力移行制御方法
US20050028018A1 (en) Semiconductor integrated circuit device, clock sync control method, and data transfer control method
KR930009768B1 (ko) 슬리프기능을 갖춘 컴퓨터 시스템 및 그 제어방법
JPH0876875A (ja) マイクロコンピュータ応用システム
JPH11316695A (ja) ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置
JP2002049580A (ja) バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法
JP3077807B2 (ja) マイクロコンピュータシステム
JP2004094807A (ja) 命令キャッシュおよびマイクロプロセッサとその設計方法
JP2005346708A (ja) データ処理装置およびそのポーリング・ループ管理方法
JP2002358139A (ja) 低消費電力プロセッサ
JP3713488B2 (ja) コンピュータシステム及びその動作制御方法
JP2558902B2 (ja) 半導体集積回路装置
JPH10301658A (ja) コンピュータ
JP3120781B2 (ja) キャッシュ記憶装置の性能評価方法及び装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120