DE102016216639A1 - Elektronisches System und dazugehöriges Taktleitverfahren - Google Patents

Elektronisches System und dazugehöriges Taktleitverfahren Download PDF

Info

Publication number
DE102016216639A1
DE102016216639A1 DE102016216639.5A DE102016216639A DE102016216639A1 DE 102016216639 A1 DE102016216639 A1 DE 102016216639A1 DE 102016216639 A DE102016216639 A DE 102016216639A DE 102016216639 A1 DE102016216639 A1 DE 102016216639A1
Authority
DE
Germany
Prior art keywords
clock
requirements
functional modules
electronic system
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016216639.5A
Other languages
English (en)
Inventor
Ying-Ting Yang
Chiuan-Shian Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/846,560 external-priority patent/US20150378407A1/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of DE102016216639A1 publication Critical patent/DE102016216639A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

Ein elektronisches System weist eine Mehrzahl von Funktionsmodulen, wobei jedes aus der Mehrzahl von Funktionsmodulen gemäß einem aus einer Mehrzahl von Taktsignalen arbeitet, und ein Taktleitmodul zum Generieren der Mehrzahl von Taktsignalen gemäß einer Mehrzahl von Anforderungen von Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen auf.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein elektronisches System und ein dazugehöriges Taktleitverfahren und insbesondere auf ein elektronisches System, das in der Lage ist, Taktsignale einer Mehrzahl von Funktionsmodulen gemäß Leistungsfähigkeitsanforderungen der Mehrzahl von Funktionsmodulen anzupassen, und ein dazugehöriges Taktleitverfahren.
  • Hintergrund der Erfindung
  • Komplementäre Metalloxid-Halbleiter-(CMOS-)Technologie bildet die Basis von modernen Computer-Systemen in elektronischen Produkten wie Smart-Phones und Tablets. Wegen des hohen Energieverbrauchs von Smart-Phones und Tablets setzt moderne CMOS-Technologie aggressives Clock-Gating (Takt-Ein- und Ausblenden) ein, um eine Batterielebensdauer zu erhalten. Allgemein wird die Taktfrequenz gemäß der maximalen Leistungsfähigkeit der von dem Computer-System benötigten Spezifikation ausgelegt. Wenn sich einige Komponenten in dem Computer-System in einem Ruhezustand befinden, kann die gemäß der maximalen Leistungsfähigkeit ausgelegte Taktfrequenz jedoch ein unnützer Aufwand werden. Somit wird das Thema, wie die Leistungsfähigkeiten und der Energieverbrauch des Computer-Systems für elektronische Produkte abzustimmen sind, ein zu diskutierendes Thema.
  • Zusammenfassung der Erfindung
  • Dies beachtend hat die vorliegende Erfindung zum Ziel, ein elektronisches System, das in der Lage ist, ein Taktsignal einer Mehrzahl von Funktionsmodulen gemäß Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen anzupassen, und ein dazugehöriges Taktleitverfahren zur Verfügung zu stellen, um das vorstehend genannte Problem zu lösen.
  • Dies wird durch ein elektronisches System und ein dazugehöriges Taktleitverfahren gemäß den Ansprüchen 1 und 9 erzielt. Die abhängigen Ansprüche betreffen korrespondierende Weiterentwicklungen und Verbesserungen.
  • Wie aus der nachfolgenden detaillierten Beschreibung klarer ersichtlich wird, weist ein beanspruchtes elektronisches System eine Mehrzahl von Funktionsmodulen, wobei jedes aus der Mehrzahl von Funktionsmodulen gemäß einem aus einer Mehrzahl von Taktsignalen arbeitet; und ein Taktleitmodul zum Generieren der Mehrzahl von Taktsignalen gemäß einer Mehrzahl von Leistungsfähigkeitsanforderungen der Mehrzahl von Funktionsmodulen auf.
  • In einem anderen Aspekt der vorliegenden Anmeldung weist ein beanspruchtes Taktleitverfahren auf: Bestimmen einer Mehrzahl von Leistungsfähigkeitsanforderungen einer Mehrzahl von Funktionsmodulen; und Anpassen einer Mehrzahl von Taktsignalen der Mehrzahl von Funktionsmodulen gemäß der Mehrzahl von Leistungsfähigkeitsanforderungen.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird weiter beispielhaft mit Bezug auf die begleitenden Zeichnungen dargestellt.
  • 1 ist ein schematisches Diagramm eines elektronischen Systems gemäß einem Beispiel der vorliegenden Offenbarung.
  • 2 ist ein schematisches Diagramm von zugehörigen Signalen des in 1 gezeigten elektronischen Systems.
  • 3 ist ein schematisches Diagramm von zugehörigen Signalen des in 1 gezeigten elektronischen Systems.
  • 4 ist ein schematisches Diagramm von zugehörigen Signalen des in 1 gezeigten elektronischen Systems.
  • 5 ist ein schematisches Diagramm von zugehörigen Signalen des in 1 gezeigten elektronischen Systems.
  • 6 ist ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit.
  • 7 ist ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit.
  • 8 ist ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit.
  • 9 ist ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit.
  • 10 ist ein schematisches Diagramm einer Implementierung der in 9 gezeigten Leistungsfähigkeitsbestimmungseinheit.
  • 11 ist ein Flussdiagramm eines Vorgangs gemäß einer Implementierung der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Es sei auf 1 verwiesen, welche ein schematisches Diagramm eines elektronischen Systems 10 gemäß einem Beispiel der vorliegenden Offenbarung ist. Das elektronische System 10 kann ein elektronisches Produkt wie ein Smart-Phone, ein Notebook-Computer, ein Tablet oder ein Smart-Fernsehgerät sein und ist hierin nicht beschränkt. Wie in 1 gezeigt, weist das elektronische System 10 Funktionsmodule IP1–IP3 und ein Taktleitmodul 100 auf. Die Funktionsmodule IP1–IP3 können Intellectual-Property-(IP-)Blöcke (Blöcke geistigen Eigentums) sein, die zum Bereitstellen von unabhängigen Funktionen verwendet werden. Zum Beispiel können die Funktionsmodule IP1–IP3 Universal-Serial-Bus(USB-)Schnittstellenmodule, Schnittstellenmodule für drahtlose Netzwerke oder Eingangs-/Ausgangssteuermodule sein und sind hierin nicht eingeschränkt. Es ist zu beachten, dass die Anzahl der Funktionsmodule in dem elektronischen System 10 gemäß unterschiedlichen Anwendungen und Entwurfskonzepten variiert werden kann. Die Funktionsmodule IP1–IP3 führen jeweils Operationen gemäß Taktsignalen CLK1–CLK3 aus, um unabhängige Funktionen zur Verfügung zu stellen, wobei Leistungsfähigkeiten (Performances) P1–P3 von jedem der Funktionsmodule IP1–IP3 jeweils proportional zu Frequenzen FCLK1–FCLK3 der Talksignale CLK1–CLK3 sind. In einem Beispiel können die Leistungsfähigkeiten P1–P3 als die Menge von durch die Funktionsmodule IP1–IP3 eingegebenen und ausgegebenen Daten (z. B. Bandbreiten oder Durchsätze) angesehen werden, was hier nicht eingeschränkt ist. In diesem Beispiel bestimmt das Taktleitmodul 100 die Anforderungen der Leistungsfähigkeiten P1–P3 der Funktionsmodule IP1–IP3 und passt entsprechend die Frequenzen FCLK1–FCLK3 der Taktsignale CLK1–CLK3 an, um den Energieverbrauch des elektronischen Systems 10 zu reduzieren.
  • Im Detail weist das Taktleitmodul 100 eine Taktgenerierungseinheit 102, eine Leistungsfähigkeitsbestimmungseinheit 104, eine Taktmaskierungseinheit 106 und eine Taktleiteinheit 108 auf. Die Taktgenerierungseinheit 102 ist eine Frequenzsynthetisierungsschaltung (z. B. eine Phase-Locked-Loop-(PLL-)Schaltung) und wird zum Generieren eines Quellentaktsignals SCLK an die Taktleiteinheit 108 verwendet. Die Leistungsfähigkeitsbestimmungseinheit 104 bestimmt die Anforderungen der Leistungsfähigkeiten P1–P3 der Funktionsmodule IP1–IP3 gemäß Leistungsfähigkeitsinformationssignalen PI1–PI3, die durch die Funktionsmodule IP1–IP3 generiert werden, und bestimmt entsprechend Maskierungsverhältnisse MR1–MR3 eines Generierens der Taktsignale CLK1–CLK3, wobei die Maskierungsverhältnisse MR1–MR3 jeweils umgekehrt proportional zu den Leistungsfähigkeiten P1–P3 sein können. Die Taktmaskierungseinheit 106 generiert ein Maskiersignal MAS gemäß den Maskierungsverhältnissen MR1–MR3, welche durch ein Maskierverhältnissignal MRS von der Leistungsfähigkeitsbestimmungseinheit 104 angezeigt wird, um die Taktleiteinheit 108 anzuweisen, die Taktsignale CLK1–CLK3 anzupassen. Zum Beispiel kann die Taktleiteinheit 108 einige Taktpulse der Taktsignale CLK1–CLK3 jeweils gemäß den Maskierverhältnissen MR1–MR3 maskieren. Das heißt, die Frequenzen FCLK1–FCLK3 der Taktsignale CLK1–CLK3 werden jeweils gemäß den Anforderungen der Leistungsfähigkeiten P1–P3 der Funktionsmodule IP1–IP3 angepasst.
  • Es sei auf 2 verwiesen, welche ein schematisches Diagramm von zugehörigen Signalen des elektronischen Systems 10 ist. In 2 arbeitet das Funktionsmodul IP1 in einem vollständig aktiven Zustand und die Leistungsfähigkeit P1 wird P1 MAX. Gemäß dem Leistungsfähigkeitsinformationssignal PI1 bestimmt die Leistungsfähigkeitsbestimmungseinheit 104, dass das Maskierverhältnis MR1 0 ist, weil das Funktionsmodul IP1 bei voller Geschwindigkeit arbeiten muss. Gemäß dem Maskierverhältnissignal MRS generiert die Taktmaskierungseinheit 106 das Maskiersignal MAS, um die Taktleiteinheit 108 anzuweisen, das Taktsignal CLK1 nicht anzupassen. Wie in 2 gezeigt, ändert sich das Taktsignal CLK1 nicht. In einem Beispiel ist das Taktsignal CLK1 das Quellentaktsignal SCLK. Das heißt, die Taktleiteinheit 108 maskiert die Taktpulse in dem Quellentaktsignal SCLK gemäß den Maskierverhältnissen MR1–MR3, um die Taktsignale CLK1–CLK3 zu generieren. In einem anderen Beispiel verwendet die Taktleiteinheit 108 das Quellentaktsignal SCLK, um die Taktsignale CLK1–CLK3 zu generieren und passt die Taktsignale CLK1–CLK3 gemäß den Maskierverhältnissen MR1-MR3 an.
  • Es sei auf 3 verwiesen, welche ein schematisches Diagramm von zugehörigen Signalen des elektronischen Systems 10 ist. In 3 nimmt das Funktionsmodul IP1 einen teilweise aktiven Zustand ein und die Leistungsfähigkeit P1 des Funktionsmoduls IP1 wird 0,8·P1MAX. Zum Beispiel kann das Funktionsmodul IP1 mehrere Funktionen bereitstellen, wenn es in dem vollständig aktiven Zustand arbeitet. Gemäß unterschiedlichen Betriebsbedingungen kann ein Teil der Funktionen, die von dem Funktionsmodul IP1 bereitgestellt werden, deaktiviert sein und die Leistungsfähigkeit des Funktionsmoduls IP1 sinkt. Da die Leistungsfähigkeit des Funktionsmoduls IP1 um 20% sinkt, wäre der Energieverbrauch des Funktionsmoduls IP1 unnütz aufgewendet, wenn die Frequenz FCLK1 des Taktsignals CLK1 gleich bleibt. Somit bestimmt die Leistungsfähigkeitsbestimmungseinheit 104, dass das Maskierverhältnis MR gemäß dem Leistungsfähigkeitsinformationssignal PI1 20% sein soll. Die Taktmaskierungseinheit 106 generiert das Maskiersignal MAS, um die Taktleiteinheit 108 anzuweisen, 20% der Zahl der Taktpulse in dem Taktsignal CLK1 zu reduzieren. Wie in 3 gezeigt, werden der zweite Taktpuls und der achte Taktpuls aus den 10 zusammenhängenden Taktpulsen in dem Taktsignal CLK1 maskiert. Als eine Folge wird die Frequenz FCLK1 mit der Leistungsfähigkeit P1 des Funktionsmoduls IP1 reduziert. Der Energieverbrauch des elektronischen Systems 10 wird deshalb ebenfalls mit der Leistungsfähigkeit des Funktionsmoduls IP1 reduziert.
  • Es ist zu beachten, dass die Taktmaskierungseinheit 106 die zu maskierenden Taktpulse in 3 zufällig auswählt. Solange wie die Anzahl der Taktpulse in dem Taktsignal CLK1 um 20% reduziert wird, können die Taktpulse beliebige Taktpulse in dem Taktsignal CLK1 sein. Zum Beispiel können die maskierten Taktpulse in einer anderen Gruppe von 10 zusammenhängenden Taktpulsen der erste und vierte Taktpuls aus den 10 zusammenhängenden Taktpulsen in dem Taktsignal CLK1 sein.
  • In einem Beispiel kann die Taktmaskierungseinheit 106 die Taktleiteinheit 108 anweisen, die Taktpulse in den Taktsignalen CLK1–CLK3 gemäß den Maskierverhältnissen MR1–MR3, die durch das Maskierverhältnissignal MRS angezeigt werden, periodisch zu maskieren. Es sei auf 4 verwiesen, welche ein schematisches Diagramm von zugehörigen Signalen des in 1 gezeigten elektronischen Systems 10 ist. Ähnlich den Bedingungen in 3 nimmt das Funktionsmodul IP1 in 4 den teilweise aktiven Zustand ein. Die Leistungsfähigkeitsbestimmungseinheit 104 bestimmt, dass die Leistungsfähigkeit P1 gleich 0,8·P1MAX ist, und bestimmt, dass das Maskierverhältnis MR1 0,2 ist. Die Taktmaskierungseinheit 106 generiert das Maskiersignal MAS, um die Taktleiteinheit 108 anzuweisen, die Anzahl der Taktpulse in dem Taktsignal CLK1 um 20% zu reduzieren. In diesem Beispiel weist die Taktmaskierungseinheit 106 die Taktleiteinheit 108 an, sequentiell alle 5 Taktpulse 1 Taktpuls in dem Taktsignal CLK1 zu maskieren. Wie in 4 gezeigt, sind der fünfte Taktpuls und der zehnte Taktpuls aus den 10 zusammenhängenden Taktpulsen durch die Taktleiteinheit 108 maskiert. Als eine Folge ist die Frequenz FCLK1 mit der Leistungsfähigkeit P1 des Funktionsmoduls IP1 reduziert. Der Energieverbrauch des elektronischen Systems 10 ist deshalb ebenfalls mit der Leistungsfähigkeit P1 reduziert.
  • Es ist zu beachten, dass das Muster der Folge der maskierten Taktpulse in dem Taktsignal CLK1 gemäß unterschiedlichen Maskierverhältnissen geeignet geändert werden kann und nicht durch 4 eingeschränkt ist.
  • Es sei auf 5 verwiesen, welche ein schematisches Diagramm von zugehörigen Signalen des elektronischen Systems 10 ist. In 5 wird die Leistungsfähigkeit P1 0,3·P1MAX und die Leistungsfähigkeitsbestimmungseinheit 104 bestimmt, dass das Maskierverhältnis MR1 0,7 ist. Die Taktmaskierungseinheit 106 generiert das Maskiersignal MAS, um die Taktleiteinheit 108 anzuweisen, die Anzahl der Taktpulse in dem Taktsignal CLK1 um 70% zu reduzieren. Wie in 5 gezeigt, weist die Taktmaskierungseinheit 106 die Taktleiteinheit 108 über das Maskiersignal MAS an, den ersten, dritten, vierten, fünften, siebten, neunten und zehnten Taktpuls aus den 10 zusammenhängenden Taktpulsen zu maskieren. Als eine Folge wird die Frequenz FCLK1 mit der Leistungsfähigkeit P1 des Funktionsmoduls IP1 reduziert.
  • Es ist zu beachten, dass die Leistungsfähigkeitsinformation der Funktionsmodule IP1–IP3 bereitgestellt werden kann, wenn die Funktionsmodule IP1–IP3 arbeiten. In einem anderen Beispiel kann die Leistungsfähigkeitsinformation der Funktionsmodule IP1–IP3 bereitgestellt werden, wenn die Funktionsmodule IP1–IP3 aufhören zu arbeiten.
  • Gemäß unterschiedlichen Anwendungs- und Entwurfskonzepten kann das Verfahren der Leistungsfähigkeitsbestimmungseinheit 104, welche die Anforderungen der Leistungsfähigkeiten P1–P3 der Funktionsmodule bestimmt, verschieden sein. Es sei auf 6 verwiesen, welche ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit 104 ist. Wie in 6 gezeigt, ist eine Nachschlagtabelle LUT in der Leistungsfähigkeitsbestimmungseinheit 104 eingebaut. In diesem Beispiel bestimmt die Leistungsfähigkeitsbestimmungseinheit 104 Funktionsbetriebsarten der Funktionsmodule IP1–IP3 (z. B. die durch die Funktionsmodule IP1–IP3 bereitgestellten Funktionen) gemäß den Leistungsfähigkeitsinformationssignalen PI1–PI3 und bestimmt die Anforderungen der Leistungsfähigkeiten P1–P3 durch ein Suchen des Index, der zu den aktuellen Funktionsbetriebsarten der Funktionsmodule IP1–IP3 korrespondiert, in der Nachschlagtabelle LUT. In einem Beispiel ist die Nachschlagtabelle LUT in der Leistungsfähigkeitsbestimmungseinheit 104 vorbestimmt. In einem anderen Beispiel kann die Nachschlagtabelle durch ein Steuersignal CON modifiziert werden, wobei das Steuersignal CON ein Signal einer Software-Programmierungsschnittstelle oder ein Hardware-Steuerparameter sein kann.
  • Es ist zu beachten, dass die Funktionsmodule IP1–IP3 Signale an die Taktleiteinheit 108 übertragen können, um die Betriebszustände der Funktionsmodule IP1–IP3 anzuzeigen, und die Taktleiteinheit 108 passt die Taktsignale CLK1, CLK2 und CLK3 gemäß den Betriebszuständen an, die in den Signalen von den Funktionsmodulen IP1–IP3 an die Taktleiteinheit 108 angezeigtwerden. In einem Beispiel übertragen die Funktionsmodule IP1–IP3 jeweils Ruhesignale IS1–IS3 (in 1 nicht gezeigt), an die Taktleiteinheit 108, um der Taktleiteinheit 108 anzuzeigen, ob die Funktionsmodule IP1–IP3 in den Ruhezustand eintreten, und zu veranlassen, dass die Taktleiteinheit 108 die Frequenzen FCLK1–FCLK3 der Taktsignale CLK1–CLK3 entsprechend anpasst.
  • Es sei auf 7 verwiesen, welche ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit 104 ist. In 7 übertragen die Funktionsmodule IP1–IP3 Speicherzugriffssignale SAS1–SAS3 an eine Speicherschnittstelleneinheit SIU (in 1 nicht gezeigt), um auf Daten von einer Speichereinheit STO (z. B. ein Cache, ein Speicher oder eine Hard-Disk) zuzugreifen (in 1 nicht gezeigt). Die Leistungsfähigkeitsbestimmungseinheit 104 erfasst die Speicherzugriffssignale SAS1–SAS3 als die in 1 gezeigten Leistungsfähigkeitsinformationssignale PI1–PI3 und bestimmt die Anforderungen der Leistungsfähigkeiten P1–P3 gemäß den Speicherzugriffssignalen SAS1–SAS3. Zum Beispiel berechnet die Leistungsfähigkeitsbestimmungseinheit 104 die Histogramme der Datenraten der durch die Funktionsmodule IP1–IP3 abgerufenen Daten (z. B. übertragen und empfangen) und bestimmt entsprechend die Anforderungen der Leistungsfähigkeiten P1–P3.
  • Es sei auf 8 verwiesen, welche ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit 104 ist. Die in 8 gezeigte Leistungsfähigkeitsbestimmungseinheit 104 ist der in 7 gezeigten ähnlich, somit verwenden die Signale und die Komponenten mit ähnlichen Funktionen die gleichen Symbole. Im Unterschied zu 7 bestimmen die Funktionsmodule IP1–IP3 die Anforderungen der Leistungsfähigkeiten P1–P3, wenn sie die Speicherzugriffssignale SAS1-SAS3 generieren, und generieren entsprechend die Leistungsfähigkeitsinformationssignale PI1–PI3. Unter solchen Bedingungen generiert die Leistungsfähigkeitsbestimmungseinheit 104 das Maskierverhältnissignal MRS gemäß den Leistungsfähigkeitsinformationssignalen PI1–PI3, die sich auf die Datenrate der durch die Funktionsmodule IP1–IP3 abgerufenen Daten beziehen.
  • Es sei auf 9 verwiesen, welche ein schematisches Diagramm einer Implementierung der in 1 gezeigten Leistungsfähigkeitsbestimmungseinheit 104 ist. In diesem Beispiel bestimmt die Leistungsfähigkeitsbestimmungseinheit 104 die Anforderungen der Leistungsfähigkeiten P1–P3 gemäß Ausgangsdaten OD1–OD3 der Funktionsmodule IP1–IP3. Das heißt, die Leistungsfähigkeitsbestimmungseinheit 104 erfasst die Ausgangsdaten OD1–OD3 der Funktionsmodule IP1–IP3 als die in 1 gezeigten Leistungsfähigkeitsinformationssignale PI1–PI3. In einem Beispiel erfasst die Leistungsfähigkeitsbestimmungseinheit 104 die Ausgangsdatenraten der Funktionsmodule IP1–IP3 gemäß den Ausgangsdaten OD1–OD3, um die Anforderungen der Leistungsfähigkeiten P1–P3 der Funktionsmodule IP1–IP3 zu bestimmen, und generiert das Maskierverhältnissignal MRS gemäß den Anforderungen der Leistungsfähigkeiten P1–P3 und des Steuersignals CON. Durch Verfolgen der Ausgangsdatenraten der Funktionsmodule IP1–IP3 berücksichtigt die Leistungsfähigkeitsbestimmungseinheit 104 die Variationen der Anforderungen der Leistungsfähigkeiten P1–P3 und ändert das Maskierverhältnissignal MRS, um die Frequenzen der Taktsignale CLK1–CLK3 anzupassen. Der Energieverbrauch des elektronischen Systems 10 wird deshalb reduziert.
  • Es sei auf 10 verwiesen, welche ein schematisches Diagramm einer Leistungsfähigkeitsbestimmungseinheit 1000 ist, welche eine Implementierung der in 9 gezeigten Leistungsfähigkeitsbestimmungseinheit 104 ist. In 10 weist die Leistungsfähigkeitsbestimmungseinheit 1000 eine Zähleinheit 1002, eine Berechnungseinheit 1004 und eine Korrelierungseinheit 1006 auf. Die Zähleinheit 1002 empfängt Ausgangsdaten OD (z. B. die in 9 gezeigten Ausgangsdaten OD1–OD3) und zählt die Datenmenge DN in einem festen Zeitfenster. Als Nächstes berechnet die Berechnungseinheit 1004 eine Differenz DIFF zwischen der Datenmenge DN und einer erwarteten Datenmenge EDN, und die Korrelierungseinheit 1006 generiert das Maskierverhältnissignal MRS gemäß der Differenz DIFF. Es ist zu beachten, dass die Beziehung zwischen dem Maskierverhältnissignal MRS und der Differenz DIFF durch das Steuersignal CON angepasst wird.
  • Gemäß unterschiedlicher Anwendungen und Entwurfskonzepte können diejenigen mit gewöhnlichen Kenntnissen auf dem Gebiet geeignete Umbildungen und Modifikationen erkennen. In einem Beispiel passt die Taktmaskierungseinheit 104 die Taktgenerierungseinheit 102 gemäß dem Maskierverhältnissignal MRS direkt an. Zum Beispiel kann die Taktmaskierungseinheit 104 die Taktgenerierungseinheit 102 steuern, die Frequenz FSCLK des Quellentaktsignals SCLK um 10% zu reduzieren, wenn das Maskierverhältnis MR1 0,1 ist, und die Taktleiteinheit 108 gibt das Quellentaktsignal SCLK als das Taktsignal CLK1 aus. In einem anderen Beispiel passt die Taktleiteinheit 108 die Frequenz und den Spannungspegel des Quelltaktsignals SCLK simultan an, wenn sie die Taktsignale CLK1–CLK3 generiert.
  • Der Betriebsablauf des Taktleitmoduls 100, der die Taktsignale CLK1–CLK3 gemäß den Leistungsfähigkeiten P1–P3 anpasst, kann in ein Taktleitverfahren 110 zusammengefasst werden, das in 11 gezeigt ist. Das Taktleitverfahren 110 kann in einem elektronischen Produkt wie einem Smart-Phone, einem Notebook-Computer, einem Tablet oder einem Smart-Fernsehgerät implementiert sein, und weist die folgenden Schritte auf:
    • Schritt 1100: Start.
    • Schritt 1102: Bestimmen einer Mehrzahl von Anforderungen der Leistungsfähigkeiten einer Mehrzahl von Funktionsmodulen.
    • Schritt 1104: Anpassen einer Mehrzahl von Taktsignalen der Mehrzahl von Funktionsmodulen gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten.
    • Schritt 1106: Ende.
  • Gemäß dem Taktleitverfahren 110 wird die Anforderung der Leistungsfähigkeit von jedem aus einer Mehrzahl von Funktionsmodulen bestimmt. In einem Beispiel ist die Anforderung der Leistungsfähigkeit des Funktionsmoduls Gesamtdatenraten von Daten, die in das Funktionsmodul eingegeben werden und die von dem Funktionsmodul ausgegeben werden. In einem anderen Beispiel ist die Anforderung der Leistungsfähigkeit des Funktionsmoduls der durch das Funktionsmodul bereitgestellte Modulzustand. In noch einem anderen Beispiel ist die Anforderung der Leistungsfähigkeit des Funktionsmoduls eine Datenrate von Daten, die von einer Speichereinheit übertragen oder empfangen werden. Nach dem Bestimmen der Mehrzahl von Anforderungen der Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen werden die Taktsignale der Funktionsmodule entsprechend angepasst. Zum Beispiel kann die Mehrzahl von Taktsignalen durch Maskieren eines Teils der Taktpulse in den Taktsignalen gemäß den Anforderungen der Leistungsfähigkeiten der Mehrzahl der Funktionsmodule angepasst werden. Wenn die Leistungsfähigkeit eines Funktionsmoduls abfällt, wird die Anzahl der maskierten Taktpulse in dem korrespondierenden Taktsignal erhöht. Das heißt, die Frequenz des Taktsignals ist proportional zu der Leistungsfähigkeit des korrespondierenden Funktionsmoduls. Durch Anpassen der Mehrzahl von Taktsignalen gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten der Mehrzahl der Funktionsmodule wird der Energieverbrauch der Mehrzahl von Funktionsmodulen reduziert.
  • Es ist zu beachten, dass die Taktpulse periodisch oder zufällig maskiert werden können. Die detaillierten Vorgänge des Maskierens von Taktpulsen der Taktsignale gemäß der Leistungsfähigkeit des korrespondierenden Funktionsmoduls können aus 25 bezogen werden und sind hier der Kürze wegen nicht erläutert. Zusätzlich kann das Verfahren des Bestimmens der Mehrzahl von Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen verschieden sein. In einem Beispiel ist die Leistungsfähigkeit die Datenmenge, die durch das Funktionsmodul ausgegeben wird. Unter solch einer Bedingung kann die Leistungsfähigkeit des Funktionsmoduls durch Zählen einer Datenmenge der Daten, die durch die Mehrzahl von Funktionsmodulen in einem festen Zeitfenster ausgegeben werden, Berechnen einer Differenz zwischen der Datenmenge und einer erwarteten Datenmenge und Bestimmen der Leistungsfähigkeit gemäß der Differenz und einem Steuersignal erhalten werden, wobei das Steuersignal ein Signal von einer Software-Programmierschnittstelle oder ein Hardware-Steuerparameter sein kann.
  • Das elektronische System der vorstehenden Beispiele passt das Taktsignal an, das durch die Funktionsmodule, welche unabhängige Funktionen gemäß den Leistungsfähigkeiten (z. B. den Bandbreiten oder den Durchsätzen) der Funktionsmodule bereitstellen, empfangen wird. Weil das Taktsignal mit der Änderung der Leistungsfähigkeiten der Funktionsmodule angepasst wird, kann der Energieverbrauch des elektronischen Systems reduziert werden.
  • Diejenigen mit Kenntnissen auf dem Gebiet werden leicht erkennen, dass zahlreiche Modifikationen und Umbildungen der Vorrichtung und des Verfahrens vorgenommen werden können, während die Lehren der Erfindung beibehalten werden. Entsprechend sollte die vorstehende Offenbarung nur als durch die Maße und Grenzen der angehängten Ansprüche beschränkt angesehen werden.
  • Zusammengefasst weist ein elektronisches System auf: eine Mehrzahl von Funktionsmodulen, wobei jedes aus der Mehrzahl von Funktionsmodulen gemäß einem aus einer Mehrzahl von Taktsignalen arbeitet; und ein Taktleitmodul zum Generieren der Mehrzahl von Taktsignalen gemäß einer Mehrzahl von Anforderungen von Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen.
  • Bezugszeichenliste
  • 10
    elektronisches System
    100
    Taktleitmodul
    102
    Taktgenerierungseinheit
    104
    Leistungsfähigkeitsbestimmungseinheit
    106
    Taktmaskierungseinheit
    108
    Taktleiteinheit
    110
    Taktleitverfahren
    1000
    Taktleitverfahren
    1002
    Zähleinheit
    1004
    Berechnungseinheit
    1006
    Korrelierungseinheit
    1100
    Taktleitverfahren

Claims (15)

  1. Elektronisches System (10), gekennzeichnet durch: eine Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3), wobei jedes aus der Mehrzahl von Funktionsmodulen (IP1, IP2 oder IP3) gemäß einem aus einer Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) arbeitet; und ein Taktleitmodul (100) zum Generieren der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) gemäß einer Mehrzahl von Anforderungen von Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3).
  2. Elektronisches System (10) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten Datenraten von Daten sind, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) eingegeben und ausgegeben werden.
  3. Elektronisches System (10) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten die Funktionen sind, die durch die Funktionsmodule (IP1, IP2 und IP3) bereitgestellt werden.
  4. Elektronisches System (10) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten die Datenraten der Daten sind, die von einer Speichereinheit in dem elektronischen System (10) übertragen oder empfangen werden.
  5. Elektronisches System (10) gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Taktleitmodul (100) aufweist: eine Taktgenerierungseinheit (102) zum Generieren eines Quellentaktsignals (SCLK); eine Leistungsfähigkeitsbestimmungseinheit (104) zum Bestimmen einer Mehrzahl von Maskierverhältnissen des Generierens der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten der Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3); eine Taktmaskierungseinheit (106) zum Generieren eines Maskiersignals (MAS) gemäß der Mehrzahl von Maskierverhältnissen; und eine Taktleiteinheit (108) zum Generieren der Taktsignale (CLK1, CLK2 und CLK3) gemäß dem Quellentaktsignal (SCLK) und Anpassen von Frequenzen der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) gemäß dem Maskiersignal (MAS).
  6. Elektronisches System (10) gemäß Anspruch 5, dadurch gekennzeichnet, dass die Taktleiteinheit die Frequenzen der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) durch Maskieren von Taktpulsen in der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) gemäß dem Maskiersignal (MAS) anpasst.
  7. Elektronisches System (10) gemäß Anspruch 6, dadurch gekennzeichnet, dass die maskierten Taktpulse periodische Taktpulse sind.
  8. Elektronisches System (10) gemäß einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten die Daten sind, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) ausgegeben werden, und die Taktleitverfahren (1000) aufweist: eine Zähleinheit (1002) zum Zählen einer Datenmenge (DN) der Daten, die durch die Mehrzahl von Funktionsmodulen in einem festen Zeitfenster ausgegeben werden; eine Berechnungseinheit (1004) zum Berechnen einer Differenz (DIFF) zwischen der Datenmenge und einer erwarteten Datenmenge; und eine Korrelierungseinheit (1006) zum Bestimmen der Mehrzahl von Maskierverhältnissen gemäß der Differenz (DIFF) und einem Steuersignal (CON).
  9. Taktleitverfahren (1100), gekennzeichnet durch: Bestimmen einer Mehrzahl von Anforderungen von Leistungsfähigkeiten einer Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3); und Anpassen einer Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) der Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten.
  10. Taktleitverfahren (1100) gemäß Anspruch 9, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten Datenraten der Daten sind, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) eingegeben und ausgegeben werden.
  11. Taktleitverfahren (1100) gemäß Anspruch 9, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten Funktionen sind, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) bereitgestellt werden.
  12. Taktleitverfahren (1100) gemäß Anspruch 9, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten Datenraten von Daten sind, die von einer Speichereinheit in dem elektronischen System (10) übertragen oder empfangen werden.
  13. Taktleitverfahren (1100) gemäß einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass der Schritt des Anpassens einer Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) der Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten aufweist: Maskieren von Taktpulsen in der Mehrzahl von Taktsignalen (CLK1, CLK2 und CLK3) gemäß der Mehrzahl von Anforderungen der Leistungsfähigkeiten.
  14. Taktleitverfahren (1100) gemäß Anspruch 13, dadurch gekennzeichnet, dass die maskierten Taktpulse periodische Taktpulse sind.
  15. Taktleitverfahren (1100) gemäß einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Mehrzahl von Anforderungen der Leistungsfähigkeiten Daten sind, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) ausgegeben werden, und der Schritt des Bestimmens der Mehrzahl von Anforderungen der Leistungsfähigkeiten der Mehrzahl von Funktionsmodule (IP1, IP2 und IP3) aufweist: Zählen einer Datenmenge (DN) der Daten, die durch die Mehrzahl von Funktionsmodulen (IP1, IP2 und IP3) in einem festen Zeitfenster ausgegeben werden; Berechnen einer Differenz (DIFF) zwischen der Datenmenge (DN) und einer erwarteten Datenmenge; und Bestimmen der Mehrzahl von Leistungsfähigkeiten gemäß der Differenz (DIFF) und einem Steuersignal (CON).
DE102016216639.5A 2015-09-04 2016-09-02 Elektronisches System und dazugehöriges Taktleitverfahren Pending DE102016216639A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/846,560 2015-09-04
US14/846,560 US20150378407A1 (en) 2015-09-04 2015-09-04 Loading-Based Dynamic Voltage And Frequency Scaling
US14/973,748 2015-12-18
US14/973,748 US9996138B2 (en) 2015-09-04 2015-12-18 Electronic system and related clock managing method

Publications (1)

Publication Number Publication Date
DE102016216639A1 true DE102016216639A1 (de) 2017-03-09

Family

ID=58054767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016216639.5A Pending DE102016216639A1 (de) 2015-09-04 2016-09-02 Elektronisches System und dazugehöriges Taktleitverfahren

Country Status (4)

Country Link
US (1) US9996138B2 (de)
JP (1) JP2017049972A (de)
CN (1) CN106502310A (de)
DE (1) DE102016216639A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620937B2 (en) * 2020-07-14 2023-04-04 Samsung Electronics Co.. Ltd. Light source device and light emission control method
US11921651B2 (en) * 2021-06-07 2024-03-05 AyDeeKay LLC Interface module with low-latency communication of electrical signals between power domains

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
JP3540589B2 (ja) * 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
JP3573957B2 (ja) 1998-05-20 2004-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
US6618462B1 (en) * 2001-02-20 2003-09-09 Globespanvirata, Inc. Digital frequency divider
US6931559B2 (en) 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7051227B2 (en) * 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US7124154B2 (en) * 2002-11-18 2006-10-17 Intel Corporation Clock divider
JP3974065B2 (ja) 2003-03-27 2007-09-12 株式会社東芝 プロセッサ
JP4136822B2 (ja) 2003-07-31 2008-08-20 富士通株式会社 半導体集積回路装置、クロック制御方法及びデータ転送制御方法
JP4027874B2 (ja) 2003-10-15 2007-12-26 富士通株式会社 クロック変更回路
US7284143B2 (en) * 2003-12-29 2007-10-16 Texas Instruments Incorporated System and method for reducing clock skew
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
FR2879008A1 (fr) 2004-12-06 2006-06-09 St Microelectronics Sa Adaptation automatique de la tension d'alimentation d'un ecran electroluminescent en fonction de la luminance souhaitee
US7339405B2 (en) * 2006-02-02 2008-03-04 Mediatek, Inc. Clock rate adjustment apparatus and method for adjusting clock rate
AU2007215381B2 (en) * 2006-02-15 2012-06-28 Chronologic Pty. Ltd. Distributed synchronization and timing system
US7433263B2 (en) * 2006-02-28 2008-10-07 Samsung Electronics Co., Ltd. Multi-port semiconductor device and method thereof
US7689821B2 (en) * 2006-03-30 2010-03-30 Agere Systems Inc. Processor with configurable association between interface signal lines and clock domains
KR101341286B1 (ko) * 2006-03-30 2013-12-12 실리콘 이미지, 인크. 멀티-포트 메모리 디바이스의 포트간 통신
US20080074205A1 (en) * 2006-09-27 2008-03-27 Microchip Technology Incorporated Reference Clock Out Feature on a Digital Device Peripheral Function Pin
CN101295981A (zh) * 2007-04-27 2008-10-29 上海芯致电子科技有限公司 系统时钟调整电路
US10339227B1 (en) 2007-06-08 2019-07-02 Google Llc Data center design
CN101458555B (zh) * 2007-12-12 2011-12-21 成都市华为赛门铁克科技有限公司 一种调节时钟周期的方法和计算系统
US20090204835A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
CN101237656B (zh) * 2008-03-10 2012-06-13 北京天碁科技有限公司 提高终端业务持续时间的方法及使用该方法的装置
WO2009149586A1 (en) * 2008-06-13 2009-12-17 Zoran Corporation Method and apparatus for audio receiver clock synchronization
CN101674498B (zh) * 2008-09-12 2013-03-20 华为技术有限公司 一种传送恒定速率数据流的方法、设备及系统
JP2011039836A (ja) 2009-08-12 2011-02-24 Nec Corp 携帯機器に搭載されるプロセッサ、および消費電流低減方法
KR101303690B1 (ko) 2009-12-09 2013-09-04 한국전자통신연구원 전력 관리 장치 및 그 방법, 전력 제어 시스템
US8775856B1 (en) * 2010-03-10 2014-07-08 Smsc Holdings S.A.R.L. System and method for generating clock signal for a plurality of communication ports by selectively dividing a reference clock signal with a plurality of ratios
JP2012141730A (ja) 2010-12-28 2012-07-26 Brother Ind Ltd 動作クロック生成装置及び処理装置
JP2012234315A (ja) 2011-04-28 2012-11-29 Brother Ind Ltd データ処理装置
US9086883B2 (en) * 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Usbハブ及びusbハブの制御方法
EP2592754B1 (de) 2011-11-09 2015-08-12 ST-Ericsson SA Dynamische Spannungs- und Frequenzskalierung mit mehreren Spannungsversorgungen
US9292025B2 (en) * 2011-12-19 2016-03-22 Mediatek Singapore Pte. Ltd. Performance, thermal and power management system associated with an integrated circuit and related method
WO2013115829A2 (en) * 2012-02-04 2013-08-08 Empire Technology Development Llc Core-level dynamic voltage and frequency scaling in a chip multiprocessor
JP6042217B2 (ja) 2013-01-28 2016-12-14 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の制御方法
EP2759907A1 (de) 2013-01-29 2014-07-30 BlackBerry Limited Verfahren zur Überwachung und Anpassung der Leistung einer mobilen Computervorrichtung
US9152210B2 (en) 2013-02-15 2015-10-06 Apple Inc. Method and apparatus for determining tunable parameters to use in power and performance management
JP2014187764A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 電圧変換回路および切替制御回路
US20150106649A1 (en) 2013-10-11 2015-04-16 Qualcomm Innovation Center, Inc. Dynamic scaling of memory and bus frequencies
JP6241600B2 (ja) * 2013-10-31 2017-12-06 セイコーエプソン株式会社 クロック生成装置、電子機器、移動体及びクロック生成方法
US9753522B2 (en) * 2015-03-02 2017-09-05 Sandisk Technologies Llc Dynamic clock rate control for power reduction

Also Published As

Publication number Publication date
CN106502310A (zh) 2017-03-15
US20170068295A1 (en) 2017-03-09
JP2017049972A (ja) 2017-03-09
US9996138B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
DE60223051T2 (de) Anordnung und verfahren zum schnellen einschalten einer phase-locked loop
DE102004062911B4 (de) Verfahren zum Betrieb eines Prozessors und zugehöriges Prozessorsystem
DE60216811T2 (de) Störungsfreie taktauswahlschaltung
DE60311389T2 (de) Spannungsreglung eines Prozessors als Antwort auf Taktfrequenz
DE102020123010A1 (de) Sigma-delta-modulations-quantisierungsfehler-reduktionstechnik für fraktionalen n-phasen-regelkreis (pll)
DE112008000758B4 (de) Dynamische Stromreduzierung
DE69532226T2 (de) Taktssteuerungseinheit
DE102014119507B4 (de) Synchronisation eines datensignals
KR102387203B1 (ko) 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
CN105138422B (zh) 控制方法及电子设备
EP1423773A1 (de) Verbesserung des timings und minimierung externer einflüsse bei digitalen signalen
DE112013007280T5 (de) Vorrichtung und Verfahren zur schnellen Phasenverriegelung
DE112016001481T5 (de) Unterspannungserkennung und leistungsdrosselung
DE102013109238A1 (de) Verfahren zum Durchführen eines dynamischen Spannungs- und Frequenz-Skalierungsbetriebs, Verfahren durchführender Anwendungsprozessor und mobile Vorrichtung mit dem Anwendungsprozessor
DE102013207825B4 (de) Vorrichtung und verfahren zum verarbeiten eines eingangssignals
DE102011053004A1 (de) Für monolithische Integration in Einchipsystemen geeigneter polarer Sender
DE102016216639A1 (de) Elektronisches System und dazugehöriges Taktleitverfahren
DE10127423B4 (de) Elektronische Schaltung mit Energiesteuerung
DE112013003712B4 (de) Impulsbreitenmodulations-Empfängerschaltungsanordnung
DE102017124997A1 (de) Adaptive spannungsfrequenzskalierung für optimale leistungseffizienz
DE112014004440T5 (de) Konfliktvermeidung für sequenzielles Einschalten elektronischer Systeme
US10712767B2 (en) Clock generator and clock generation method
DE112011104563B4 (de) Reduzierung von Plattform-Hochfrequenzstörungen
DE102010002370B4 (de) Fehlerdetektion in einer integrierten Schaltung
DE10354215B4 (de) Taktregulierungsvorrichtung sowie Schaltungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed