-
GEBIET DER
ERFINDUNG
-
Diese
Erfindung bezieht sich im Allgemeinen auf Mikroprozessoren und insbesondere
auf die Verringerung des Leistungsverbrauchs eines Computersystems
durch Einstellen der zum Prozessor gelieferten Taktfrequenz und
Spannung.
-
HINTERGRUND
DER ERFINDUNG
-
Mikroprozessoren
sind Universalprozessoren, die hohe Befehlsdurchsätze bereitstellen,
um eine darauf laufende Software auszuführen, und können in Abhängigkeit von den beteiligten
speziellen Softwareanwendungen einen weiten Bereich von Verarbeitungsanforderungen
besitzen. Es sind viele verschiedene Arten von Prozessoren bekannt,
wovon Mikroprozessoren nur ein Beispiel sind. Digitalsignalprozessoren
(DSPs) werden beispielsweise umfangreich verwendet, insbesondere
für spezielle
Anwendungen, wie z. B. mobile Verarbeitungsanwendungen. DSPs sind
typischerweise so konfiguriert, dass sie die Leistung der betreffenden Anwendungen
optimieren, wobei sie, um dies zu erreichen, spezialisiertere Ausführungseinheiten
und Befehlssätze
verwenden. Insbesondere in Anwendungen wie z. B. Mobiltelekommunikationen,
aber nicht ausschließlich,
ist es erwünscht,
eine ständig
zunehmende DSP-Leistung bereitzustellen, während der Leistungsverbrauch
so niedrig wie möglich
gehalten wird.
-
Da
die Anzahl von Transistoren, die in moderne integrierte Schaltungen
eingebaut sind, zunimmt, nimmt die Leistung, die erforderlich ist,
um diese integrierten Schaltungen anzutreiben, ebenfalls zu. Da
sich dieser Trend der Packung von immer mehr leistungshungrigen
Transistoren in eine einzelne integrierte Schaltung fortsetzt, werden
Verfahren zum Verringern der von diesen integrierten Schaltungen
verbrauchten Gesamtleistung wichtiger.
-
Wie
gut bekannt ist, steht der Leistungsverbrauch mit dem Spannungspegel
der Spannungsversorgung sowie mit der Betriebsfrequenz durch die
folgende Gleichung in Beziehung: P = CF(Vdd)2, wobei F die Betriebsfrequenz ist, C die
geschaltete Kapazität
ist und Vdd die Leistungsversorgungsspannung
ist. Wie diese Gleichung demonstriert, kann die Leistung signifikant
verringert werden, indem der Spannungspegel der Versorgungsspannung
gesenkt wird. Leider steht die maximale Leistung, die für eine gegebene
Betriebsfrequenz F erhältlich
ist, auch mit der Versorgungsspannung folgendermaßen in Beziehung:
Id(sat) = β(Vd – Vt)α, wobei: Id(sat) der
Drainstrom bei Sättigung
ist, Vdd die Drain-Source-Spannung ist und
Vt die Schwellenspannung ist. α ist ein
vom Prozess abhängiger
Parameter und wird typischerweise als 2 genommen, kann jedoch zwischen eins
und zwei liegen, und β besitzt
seine übliche
Bedeutung, die auf dem Fachgebiet gut bekannt ist, einschließlich der
Breiten- und Längenparameter
für einen
Metall-Oxid-Halbleiter-Transistor (MOS-Transistor). Da Systeme so
ausgelegt sind, dass sie bei einem Spannungspegel arbeiten, der
ihre Spitzenrechenleistungsanforderungen erfüllt, verbrauchen sie folglich
signifikante Mengen an Leistung, die zu Zeiten, zu denen die Spitzenrechenfähigkeit
nicht erforderlich ist, nicht nützlich
ist. In solchen Systemen wird Leistung typischerweise durch "Takttorsteuerung" eingespart. In dieser
Methode werden von den Abschnitten der Vorrichtung oder des Systems,
die nicht verwendet werden, die Takte, die diese Abschnitte ansteuern, "aus"-geschaltet. Dies senkt
die effektive Betriebsfrequenz, was zu einer linearen Verbesserung
führt,
wie durch die obige Gleichung angegeben, im Wesentlichen indem die
mittlere Frequenz gesenkt wird, indem Nullfrequenz-Zeitspannen in den
Mittelwert eingeschlossen werden.
-
Das
US-Patent 5 760 636 mit dem Titel "Adjusting Clock Frequency and Voltage
Supplied to a Processor in a Computer System" beschreibt ein Verfahren und eine Vorrichtung
zum Einstellen der Taktfrequenz und der Spannung, die zu einer integrierten
Schaltung geliefert werden, in der ein Signal zuerst zum Takt gesandt wird
und in Reaktion darauf der Takt die zur integrierten Schaltung gelieferte
Taktfrequenz senkt. Der Takt sendet ein Signal zum Spannungsregler,
woraufhin der Spannungsregler die zur integrierten Schaltung gelieferte Spannung
verringert. Der Regler sendet ein Signal zum Takt, das verwendet
wird, um sicherzustellen, dass die Taktfrequenz während der Übergangszeiträume nur
dann verringert oder erhöht
wird, wenn der Spannungsregler eine hohe Spannung zum Prozessor
liefert.
-
Das
US-Patent 6 425 086 mit dem Titel "Method and Apparatus For Dynamic Power
Control Of A Low Power Processor" beschreibt
ein System, in dem ein Spannungsregler ein Steuerregister umfasst.
Prozessorbefehle, die vom Prozes sor ausgeführt werden, können binäre digitale
Signale zum Steuerregister liefern, was dazu führt, dass die Betriebsspannung
des Prozessors durch den Spannungsregler geändert wird.
-
Dennoch
besteht ein Bedarf an einem Verfahren, das die Verringerung des
Leistungsverbrauchs für diese
leistungsarmen Anforderungsbedingungen verbessert, während immer
noch ausreichend Rechenleistung geliefert wird, um die Aufgaben
während
der Hochleistungs-Anforderungsbedingungen zu vollenden.
-
Die
internationale Patentanmeldung WO 02/17052 beschreibt eine integrierte
Schaltung mit einem Spannungsregler und einem Taktteiler, die verwendet
werden können,
um die Betriebsfrequenz und/oder das Spannungspotential der integrierten
Schaltung einzustellen, um den Leistungsverbrauch der integrierten Schaltung
zu verringern, während
sie in Betrieb ist.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Eine
Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren
zum Einstellen der zu einem Prozessor gelieferten Taktfrequenz und
Spannung zu schaffen.
-
Folglich
werden ein Verfahren und eine Vorrichtung zum Einstellen des Leistungsverbrauchs
eines Computerprozesses geschaffen. Das Verfahren umfasst die Schritte
des Sendens eines ersten Signals von einem Computeruntersystem mit
dem Computerprozessor zu einer Taktschaltung in Reaktion auf einen
ersten vorbestimmten Zustand, wobei die Taktschaltung ein Taktsignal
mit einer Frequenz zum Computerprozessor liefert; des Erhöhens der
Frequenz des Taktsignals von einer niedrigen Frequenz auf eine höhere Frequenz
in Reaktion auf das erste Signal vom Computeruntersystem; des Erfassens
einer Erhöhung
der Frequenz des Taktsignals und des Übermittelns der Erhöhung zu
einem Spannungsregler in Reaktion auf den Schritt des Erhöhens der
Taktfrequenz, wobei der Spannungsregler eine Ausgangsspannung aufweist,
die zum Computerprozessor geliefert wird; und des Erhöhens der
Ausgangsspannung des Spannungsreglers von einer niedrigen Spannung
auf eine höhere
Spannung in Reaktion auf den Schritt des Erfassens, dadurch gekennzeichnet, dass
der Schritt des Erhöhens
der Frequenz des Taktsignals das Steuern einer Anstiegsgeschwindigkeit
der Taktschaltung umfasst, so dass zumindest eine minimale erforderliche
Spannung für
jede Betriebsfrequenz vorgesehen wird, während die Frequenz des Taktsignals
erhöht
wird. In dieser Weise wird ein zuverlässiger Betrieb des Prozessors
sichergestellt, während
die Taktgeschwindigkeit und die Betriebsspannung geändert werden.
-
Weitere
Ausführungsformen
der Erfindung sind in dem beigefügten
Satz von Ansprüchen
dargelegt.
-
Weitere
Merkmale und Vorteile der vorliegenden Erfindung sind aus den begleitenden
Zeichnungen und der folgenden ausführlichen Beschreibung ersichtlich.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
Spezielle
Ausführungsformen
gemäß der Erfindung
werden nun lediglich beispielhaft und mit Bezug auf die begleitenden
Zeichnungen beschrieben, in denen gleiche Bezugszeichen verwendet
werden, um gleiche Teile zu bezeichnen, wenn nicht anders angegeben,
und in denen:
-
1 ein
Diagramm der Leistung als Funktion der Versorgungsspannung für einen
Bereich von Frequenzen für
ein typisches leistungsarmes digitales System für eine drahtlose Vorrichtung
mit einem Prozessor, einem Speicher und verschiedenen Peripherieschaltungen
ist;
-
2 ein
Diagramm der Frequenz und Spannung als Funktion der Zeit ist, das
einen Problembereich darstellt, der während der Taktfrequenzbeschleunigung
auftreten kann;
-
3 ein
Blockdiagramm des Systems, auf das in 1 Bezug
genommen wird, ist, welches einen in der Anstiegsgeschwindigkeit
gesteuerten Phasenregelkreis und einen frequenzgesteuerten Spannungsregler
gemäß einem
Aspekt der vorliegenden Erfindung darstellt;
-
4 ein
Diagramm der Spannung als Funktion der Frequenz eines frequenzgesteuerten
Beispielreglers für
das System von 3 ist;
-
5 ein
Diagramm der Frequenz und Spannung als Funktion der Zeit ist, das
den Betrieb des in der Anstiegsgeschwindigkeit begrenzten Phasenregelkreises
und des frequenzgesteuerten Reglers in dem System von 3 darstellt;
-
6 ein
Diagramm der Frequenz und Spannung als Funktion der Zeit ist, das
den Betrieb einer weiteren Ausführungsform
des in der Anstiegsgeschwindigkeit begrenzten Phasenregelkreises
und des frequenzgesteuerten Reglers für ein System wie z. B. das
in 3 darstellt;
-
7 ein
Ablaufplan, um das Computersystem in eine leistungsarme Betriebsart
zu setzen, gemäß einer
Ausführungsform
der vorliegenden Erfindung ist;
-
8 ein
Ablaufplan, um das Computersystem aus der leistungsarmen Betriebsart
zu bringen, gemäß einer
Ausführungsform
der vorliegenden Erfindung ist; und
-
9 eine
Ausführungsform
der Erfindung in einer mobilen Telekommunikationsvorrichtung wie
z. B. einem mobilen persönlichen
digitalen Assistenten darstellt.
-
Entsprechende
Ziffern und Symbole in den verschiedenen Fig. und Tabellen beziehen
sich auf entsprechende Teile, wenn nicht anders angegeben.
-
AUSFÜHRLICHE
BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
DER ERFINDUNG
-
Ein
Verfahren und eine Vorrichtung zum Verringern der von einem Prozessor
oder einer anderen integrierten Schaltung in einem Computersystem
verbrauchten Leistung werden beschrieben, indem die Taktfrequenz
und Spannung für
die integrierte Schaltung eingestellt werden. Gemäß einer
Ausführungsform
der vorliegenden Erfindung ist ein Takt mit einem Prozessor gekoppelt
und steuert die Frequenz, mit der er arbeitet. Ein frequenzgesteuerter
Spannungsregler ist auch mit dem Prozessor gekoppelt und bestimmt
die Spannung, mit der der Prozessor arbeitet. In Reaktion auf einen
speziellen vordefinierten Zustand signalisiert das Computersystem
dem Takt, seine Frequenz zu senken, wodurch die Frequenz gesenkt
wird, mit der der Prozessor arbeitet. Der frequenzgesteuerte Spannungsregler überwacht
die Systemtaktfrequenz und senkt die zum Prozes sor gelieferte Spannung
gemäß der Betriebsfrequenz.
Der Prozessor arbeitet weiterhin in dieser leistungsarmen Betriebsart,
wobei die Entnahme an der Batterie verringert wird.
-
In
Reaktion auf einen anderen Zustand signalisiert das System dem Takt,
seine Frequenz wieder auf die ursprüngliche Betriebsfrequenz zu
erhöhen,
so dass der Prozessor wieder mit voller Geschwindigkeit arbeiten
kann. Die Anstiegsgeschwindigkeit des Takts wird begrenzt, so dass
eine Änderung
der Frequenz in einer gesteuerten Weise stattfindet. Der frequenzgesteuerte
Spannungsregler antwortet wieder auf die Änderung der Taktfrequenz, um
die zum Prozessor gelieferte Spannung gemäß der erhöhten Betriebsfrequenz zu erhöhen, wodurch
ermöglicht
wird, dass der Prozessor wieder mit voller Geschwindigkeit arbeitet.
-
Die
Taktfrequenz- und Spannungseinstellarchitektur wird nachstehend
zusammen mit Ablaufdiagrammen genauer beschrieben, um eine gründlichere
Beschreibung der Folge von Schritten, der zu folgen ist, um eine
Ausführungsform
der vorliegenden Erfindung zu implementieren, bereitzustellen. Verschiedene
andere Konfigurationen und Implementierungen gemäß alternativen Ausführungsformen
der vorliegenden Erfindung werden nachstehend genauer beschrieben.
-
1 ist
ein Diagramm der Leistung als Funktion der Versorgungsspannung für einen
Bereich von Frequenzen für
ein typisches leistungsarmes digitales System für eine drahtlose Vorrichtung
mit einem Prozessor mit doppelten Multiplikations-Akkumulations-Einheiten
(MAC-Einheiten), einem Speicher und verschiedenen Peripherieschaltungen.
Wie durch Vergleichen des Diagramms für 96 MHz mit dem Diagramm von
48 MHz beispielsweise zu sehen ist, wird der Leistungsverbrauch
durch Verringern der Betriebsfrequenz wie erwartet verringert. Ferner
ist, wie erwartet, zu sehen, dass das Verringern der Betriebsspannung
auch die Leistung verringert. Am Punkt 100 ist beispielsweise
der Leistungsverbrauch bei 48 MHz und 1,5 Volt ungefähr 85 mWatt,
während
am Punkt 102 der Leistungsverbrauch nur etwa 45 mWatt bei
48 MHz und 1,1 Volt ist.
-
Beim
Auswählen
der Betriebsspannung und Betriebsfrequenz muss jedoch achtgegeben
werden, da typischerweise für
eine gegebene digitale Schaltung der Betrieb bei einer höheren Frequenz
eine höhere
Betriebsspannung erfordert, um zuverlässig zu arbeiten. Tabelle 1
enthält
Daten, die verwendet werden, um das Diagramm von 1 zu
bilden. Für
bestimmte Kombinationen von Frequenz und Spannung ist die Vorrichtung nicht
betriebsfähig,
wie durch "xxx" angegeben. Daher
muss Acht gegeben werden, wenn die Betriebsfrequenz und die Spannung
geändert
werden. Verfahren zum Bestimmen einer minimalen Spannungsanforderung
für jede
Betriebsfrequenz sind bekannt und beinhalten im Allgemeinen die
Simulation einer vorgeschlagenen Schaltungskonstruktion und/oder
das Testen einer fertig gestellten integrierten Schaltung. Ein Diagramm
der Betriebsfrequenz als Funktion der minimalen Betriebsspannung
kann auf der Basis von Testdaten oder simulierten Daten erstellt
werden. Der Versuch, ein digitales System bei einer ausgewählten Frequenz
zu betreiben, wenn die Betriebsspannung geringer ist als die minimale
Betriebsspannung für
diese Frequenz, führt
im Allgemeinen zu einem unberechenbaren oder fehlerhaften Betrieb.
-
Tabelle
1 – Betrieb
mit Spannung als Funktion der Frequenz
-
2 ist
ein Diagramm der Frequenz und Spannung als Funktion der Zeit, das
einen Problembereich 200 darstellt, der während der
Taktfrequenzbeschleunigung auftreten kann. Die Diagrammlinie 202 stellt
die Systemtaktfrequenz dar. In Reaktion auf ein Systemereignis,
das später
genauer erörtert
wird, wird die Frequenz des Takts erhöht. Dies kann schnell geschehen,
wenn der Taktgenerator eine hohe Anstiegsgeschwindigkeit aufweist,
wie durch das Diagramm 202 angegeben. Typischerweise besitzt
ein Spannungsregler eine gewisse Verzöge rung bei der Änderung
des Spannungspegels auf Grund der Systemkapazität und der Reglerreaktionszeit,
wie durch die Diagrammlinie 204 angegeben. Wenn der Taktgenerator
und der Spannungsregler beide beginnen, zur gleichen Zeit in Reaktion
auf das Systemereignis zu ändern,
kann das Ergebnis sein, dass das System in einen Bereich mit einem
marginalen oder Nicht-Betrieb verschoben wird, wie in Tabelle 1
angegeben und als Bereich 200 dargestellt.
-
Ein "hoher" Taktfrequenzwert
bedeutet einfach, dass der Takt eine Frequenz erzeugt, die verursacht, dass
die interne Prozessorfrequenz beim oberen nominalen Wert für den Prozessor
läuft.
Allgemeiner soll jedoch eine "hohe" Taktfrequenz einfach
als Frequenz betrachtet werden, die höher ist als die nachstehend
beschriebene untere niedrige Taktfrequenz. Ebenso soll eine "hohe" Spannung den Spannungsversorgungspegel
zum Prozessor identifizieren, der ungefähr gleich dem oberen nominalen
Spannungsversorgungswert für den
Prozessor ist, der mit der hohen Frequenz getaktet wird. Allgemeiner
soll jedoch eine "hohe" Spannung einfach
einen Spannungsversorgungspegel angeben, der höher ist als die nachstehend
beschriebene untere niedrige Spannung.
-
3 ist
ein Blockdiagramm des Systems, auf das in 1 Bezug
genommen wird, welches einen Prozessor 310 mit einem in
der Anstiegsgeschwindigkeit gesteuerten Phasenregelkreis (PLL) 312 und
einem frequenzgesteuerten Spannungsregler 320 gemäß einem
Aspekt der vorliegenden Erfindung darstellt. Obwohl die Erfindung
spezielle Anwendung auf Digitalsignalprozessoren (DSPs) findet,
die beispielsweise in einer anwendungsspezifischen integrierten
Schaltung (ASIC) implementiert werden, findet sie auch auf andere
Formen von Prozessoren Anwendung. Eine ASIC kann eine oder mehrere
Megazellen enthalten, die jeweils speziell konstruierte funktionale
Schaltungen umfassen, die mit im Voraus konstruierten funktionalen
Schaltungen kombiniert sind, die von einer Konstruktionsbibliothek
bereitgestellt werden.
-
Die
Details der allgemeinen Konstruktion für Digitalsignalprozessoren
(DSPs) sind gut bekannt und sind leicht anderswo zu finden. Das
US-Patent 5 072 418, herausgegeben an Frederick Boutaud, et al.,
beschreibt beispielsweise einen DSP im Einzelnen. Das US-Patent
5 329 471, herausgegeben an Gary Swoboda, et al., beschreibt im
Einzelnen, wie ein DSP zu testen und zu emulieren ist. Die Einzelheiten
von Abschnitten einer Megazelle 300, die für eine Ausführungsform der
vorliegenden Erfindung relevant sind, sind nachstehend in ausreichendem
Detail hierin erläutert,
um einem Mikroprozessor-Fachmann zu ermöglichen, die Erfindung herzustellen
und zu verwenden.
-
Der
PLL 310 erzeugt ein Taktsignal 314, das den Betrieb
des Prozessors 310 steuert und das zu anderen Abschnitten
einer Megazelle 300 verteilt wird, die beispielsweise einen
Speicher und Peripheriegeräte und
auch einen Spannungsregler 320 umfassen kann. Der PLL 310 empfängt verschiedene
Ereignissignale, die ihn anweisen, entweder zu beschleunigen oder
zu verlangsamen. Der PLL reagiert beispielsweise auf ein Signal
für eine
zu hohe Temperatur von einem Wärmedetektor,
der die Temperatur der Megazelle 300 misst, ein Signal
für eine
leere Batterie, das angibt, wenn eine Batterie, die Leistung zur
Megazelle 300 liefert, leer ist, und ein Leerlaufsignal,
das angibt, wenn der Prozessor 310 nicht mit einer hohen
Rate arbeiten muss. Diese Ereignissignale erläutern diese Ausführungsform;
andere Ausführungsformen
können
andere Arten von Ereignissen aufweisen, die verwendet werden, um
die Systemtaktgeschwindigkeit zu steuern. In einer anderen Ausführungsform
kann eine vom PLL separate Schaltung die verschiedenen Ereignissignale
empfangen und ein einzelnes Steuersignal bilden, das zum PLL geliefert
wird. Verfahren und Mittel zum Erzeugen eines Taktsignals unter
Verwendung eines PLL sind bekannt und müssen hierin nicht weiter beschrieben
werden.
-
Der
Spannungsregler 320 empfängt ein Quellenspannungssignal
von einer Leistungsquelle wie z. B. einer Batterie und transformiert
die davon gelieferte Energie in einen Spannungspegel um und bereitet
diese auf, welcher mit der Megazelle 300 kompatibel ist.
Dieser Spannungspegel wird dann am geregelten Spannungsausgangssignal 324 zum
Prozessor 310 geliefert. Dies kann das Verringern der Spannung
oder Erhöhen der
Spannung in Abhängigkeit
von dem Betrag der Quelle beinhalten. Verschiedene Verfahren und
Mittel für die
Spannungspegeltransformation sind bekannt und müssen hierin nicht weiter beschrieben
werden. Gemäß einem
Aspekt der vorliegenden Erfindung umfasst der Regler 320 eine
Frequenzerfassungsschaltung 322. Die Frequenzerfassungsschaltung 322 überwacht
das Systemtaktsignal 314 und erzeugt ein Referenzsignal,
das vom Regler 320 verwendet wird, um den am Ausgang 324 bereitgestellten
Spannungspegel zu bestimmen.
-
4 ist
ein Diagramm der Spannung als Funktion der Frequenz eines frequenzgesteuerten
Beispielreglers 320 für
das System von 3. Für diese Ausführungsform
liefert der Regler 320 eine niedrige Ausgangsspannung von
ungefähr
1,05 Volt in Reaktion auf ein Taktsignal mit niedriger Frequenz.
Wenn die Taktsignalfrequenz zunimmt, nimmt die Ausgangsspannung
des Reglers 320 auf einen hohen Wert von ungefähr 1,5 Volt
zu. Für
diese Ausführungsform
ist die Form der Transformationsfunktion vom Niederfrequenzbereich zu
einer Frequenz von etwa 130 MHz linear. Diese Transformation ist
dazu ausgelegt, die Ausgangsspannung auf einem Wert zu halten, der
einen zuverlässigen
Betrieb des Prozessors 310 für irgendeine gültige Betriebsfrequenz
schafft, wie mit Bezug auf 2 und Tabelle
1 erörtert.
Für andere
Ausführungsformen,
die eine andere digitale Halbleitertechnologie aufweisen, kann die
Form der Transformation anders als linear sein und die verschiedenen
Frequenz- und Spannungspegel können
anders sein.
-
Die
Konstruktion der Transformationsschaltung 322 kann durch
einen Fachmann für
die analoge Konstruktion leicht erkannt werden und muss hier nicht
genauer beschrieben werden. In einer anderen Ausführungsform
kann die Transformationsschaltung vom Regler separat sein und ein
Referenzspannungssignal zum Regler senden. In einer anderen Ausführungsform
kann die Transformationsschaltung mit dem Regler in einer solchen
Weise kombiniert sein, dass kein unterschiedliches Referenzspannungssignal
auftritt.
-
5 ist
ein Diagramm der Frequenz und Spannung als Funktion der Zeit, das
den Betrieb des Phasenregelkreises mit der begrenzten Anstiegsgeschwindigkeit
und des frequenzgesteuerten Reglers in dem System von 3 darstellt.
Der Signalübergang 500 stellt
ein oder mehrere der Ereignissignale dar, die vom PLL 312 empfangen
werden, der anfordert, dass das Taktsignal verlangsamt. In Reaktion
auf diese Anforderung wird die Frequenz des Taktsignals 314 von
einem hohen Wert auf einen niedrigen Wert verringert, wie durch
die Diagrammlinie 502 angegeben. In Reaktion auf die Änderung
der Frequenz verringert der Spannungsregler 320 den Spannungspegel
auf der Versorgungsleitung 324 von einem hohen Wert auf
einen niedrigen Wert, wie durch das Diagramm 504 angegeben.
-
Ebenso
stellt der Signalübergang 510 ein
oder mehrere der Ereignissignale dar, die vom PLL 312 empfangen
werden, der anfordert, dass das Taktsignal beschleunigt. In Reaktion
auf diese Anforderung wird die Frequenz des Taktsignals 314 vom
niedrigen Wert wieder auf den hohen Wert erhöht, wie durch die Diagrammlinie 512 angegeben.
In Reaktion auf die Frequenzänderung
erhöht
der Spannungsregler 320 den Spannungspegel auf der Versorgungsleitung 324 vom
niedrigen Wert wieder auf den hohen Wert, wie durch das Diagramm 514 angegeben.
Ein Aspekt der vorliegenden Erfindung besteht darin, dass die Anstiegsgeschwindigkeit
des PLL so gesteuert wird, dass die Frequenz mit einer genügend langsamen
Geschwindigkeit zunimmt, dass der Regler 320 auf die Frequenzänderung
reagieren kann und die Spannung schnell genug erhöhen kann,
so dass die Frequenz/Spannungs-Anforderungen des Prozessors 310 nicht
verletzt werden. Folglich wird die Anstiegsgeschwindigkeit des PLL 312 um
ein Ausmaß begrenzt,
das durch die Reaktionszeit der Erfassungsschaltung 322 und
des Reglers 320 festgelegt ist, so dass mindestens die
minimale erforderliche Spannung für jede Betriebsfrequenz geliefert
wird, während
der Takt beschleunigt wird. In dieser Weise wird ein zuverlässiger Betrieb
des Prozessors sichergestellt, während
die Taktgeschwindigkeit und Betriebsspannung geändert werden, um Leistung zu
sparen.
-
6 ist
ein Diagramm der Frequenz und Spannung als Funktion der Zeit, das
den Betrieb einer andren Ausführungsform
eines in der Anstiegsrate begrenzten Phasenregelkreises und frequenzgesteuerten
Reglers für
ein System wie z. B. das in 3 darstellt.
Obwohl es wichtig ist, dass die Taktfrequenz nicht auf eine Rate
zunimmt, die verursacht, dass sie die Frequenz/Spannungs-Betriebsgrenze übersteigt,
ist es im Allgemeinen nicht kritisch, wenn die Frequenz abnimmt,
während
die Spannung hoch bleibt oder sich langsam verringert. Daher kann
der Takt eine höhere
Anstiegsgeschwindigkeit, wie durch die Diagrammlinie 602 dargestellt,
während
die Frequenz abnimmt, als die Anstiegsrate, während die Frequenz zunimmt,
aufweisen, wie durch die Diagrammlinie 512 dargestellt.
-
7 ist
ein Ablaufplan, der eine Folge von Ereignissen, um ein Computersystem
und insbesondere den Prozessor oder eine andere integrierte Schaltung
des Computersystems in eine leistungsarme Betriebsart zu bringen,
gemäß einer
Ausführungsform
der vorliegenden Erfindung zeigt. Im ersten Schritt erfasst ein
Untersystem des Computersystems eines von mehreren möglichen
Ereignissen, das einen Übergang
in die leistungsärmere
Betriebsart auslöst,
wie beispielsweise einen Zustand mit zu hoher Temperatur, eine Benutzeranforderung
oder einen Zustand mit niedriger Batterieleistung, der vom System
erfasst wird. Ein Zustand mit zu hoher Temperatur tritt auf, wenn
die Temperatur beispielsweise des Prozessors des Computersystems
einen kritischen Wert überschritten
hat, über
dem ein fortgesetzter Betrieb des Systems instabil oder unzuverlässig wird.
Für eine
Ausführungsform
der vorliegenden Erfindung umfasst die Schaltungsanordnung zum Erfassen der
zu hohen Temperatur ein Thermoelement, das in der Nähe des Prozessors
angeordnet und mit einem Komparator gekoppelt ist. Der Komparator
vergleicht die Thermoelementspannung oder den Thermoelementstrom
mit einem Referenzwert, der der kritischen Temperatur entspricht,
und lässt
den Logikzustand seines Ausgangs übergehen, sobald dieser Referenzwert überschritten
wird. Viel der vom Prozessor in einem Computersystem verbrauchten
Leistung wird als Wärme
abgeleitet. Durch Senken des Leistungsverbrauchs des Prozessors,
wenn er überhitzt,
wird folglich weniger Wärme
erzeugt, wodurch ermöglicht
wird, dass der Prozessor abkühlt.
-
Ein
weiteres Ereignis, das einen Übergang
in die leistungsarme Betriebsart gemäß einer Ausführungsform
der vorliegenden Erfindung auslöst,
ist die Erfassung einer Benutzeranforderung für die leistungsärmere Betriebsart.
Diese Benutzeranforderung kann über
die Computersystem-Softwareschnittstelle kommen, wie z. B. wenn
ein Benutzer beispielsweise ein Bildsymbol für die leistungsarme Betriebsart
auf dem Anzeigebildschirm des Computers auswählt. Alternativ wird ein Hardwaremechanismus
verwendet, durch den ein Schalter für den Benutzer bereitgestellt
wird, der manuell gekippt werden kann, um abwechselnd die leistungsarme
oder die normale Betriebsart auszuwählen. Ein Grund dafür, dass
ein Benutzer eine leistungsarme Betriebsart auswählen könnte, die bewirkt, dass der
Prozessor mit einer langsameren Geschwindigkeit arbeitet, besteht
darin, wenn der Benutzer die Prozessorgeschwindigkeit zugunsten
einer verlängerten
Batterielebensdauer zwischen Aufladungen in einem batteriebetriebenen
Computersystem opfern will. Alternativ erfasst das System automatisch,
wenn Zeiträume
geringer Verwendung oder geringer Aktivität stattfinden, und fordert
automatisch den Eintritt in eine leistungsarme Betriebsart an.
-
Ein
drittes Ereignis, das den Übergang
in die leistungsarme Betriebsart auslösen kann, ist die Erfassung
eines Zustandes mit niedriger Batterieleistung. In bat teriebetriebenen
Computersystemen, wie beispielsweise Notebookcomputern, warnt das
System derzeit den Benutzer, wenn sich die Batterieleistung einem
kritisch niedrigen Wert nähert.
Diese Warnung bietet dem Benutzer im Allgemeinen eine minimale Menge
an Zeit, um seine Arbeit zu speichern und das System abzuschalten,
bevor das System automatisch abgeschaltet wird. Ansonsten können Daten
verloren gehen. Gemäß einer
Ausführungsform
der vorliegenden Erfindung geht das Computersystem beim Erfassen
eines Zustandes mit niedriger Batterieleistung statt dessen in die
leistungsärmere
Betriebart über,
wodurch die Verwendung für
die geringe Leistung, die in der Batterie übrig ist, verlängert wird,
was dem Benutzer zusätzliche
Zeit bietet, um die Arbeit zu beenden.
-
Nach
dem Ereignis, das den Wunsch des Übergangs in eine leistungsarme
Betriebsart angibt, das vom System in Schritt 700 erfasst
wird, sendet das System in Schritt 701 ein "Verlangsamungs"-Signal zum Takt.
Dieses Signal zeigt dem Takt an, dass das System in die leistungsarme
Betriebsart eintreten will. Wie vorstehend beschrieben, kann das
Senden eines Signals wie z. B. dieses beispielsweise durch Aktivieren
oder Deaktivieren eines Signals auf einer einzelnen Signalleitung
implementiert werden oder jedes Ereignis kann auf separaten Signalleitungen
gesandt werden. Für
eine alternative Ausführungsform
wird ein binärer
Wert zum Takt gesandt und wird vom Takt als Anforderung für den Übergang
in die leistungsarme Betriebsart interpretiert.
-
Nachdem
der Takt dieses Signal in Schritt 701 empfängt, verringert
der Takt die zum Prozessor gelieferte Frequenz in Schritt 702.
Gemäß einer
Ausführungsform
der vorliegenden Erfindung wird diese Verringerung der zum Prozessor
gelieferten Frequenz als glatter Übergang von einer hohen Frequenz
zu einer niedrigen Frequenz implementiert, wie vorstehend beschrieben.
-
Während die
Frequenz verringert wird, erfasst die Frequenzdetektorschaltung
die Frequenzänderung in
Schritt 703. Dies zeigt dem Spannungsregler an, dass der
Takt seine Frequenz verringert, und bewirkt, dass der Spannungsregler
die zum Prozessor gelieferte Spannung verringert. In Schritt 704 verringert
der Spannungsregler die zum Prozessor gelieferte Spannung und der
Prozessor wird nun als in seine leistungsarme Betriebsart eingetreten
betrachtet. Während
dieses Prozesses werden die Schritte 702, 703 und 704 alle
in paralleler Weise durchgeführt.
-
8 ist
ein Ablaufplan der Schritte, die unternommen werden sollen, um ein
Computersystem und insbesondere den Prozessor innerhalb des Computersystems
aus der leistungsarmen Betriebsart und zurück in die normale Betriebsart
zu bringen. Im ersten Schritt, Schritt 800, wird irgendein
Ereignis von einem Untersystem erfasst, das den Wunsch angibt, den
Prozessor aus der leistungsarmen Betriebsart und wieder auf die volle
Geschwindigkeit zu bringen. Wie vorstehend erläutert, wird beispielsweise
gemäß einer
Ausführungsform der
vorliegenden Erfindung das System auf Grund eines Zustandes mit
niedriger Batterieleistung, der vom System erfasst wird, in die
leistungsarme Betriebsart gebracht. Für eine Ausführungsform kann ein Benutzer dieses
automatische Bringen in die leistungsarme Betriebsart außer Kraft
setzen wollen, so dass der Benutzer beispielsweise die Arbeit in
einer Anwendung beenden kann, die erfordert, dass der Prozessor
mit der hohen Frequenz arbeitet. In einem solchen Fall kann der
Benutzer eine Systembeschleunigung verlangen, die erfordert, dass
der Takt seine Frequenz erhöht
und das System wieder in die normale Betriebsart übergeht.
Für eine
andere Ausführungsform
der vorliegenden Erfindung, in der das System infolge dessen, dass
ein Zustand mit zu hoher Temperatur erfasst wird, in die leistungsarme
Betriebsart eingetreten ist, geht das System wieder in die normale
Betriebsart über,
sobald sich der Prozessor abgekühlt
hat und der Zustand mit zu hoher Temperatur endet.
-
Sobald
das System in Schritt 800 ein Ereignis erfasst, das den
Wunsch angibt, wieder in die normale Betriebsart überzugehen,
sendet das System ein "Wiederbeschleunigungs"-Signal zum Takt
in Schritt 801. Wie beschrieben, kann dies ein einzelnes
Signal oder mehrere verschiedene Signale sein und kann ein alternativer
Zustand des Verlangsamungssignals (der Verlangsamungssignale) sein.
Der Takt empfängt
dieses Signal und erhöht
in Schritt 802 die zum Prozessor gelieferte Taktfrequenz
in einem glatten Übergang,
was ermöglicht,
dass das System den Betrieb im ganzen Übergangszeitraum fortsetzt.
-
Während die
Frequenz erhöht
wird, erfasst die Frequenzdetektorschaltung die Frequenzänderung
in Schritt 803. Dies zeigt dem Spannungsregler an, dass
der Takt seine Frequenz erhöht,
und bewirkt, dass der Spannungsregler die zum Prozessor gelieferte
Spannung erhöht.
In Schritt 804 erhöht
der Spannungsregler die zum Prozessor gelieferte Spannung und der
Prozessor wird nun als in die Betriebsart mit hoher Leistung eingetreten
betrachtet. Wie vorstehend erörtert,
wer den die Schritte 802–804 alle in paralleler
Weise durchgeführt.
Bedeutender erhöht
der PLL die Taktfrequenz mit einer begrenzten Anstiegsgeschwindigkeit
in Schritt 802, so dass mindestens die minimale erforderliche
Spannung für
jede Betriebsfrequenz geliefert wird, während der Takt beschleunigt
wird. In dieser Weise wird ein zuverlässiger Betrieb des Prozessors
sichergestellt, während
die Taktgeschwindigkeit und die Betriebsspannung geändert werden,
um Leistung zu sparen.
-
9 stellt
eine Ausführungsform
der Erfindung in einer mobilen Telekommunikationsvorrichtung wie z.
B. einem mobilen persönlichen
digitalen Assistenten (PDA) 10 mit einer Anzeige 14 und
integrierten Eingabesensoren 12a, 12b, die sich
im Umfang der Anzeige 14 befinden, dar. Das digitale System 10 umfasst
einen Prozessor, einen PLL mit begrenzter Anstiegsgeschwindigkeit
und einen frequenzgesteuerten Regler gemäß dem System von 3.
Der Prozessor ist mit den Eingabesensoren 12a, b über einen
Adapter (nicht dargestellt) verbunden. Ein Stift oder Finger kann
verwendet werden, um Informationen über die Eingabesensoren 12a,
b in den PDA einzugeben. Die Anzeige 14 ist mit dem Prozessor über einen
lokalen Rahmenpuffer verbunden. Die Anzeige 14 stellt eine
graphische und Videoausgabe in überlappenden
Fenstern, wie z. B. einem MPEG-Videofenster 14a, einem
gemeinsam genutzten Textdokumentfenster 14b und einem dreidimensionalen
Spielfenster 14c, beispielsweise bereit.
-
Eine
Hochfrequenz-Schaltungsanordnung (HF-Schaltungsanordnung) (nicht
dargestellt) ist mit einer Antenne 18 verbunden und wird
durch die Megazelle 100 als für den Prozessor privates Peripheriegerät 140 angesteuert
und stellt eine drahtlose Netzverbindung bereit. Ein Verbindungsstecker 20 ist
mit einem Kabeladaptermodem (nicht dargestellt) und daher mit dem
Prozessor als privates Peripheriegerät verbunden und stellt eine
verdrahtete Netzverbindung zur Verwendung während der stationären Verwendung
beispielsweise in einer Büroumgebung
bereit. Eine drahtlose Kurzstreckenverbindung 23 ist auch
mit einem Ohrstück 22 "verbunden" und wird durch einen
leistungsarmen Sender (nicht dargestellt), der mit dem Prozessor
als privates Peripheriegerät
verbunden ist, angesteuert. Ein Mikrophon 24 ist ebenso
mit dem Prozessor verbunden, so dass Zwei-Weg-Audioinformationen
mit anderen Benutzern auf dem drahtlosen oder verdrahteten Netz
unter Verwendung des Mikrophons 24 und des drahtlosen Ohrstücks 22 ausgetauscht
werden können.
-
Der
Prozessor stellt die gesamte Codierung und Decodierung für Audio-
und Video/graphische Informationen bereit, die über die drahtlose Netzverbindung
und/oder die Netzverbindung auf Drahtbasis gesandt und empfangen
werden. Der frequenzgesteuerte Spannungsregler verringert die Versorgungsspannung
für den
Prozessor in Reaktion auf eine verringerte Taktfrequenz, um den
Leistungsverbrauch zu verringern. Vorteilhafterweise ändert der
PLL des Systems 10 die Systemtaktfrequenz in einer gesteuerten
Weise, wie mit Bezug auf das System von 3 beschrieben,
in Reaktion auf Zeiträume
von beispielsweise geringer Verwendung und niedriger Batterieleistung,
so dass mindestens die minimale erforderliche Spannung für jede Betriebsfrequenz
bereitgestellt wird, während
der Takt beschleunigt wird. In dieser Weise wird ein zuverlässiger Betrieb
des Prozessors sichergestellt, während
die Taktgeschwindigkeit und die Betriebsspannung geändert werden.
-
Es
wird natürlich
in Erwägung
gezogen, dass viele andere Arten von Kommunikationssystemen und Computersystemen
auch von der vorliegenden Erfindung profitieren können. Beispiele
von solchen anderen Computersystemen umfassen tragbare Computer,
intelligente Telephone, Web-Telephone und dergleichen. Da die Leistungsverringerung
auch in Desktop- und leitungsgespeisten Computersystemen und Mikrocontroller-Anwendungen
von Belang ist, wird auch in Erwägung
gezogen, dass die vorliegende Erfindung auch Vorteile für solche
leitungsgespeisten Systeme bereitstellen kann.
-
Wie
hierin verwendet, bedeuten die Begriffe "angelegt", "verbunden" und "Verbindung" elektrisch verbunden,
einschließlich
dessen, wenn zusätzliche
Elemente im elektrischen Verbindungsweg vorliegen können. "Zugeordnet" bedeutet eine Steuerbeziehung,
wie z. B. eine Speicherressource, die durch einen zugeordneten Anschluss
gesteuert wird. Die Begriffe aktivieren, Aktivierung, deaktivieren,
Deaktivierung, negieren und Negierung werden verwendet, um eine
Verwechslung zu vermeiden, wenn eine Mischung von aktiven hohen
und aktiven niedrigen Signalen behandelt wird. Aktivieren und Aktivierung
werden verwendet, um anzugeben, dass ein Signal aktiv oder logisch
wahr gemacht wird. Deaktivieren, Deaktivierung, negieren und Negierung
werden verwendet, um anzugeben, dass ein Signal inaktiv oder logisch
falsch gemacht wird.
-
Obwohl
die Erfindung mit Bezug auf erläuternde
Ausführungsformen
beschrieben wurde, soll diese Beschreibung nicht in einer begrenzenden
Hinsicht aufgefasst werden. Verschiedene andere Ausführungsformen
der Erfindung sind für
Fachleute nach Bezugnahme auf diese Beschreibung ersichtlich. Der
Prozessor kann beispielsweise ein DSP oder ein Universalprozessor
oder ein Mikrocontroller sein. Das System kann einen Prozessor oder
mehrere Prozessoren enthalten.
-
Der
frequenzgesteuerte Spannungsregler kann auf eine Frequenzänderung
in einer Ausführungsform in
einer linearen Weise, aber in einer anderen Ausführungsform in einer nicht-linearen
Weise reagieren. Idealerweise entspricht die Reaktion des frequenzgesteuerten
Reglers einer Kurve der Betriebsfrequenz als Funktion der minimalen
Betriebsspannung für
das digitale System.
-
In
einer Ausführungsform
können
nur zwei Betriebspunkte vorliegen: niedrige Frequenz und hohe Frequenz.
In einer anderen Ausführungsform
können
mehrere Betriebspunkte vorliegen oder es kann beispielsweise ein
Bereich von Betriebspunkten zwischen zwei Grenzen vorhanden sein.
