DE10296549T5 - Ein Verfahren zum Bestimmen von Überführungspunkten bei Mikroprozessoren mit mehreren Leistungszuständen - Google Patents

Ein Verfahren zum Bestimmen von Überführungspunkten bei Mikroprozessoren mit mehreren Leistungszuständen Download PDF

Info

Publication number
DE10296549T5
DE10296549T5 DE10296549T DE10296549T DE10296549T5 DE 10296549 T5 DE10296549 T5 DE 10296549T5 DE 10296549 T DE10296549 T DE 10296549T DE 10296549 T DE10296549 T DE 10296549T DE 10296549 T5 DE10296549 T5 DE 10296549T5
Authority
DE
Germany
Prior art keywords
processor
level
performance
utilization
processor utilization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10296549T
Other languages
English (en)
Inventor
Michael C. Vancouver Walz
Guy M. Beaverton Therien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10296549T5 publication Critical patent/DE10296549T5/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Beansprucht wird:
Ein Verfahren, umfassend:
Überwachen der Prozessorausnutzung eines Computersystems mit einem Prozessor, wobei der Prozessor eine Mehrzahl von Leistungsniveaus aufweist; und
automatisches Überführen des Prozessors in ein höheres Leistungsniveau, wenn festgestellt wird, daß die Prozessorausnutzung für eine spezifizierte Zeit über einem Hochschaltniveau geblieben ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf das Computerprozessorenergiemanagement und insbesondere auf ein verbessertes Verfahren zum Bestimmen optimaler Leistungsniveau-Überführungspunkte.
  • HINTERGRUND DER ERFINDUNG
  • Hersteller mobiler PCs stehen in einem Wettbewerb, die Systemleistung zu erhöhen, während der Energieverbrauch reduziert oder zumindest gehalten wird. Die Leistungsfähigkeit mobiler PCs hat sich dramatisch erhöht. Da es jedoch nicht wünschenswert ist, größere Batterien zu verwenden, und da die Batterieeffizienz nicht mit der Prozessorleistung Schritt gehalten hat, hat sich die Batterielebensdauer bei Systemen, die bei der Spitzenleistung betrieben werden, drastisch verringert. Die Hersteller führten eine Fähigkeit der Kontrolle des Energieverbrauchs und der Leistung ein, um die Batterielebensdauer zu verlängern. Beispielsweise könnte ein einen Film betrachtender Benutzer es wünschen, den Energieverbrauch auf Kosten einer verringerten Qualität zu verringern, um die Batterielebensdauer soweit zu verlängern, daß der Film abgeschlossen werden kann. Eine Energie- und Leistungssteuerung wird darüber hinaus verwendet, um die Temperatur zu kontrollieren. Wenn beispielsweise ein Prozessor sich überhitzt, könnte der Benutzer die Leistungsfähigkeit verringern, womit der Energieverbrauch verringert und somit die wärme reduziert wird. Bei einem typischen Energie managementsystem (PMS; Power Management System) stellt der Benutzer eine Reihe von Eingaben an den Energiemanagementteil des Betriebssystems (OS) zur Verfügung. Alternativ könnte das PMS ein eingebetteter Teil des OS sein. Der Benutzer könnte einen Präferenz in Richtung Batterielebensdauer oder in Richtung Systemleistung eingeben. Der Benutzer könnte eine Energieeinsparung für einen Gleichspannungsbetrieb und eine Systemleistungsoptimierung für einen Wechselspannungsbetrieb anzeigen.
  • Historisch gesehen bestand eine lineare Beziehung zwischen der Verringerung des Energieverbrauchs und der Verringerung der Systemleistung. Beispielsweise konnte ein bei 500 MHz und unter Verwendung von 10 Watt laufendes System auf 250 MHz und 5 W heruntergedrosselt werden. Wenn ein System eine fest vorgegebene Arbeitsbelastung abzuarbeiten hat, erbringt ein PMS, daß diese lineare Beziehung zeigt, einen nur geringen Vorteil bezüglich der verlängerten Batterielebensdauer. Das heißt, ein System, das bei der halben Geschwindigkeit für die doppelte Zeit läuft, führt für eine bestimmte verbrauchte Energie den gleichen Arbeitsumfang aus. Das System läuft kühler, aber es wird nicht mehr Arbeit ausgeführt.
  • Jüngere Systeme gehen dieses Problem an, indem sie einen Vorteil aus der den Energieverbrauch in CMOS-Schaltungen bestimmenden Gleichung ziehen. Diese Gleichung ist: P = kV2 F, wobei P die verbrauchte Leistung, k irgendeine Konstante, V die angelegte Spannung und F die Betriebsfrequenz ist. Die Anwendung dieser Gleichung zeigt, daß eine geringe Reduktion der Spannung eine große Reduktion des Leistungsverbrauchs zur Verfügung stellen kann. Die Verwendung eines die Spannung variierenden Schemas, bei welchem die Spannungsversorgung zeitabhängig angelegt wird, gestattet folglich, daß eine fest vorgegebene Arbeitsbelastung mit weniger Energie und somit verlängerter Batterielebensdauer ausgeführt wird. Ein typisches PMS würde einen Hochspan nungs/Hochfrequenz-Modus für wechselspannungsversorgungsverwendung und einen Niedrigspannungs/Niedrigfrequenz-Modus für Gleichspannungsverwendung zur Verfügung stellen. Die Modi sind durch ein Software-Programm implementiert, welches erfaßt, ob der Wechselspannungsadapter eingesteckt worden ist oder nicht, und welches den Modus dementsprechend umschaltet. Auch könnte der Benutzer eine Eingabe in das System zur Verfügung stellen und, sofern dies gewünscht wird, auswählen, daß nicht in den Modus geringer Leistung umgeschaltet wird. Die PMS-Software kann in das Betriebssystem aufgenommen sein und zeigt einer Anwendung und einem Treiber an, daß die Spannungsversorgungsquelle geändert worden ist, wobei der Treiber dann mit der Firmware kommuniziert, die die Modi umschaltet.
  • Obwohl ein solches PMS die Batterielebensdauer verlängert, geht es nicht das Problem der verringerten Leistungsfähigkeit an. Während es auf Batterie gestellt ist, läuft das System bei einer niedrigen Frequenz, und der Benutzer erhält nicht die ganzen Vorteile der Systemleistung. Wenn der Benutzer das System in einen Hochleistungsmodus bringt, wird die Batterielebensdauer verringert.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird beispielhaft und in nicht einschränkendem Sinne anhand der Figuren der beigefügten Zeichnungen veranschaulicht, in welchen gleiche Bezugszeichen auf ähnliche Elemente hinweisen und in welchen:
  • 1 ein Schema ist, das ein Rechnersystem zum Implementieren der vorliegenden Erfindung veranschaulicht;
  • 2 eine Blockdarstellung einer Energiesteuerschaltung zum Implementieren der vorliegenden Erfindung ist;
  • 3 einen typischen Prozessor-Ausnutzungsgraphen zeigt.
  • Korrektur der Übersetzung
  • 2 Beispielgraphen der Prozessorausnutzung bei einigen typischen Arbeitsbelastungen zeigt; und
  • 3 ein Prozeßablaufdiagramm gemäß einem Ausführungsbeispiel der Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Ausführungsbeispiel der vorliegenden Erfindung schafft ein Verfahren zum Ändern (transition) der Prozessorleistungsniveaus in einem anforderungsbasierten System (demand-basedsystem). Ein Leistungsniveau stellt eine spezifizierte Betriebsfrequenz und ihre zugeordnete Spannung dar. Ein automatischer Übergang oder eine automatische Überführung könnte weniger Übergangs-Overhead verwenden, wodurch die Batterielebensdauer verlängert wird. Ein Ausführungsbeispiel der Erfindung sorgt für die automatische Einstellung der Prozessorfrequenz, während die Systemansprechbarkeit bewahrt wird. Bei einem Ausführungsbeispiel der Erfindung kann der Prozessor in mehrere Leistungsniveaus überführt werden.
  • 1 ist ein Schema, das ein Beispielcomputersystem 100 zum Implementieren der vorliegenden Erfindung veranschaulicht. Das Erfassen (sampling) der Prozessorausnutzung, das Erfassen einer Änderung in der Prozessorbenutzung und das Überführen (transition) des Prozessors in ein anderes Leistungsniveau, wie es hier beschrieben wird, kann in dem Rechnersystem 100 implementiert und benutzt werden. Das Rechnersystem 100 kann ein Mehrzweckcomputer, ein transportabler Computer oder ein anderes ähnliches Gerät sein. Die Komponenten des Rechnersystems 100 sind nur beispielhaft, wobei eine oder mehrere Komponenten fortgelassen oder hinzugefügt werden können.
  • Gemäß 1 enthält das Rechnersystem 100 eine zentrale Verarbeitungseinheit 102, die mit einer Anzeigeschaltung 105, einem Hauptspeicher 104, einem statischen Speicher 106 und einer Massenspeichereinrichtung 107 über einen Bus 101 gekoppelt ist. Das Rechnersystem 100 kann darüber hinaus mit einer Anzeige 121, einer Tastenfeldeingabe 122, einer Cursorsteuerung 123, einem Hardcopy-Gerät 124 und Eingabe/Ausgabe(I/O)-Einrichtungen 125 über den Bus 101 gekoppelt sein. Das Computersystem 100 kann eine Frequenz- und Spannungsregelschaltung enthalten, wie sie unten beschrieben wird.
  • Der Bus 101 ist ein Standardsystembus zum Kommunizieren von Informationen und Signalen. Der Prozessor 102 ist eine Verarbeitungseinheit für das Rechnersystem 100. Der Prozessor 102 kann verwendet werden, um Informationen für das Rechnersystem 100 zu verarbeiten. Der Prozessor 102 enthält eine Steuereinheit 131, eine arithmetisch-logische Einheit (ALU) 132 und verschiedene Register 133, welche verwendet werden, um Informationen zu verarbeiten.
  • Der Hauptspeicher 104 kann beispielsweise ein Speicher mit wahlfreiem Zugriff (RAM) oder irgendeine andere dynamische Speichereinrichtung zum Speichern von Informationen oder Befehlen (Programmcode), welche von dem Prozessor 102 verwendet werden, sein. Der Hauptspeicher 104 kann darüber hinaus temporäre Variablen oder andere Zwischeninformationen während der Ausführung von Befehlen durch den Prozessor 102 speichern. Der statische Speicher 106 kann beispielsweise ein Nur-Lese-uSpeicher (ROM) und/oder eine andere statische Speichereinrichtungen zum Speichern von Informationen oder Befehlen, welche ebenfalls von dem Prozessor 102 verwendet werden, sein. Die Massenspeichereinrichtung 107 kann beispielsweise ein Festplatten- oder Diskettenlaufwerk oder ein optisches Plattenlaufwerk zum Speichern von Informationen oder Befehlen für das Rechnersystem 100 sein.
  • Die Anzeige 121 kann beispielsweise eine Kathodenstrahlröhre (CRT) oder ein Flüssigkristalldisplay (LCD) sein. Die Anzeigeeinrichtung 121 zeigt Informationen oder Graphiken an einen Benutzer. Das Rechnersystem 100 kann eine Schnittstelle zu der Anzeige 121 über eine Anzeigeschaltung 105 bilden. Die Tastenfeldeingabe 122 ist eine alphanumerische Eingabeeinrichtung zum Übermitteln von Informationen und Befehlsauswahlen an das Rechnersystem 100. Die Cursorsteuerung 123 kann beispielsweise eine Maus, ein Trackball oder Cursorrichtungstasten zum Steuern der Bewegung eines Objekts auf der Anzeige 121 sein. Das Hardcopy-Gerät 124 kann beispielsweise ein Laserdrucker zum Drucken von Informationen auf Papier, Film oder andere ähnliche Medien sein. Eine Reihe von Eingabe/Ausgabe-Einrichtungen 125 können mit dem Rechnersystem 100 gekoppelt sein.
  • Bei einem Ausführungsbeispiel der Erfindung kann der Prozessor 102 darüber hinaus eine Energiemanagementsoftware 134 enthalten, um dem Benutzer die Steuerung der Betriebsspannung und der Betriebsfrequenz zu ermöglichen. Die Energiemanagementsoftware 134 kann einen I/O-Controller 150 so konfigurieren, daß die Spannungs- und Frequenzskalierung beim Auftreten spezifizierter Bedingungen ermöglicht wird. Der I/O-Controller 150 programmiert ein Register 136 innerhalb einer Takterzeugungsschaltung 135. Die programmierten Informationen zeigen an, wie die Betriebsfrequenz des Taktsignals geändert werden soll. Die Takterzeugungsschaltung 135 überwacht das Register 136 und modifiziert die Frequenz der Taktsignale entsprechend. Nach der Bestimmung, daß die Betriebsfrequenz reduziert worden ist, erzeugt der I/O-Controller 150 ein Spannungsmodifikationssteuersignal an eine (nicht gezeigte) Stromversorgungsschaltung. Die Stromversorgungsschaltung reduziert dann die Spannung entsprechend. Der hier beschriebene Prozessorleistungsniveau-Übergangsverfahrensweisealgorithmus kann durch Hardware und/oder Software, die in dem Rechnersystem 100 enthalten sind, implementiert werden. Beispielsweise könnte der Prozessor 102 einen Befehlscode oder Befehle, die auf einem maschinenlesbaren Medium, zum Beispiel dem Hauptspeicher 104, gespeichert sind, ausführen, um zu entscheiden, wann das Prozessorleistungsniveau auf einem Prozessor, der mehrere Leistungsniveaus unterstützt, gewechselt werden soll.
  • Das maschinenlesbare Medium kann einen Mechanismus einschließen, der Informationen in einer von einer Maschine, wie beispielsweise einen Computer, lesbaren Form zur Verfügung stellt (das heißt speichert und/oder übermittelt). Beispielsweise könnte ein maschinenlesbares Medium einen Nur-Lese-Speicher (ROM), einen Speicher mit wahlfreiem Zugriff (RAM), ein magnetisches Plattenspeichermedium, ein optisches Speichermedium, Flash-Speicherbauelemente einschließen. Der Code oder die Befehle können durch Trägersignale, Infrarotsignale, digitale Signale oder durch andere ähnliche Signale dargestellt werden.
  • Das PMS kann verschiedene Eingabemöglichkeiten in die Software aufweisen. Die Software kann diese Eingaben verwenden, um ein Leistungsniveau für den Prozessor zu bestimmen. Üblicherweise umfassen die Eingaben „Spannungsversorgungsquelle", mit einem hohen Leistungsniveau für Wechselspannung (AC) und einem niedrigen Leistungsniveau für Gleichspannung (GC); "thermisch", eine überschreibende (overriding) Umgebungsangelegenheit, welche den Prozessor in ein niedrigeres (das heißt kühleres) Leistungsniveau überführt, wenn sich der Prozessor überhitzt; und "Benutzerpräferenz", wodurch ein Benutzer zwischen dem Einsparen von Energie und einer erhöhten Leistungsfähigkeit auswählen kann. Ein anforderungsbasiertes PMS schließt die Eingabe "Prozessorausnutzung" ein, um eine Überführung in ein höheres Leistungsniveau zu ermöglichen, sofern der Benutzer Bedarf an einem höheren Niveau der Leistungsfähigkeit hat. Ein Ausführungsbeispiel der vorliegenden Erfindung benutzt eine Schnell-Hoch/Langsam-Herunter-Überführungsverfahrensweise (FUSD-Überführungsverfahrensweise; Fast Up/Slow Down), um Benutzeranforderungen an den Prozessor (das heißt die Prozessorausnutzung) zu überwachen. Ein alternatives Ausführungsbeispiel könnte eine Langsam-Hoch/Schnell-Herun ter(SUFD)-Überführungsvorgehensweise benutzen. Die Überwachung kann ausgeführt werden, indem periodisch der Zeitmarkenzähler (TSC; Time Stamp Counter) des Prozessors oder ein hochauflösender Timer gelesen oder vorhandene ursprüngliche Betriebssystemmechanismen benutzt werden. Der TSC stellt Informationen über die Prozessoraktivität zur Verfügung, wenn sich der Prozessor nicht in einem Schlafzustand befindet. Die Berechnung der Prozessoraktivität und -frequenz stellt die Ausnutzung über eine gegebene Periode zur Verfügung. Beispielhafte Graphen der Prozessorausnutzung für einige typische Arbeitsbelastungen (workloads) sind in 2 gezeigt. 2a zeigt den Prozessorausnutzungsgraphen einer Wiedergabe (Rendering) als Beispiel. Wie es gezeigt ist, steigt die Prozessorausnutzung schnell auf nahezu 100% an und bleibt bei einem hohen Pegel, bis die Verarbeitung abgeschlossen ist. 2b zeigt den Prozessorgraphen bei einer digitalen Videoplatte (DVD). Die Prozessorausnutzung steigt für ausgedehnte Perioden auf ein hohes Niveau an und fällt gelegentlich auf signifikant geringe Niveaus ab. 2c zeigt den Prozessorgraphen für ein untätiges System. Wie es gezeigt ist, befindet sich die Prozessorausnutzung auf einem niedrigen Niveau mit Ausnahme von Spikes infolge periodischer Betriebssystemsverwaltungsaufgaben. Ein Ausführungsbeispiel der vorliegenden Erfindung erfaßt schnell ein hohes Prozessorbenutzungsniveau und schaltet das System automatisch auf ein Hochfrequenzleistungsniveau um. Wenn die Prozessorausnutzung abfällt, wird das System automatisch auf ein niedriges Leistungsniveau umgeschaltet. Die Fähigkeit zum schnellen Überführen zwischen Leistungsniveaus ist bei einer Arbeitsbelastung, die einen Prozessorausnutzungsgraphen aufweist, wie er in den 2a und 2c gezeigt, nicht kritisch. Bei einer Arbeitsbelastung jedoch, wie der in 2b Gezeigten, kann eine schnelle Erfassung von Änderungen in der Prozessorausnutzung und eine Überführung in ein optimales Leistungsniveau die Energieeffizienz signifikant verbessern.
  • Gemäß der vorliegenden Erfindung wird die Prozessorausnutzung jeweils alle T Sekunden gemessen. Die Prozessorausnutzungsüberwachungsperiode T sollte klein genug sein, so daß eine erhöhte Prozessorausnutzung schnell erfaßt wird, da dies die Ansprechbarkeit (Responsiveness) des Systems aufrechterhält. T sollte jedoch nicht so klein sein, daß die Prozessorressourcen übermäßig in Anspruch genommen werden. Wenn eine Prozessorausnutzung oberhalb eines gegebenen Schwellwerts erfaßt wird, so wird das System automatisch auf ein höheres Leistungsniveau umgeschaltet. Wenn eine Prozessorausnutzung unter einem gegebenen Schwellenwert erfaßt wird, so wird das System automatisch auf ein niedrigeres Leistungsniveau umgeschaltet. Ein häufiges Umschalten zwischen einem höheren und einem niedrigeren Leistungsniveau strapaziert den Prozessor, weshalb die FUSD-Überführungsverfahrensweise ein weniger häufiges Umschalten aus einem hohen Leistungsniveau in ein niedrigeres ermöglicht, so daß schnelle Wechsel in der Prozessorausnutzung nicht zu häufigem Umschalten führen. Beispielsweise erreicht, wie es in 2B gezeigt ist, die Prozessorausnutzung einen Hochschaltschwellenwert von beispielsweise 95% zum Zeitpunkt T1. Das System geht automatisch auf ein höheres Leistungsniveau über. Zum Zeitpunkt T2 fällt die Prozessorausnutzung unter einen Herunterschaltschwellenwert, beispielsweise 75%, aber das System geht nicht in ein niedrigeres Leistungsniveau über. Statt dessen wird das aktuelle Leistungsniveau beibehalten, bis die Prozessorausnutzung zum Zeitpunkt T3 beobachtet wird. Zum Zeitpunkt T3 ist die Prozessorausnutzung wieder über dem Hochschaltschwellenwert, so daß das höhere Leistungsniveau beibehalten wird. Wenn zu den Zeitpunkten T4 bis T6 das Niveau der Prozessorausnutzung unter dem Herunterschaltschwellenwert für 3T Sekunden bleibt, wird das System dann in ein niedrigeres Leistungsniveau überführt.
  • Das System bleibt bei diesem niedrigeren Leistungsniveau, bis die Prozessorausnutzung wieder einmal über den Hochschaltschwellenwert ansteigt (das heißt bis zum Zeitpunkt T9).
  • 3 ist ein Prozessorablaufdiagramm gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der in 3 gezeigte Prozeß 300 beginnt bei der Operation 305, in welcher die Prozessorausnutzung für das aktuelle Leistungsniveau (das heißt bei der aktuellen Frequenz) berechnet wird. Diese Berechnung kann jeweils alle T Sekunden abgeschlossen werden. Wie oben beschrieben worden ist, ist T so gewählt, daß es klein genug ist, um schnell eine Erhöhung der Prozessorausnutzung zu erfassen, während es nicht so klein ist, daß es die Prozessorressourcen über die Maßen strapaziert. Bei einem Ausführungsbeispiel wurde empirisch ein Wert von 150 Millisekunden (ms) für T als ausreichend für typische Systeme mit typischen Prozessorausnutzungsgraphen gefunden. Bei der Operation 310 bestimmt das System, ob die Prozessorausnutzung über einem spezifizierten Hochschaltschwellenwert liegt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist der Hochschaltschwellenwert bei 95% des aktuellen Leistungsniveaus spezifiziert. Wenn die Prozessorausnutzung über dem spezifizierten Hochschaltschwellenwert liegt, bestimmt das System bei der Operation 315, ob die Prozessorausnutzung über diesem Schwellenwert länger als die Hochschaltperiode gewesen ist. Die Hochschaltperiode kann gleich einer oder mehreren Prozessorausnutzungsüberwachungsperioden T sein. Bei einem Ausführungsbeispiel ist die Prozessorüberwachungsperiode gleich 150 ms und die Hochschaltperiode gleich 300 ms.
  • Wenn die Prozessorausnutzung für mehr als die Hochschaltperiode über dem Hochschaltschwellenwert lag, wartet das System bei der Operation 325, bis die nächste Prozessorausnutzungsüberwachungsperiode T abgelaufen ist, und kehrt zur Operation 305 zurück. wenn die Prozessorausnutzung über dem Hochschaltschwellenwert für mehr als die Hochschaltperiode gewesen ist, geht das System automatisch in das nächsthöhere Leistungsniveau bei der Operation 320 über und fährt dann mit der Operation 325, wie sie oben beschrieben wurde, fort.
  • Es wird wieder auf die Operation 310 Bezug genommen. Wenn das System feststellt, daß die Prozessorausnutzung nicht über dem Hochschaltschwellenwert ist, so bestimmt das System bei der Operation 330, ob die Prozessorausnutzung unter einem spezifizierten Herunterschaltschwellenwert ist. Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist der Herunterschaltschwellenwert als 95% des nächstniedrigeren Leistungsniveaus spezifiziert. wenn die Prozessorausnutzung unter dem spezifizierten Herunterschaltschwellenwert ist, bestimmt das System bei der Operation 335, ob die Prozessorausnutzung unter dem Herunterschaltschwellenwert für mehr als die Herunterschaltperiode lag. Die Herunterschaltperiode kann von der Hochschaltperiode abweichen. Bei einem Ausführungsbeispiel ist die Hochschaltperiode gleich 300 ms und die Herunterschaltperiode gleich 1000 ms. Wenn die Prozessorausnutzung nicht unter dem Herunterschaltschwellenwert für mehr als die Herunterschaltperiode lag, wartet das System bei der Operation 325, bis die nächste Prozessorausnutzungsüberwachungsperiode T abgelaufen ist, und kehrt zur Operation 305 zurück. Wenn die Prozessorausnutzung für mehr als die Herunterschaltperiode unter dem Herunterschaltschwellenwert lag, geht das System bei der Operation 340 automatisch in das nächstniedrigere Leistungsniveau über und fährt dann mit der Operation 325 fort, wie es oben beschrieben worden ist.
  • Es wird wieder auf die Operation 330 Bezug genommen; wenn das System feststellt, daß die Prozessorausnutzung nicht unter dem Herunterschaltschwellenwert ist, wartet das System bei der Operation 325, bis die nächste Prozessoraus nutzungsüberwachungsperiode T abgelaufen ist, und kehrt zur Operation 305 zurück.
  • In der vorstehenden Beschreibung wurde die Erfindung unter Bezugnahme auf ihre speziellen Ausführungsbeispiele beschrieben. Es ist jedoch klar, daß verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne vom breiteren Geist und Schutzumfang der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen angegeben ist. Die Beschreibung und die Zeichnungen sind demzufolge in einem veranschaulichenden und keinem einschränkenden Sinne zu verstehen.
  • Zusammenfassung
  • Ein Verfahren zum automatischen Überführen eines Prozessors in ein anderes Leistungsniveau in einem anforderungsbasierten System. Die Erfindung sorgt für die automatische Einstellung der Prozessorfrequenz, während die Systemansprechbarkeit bewahrt wird. Der Leistungsniveau-Verfahrensweisealgorithmus der vorliegenden Erfindung erfaßt eine erhöhte Prozessorbenutzung schnell genug, so daß ein Übergang in ein höheres Leistungsniveau vergleichbar mit der maximalen Systemleistung ist. Das Leistungsniveau ist vergleichbar mit der maximalen Systemleistung. Der Leistungsniveau-Verfahrensweisealgorithmus einer Ausführungsform der vorliegenden Erfindung verzögert die Prozessorüberführung in ein niedrigeres Leistungsniveau, so daß schnelle Wechsel hinsichtlich der Anforderungen keine unnötigen Übergänge herbeiführen.

Claims (16)

  1. Beansprucht wird: Ein Verfahren, umfassend: Überwachen der Prozessorausnutzung eines Computersystems mit einem Prozessor, wobei der Prozessor eine Mehrzahl von Leistungsniveaus aufweist; und automatisches Überführen des Prozessors in ein höheres Leistungsniveau, wenn festgestellt wird, daß die Prozessorausnutzung für eine spezifizierte Zeit über einem Hochschaltniveau geblieben ist.
  2. Das Verfahren nach Anspruch 1, wobei die Anzahl der Leistungsniveaus zwei ist.
  3. Das Verfahren nach Anspruch 1, wobei das Hochschaltniveau bei etwa 95% eines aktuellen Prozessorleistungsniveaus liegt.
  4. Das Verfahren nach Anspruch 1, ferner umfassend: automatisches Überführen des Prozessors in ein nächstniedrigeres Leistungsniveau, sofern ein solches vorhanden ist und sofern festgestellt wird, daß die Prozessorausnutzung für eine spezifizierte Zeit unter einem Herunterschaltniveau geblieben ist.
  5. Das Verfahren nach Anspruch 4, wobei das Herunterschaltniveau etwa 95% des nächstniedrigeren Prozessorleistungsniveaus ist.
  6. Eine Einrichtung, aufweisend: einen Prozessor; einen ersten Eingabeknoten zum Aufnehmen eines ersten Signals, wobei das erste Signal anzeigt, daß die Prozessorausnutzung einen ersten Schwellenwert für eine erste Zeitdauer überschritten hat, so daß der Prozessor in Erwiderung des ersten Signals in ein höheres Leistungsniveau überführt wird; und einen zweiten Eingabeknoten zum Aufnehmen eines zweiten Signals, wobei das zweite Signal anzeigt, daß die Prozessorausnutzung für eine zweite Zeitdauer unter einen zweiten Schwellenwert abgefallen ist, so daß der Prozessor in Erwiderung des zweiten Signals in ein niedrigeres Leistungsniveau überführt wird.
  7. Die Einrichtung nach Anspruch 6, wobei der erste Schwellenwert etwa 95% eines aktuellen Prozessorleistungsniveaus ist.
  8. Die Einrichtung nach Anspruch 6, wobei die erste Zeitdauer gleich der zweiten Zeitdauer ist.
  9. Ein maschinenlesbares Medium, das ausführbare Befehle zur Verfügung stellt, welche dann, wenn sie von einem Verarbeitungssystem ausgeführt werden, das Verarbeitungssystem veranlassen, ein Verfahren auszuführen, wobei das Verfahren umfaßt periodisches Überwachen der Prozessorausnutzung eines Computersystem mit einem Prozessor, wobei der Prozessor eine Mehrzahl von Leistungsniveaus aufweist; und automatisches Überführen des Prozessors in ein höheres Leistungsniveau, sofern festgestellt wird, daß die Prozessorausnutzung für eine spezifizierte Zeit über einem Hochschaltniveau geblieben ist.
  10. Das maschinenlesbare Medium nach Anspruch 9, wobei die Anzahl der Leistungsniveaus zwei ist.
  11. Das maschinenlesbare Medium nach Anspruch 9, wobei das Hochschaltniveau etwa 95% eines aktuellen Prozessorleistungsniveaus ist.
  12. Das maschinenlesbare Medium nach Anspruch 9, ferner aufweisend: automatisches Überführen des Prozessors in ein nächstniedrigeres Leistungsniveau, sofern ein solches vorhanden ist, wenn die Prozessorausnutzung für eine spezifizierte Zeitdauer unter einem Herunterschaltniveau geblieben ist.
  13. Das maschinenlesbare Medium nach Anspruch 12, wobei die spezifizierte Zeitdauer, in der die Prozessorausnutzung über einem Hochschaltniveau geblieben ist, um den Prozessor in ein höheres Leistungsniveau zu überführen, sich von der spezifizierten Zeitdauer unterscheidet, in der die Prozessorausnutzung unter einem Herunterschaltniveau geblieben ist, um den Prozessor in ein nächstniedrigeres Leistungsniveau zu überführen.
  14. Das maschinenlesbare Medium nach Anspruch 12, wobei das Herunterschaltniveau etwa 95% des nächstniedrigeren Prozessorleistungsniveaus ist.
  15. Das maschinenlesbare Medium nach Anspruch 12, wobei die spezifizierte Zeitdauer, in der die Prozessorausnutzung über einem Hochschaltniveau geblieben ist, um den Prozessor in ein höheres Leistungsniveau zu überführen, größer als eine Prozessorausnutzungsüberwachungsperiode ist.
  16. Das maschinenlesbare Medium nach Anspruch 15, wobei die spezifizierte Zeitdauer, in der die Prozessorausnutzung unter einem Herunterschaltniveau geblieben ist, um den Prozessor in ein nächstniedrigeres Leistungsniveau zu überführen, gleich der Prozessorausnutzungsüberwachungsperiode ist.
DE10296549T 2001-03-19 2002-01-24 Ein Verfahren zum Bestimmen von Überführungspunkten bei Mikroprozessoren mit mehreren Leistungszuständen Ceased DE10296549T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/812,411 2001-03-19
US09/812,411 US7017060B2 (en) 2001-03-19 2001-03-19 Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
PCT/US2002/002028 WO2002074046A2 (en) 2001-03-19 2002-01-24 A method for determining transition points on multiple performance state capable microprocessors

Publications (1)

Publication Number Publication Date
DE10296549T5 true DE10296549T5 (de) 2004-04-22

Family

ID=25209474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10296549T Ceased DE10296549T5 (de) 2001-03-19 2002-01-24 Ein Verfahren zum Bestimmen von Überführungspunkten bei Mikroprozessoren mit mehreren Leistungszuständen

Country Status (9)

Country Link
US (1) US7017060B2 (de)
JP (1) JP4191488B2 (de)
KR (1) KR100740289B1 (de)
CN (1) CN1292327C (de)
AU (1) AU2002235460A1 (de)
DE (1) DE10296549T5 (de)
GB (1) GB2391094B (de)
TW (1) TWI224254B (de)
WO (1) WO2002074046A2 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640582B2 (en) 2003-04-16 2009-12-29 Silicon Graphics International Clustered filesystem for mix of trusted and untrusted nodes
US20040139125A1 (en) * 2001-06-05 2004-07-15 Roger Strassburg Snapshot copy of data volume during data access
US7389435B2 (en) 2002-08-12 2008-06-17 Hewlett-Packard Development Company, L.P. System and method for the frequency management of computer systems to allow capacity on demand
US7219249B1 (en) * 2002-12-03 2007-05-15 The Research Foundation Of State University Of New York System and method for reducing power requirements of microprocessors through dynamic allocation of datapath resources
US7454643B2 (en) * 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method
US7584475B1 (en) * 2003-11-20 2009-09-01 Nvidia Corporation Managing a video encoder to facilitate loading and executing another program
US20090228944A1 (en) * 2004-04-21 2009-09-10 Koninklijke Philips Electronics, N.V. System and method for chat load management in a network chat environment
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
EP1807748A1 (de) * 2004-09-10 2007-07-18 Freescale Semiconductor Inc. Vorrichtung und verfahren zur steuerung von spannung und frequenz
US7975155B2 (en) * 2004-09-10 2011-07-05 Freescale Semiconductor, Inc. Apparatus and method for controlling voltage and frequency
US7536567B2 (en) * 2004-12-10 2009-05-19 Hewlett-Packard Development Company, L.P. BIOS-based systems and methods of processor power management
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
US20060271804A1 (en) * 2005-05-31 2006-11-30 Alperin Joshua N Power consumption control for information handling system
US20060277546A1 (en) * 2005-06-02 2006-12-07 Rothman Michael A Detecting virtualization
US7392159B2 (en) * 2005-06-20 2008-06-24 International Business Machines Corporation Method and apparatus of capacity learning for computer systems and applications
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7568117B1 (en) * 2005-10-03 2009-07-28 Zilker Labs, Inc. Adaptive thresholding technique for power supplies during margining events
CN102831019B (zh) * 2005-12-30 2016-03-30 英特尔公司 半导体器件的寿命的动态估算
US7539881B2 (en) * 2006-04-15 2009-05-26 Hewlett-Packard Development Company, L.P. System and method for dynamically adjusting power caps for electronic components based on power consumption
US7650518B2 (en) * 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7925901B2 (en) * 2007-03-15 2011-04-12 International Business Machines Corporation Method and system for estimating processor utilization from power measurements
US7904287B2 (en) * 2007-11-13 2011-03-08 International Business Machines Corporation Method and system for real-time prediction of power usage for a change to another performance state
US8032772B2 (en) 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US7962770B2 (en) * 2007-12-19 2011-06-14 International Business Machines Corporation Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
EP2297629B1 (de) * 2008-05-13 2015-03-04 Synopsys, Inc. Power-manager und verfahren zum power-management
US8527795B2 (en) * 2008-09-30 2013-09-03 International Business Machines Corporation Changing processor performance from a throttled state during a power supply failure
CN101753034B (zh) * 2008-10-23 2013-04-03 英特赛尔美国股份有限公司 功率变换器的瞬变处理机制
US8181049B2 (en) * 2009-01-16 2012-05-15 Freescale Semiconductor, Inc. Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities
US8171319B2 (en) * 2009-04-16 2012-05-01 International Business Machines Corporation Managing processor power-performance states
KR101533572B1 (ko) * 2009-05-20 2015-07-03 삼성전자주식회사 전력 관리 방법
US8397088B1 (en) 2009-07-21 2013-03-12 The Research Foundation Of State University Of New York Apparatus and method for efficient estimation of the energy dissipation of processor based systems
US8514595B1 (en) 2009-08-04 2013-08-20 Qualcomm Incorporated Switching power supply operation with reduced harmonic interference
US8700925B2 (en) * 2009-09-01 2014-04-15 Nvidia Corporation Regulating power using a fuzzy logic control system
US8826048B2 (en) * 2009-09-01 2014-09-02 Nvidia Corporation Regulating power within a shared budget
US9557795B1 (en) * 2009-09-23 2017-01-31 Xilinx, Inc. Multiprocessor system with performance control based on input and output data rates
KR101617377B1 (ko) * 2009-11-06 2016-05-02 삼성전자주식회사 동적 전압 주파수 스케일링 방법
US9098274B2 (en) * 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8671413B2 (en) * 2010-01-11 2014-03-11 Qualcomm Incorporated System and method of dynamic clock and voltage scaling for workload based power management of a wireless mobile device
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8423802B2 (en) * 2010-04-07 2013-04-16 Andes Technology Corporation Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
US8527801B2 (en) 2010-06-30 2013-09-03 International Business Machines Corporation Performance control of frequency-adapting processors by voltage domain adjustment
US8601298B2 (en) 2010-09-15 2013-12-03 Qualcomm Incorporated System and method for determining optimal operating parameters for conserving power in a portable device from a hypersurface which represents optimal values of the operating parameters under various synthetic workloads
US8812825B2 (en) * 2011-01-10 2014-08-19 Dell Products L.P. Methods and systems for managing performance and power utilization of a processor employing a fully multithreaded load threshold
US8483234B2 (en) * 2011-02-17 2013-07-09 Alcatel Lucent Monitoring resource congestion in a network processor
US8572421B2 (en) 2011-04-05 2013-10-29 Apple Inc. Adjusting device performance based on processing profiles
US8856571B2 (en) 2011-04-05 2014-10-07 Apple Inc. Adjusting device performance over multiple time domains
WO2013077890A1 (en) 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
KR20130110459A (ko) * 2012-03-29 2013-10-10 삼성전자주식회사 시스템-온 칩, 이를 포함하는 전자 시스템 및 그 제어 방법
CN102819313B (zh) * 2012-07-17 2015-05-06 腾讯科技（深圳）有限公司 终端设备的运行方法和终端设备
EP2725450A4 (de) * 2012-08-30 2015-07-08 Huawei Device Co Ltd Verfahren und vorrichtung zur steuerung einer zentralen verarbeitungseinheit
WO2014070338A1 (en) * 2012-11-05 2014-05-08 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
CN106055079B (zh) * 2016-05-31 2017-11-24 广东欧珀移动通信有限公司 一种中央处理器的管理方法、及装置
US10649518B2 (en) * 2017-01-26 2020-05-12 Ati Technologies Ulc Adaptive power control loop
US10732694B2 (en) * 2017-09-22 2020-08-04 Qualcomm Incorporated Power state control of a mobile device
CN111971641A (zh) * 2018-05-01 2020-11-20 英特尔公司 功率控制仲裁
US11822414B2 (en) 2021-02-08 2023-11-21 Microsoft Technology Licensing, Llc Processor-based system employing configurable local frequency throttling management to manage power demand and consumption, and related methods
US11327552B1 (en) * 2021-02-17 2022-05-10 Microsoft Licensing Technology, LLC Processor-based system employing local dynamic power management based on controlling performance and operating power consumption, and related methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153535A (en) 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5021679A (en) 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
GB2246455A (en) 1990-07-23 1992-01-29 Philips Electronic Associated Altering the rate at which digital circuitry operates
AU3250393A (en) 1991-12-17 1993-07-19 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5734585A (en) 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
US6192479B1 (en) 1995-01-19 2001-02-20 Texas Instruments Incorporated Data processing with progressive, adaptive, CPU-driven power management
JPH10268963A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
US6128745A (en) * 1998-05-28 2000-10-03 Phoenix Technologies Ltd. Power management inactivity monitoring using software threads
US6684341B1 (en) * 2000-03-09 2004-01-27 International Business Machines Corporation Method of altering the appearance of an icon of a program to provide an indication to a user that a power management is associated with the particular program
US6574739B1 (en) * 2000-04-14 2003-06-03 Compal Electronics, Inc. Dynamic power saving by monitoring CPU utilization
US6829713B2 (en) * 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range

Also Published As

Publication number Publication date
GB0324178D0 (en) 2003-11-19
WO2002074046A3 (en) 2003-11-13
US7017060B2 (en) 2006-03-21
US20020133729A1 (en) 2002-09-19
JP2004533674A (ja) 2004-11-04
KR20030085010A (ko) 2003-11-01
KR100740289B1 (ko) 2007-07-18
JP4191488B2 (ja) 2008-12-03
WO2002074046A2 (en) 2002-09-26
AU2002235460A1 (en) 2002-10-03
CN1613044A (zh) 2005-05-04
TWI224254B (en) 2004-11-21
GB2391094A (en) 2004-01-28
CN1292327C (zh) 2006-12-27
GB2391094B (en) 2005-02-23

Similar Documents

Publication Publication Date Title
DE10296549T5 (de) Ein Verfahren zum Bestimmen von Überführungspunkten bei Mikroprozessoren mit mehreren Leistungszuständen
DE69532596T2 (de) Verfahren zur Steuerung der Stromversorgung in einer Mehrprozessbetriebsumgebung
DE102007048505B4 (de) Server, konfiguriert zum Verwalten von Leistung und Betriebsverhalten
DE102008064368B4 (de) Wenigstens teilweise auf einem Leistungszustand eines integrierten Schaltkreises basierende Versorgungsspannungssteuerung
DE102009015495B4 (de) Energieverwaltung bei einer Plattform basierend auf der Lenkung über die Wartezeit
DE19681716B4 (de) Computersystem und Verfahren für ein Stromversorgungsmanagement
DE112005001801B4 (de) Verfahren und Vorrichtung zum dynamischen DLL-Herunterfahren und Speicher-Selbstauffrischen
DE60311389T2 (de) Spannungsreglung eines Prozessors als Antwort auf Taktfrequenz
DE112007000632B4 (de) Energieoptimierte Frame-Synchronisation für mehrere USB-Controller mit nicht gleichförmigen Frame-Raten
DE3335145C2 (de)
DE102009058426B4 (de) Verfahren und Vorrichtung zum Power-Management eines Prozessors
DE102014219905B4 (de) Konfiguration von Leistungsdomänen eines Mikrocontroller-Systems
DE10141626B4 (de) Dynamische Angleichung von Leistungsvermögen und Strombedarf
DE69907512T2 (de) Gerät und verfahren zur automatischen frequenzregelung einer zentralen verarbeitungseinheit
DE10231668B4 (de) Multitaskingbetriebssystem zur Verringerung des Stromverbrauchs und elektronische Steuerung im Fahrzeug, die selbiges benutzt
DE112008001223B4 (de) Datenverarbeitung mit einem Cache-Zugriffsmodus mit geringer Leistung
DE112008001895T5 (de) Technik zum Bewahren zwischengespeicherter Information während eines Modus niedriger Leistung
DE112007001713T5 (de) System und Verfahren zum Steuern von Zuständen niedriger Energie bei Prozessoren
DE102009060267A1 (de) Leerlaufzeit-Bericht für ein Power-Management
DE10196656B4 (de) Verfahren zum Steuern der Betriebstemperatur eines Mikroprozessors
DE102009019824A1 (de) Auslastungsbasierte Bestimmung von betrieblichen Kennlinien
DE10297158B4 (de) Computersystem mit Regelung seiner zugeführten Spannung
DE112008000603B4 (de) Verfahren zum Steuern von Kernarbeitsakten unter Verwendung von Niedrigleistungsmodi
DE112007000446T5 (de) Verfahren und Vorrichtung zum Verwenden dynamischer Arbeitsmengenmerkmale, um die Skalierung von Frequenz und Spannung einer CPU zu steuern
DE102009041723A1 (de) Prozessor-Leistungsverbrauchsteuerung und Spannungsabsenkung über eine Mikroarchitektur-Bandbreitenbegrenzung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection