-
1. Gebiet
-
Ausführungsformen
der Erfindung beziehen sich auf das Gebiet der Energieverwaltung,
insbesondere, auf das Skalieren des Energieverbrauchs durch einen
Grafikcontroller basierend auf Ereignissen wie zum Beispiel Nachfrage
und Last.
-
2. Allgemeiner Stand der Technik
-
Über die
letzten paar Jahre wurden viele Fortschritte in der Halbleitertechnologie
gemacht, mit dem Ergebnis der Entwicklung von verbesserten Grafikcontrollern,
die bei höheren
Frequenzen wirken und zusätzliche
und/oder verbesserte Merkmale unterstützen. Während diese Fortschritte es
den Hardwareherstellern ermöglicht
haben, schnellere und technisch ausgereiftere Grafikkarten und Computer zu
konstruieren und zu bauen, stellen sie für batteriebetriebene Laptop-
und Handheld-Computer auch einen Nachteil dar. Insbesondere verbrauchen
diese batteriebetriebenen Computer mehr Energie und dissipieren
mehr Wärme
als ein Nebenprodukt als die Computer der vorherigen Generation.
-
Innerhalb
eines Grafikspeicher-Controllerhubs ist zum Beispiel ein Grafikkern
eine seiner wichtigsten Funktionsblöcke, der eine große Gatteranzahl hat.
Folglich entspricht der Energieverbrauch durch den Grafikspeicher-Controllerhub
in erster Linie der auf den Grafikkern angewendeten Spannung und Frequenz.
Wenn nämlich
die Grafikkern-Spannung steigt, steigt ebenfalls die durch den Grafikspeicher-Controllerhub verbrauchte
Energie. Da die Nutzung des Grafikkerns von Applikation zu Applikation beträchtlich
variieren kann, verschwenden Computer unnötigerweise Energie, wenn hohe
Spannungen und Frequenzsignale an den Grafikkern geliefert werden,
um Applikationen zu verarbeiten, die minimale Grafiken haben. Dies
wird unnötigerweise
die Batterielebensdauer von Laptops und Handheld-Computern verringern
und dazu führen,
dass diese Computer bei unnötig
hohen Temperaturen wirken.
-
Die
internationale Patentanmeldung
WO 01/73534 A2 offenbart ein Verfahren und
eine Vorrichtung zur Steuerung der Prozessorleistung für ein Prozessorsystem
mit einer einzelnen Phasenregelschleife (PLL). Eine PLL empfängt Taktsignale
von einer Taktvorrichtung und verteilt Taktsignale an verschiedene
Komponenten einschließlich
der CPU. Das Taktsignal der PLL kann unterschiedliche Taktfrequenzen,
wie beispielsweise eine niedrigere Taktfrequenz aufweisen, um den
Energieverbrauch zu reduzieren.
-
Die
US-Patentschrift US 6,018,803 offenbart ein
Verfahren und eine Vorrichtung zur Erfassung der Nutzung eines Busses
in einem Computersystem basierend auf einer Anzahl von Bus-Events
in einer Abtastperiode. Offenbart wird des weiteren eine Energieverwaltungseinheit,
die eine Busnutzungserfassungsschaltung und einen Untätigkeitstimer
umfaßt, die
verwendet werden, um zu bestimmen, wann das Computersystem oder
bestimmte Komponenten desselben untätig sind, so daß Maßnahmen
zur Stromsteuerung ergriffen werden können.
-
Die
EP 0 632 360 A1 beschreibt
ein Verfahren zur dynamischen Anpassung des Energieverbrauchs eines
Computersystems mittels Software. Der Energieverbrauch eines elektrischen
Schaltkreises wird reduziert, indem für eine durchzuführende Aufgabe
der niedrigste Energielevel ermittelt wird, der zur Durchführung der
Aufgabe benötigt
wird. Die Spannung und die Taktfrequenz, mit denen der Schaltkreis
zu betreiben ist, werden anhand des ermittelten niedrigsten Energielevels
ermittelt. Die Spannung und die Taktfrequenz werden sodann zur Durchführung der
Aufgabe auf die ermittelten Werte gesetzt, so dass die Aufgabe durch
den Schaltkreis auf dem niedrigsten Energielevel durchgeführt wird.
-
Demgegenüber soll
bei der vorlagenden Befindung die Energieverwaltung weiter verbessert
werden.
-
Dies
wird durch die unabhängigen
Patentansprüche
gelöst.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Die
Erfindung kann am besten verstanden werden durch Bezugnahme auf
die nachfolgende Beschreibung und die begleitenden Zeichnungen,
die verwendet werden, um die Ausführungsformen der Erfindung
zu veranschaulichen.
-
1 ist
ein Ausführungsbeispiel
der innerhalb einer Rechenvorrichtung angewandten Logik.
-
2 ist
ein erstes Ausführungsbeispiel
des Grafikspeicher-Controllerhubs (GMCH), der zusammenwirkt mit
einem Taktgenerator zum Steuern der Kernfrequenz und/oder Spannung.
-
3 ist
ein zweites Ausführungsbeispiel des
Grafikspeicher-Controllerhubs (GMCH), der zusammenwirkt mit einem
Taktgenerator zum Steuern der durch die Anzeige verwendeten Frequenz und/oder
Spannung.
-
4 ist
ein Ausführungsbeispiel
einer Aktivitätssteuerschaltung
des GMCH, insbesondere der Zustandssequenzer- und Aktivitätsanzeigerschaltung
von 2 und 3.
-
5A ist
ein Ausführungsbeispiel
eines Verzeichnisses einer Leerlaufstatusseite (ISP), das verwendet
wird durch die Aktivitätssteuerschaltung von 4.
-
5B ist
ein Ausführungsbeispiel
eines Leerlaufsteuerungs- und Statusverzeichnisses (ICS), das verwendet
wird durch die Aktivitätssteuerschaltung
von 4.
-
6 ist
ein Ausführungsbeispiel
eines Leerlaufdetektors der Aktivitätssteuerschaltung von 4.
-
7A und 7B sind
Ausführungsbeispiele
eines Ablaufdiagramms, das die allgemeinen Wirkungsweisen von Frequenzumschaltungen
von einer „schnellen" zu einer „langsamen" Frequenz durch die
Aktivitätssteuerschaltung
von 4 in groben Zügen
darstellt.
-
8 ist
ein Ausführungsbeispiel
eines Ablaufdiagramms, das die allgemeinen Wirkungsweisen der Frequenzumschaltungseinheit
der Aktivitätssteuerschaltung
von 4 veranschaulicht.
-
9 ist
ein drittes Ausführungsbeispiel
des Grafikspeicher-Controllerhubs (GMCH), der zusammenwirkt mit
einem Taktgenerator zur Steuerung der durch die Anzeige verwendeten
Frequenz und/oder Spannung.
-
10 ist
ein Ausführungsbeispiel
einer Synchronisator-Logik von 9.
-
11 ist
ein Ausführungsbeispiel
der Softwaremodule, die die GMCH-Frequenz
und Spannungsdrosselung steuern.
-
12 ist
ein Diagramm von Beispielen allgemeiner Wirkungsweisen der Softwaremodule
von 11.
-
13 ist
ein Ausführungsbeispiel
einer ersten grafischen Benutzerschnittstelle zum Programmieren
von Politiken zum Steuern des Betriebsverhaltens der Rechenvorrichtung.
-
14 ist
ein Ausführungsbeispiel
einer zweiten grafischen Benutzerschnittstelle zum Programmieren
von Politiken zum Steuern des Betriebsverhaltens der Rechenvorrichtung.
-
DETAILLIERTE BESCHREIBUNG
-
Im
Allgemeinen beschreiben verschiedene Ausführungsformen der Erfindung
eine Vorrichtung und ein Verfahren zum Steuern des Energieverbrauchs
durch ein elektronisches Gerät
sowohl durch Spannungs- als auch durch Frequenzanpassung. Als eine
Ausführungsform,
wird diese Spannungs- und Frequenzsteuerung auf einen Grafikspeicher-Controllerhub
(GMCH) angewendet.
-
Die
folgende detaillierte Beschreibung wird umfassend dargestellt in
Form von Blockdiagrammen und Ablaufdiagrammen, um Ausführungsformen der
Erfindung gemeinsam zu veranschaulichen. Gut bekannte Schaltungen
oder Verfahrens-Wirkungsweisen
werden nicht im Detail erörtert,
um zu verhindern, dass das Verständnis
dieser Beschreibung unnötig
undeutlich gemacht wird.
-
Bestimmte
Terminologie wird verwendet, um bestimmte Merkmale der Erfindung
zu beschreiben. Zum Beispiel, kann eine „Rechenvorrichtung" irgendein elektronisches
Produkt sein, dass einen Grafikspeicher-Controllerhub hat, wie zum
Beispiel einen Computer (z. B., Desktop, Laptop, Handheld, Server,
Mainframe, usw.), oder vielleicht eine Set-Top-Box, Verbraucher-Elektronikausrüstung (z. B.,
Fernseher), Spielkonsole oder dergleichen.
-
Normalerweise
umfasst die Rechenvorrichtung interne Logik, nämlich Hardware, Firmware, Softwaremodul(e)
oder irgendeine Kombination davon. Ein „Softwaremodul" ist eine Reihe von
Befehlen, die, wenn sie ausgeführt
werden, eine bestimmte Funktion durchführt. Beispiele von Softwaremodulen umfassen
ein Betriebssystem, eine Applikation, ein Applet, ein Programm oder
sogar eine Routine. Ein oder mehrere Softwaremodule können auf
einem maschinenlesbaren Medium gespeichert werden, welches eine
elektronische Schaltung, eine Halbleiterspeichervorrichtung, einen
Festwertspeicher (ROM), einen Flash-Speicher, einen löschbaren
programmierbaren ROM (EPROM oder EEPROM), eine Floppy-Diskette, eine Kompaktdiskette,
eine optische Speicherplatte, eine Festplatte, oder dergleichen
umfasst aber nicht darauf beschränkt
ist. Die Begriffe „logisch
hoch" und „bestätigt" (oder irgendeine
Zeitform davon) bedeuten das Setzen eines Signals in einen ersten
Zustand, möglicherweise über oder
unter einer bestimmten Spannung. Die Begriffe „logisch tief" und „Bestätigung aufgehoben" (oder irgendeine Zeitform
davon) bedeuten das Setzen eines Signals in einen neuen Zustand,
der sich vom ersten Zustand unterscheidet.
-
I. Allgemeine Architektur
-
Bezug
nehmend auf 1 wird ein Ausführungsbeispiel
der innerhalb einer Rechenvorrichtung 100 verwendeten Schaltungen
gezeigt. Die Rechenvorrichtung 100 umfasst einen Prozessor 110,
einen Taktgenerator 120, einen Speicher 130 und
eine integrierte Einheit 140, wie einen Grafikspeicher-Controllerhub
(GMCH) zum Beispiel. Der GMCH 140 ist gekoppelt an den
Prozessor 110 und den Speicher 130 in dieser Reihenfolge über die
Busse 150 und 160. Der GMCH 140 empfängt Referenztaktsignale
vom Taktgenerator 120 und empfängt regulierte Spannungen von
einem Spannungsregler 170 wie nachstehend beschrieben.
Auch wenn dies nicht gezeigt wird, kann die Rechenvorrichtung 100 angetrieben werden
durch eine oder mehrere interne Batterien oder einen Wechselstrom
(AC), der von einer Netzsteckdose über eine Anschlussleitung geleitet
wird.
-
Hier
kann der Prozessor 110 ein Mikroprozessor, ein digitaler
Signalprozessor (DSP), ein anwendungsspezifischer integrierter Schaltkreis (ASIC),
ein Mikrocontroller oder dergleichen sein. Der GMCH 140 ist über den
Bus 150 (z. B., ein Front-Side-Bus) an den Prozessor 110 gekoppelt,
um die zu verarbeitenden und anschließend im Speicher 130 zu
speichernden oder auf einer mit der Rechenvorrichtung 100 verbundenen
Anzeigeeinheit 180 anzuzeigenden Informationen zu empfangen.
Die Anzeigeeinheit 180 kann ein integrales Bauteil der
Rechenvorrichtung 100 oder ein von der Rechenvorrichtung 100 getrenntes
und externes Peripheriegerät sein,
wie gezeigt.
-
Der
Taktgenerator 120 ist intern innerhalb der Rechenvorrichtung 100 angeordnet.
Es wird indes beabsichtigt, den Taktgenerator 120 extern
in Bezug auf die Rechenvorrichtung 120 anzuordnen. Der Taktgenerator 120 stellt
ein erstes Taktsignal (HOST_CLK) 190 für den Prozessor 110 und
ein oder mehrere Taktsignale für
den GMCH 140 bereit. Zum Beispiel können das HOST_CLK Signal 190 und
ein sekundäres
Taktsignal (CLK2) 195 an den GMCH 140 geliefert
werden, wo das CLK2 Signal 195 eine niedrigere Frequenz
hat als das HOST_CLK Signal 190. In einer Ausführungsform,
können
die HOST_CLK und CLK2 Signale 190 und 195 Frequenzen
von in dieser Reihenfolge ungefähr
66 Megahertz (66 MHz) und 48 MHz haben.
-
II. Ausführungsformen des Grafikspeicher-Controllerhubs
-
Nun
Bezug nehmend auf 2, wird ein erstes Ausführungsbeispiel
des Grafikspeicher-Controllerhubs (GMCH) 140 gezeigt, der
zusammenwirkt mit einem Taktgenerator 120 zum Steuern der
Kernfrequenz und/oder Spannung. Für diese Ausführungsform
umfasst der GMCH 140 einen Grafikkern 200, eine
oder mehrere Taktgeber 210 und 215 (z. B., PLL (Phasenregelschleifen)
Schaltungen), nach Wahl eine Frequenzteilerschaltung 220,
einen Speichercontroller 225, einen Displayport 230 und
eine Aktivitätssteuerschaltung 235.
Die Aktivitätssteuerschaltung 235 umfasst
einen Zustandssequenzer 240, eine Aktivitätsanzeigerschaltung 245,
eine Spannungsregulierungs-Steuerschaltung 250, und eine Kern-PLL-Schaltung 255.
-
Wie
in 2 gezeigt, führt
der Grafikkern 200 Grafikberechnungen auf ankommenden Daten durch
und gibt solche Daten an die Anzeigeeinheit 180 von 1 über den
Displayport 230 aus. Der Grafikkern 200 empfängt durch
den Taktgenerator 120 von 1 erzeugte
Referenztaktsignalgebungen. Für
diese Ausführungsform,
empfängt
der GMCH 140 das HOST_CLK Signal 190 und leitet
dieses Taktsignal an die PLL-Schaltung 210 und möglicherweise
die Frequenzteilerschaltung 220 weiter. Die PLL-Schaltung 210 erzeugt
ein Speichertakt (MCLK) Signal 260 basierend auf dem HOST_CLK Signal 190.
Im Gegensatz zum HOST_CLK Signal 190, ist das MCLK Signal 260 programmierbar.
Das MCLK Signal 260 wird durch den Speichercontroller 225 verwendet,
der den Zugriff auf den Speicher 130 von 1 steuert.
-
Die
Frequenzteilerschaltung 220 passt, wenn sie ausgeführt ist,
die Frequenz des HOST_CLK Signals 190 an und gibt das angepasste Taktsignal 265 an
die Kern-PLL-Schaltung 255 weiter.
Die Kern-PLL-Schaltung 255 erzeugt ein programmierbares
Rendering-Taktsignal (CRCLK) 270 basierend auf dem ankommenden
angepassten Taktsignal 265 und stellt das CRCLK Signal 270 an den
Grafikkern 200 zum Zweck der Takterzeugung bereit.
-
Immer
noch Bezug nehmend auf 2, umfasst die Aktivitätssteuerschaltung 235,
für diese Ausführungsform
der Erfindung, eine Aktivitätsanzeigerschaltung 245,
die die Datenverarbeitungsaktivität durch GMCH 140 überwacht.
Ein solches Überwachen
kann ausgeführt
werden durch Abtasten, wann der Grafikkern 200 aktiv (Daten
verarbeitend) oder im Leerlauf ist. Zum Beispiel wird, wenn der Grafikkern 200 aktiv
Daten verarbeitet, ein durch die Aktivitätsanzeigerschaltung 245 abgetastetes
Steuersignal (nicht gezeigt) bestätigt (z. B., logisch hoch für eine gewählte Polarität). Andernfalls,
wird die Bestätigung
des Steuersignals aufgehoben (logisch tief für eine gewählte Polarität). Durch
periodische Abtastung dieses Steuersignals, kann eine Bestimmung vorgenommen
werden in Bezug auf den Prozentsatz, zu dem der Grafikkern aktiv
ist. Von diesem Prozentsatz kann der Zustandssequenzer 240 bestimmen, ob
die Frequenz des CRCLK Signals 270 angemessen ist oder
ob es verändert
werden muss.
-
Es
wird beabsichtigt, die Aktivitätssteuerschaltung 235 zu
konfigurieren, um über
die Taktfrequenzerzeugung oder auf den Grafikkern 200 angewendete
Spannung hinaus andere Betriebsverhaltensweisen der Rechenvorrichtung
zu steuern. Beispiele umfassen Taktgeschwindigkeitsverhältnisse, Taktdrosselungsprozentsätze, Bildwiederholraten, Hintergrundhelligkeit
und dergleichen. Lediglich zu Zwecken der Veranschaulichung werden
Frequenz und Anpassung erörtert.
-
Wenn
die Kern-PLL-Schaltung 255 nur zwei unterschiedliche Taktfrequenzen
unterstützt,
stellt der Zustandssequenzer 240 ein bestätigtes Steuersignal 241 für die Kern-PLL-Schaltung 255 bereit,
um das Taktsignal mit der höheren
Frequenz auszuwählen
(worauf mit „Signal
mit ,schnellerer' Frequenz" Bezug genommen wird).
Andernfalls, wird ein Steuersignal mit aufgehobener Bestätigung für die Kern-PLL-Schaltung 255 bereitgestellt,
um das Taktsignal mit der niedrigeren Frequenz auszuwählen (worauf
mit „Signal
mit ,langsamerer' Frequenz" Bezug genommen wird).
Wenn die Kern-PLL-Schaltung 255 mehr als zwei unterschiedliche
Taktfrequenzen unterstützt,
kann der Zustandssequenzer 240 angepasst werden, um vielfache
Steuersignale bereitzustellen, was einer von mehreren Taktfrequenzen
für den
Graffikkern 200 entspricht. Zum Beispiel, können zwei
Steuersignale (00, 01, 10, 11) vier unterschiedliche Takte von variierenden
Frequenzen unterstützen.
-
Bei
der Veränderung
der Frequenz des Grafikkerns 200, stellt der Zustandssequenzer 240 ebenfalls
ein Steuersignal 242 für
die Reglersteuerschaltung 250 bereit, welche dem Spannungsregler 170 von 1 signalisiert,
dass die an den Grafikkern 200 gelieferte Spannung anzupassen
ist. Diese Spannung kann zum Beispiel in einem Bereich von ungefähr 1.5 Volt
bis ungefähr
0.9 Volt oder weniger liegen. Die Anpassung der Spannung kann der Änderung
der Frequenz entsprechen und eine solche Spannungsanpassung kann
vor dem Auftakten des angepassten Taktsignals erfolgen.
-
Bezug
nehmend auf 3, wird ein zweites Ausführungsbeispiel
des Grafikspeicher-Controllerhubs (GMCH) 140 gezeigt, der
mit dem Taktgenerator 120 zusammenwirkt, um die Kernfrequenz und/oder
Spannung zu steuern. Für
diese Ausführungsform
schließt
der GMCH 140 die PLL-Schaltung 215, die die Frequenz
des auf den Displayport 230 angewendeten Taktsignals anpasst,
aus. Aber der GMCH 140 zeichnet sich aus durch andere Bauteile,
wie den Grafikkern 200, die PLL-Schaltung 210, auf
Wunsch die Frequenzteilerschaltung 220, den Speichercontroller 225,
den Display-Port 230 und die Aktivitätssteuerschaltung 235 wie
beschrieben.
-
III. Eine Ausführungsform einer Aktivitätssteuerschaltung
-
A. Logikbeispiel der Aktivitätssteuerschaltung
-
Nun
Bezug nehmend auf 4, wird ein Ausführungsbeispiel
von einer Aktivitätssteuerschaltung 235,
insbesondere der Zustandssequenzer 240 und die Aktivitätsanzeigerschaltung 245 von
den 2 und 3, gezeigt. Im Allgemeinen, umfasst eine
solche Schaltung einen Leerlaufdetektor 300, einen Leerlaufmonitor 310,
einen Subtractor 350, Auswahlelemente (z. B., Multiplexer) 360–364,
die Logikgatter 370–377,
und eine nachstehend im Detail beschriebene Frequenzumschaltungseinheit 380.
Im Allgemeinen, wirkt die Frequenzumschaltungseinheit 380 als
ein Zustandssequenzer 240 von 2, während der übrige Teil
der Schaltung als eine Aktivitätsanzeigerschaltung 245 wirkt.
-
In
einer Ausführungsform
der Erfindung unterstützt
die Aktivitätssteuerschaltung 235,
zum Beibehalten eines Gleichgewichts zwischen Energieverbrauch und
Leistung, das Frequenzumschalten des durch den GMCH 140 von 1 verwendeten
CRCLK Signals 270. Zum Beseitigen eines potentiellen Leistungsverlusts,
ist der Leerlaufmonitor 310 angepasst, um die Untätigkeit
einer Render-Engine des GMCH 140 von 1 zu
messen.
-
Insbesondere
ist das CRCLK Signal 270 für eine Ausführungsform der Erfindung konfiguriert,
um von einer „schnellen" Frequenz (Ff) zu
einer „langsamen" Frequenz (Fs, wo
Ff > Fs) umzuschalten,
wenn eine spezifische Schwelle (Tf2s) der Untätigkeit erreicht wird. Diese
Schwelle, auf die mit „schnell-zu-langsam
(F2S) Zustandsschwelle" Bezug genommen
wird, kann statisch oder programmierbar eingestellt werden während eines
Einschaltzustands durch das Basic Input Output System (BIOS) der
Rechenvorrichtung oder möglicherweise
durch Zugreifen auf die Inhalte eines bestimmten Speicherplatzes oder
Verzeichnisses. Diese Schwelle kann durch einen Bit-Wert (z. B.,
32 Bit-Wert) dargestellt werden, wie in 4 dargestellt.
-
Das
CRCLK Signal ist ebenfalls konfiguriert, um von langsamen auf schnelle
Frequenzen umzuschalten, wenn das Aktivitätsniveau zunimmt, um eine spezifische
Aktivitätsschwelle,
auf die mit „langsam-zu-schnell
(S2F) Zustandschwelle" (Ts2f)
Bezug genommen wird, zu überschreiten.
In ähnlicher
Weise, kann die S2F-Zustandsschwelle
voreingestellt und durch einen Bit-Wert (z. B., 32 Bit-Wert) dargestellt
werden. Nur die CRCLK Signalfrequenz kann dynamisch auf Verlangen
geändert
werden, alle anderen Takte bleiben nach dem Hochfahren unverändert.
-
Neben
der gemessenen Untätigkeit,
können andere
Frequenzumschaltungsereignisse durch Softwaresteuerung ausgelöst werden.
Zum Beispiel kann die Unterbrechung der AC-Stromversorgung (z. B.,
Unterbrechung einer Anschlussleitung durch Entfernen ihres AC-Steckers
von einer Netzsteckdose) ermittelt werden und ein Schalten des CRCLK
Signals auf eine langsamere Frequenzeinstellung für eine längere Batterielebensdauer
durch eine Softwareroutine verursachen.
-
Zum
Vermindern von unnötigem
vor- und zurückschalten
unter derselben Last, kann Hysterese bereitgestellt werden. Eine
Art, in der dies ausgeführt werden
kann, ist, zu gewährleisten,
dass das Niveau an Beschäftigung,
das erforderlich ist, um den Übergang
von hoher auf tiefe Frequenz einzuleiten, wesentlich tiefer ist,
als das Niveau an Beschäftigung, das
erforderlich ist, um den Übergang
von tiefer auf hohe Frequenz einzuleiten. Das Verhältnis zwischen Frequenz,
Systemenergie, und Hysterese ist gegeben durch die Gleichung (1): Tf2s < Is – ((If – Tf2s)·Ff·Is/(If·Fs) (1)wo
- Tf2s
= F2S Zustandsschwelle; Ts2f = S2F Zustandsschwelle; Is = langsames
Zustandsintervall; If = schnelles Zustandsintervall; Fs = langsame
Frequenz und Ff = schnelle Frequenz.
-
Wie
in 4 nachstehend gezeigt, sind die Wirkungen der
Tätigkeitssteuerschaltung 235 teilweise
auf verschiedene Steuerzustandssignale gestützt. Diese Steuerzustandssignale
umfassen einen gewünschten
Zustand des GMCH (DSTATE), einen gegenwärtigen Zustand des (CSTATE),
eine Frequenzänderungsaufforderung
basierend auf der Hardware des Leerlaufmonitors (HW_CH_FREQ), und/oder
eine Frequenzänderungsaufforderung (CH_FREQ_REQ)
basierend auf entweder Hardware, Software oder Wärmebedingungen, sind aber nicht
darauf beschränkt.
-
Genauer
gesagt, steht „DSTATE" für das gewünschte Frequenzzustandsniveau
für das
elektronische Gerät.
Der Wert von DSTATE kann gespeichert werden als ein Bit eines Leerlaufstatusseiten
(ISP) Verzeichnisses 390 (z. B., ISP[1]), möglicherweise
in einem Speicher (nicht gezeigt) des GMCH angeordnet sein, wie
in 5A gezeigt. Das ISP-Verzeichnis stellt Aktivitäts- und
Temperaturinformationen für Software
und Hardware bereit, um Frequenz- und Spannungsdrosselungsentscheidungen
zu treffen. Hier wird für
diese Ausführungsform
der Erfindung DSTATE bestätigt
(DSTATE = logisch „hoch"), um das CRCLK Signal
auf das „schnelle" Frequenzniveau einzustellen
und beizubehalten. Die Bestätigung
von DSTATE wird aufgehoben (DSTATE = logisch „tief"), um das CRCLK Signal auf das „langsame" Frequenzniveau einzustellen
und beizubehalten. DSTATE kann sowohl durch Hardware als auch durch
Software bestimmt werden.
-
Wenn
durch die Hardware als Reaktion auf das Einstellen eines Hardware-Übergang-Freigabe-Bits des Leerlaufregelung
und Status (ICS) Verzeichnisses 395 von 5B (EN_HW_TRAN
= ICS[30] = logisch „hoch") bestimmt, ist das
höchstwertige
Bit (MSB), das mit dem Ausgang des Subtractors 350 verbunden
ist, gleich dem DSTATE Wert. Andernfalls ist DSTATE, wenn durch
Software bestimmt, allgemein gleichwertig mit dem umgekehrten Wert
eines Software-Reset-auf-langsam (SWRST2S) Signals (z. B. ICS[28]).
-
In
einer Ausführungsform
der Erfindung, steht „CSTATE" für den gegenwärtigen Zustand
des CRCLK Signals. Der Wert von CSTATE kann als ein Bit des ISP-Verzeichnisses 390 (z.
B., ISP[0]) gespeichert werden. CSTATE wird bestätigt, um das CRCLK Signal bei
der „schnellen" Frequenz auszuwählen. Die
Bestätigung
von CSTATE wird aufgehoben, um die „langsame" Frequenz auszuwählen. Nachdem sämtliche
Domänenaktivitäten gedrosselt
sind, wird die Frequenz von CRCLK umgeschaltet (zum Beispiel von
schnell auf langsam) durch Zuordnen des DSTATE Werts wie den CSTATE
Wert.
-
Wenn
bestätigt,
steht „HW_CH_FREQ" für ein durch
die Hardware bestimmtes Frequenzänderungsereignis
(„schnell” zu „langsam" oder „langsam" zu „schnell"). HW_CH_FREQ basiert
auf Leerlaufmonitorwirkungen. Wenn zum Beispiel das CRCLK Signal
bei einer schnellen Frequenz wirkt (CSTATE = logisch „hoch") und die abgetastete
Leerlaufanzahl größer ist
als die F2S Zustandsschwelle (Tf2s), ist HW_CH_FREQ bestätigt (HW_CH_FREQ
= logisch „hoch"). Wenn das Signal
bei einer langsamen Frequenz wirkt (CSTATE = logisch „tief)
und die abgetastete Leerlaufanzahl weniger als die S2F Zustandsschwelle
(Ts2f) ist, ist HW_CH_FREQ bestätigt.
-
„CH_FREQ_REQ" basiert allgemein
entweder auf durch Hardware oder durch Software veranlasste Ereignisse
und Wärmeablesungen.
Wenn CH_FREQ_REQ bestätigt
ist, steht es für
eine Frequenzänderungsaufforderung
(kann von schnell auf langsam oder von langsam auf schnell sein),
die an die Frequenzumschaltungseinheit 380 gerichtet wurde.
Der CH_FREQ_REQ Wert wird bestimmt als Reaktion auf zwei Kriterien.
Das erste Kriterium bestimmt, ob die Hardware- oder Softwareaufforderung bedient
werden wird. Diese Bestimmung basiert auf dem EN_HW_TRAN Wert (EN_HW_TRAN
ist bestätigt,
wenn eine durch die Hardware bestimmte Frequenzänderungsaufforderung bedient
wird).
-
Das
zweite Kriterium bestimmt, ob eine Frequenzänderungsaufforderung erforderlich
ist basierend auf der abgetasteten Temperatur (TRR[7:0]) des GMCH,
welche im ISP-Verzeichnis 390 gespeichert werden kann (z.
B., ISP [9:2]). Für
diese Ausführungsform
der Erfindung, wird ein THERMALHOT Parameter auf logisch „1" gesetzt, wenn die
abgetastete Temperatur über
einer vorgegebenen Schwelle ist. Dem CRCLK Signal kann indes sogar
wenn die abgetastete Temperatur über
einer bestimmten Schwelle ist erlaubt werden, von einer „schnellen" Frequenz geändert zu
werden. Andernfalls, wird, wenn CSTATE unbestätigt ist, ein SWITCH_TO_SLOW_IF_HOT
(z. B., IC[29]) und THERMALHOT Parameter bestätigt, was eine Aufhebung der
Bestätigung
von CH_FREQ_REQ verursacht, und keine Änderung des Frequenzniveaus
bedeutet. Zusammengefasst, wird das zweite Kriterium verwendet,
um einen Frequenzübergang
von langsam auf schnell zu verhindern, wenn die abgetastete Temperatur
des GMCH über
einer eingestellten Schwelle ist.
-
Wie
in 4 gezeigt, erzeugt der Leerlaufdetektor 300 ein
aktives globales Leerlauf (GIDLE) Signal 309, wenn bestimmte
Einheiten im Leerlauf sind. Für
diese Ausführungsform
können
diese Einheiten eines oder mehrere der folgenden Elemente umfassen:
MPEG Komprimierungs-/Dekomprimierungseinheit (MPEG_DONE 302,
wenn im Leerlauf), dreidimensionale Rendering-Einheit (3D_DONE 304, wenn
im Leerlauf), zweidimensionale Rendering-Einheit oder Butter (BLT_DONE 306,
wenn im Leerlauf) und/oder Hardware-Binning-Einheit (HB_DONE 308, wenn
im Leerlauf). Jedes der „DONE" Signale 302, 304, 306 und/oder 308 kann
durch Verzeichnisbits im ICS-Verzeichnis 395 zum Testen
und Bereitstellen einer flexiblen Aktivitätsberechnungspolitik maskiert oder
unmaskiert werden.
-
Zum
Beispiel entsprechen vier Bits 400–403 des ICS-Verzeichnisses 395 (ICS[11:8])
wie in 6 gezeigt eindeutig den DONE Signalen 302, 304, 306 und 308.
Daher führt
die Einstellung des ICS[11] dazu, dass ein aktives Signal von einem
ersten Logikgatter 410 (z. B., ein ODER-Gatter) ausgegeben wird,
derart, dass das MPEG_DONE Signal 302 maskiert wird (z.
B., in einen bestätigten
logisch „hoch" Zustand gesetzt
wird). In ähnlicher
Weise, verursacht die Einstellung von ICS[10:8] aktive Signale von
den anderen Logikgattern 420, 430 und 440 (z.
B., ODER-Gatter),
derart, das die 3D_DONE, BLT_DONE und HB_DONE Signale 304, 306, 308 ebenfalls
maskiert werden.
-
Erneut
Bezug nehmend auf 4, wird der Leerlaufmonitor 310 angepasst,
um die Untätigkeit der
Render-Engine innerhalb eines voreingestellten Zeitintervalls zu
bestimmen. Basierend auf diesen Leerlaufmessungen, kann der Leerlaufmonitor 310 das
DSTATE Signal und das CH_FREQ_REQ Signal erzeugen. Die DSTATE und
CH_FREQ_REQ Signale können
auch durch Software eingestellt werden. Da GIDLE 309 während jedem
Zyklus von CRCLK 270 abgetastet wird und der Intervallzähler 340 ebenfalls
in CRCLK Zyklen zählt,
läuft der
Leerlaufmonitor 310 auch in der CRCLK Domäne.
-
Der
Leerlaufmonitor 310 umfasst einen Leerlaufzähler 320 und
einen Intervallzähler 340.
Der Leerlaufzähler 320 umfasst
mehrere Eingänge 321–323.
Für diese
Ausführungsform
der Erfindung, verursacht ein Lösch
(CLR) Eingang 321 das Zurücksetzen des Leerlaufzählers 320,
beim Empfangen des Reset-Signals (IMrst) beim Einschalten. Der Takt (CLK)
Eingang 323 ermöglicht
es dem Leerlaufzähler 320,
durch das CRCLK Signal 270 getaktet zu werden. Der Freigabe
(EN) Eingang 322 beim Empfang eines bestätigten Signals
bewirkt beim Leerlaufzähler 320 den
Start des Zählvorgangs.
Wie gezeigt, ist der Freigabe-Eingang 322 gekoppelt an
ein erstes Logikgatter 370 (z. B. UND-Gatter), das mit
dem Zählverfahren
beginnt, wenn das GIDLE Signal 309 bestätigt ist und ein Ausgang von
der kombinatorischen Logikeinheit 330 bestätigt ist.
-
Wie
gezeigt, umfasst die kombinatorische Logikeinheit 330 ein
zweites Logikgatter 371 (z. B., UND-Gatterfunktion), das
einen ersten Eingang hat, zum Empfangen eines Werts von einem Leerlaufmonitor-Freigabebit
des ICS-Verzeichnisses (ICS[31]) von Software und einen zweiten
Eingang, gekoppelt an eine Sammlung der Logikgatter 372 und 373 (z. B.,
UND-Gatter 372 und Inverter 373). Die kombinatorische
Logikeinheit 330 gibt ein aktives Signal aus als Reaktion
darauf, dass (i) der Intervallzähler 340 während einer
Countdown-Sequenz nicht Null überschreitet
(Bestätigung
des höchstwertigen
Bits des Intervallzählers 340 „IntMSG" wird „0" aufgehoben) und
(ii) das Zählstartsignal
(START_CNT) bestätigt wurde,
um mit der Zählsequenz
zu beginnen.
-
Der
Leerlaufzähler 320 umfasst
des Weiteren einen Ausgang 324, um eine Leerlaufanzahl
in das ISP-Verzeichnis 390 zu übertragen. Für diese Ausführungsform,
ist der Ausgang ein Binärwert,
der innerhalb von mehrfachen Bits im ISP-Verzeichnis 390 (z.
B., ISP[30:10]) gespeichert wird.
-
Zusätzlich umfasst
der Intervallzähler 340 mehrere
Eingänge 341–344.
Für diese
Ausführungsform
wird der Intervallzähler 340 getaktet
durch das CRCLK Signal, das einem Takt (CLK) Eingang 341 bereitgestellt
wird. Ein Lade (LORD) Eingang 342 verursacht, dass der
Intervallzähler 340 beim
Zurücksetzen über den
Data-In (DIN) Eingang 343 mit einem von zwei Werten geladen
wird. Ein Wert, nämlich
entweder das schnelle Zustandsintervall (If) 345 oder das
langsame Zustandsintervall (Is) 346 wird ausgegeben durch
ein Auswahlelement 360 basierend auf dem Wert von CSTATE 347,
dem gegenwärtigen
Zustand in dem das CRCLK Signal des GMCH läuft. Der Freigabe (EN) Eingang 344,
verursacht beim Empfang des bestätigten
Signals den Beginn des Zählens
durch den Intervallzähler 340.
Wie gezeigt, ist der EN-Eingang 344 gekoppelt an die kombinatorische
Logik-Einheit 330.
-
Wenn
der Intervallzähler 340 an
Null vorbeizählt,
wird ein Ausgang (z. B., ein Ganzzahlwert des höchstwertigen Bits „IntMSB") 348 bestätigt. Dies führt dazu,
dass sowohl der Leerlaufzähler 320 als auch
der Intervallzähler 340 stehen
bleiben, da die Bestätigung
für den
Ausgang vom Logikgatter 371 für diese Ausführungsform
aufgehoben wird. Die durch den Leerlaufzähler 320 hergestellte
Leerlaufanzahl wird dann gemeinsam mit den Werten von CSTATE 347 abgetastet.
Die Leerlaufanzahl wird mit entweder dem Ausgang der S2F Zustandsschwelle
(Ts2f) 351 oder dem Ausgang der F2S Zustandsschwelle (Tf2S) 352 verglichen
durch ein Auswahlelement 361, das durch CSTATE 347 gesteuert
wird.
-
Wenn
die abgetastete Leerlaufanzahl den gewählten Zustandsschwellenwert überschreitet oder
möglicherweise
gleich ist und CSTATE 347 bestätigt ist, wird die Bestätigung für das Ausgangssignal
(MSB) 353 aufgehoben und an das Logikgatter 374 (z.
B., Exklusiv-ODER „XOR"-Gatter) weitergeleitet.
Der Ausgang des Logikgatters 374 ist gleichwertig mit dem
HW_CH_FREQ Signal 365, nämlich wie in Gleichung (2)
gezeigt: HW_CH_FREQ = CSTATE ⊕ MSB. (2)
-
Wenn
der Frequenzzustand durch die Hardware des GMCH bestimmt wird, wird
EN_HW_TRAN (ICS[30]) bestätigt,
derart, dass MSB 353 vom Subtractor 350 ausgegeben
wird von dem Auswahlelement 362 und ist folglich gleich
dem Wert von DSTATE 391. Das HW_CH_FREQ Signal 365 wird
durch das Auswahlelement 363 in das Auswahlelement 364 weitergeleitet.
-
Wenn
die abgetastete Temperatur des GMCH, die als Temperaturwert in Bits
im ISP-Verzeichnis (z. B., ISP [9:2]) gespeichert ist, nicht eine bestimmte
Schwelle überschreitet,
wird das CH_FREQ_REQ Signal 381 bestätigt und auf die Frequenzumschaltungseinheit 380 angewendet, wenn
das CRCLK Signal gegenwärtig
bei einer „'schnellen' Frequenz" wirkt. Alternativ
wird die Bestätigung
des CH_FREQ_REQ Signals 381 aufgehoben, wenn das Signal
gegenwärtig
bei einer „'langsamen' Frequenz" wirkt.
-
Wenn
die abgetastete Temperatur eine vorgegebene Schwelle überschreitet,
wird das THERMALHOT Signal bestätigt
und das Steuersignal des Auswahlelements 364 wird bestätigt. Folglich
wird die Bestätigung
des CH_FREQ_REQ Signals aufgehoben, wenn die gegenwärtige Frequenz
des CRCLK Signals bei einem „langsamen" Frequenzniveau (CSTATE
= logisch „tief") ist. Wenn indes
die gegenwärtige
Frequenz des CRCLK Signals bei einem „schnellen" Frequenzniveau (CSTATE = logisch „hoch") ist, wird das CH_FREQ_REQ
Signal 381 bestätigt,
um eine Verringerung in der CRCLK Frequenz zu ermöglichen.
-
Wenn
der Frequenzzustand durch Software bestimmt wird, wird die Bestätigung von EN_HW_TRAN
(z. B., ICS[30]) aufgehoben, derart, dass ein entgegengesetzter
Zustand von SWRST2S den durch das Logikgatter 375 verursachten
Wert von DSTATE 349 einstellt. Die Frequenzumschaltungseinheit 380 wird
dann effektiv durch das XOR-Ergebnis von SWRST2S und CSTATE wie durch
das Logikgatter 376 bereitgestellt, gesetzt. Die gleiche Übersteuerung
des Temperaturabtastens wird durch das Logikgatter 377 bereitgestellt.
-
B. Wirkungsbeispiele der Aktivitätssteuerschaltung
-
Nun
Bezug nehmend auf die 7A und 7B, wird
ein Ausführungsbeispiel
eines Ablaufdiagramms gezeigt, das die allgemeinen Wirkungsweisen
von Frequenzumschaltungen von einer „schnellen" zu einer „langsamen" Frequenz der Aktivitätssteuerschaltung
von 4 in groben Zügen
darstellt. Während
diesem Wirken, werden sowohl die Leerlaufzähler als auch die Intervallzähler initialisiert
als Reaktion auf ihre Freigabe durch die Software (Block 500).
Da CSTATE bestätigt
ist, wird ein erstes voreingestelltes Zeitintervall beim Einschalten
in den Intervallzähler
geladen (Block 505). Das erste voreingestellte Zeitintervall
ist gleichwertig mit dem schnellen Zustandsintervall für diese
bestimmte Veranschaulichungsausführungsform.
Ebenfalls wird die schnell-zu-langsam Schwelle in den Subractor
(Block 510) geladen.
-
Wenn
das START_CNT Signal bestätigt wird,
beginnen sowohl die Leerlaufzähler
als auch die Intervallzähler
mit dem Zählen
(Blöcke 515 und 520). GIDLE
wird für
jeden Zyklus des CRCLK Signals bestätigt, während der Intervallzähler vom
ersten voreingestellten Zeitintervall zurückzählt. Wenn der Intervallzähler an
Null vorbei zählt,
wird ein Steuersignal bestätigt,
was ein Anhalten von beiden Zählern verursacht
(Blöcke 525 und 530).
Der Leerlaufzählerwert,
CSTATE, DSTATE und der die gegenwärtige Temperatur bestimmende
Wärmewert
des GMCH werden abgetastet (Block 535).
-
Wenn
DSTATE durch Hardware bestimmt wird (z. B., EN_HW_TRAN bestätigt ist),
ist der über das
HW_CH_FREQ Signal weitergeleitete Wert gleichwertig mit CSTATE ‟ DSTATE
(Blöcke 540 und 545).
Folglich wird, wenn DSTATE sich von CSTATE unterscheidet und die
abgetastete Temperatur vom GMCH weniger als eine bestimmte Schwelle
ist, das CRCLK Signal des GMCH einem Frequenzumschaltungsvorgang
unterzogen, der für
den Benutzer transparent ist (Blöcke 550 und 560).
Wenn indes die abgetastete Temperatur größer ist als die bestimmte Schwelle,
kann der Frequenzumschaltungsvorgang immer noch erfolgen, wenn der
gewünschte Übergang
sich auf eine niedrigere Frequenz (Blöcke 550 und 555)
bezieht. Wenn der gewünschte Übergang sich
auf eine höhere
Frequenz bezieht, wird kein Frequenzumschaltungsvorgang erfolgen
(Blöcke 560 und 565).
-
Wenn
DSTATE durch Software bestimmt wird (z. B., die Bestätigung von
EN_HW_TRAN aufgehoben wird), ist der Wert des durch Software geänderten
Frequenzsignals (SWCHFREQ) gleichwertig zur Gleichung (3), wie in
Block 570 gezeigt: SWCHFREQ
= [CSTATE ‟ SWRST2S]#, (3) wo „#" eine Inversion des
XOR-Ergebnisses
darstellt.
-
Folglich
wird, wenn die abgetastete Temperatur des GMCH niedriger ist als
eine bestimmte Schwelle, das CRCLK Signal des GMCH einem Frequenzumschaltungsvorgang
unterzogen, der für
den Benutzer transparent ist (siehe Blöcke 555 und 575). Wenn
die abgetastete Temperatur indes höher ist als die bestimmte Schwelle,
kann der Frequenzumschaltungsvorgang immer noch erfolgen, wenn der
gewünschte Übergang
sich auf eine niedrigere Frequenz bezieht und SWCHFREQ bestätigt wird
(Block 580). Wenn sich der gewünschte Übergang auf eine höhere Frequenz
bezieht, wird kein Frequenzumschaltungsvorgang erfolgen (Block 565).
-
IV. Wirkungsbeispiele der Frequenzumschaltungseinheit
-
Nun
Bezug nehmend auf 8, wird ein Ausführungsbeispiel
eines Ablaufdiagramms gezeigt, das die Wirkungsweisen der Frequenzumschaltungseinheit
veranschaulicht. Die Frequenzumschaltungseinheit überwacht
das CH_FREQ_REQ Signal sowie die Werte von CSTATE und DSTATE (Block 600).
Wenn das CH_FREQ_REQ Signal bestätigt
ist, und DSTATE nicht gleich ist wie CSTATE, wird die Frequenzumschaltungseinheit
freigegeben (Blöcke 605 und 610).
Es wird beabsichtigt, dass, wenn das CH_FREQ_REQ Signal bestätigt ist
aber DSTATE gleich CSTATE ist, der Frequenzumschaltungsvorgang kürzlich erfolgt
sein könnte
so dass die Aufforderung ignoriert wird.
-
Nachdem
die Frequenzumschaltungseinheit freigegeben wurde, können die
Wirkungen von bestimmten Hardware-Bauteilen (z. B. Befehlsparser, usw.)
angehalten werden, um den Leerlauf der Render-Hardware zu ermöglichen,
sofern die Rendering-Hardware
den Betrieb vorläufig
fortsetzt, bis die noch nicht ausgeführten Befehle vollständig ausgeführt wurden
(Blöcke 615 und 620).
Danach wird das CRCLK Signal getaktet (Block 625).
-
Nachdem
das CRCLK Signal getaktet wurde, aktualisiert die Frequenzumschaltungseinheit den
Wert von CSTATE durch Zuordnung des Werts von DSTATE zu CSTATE (Block 630).
Danach wird das CRCLK Signal aufgetaktet und die bestimmte Hardware
und Render-Engine setzen den Betrieb fort (Blöcke 635 und 640).
Dies ermöglicht
es der Frequenzumschaltungseinheit, die nächste Frequenzänderungsaufforderung
zu bedienen, wenn sie eingeleitet wird. Selbstverständlich kann
anstelle von einem Gating des CRCLK Signals ein glattes Übergehen von
einer Taktfrequenz auf die andere durch andere Mittel (z. B., Wartezustände) durchgeführt werden. Wenn
das CRCLK Signal nicht aufgetaktet wird, ist Rendering während der
Frequenzumschaltung immer noch möglich,
da ein Warten auf die Beendigung nicht ausgeführter Befehle nicht notwendig
ist.
-
Bezug
nehmend auf 9, wird ein drittes Ausführungsbeispiel
des GMCH, das mit einem Taktgenerator zusammenwirkt zum Kontrollieren
der durch die Anzeige verbrauchten Frequenz und/oder Spannung, gezeigt.
Für diese
Ausführungsform, verwendet
der GMCH 140 eine einzelne PLL-Schaltung 700,
die zusammenwirkt mit der Synchronisator-Logik 710, die
Taktsignale von sich unterscheidenden Frequenzen zum Beispiel an
den Grafikkern 200 und den Speichercontroller 225 liefert.
Wie gezeigt, werden vielfache Taktfrequenzniveaus (CLKs) durch die Synchronisator-Logik 710 unterstützt.
-
Die
Synchronisator-Logik 710 ermöglicht ein improvisiertes Frequenzumschalten
ohne Bedarf an erneuten Schließungen
der PLL-Schaltungen und Taktspannungsspitzen auf der Taktleitung.
Ein solches Frequenzumschalten erfolgt von einem Taktsignal (CHCLK),
das eine schnelle Frequenz (Ff) hat zu einer Speichertaktfrequenz
(MCLK) und von der Speichertaktfrequenz (MCLK) zu einem Taktsignal (CLCLK),
das eine langsame Frequenz (Fs) hat. Im Allgemeinen stellt es ein
kontinuierliches Abtastschema bereit, um eine deterministische Übertragung
von Daten zwischen gekreuzt getakteter Logik zu ermöglichen.
-
Insbesondere
umfasst ein Ausführungsbeispiel
der Synchronisator-Logik 710, wie in 10 gezeigt,
eine Synchronisator-Steuerlogik 800 und einen synchronen
Synchronisator 850. Die Synchronisator-Steuerlogik 800 umfasst
mehrere Abtastschaltungen 811, 812 und mehrere
Auswahlelemente 820 (z. B., Multiplexer). Die Auswahlelemente 820 sind über Kreuz
mit den Abtastschaltungen 811, 812 verbunden.
Der Synchronsisator 850 umfasst mehrere Flipflops 861, 862 und
mehrere Auswahlelemente 870–872.
-
Jede
Abtastschaltung tastet Flanken von zwei ankommenden Signalen ab,
um ein Sende (XMIT) Signal 840 und ein Empfang (RCV) Signal 841 zu
erzeugen. Dies kann durchgeführt
werden durch eine erste Abtastschaltung 811, die die ansteigenden
Flanken von sowohl dem CHCLK Signal 830 als auch dem nachlaufenden
MCLK Signal 831 abtastet, um einen bestätigten Teil des XMIT Signals 840 zu
berechnen. Das Abtasten der abfallenden Flanken der CHCLK und MCLK
Signale 830, 831 kann verwendet werden, um den
Teil des RCV-Signals 841 mit der aufgehobenen Bestätigung zu
berechnen. In ähnlicher
Weise führt
die Abtastschaltung 812 ein Flankenabtasten von sowohl
dem MCLK Signal 831 als auch dem nachlaufenden CLCLK Signal 832 aus.
-
Als
Reaktion auf einen inaktiven CSTATE Wert, erfolgt ein Übergang
von einer langsamen Frequenz (Fs) zu einer dazwischenliegenden,
mit MCLK (Fm, wo Fm > Fs)
verbundenen, Frequenz. Für
diese Ausführungsform
der Erfindung, kann der Übergang durchgeführt werden
durch Takten des Grafikkerns 200 mit CLCLK 832 und
der Synchronisator-Steuerlogik 800, die das Sperren der
Daten durch die Flipflops 861 und 862 des Synchronisators 850 steuert. Ein
erstes Flipflop 861 ist mit CLCLK 832 getaktet und
ein zweites Flipflop 862 ist durch MCLK 831 getaktet.
Des Weiteren steuern die XMIT und RCV Signale 840 und 841 die
Propagierung der Daten durch die Auswahlelemente 870–871 vom
Grafikkern 200 zum Speichercontroller 225.
-
Für den Übergang
von einer schnellen Frequenz (Ff) zur Speichercontrollerfrequenz
(Fm, wo Ff > Fm),
kann der Übergang
durch Takten des ersten Flipflops 861 mit CHCLK und des
zweiten Flipflops 862 mit MCLK 831 durchgeführt werden.
Erneut steuern die XMIT und RCV Steuersignale 840 und 841 die
Propagierung der Daten durch die Auswahlelemente 870 und 871 vom
Grafikkern 200 zum Speichercontroller 225. Ein
Bypass-Signal 880 steuert das Auswahlelement 872,
um es Daten zu ermöglichen,
das erste Flipflop 861 zu umgehen.
-
Für den GMCH
werden vielfache Taktdomänen
verwendet. Die Taktdomänenfrequenzen
variieren von Schnittstelle zu Schnittstelle ohne genaues Verhältnis zwischen
diesen Frequenzen. Zum Ermöglichen
einer deterministischen Übertragung
zwischen der Logik, die bei unterschiedlichen Frequenzdomänen abläuft, wurde
die Synchronisator-Logik 710 entwickelt. Ein Multiplexer
wird vor einem Flipflop angeordnet. Die Synchronisator-Steuerlogik
wird die Taktflanken abtasten und XMIT und RCV Signale basierend
auf der Timing-Margin zwischen CLCLK und MCLK oder CHCLK und MCLK
(außer
Set-Up-Zeit) erzeugen. Der Synchronisator 810 wird dann
diese Steuersignale verwenden. Wenn ein Senden erlaubt ist, wird
das XMIT Signal bestätigt
und die Daten passieren durch den Multiplexer zum zweiten Flipflop. Das
Gleiche gilt für
die Empfangsseite.
-
Nun
Bezug nehmend auf 11, wird ein Ausführungsbeispiel
der in einem maschinenlesbaren Medium 900 einer Rechenvorrichtung
gespeicherten Softwaremodule, die GMCH Frequenz und Spannungsdrosselung
steuern, gezeigt. Mehrere Softwaremodule 905 können konfiguriert
werden, um die Frequenz- oder Spannungsniveaus basierend auf einer
Vielzahl von Ereignissen zu verändern.
-
Zum
Beispiel kann ein erstes Softwaremodul 910 die Frequenz
des Renderingtakts (CRCLK) und die auf den Grafikkern angewendete
Spannung basierend auf der Aktivität (z. B., Untätigkeit
der Render-Engine) steigern oder verringern. Ein zweites Softwaremodul 915 kann
Frequenz und Spannung verändern
basierend auf Batterieenergieniveaus und darauf, ob die Rechenvorrichtung
an eine AC-Stromversorgungssteckdose
gekoppelt ist. Die Frequenz des Renderingtakts wird als Reaktion
auf verminderte Energieniveaus, die für eine oder mehrere Batterien
der Rechenvorrichtung gemessen werden, gesenkt. Ein drittes Softwaremodul 920 kann
Frequenz und Spannung verändern
basierend auf Wärmetemperaturen,
die innerhalb der das Gehäuse
umgebenden Logik der Rechenvorrichtung gemessen werden, oder bei
bestimmten Hardwarebauteilen der Rechenvorrichtung gemessen werden.
Die Frequenz des Renderingtakts wird gesenkt als Reaktion auf Wärmeablesungen über vorbestimmten
durch den Benutzer oder den Hersteller eingestellten Wärmebeschränkungen.
-
Wie
in 12 gezeigt, werden allgemeine Wirkungsbeispiele
der für
das Einsparen von Energie durch Drosseln der auf den GMCH angewendeten Frequenz
und Spannung verwendeten Softwaremodule 905 gezeigt. Basierend
auf einer ausgewählten Politik 950 der
Energieeinsparung, als Reaktion auf Ereignisse 955 (z.
B. Aktivität/Untätigkeit,
Energie- oder Wärmeniveaus,
usw.), kann die Software 905 konfiguriert werden, um die
auf den GMCH 140 angewendete Frequenz und Spannung zu verändern. Die Veränderung
ist basiert auf „Beschränkungen" 960 (z.
B. im Voraus gewählte
Schwellenparameter) und „Nachfrage" 965.
-
Hier
gibt es für
eine bestimmte Ausführungsform
der Erfindung zwei allgemeine Arten von Politiken zur Steuerung
des Betriebsverhaltens der Rechenvorrichtung: proaktiv und reaktiv.
Proaktive Politik gibt einer Politik den Vorzug über eine andere. Wenn der Benutzer
zum Beispiel eine Präferenz
für maximale
Batterielebensdauer über
Leistung angibt, kann die Software proaktiv Energie (z. B., Verringerung
der Frequenz des Renderingtakts) ohne Empfangen eines Signals vom
GMCH reduzieren. Reaktive Politik umfasst eine Reaktion auf ein
Ereignis, wie Entfernen des AC-Anschlusses und Ausgleichen der Benutzerpräferenzen.
-
Diese
Politiken können
durch den Benutzer eingestellt werden durch die grafische Benutzerschnittstelle 1000,
die durch die Rechenvorrichtung erzeugt wird, wie in den 13 und 14 gezeigt. Wie
in 13 gezeigt, kann der Benutzer unterschiedliche
Politiken 1010 auswählen,
basierend darauf, ob die Rechenvorrichtung batteriebetrieben wird oder
AC-Stromversorgung empfängt.
Diese Politiken können
zum Beispiel umfassen maximale Batterielebensdauer 1020,
maximale Leistung 1030, eine sich anpassende Politik 1040,
die verschoben ist in Richtung maximale Batterielebensdauer oder
Leistung. Wie in 14 gezeigt, kann eine grafische Benutzerschnittstelle 1050 konfiguriert
werden gemäß entweder „reaktiver" Politikbedingungen 1060 und/oder „proaktiver" Politikbedingungen 1070.
-
In
einer Ausführungsform
der Erfindung, ist die sich anpassende Politik darauf ausgerichtet, Übergänge im Wirken
basierend auf verarbeiteter Nachfrage und Nachfragetrends zu leiten.
Die „Nachfrage" kann berechnet werden
basierend auf momentanen Messungen eines Ereignisses (z. B., Untätigkeit,
Nachfrage, Temperatur) sowie auf Trends (z. B., Kombination einer
mit einem Ereignis verbundenen gegenwärtigen Datenabtastung gemeinsam
mit einer oder mehreren vorhergehenden Datenabtastungen) oder historischen
Durchschnittswerten. Zusätzlich kann
eine sich anpassende Politik Berechnungen der Kosten des Durchführens eines Übergangs
umfassen (z. B., Anzahl vom Megabits pro Sekunde für jedes
Watt Strom).