CN114300009A - 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 - Google Patents
一种自适应工作频率的铁电存储器写入方法、装置及电子设备 Download PDFInfo
- Publication number
- CN114300009A CN114300009A CN202111624575.7A CN202111624575A CN114300009A CN 114300009 A CN114300009 A CN 114300009A CN 202111624575 A CN202111624575 A CN 202111624575A CN 114300009 A CN114300009 A CN 114300009A
- Authority
- CN
- China
- Prior art keywords
- writing
- ferroelectric memory
- data
- voltage
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 182
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000003044 adaptive effect Effects 0.000 claims description 31
- 230000007306 turnover Effects 0.000 claims description 6
- 230000002035 prolonged effect Effects 0.000 abstract description 5
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开一种自适应工作频率的铁电存储器写入方法、装置及电子设备，涉及微电子技术领域。所述方法包括：向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种自适应工作频率的铁电存储器写入方法、装置及电子设备。
背景技术
铁电存储器是在半导体技术发展的基础上发展起来的一种新型存储器。铁电存储器架起了随机存储器(Random Access Memory，RAM)和只读存储器(Random Only Memory，ROM)这两种存储器之间的桥梁，可以兼容RAM的功能，又是一种类似ROM的非挥发性记忆体。与动态随机存储器(Dynamic Random Access Memory，DRAM)结构相同的1T1C(一个晶体管一个铁电电容)铁电存储器，作为一种新型存储器，1T1C铁电存储器具有读写速度快、功耗低、使用寿命长和抗辐照特性好等优点。因其上述优点1T1C铁电存储器在可穿戴设备和物联网设备等低功耗设备上具有广阔的应用前景。
为了让铁电存储器适用于更多的应用场景中，在保证存储逻辑状态的正确性和足够大的读出窗口值的同时，需要通过器件工艺和电路设计的协同优化使铁电存储器的读写功耗可以进行合理的动态调整，以达到铁电存储器功耗更低、速度更快，以及寿命更高的目的。
目前，针对铁电存储器的低功耗读写方案的设计，均是通过降低电路的整体电压域和工作频率来实现的。该读写方案虽然可以降低铁电存储器读写操作功耗，但是会对铁电存储器的广泛应用场景有一定的限制。该读写方案使得铁电存储器在不同的读写操作电压下只能应用于不同的场景，导致铁电存储器的普及和商业化应用被大大限制，降低了铁电存储器的可靠性。
发明内容
本发明的目的在于提供一种自适应工作频率的铁电存储器写入方法、装置及电子设备，用于解决现有针对铁电存储器的低功耗读写方案的设计，均是通过降低电路的整体电压域和工作频率来实现的，该读写方案虽然可以降低铁电存储器读写操作功耗，但是会对铁电存储器的广泛应用场景有一定的限制。该读写方案使得铁电存储器在不同的读写操作电压下只能应用于不同的场景，导致铁电存储器的普及和商业化应用被大大限制，降低了铁电存储器的可靠性的问题。
第一方面，本发明提供一种自适应工艺波动的铁电电容写入方法，应用于包括铁电存储器的电子设备，所述方法包括：
向所述铁电存储器的位线提供两个不同的写入电压；
获取工作频率数据和目标写入速度；
基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
与现有技术相比，本申请实施例提供的自适应工作频率的铁电存储器写入方法，应用于包括铁电存储器的电子设备，可以向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。
在一种可能的实现方式中，两个不同的所述写入电压包括一个高写入电压和一个低写入电压；铁电存储器包括三个不同的使能信号，所述三个不同的使能信号包括第一使能信号，第二使能信号和第三使能信号；所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在对所述铁电存储器进行数据写入时，所述第一使能信号翻转为高电平状态，第二使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压所占的时间内通过所述低写入电压下完成数据的写入；
在所述第二使能信号翻转为低电平状态，所述第三使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压所占的时间内通过所述高写入电压下完成数据的写入。
在一种可能的实现方式中，所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
在一种可能的实现方式中，所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
第二方面，本发明还提供一种自适应工作频率的铁电存储器写入装置，所述装置包括：
写入电压提供模块，用于向铁电存储器的位线提供两个不同的写入电压；
获取模块，用于获取工作频率数据和目标写入速度；
数据写入模块，用于基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
在一种可能的实现方式中，两个不同的所述写入电压包括一个高写入电压和一个低写入电压；铁电存储器包括三个不同的使能信号，所述三个不同的使能信号包括第一使能信号，第二使能信号和第三使能信号；所述数据写入模块包括：
第一数据写入子模块，用于在对所述铁电存储器进行数据写入时，所述第一使能信号翻转为高电平状态，第二使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压所占的时间内通过所述低写入电压下完成数据的写入；
第二数据写入子模块，用于在所述第二使能信号翻转为低电平状态，所述第三使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压所占的时间内通过所述高写入电压下完成数据的写入。
在一种可能的实现方式中，所述数据写入模块包括：
低功耗数据写入子模块，用于在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
在一种可能的实现方式中，所述数据写入模块包括：
高性能数据写入子模块，用于在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
第三方面，本发明还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得可以执行第一方面任一所述的自适应工作频率的铁电存储器写入方法。
与现有技术相比，本发明提供的自适应工作频率的铁电存储器写入装置及电子设备的有益效果与上述技术方案所述自适应工艺波动的铁电电容写入方法的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本申请实施例提供的一种自适应工作频率的铁电存储器写入方法的流程示意图；
图2示出了本申请实施例提供的一种自适应工艺波动的铁电存储器的写入电路的电路示意图；
图3示出了本申请实施例提供的另一种自适应工作频率的铁电存储器写入方法的流程示意图；
图4示出了本申请实施例提供的一种低功耗写入时使能信号时序的时序示意图；
图5示出了本申请实施例提供的一种高性能写入时使能信号时序的时序示意图；
图6示出了本申请实施例提供的另一种自适应工作频率的铁电存储器写入装置的结构示意图；
图7为本发明实施例中技术等级确定设备的硬件结构示意图；
图8为本发明实施例中芯片的结构示意图。
附图标记：
01-铁电存储单元；011-晶体管；012-铁电电容；40-电子设备；401-处理器；401-1-第一处理器；401-2-第二处理器；402-通信接口；403-通信线路；404-存储器；50-芯片；505-总线系统。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
图1示出了本申请实施例提供的一种自适应工作频率的铁电存储器写入方法的流程示意图，应用于包括自适应工艺波动的铁电存储器的写入电路的电子设备，如图1所示，所述自适应工作频率的铁电存储器写入方法包括：
步骤101：向所述铁电存储器的位线提供两个不同的写入电压。
在本申请中，图2示出了本申请实施例提供的一种自适应工艺波动的铁电存储器的写入电路的电路示意图，如图2所示，所述铁电存储器包括铁电存储单元01，所述铁电存储单元01包括晶体管011和铁电电容012。
可选的，可以给所述铁电存储单元的位线提供两个不同的写入电压。两个不同的所述写入电压包括一个高写入电压(VCCh)和一个低写入电压(VCC)。
其中，高写入电压可以是2伏特(V)，低写入电压可以是1V，本申请实施例对此不做具体限定，可以根据实际应用场景做具体标记调整。
步骤102：获取工作频率数据和目标写入速度。
在本申请中，可以获取当前电子设备工作频率数据以及对数据的写入速度需求，也即是获取工作频率数据和目标写入速度。
步骤103：基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
在本申请中，可以在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
在本申请中，可以在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
综上所述，本申请实施例提供的自适应工作频率的铁电存储器写入方法，应用于包括铁电存储器的电子设备，可以向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。
图3示出了本申请实施例提供的另一种自适应工作频率的铁电存储器写入方法的流程示意图，应用于包括图2所示的自适应工艺波动的铁电存储器的写入电路的电子设备，如图3所示，所述自适应工作频率的铁电存储器写入方法包括：
步骤201：向所述铁电存储器的位线提供两个不同的写入电压。
在本申请中，图2示出了本申请实施例提供的一种自适应工艺波动的铁电存储器的写入电路的电路示意图，如图2所示，所述铁电存储器包括铁电存储单元01，所述铁电存储单元01包括晶体管011和铁电电容012。
可选的，可以给所述铁电存储单元的位线提供两个不同的写入电压。两个不同的所述写入电压包括一个高写入电压(VCCh)和一个低写入电压(VCC)。
其中，高写入电压可以是2伏特(V)，低写入电压可以是1V，本申请实施例对此不做具体限定，可以根据实际应用场景做具体标记调整。
步骤202：获取工作频率数据和目标写入速度。
在本申请中，可以获取当前电子设备工作频率数据以及对数据的写入速度需求，也即是获取工作频率数据和目标写入速度。
步骤203：在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
在本申请中，参见图1，铁电存储器包括三个不同的使能信号(EN1、EN2和EN3)，所述三个不同的使能信号包括第一使能信号(EN1)，第二使能信号(EN2)和第三使能信号(EN3)；参见图2，在对所述铁电存储器进行数据写入时，字线(Wordline，WL)翻转到高电平状态、铁电存储单元中的晶体管导通，同时所述第一使能信号翻转为高电平状态，传输门1导通，在WL信号和EN1均为高电平状态的整个过程中，首先在前一阶段，第二使能信号(EN2)翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压(VCC)所占的时间内通过所述低写入电压下完成数据的写入。
然后在后一阶段，在所述第二使能信号(EN2)翻转为低电平状态，所述第三使能信号(EN3)翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压(VCCh)所占的时间内通过所述高写入电压下完成数据的写入。
图4示出了本申请实施例提供的一种低功耗写入时使能信号时序的时序示意图，如图4所示，在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，第二使能信号(EN2)写入时间大于第三使能信号(EN3)写入时间，以完成数据的写入。
步骤204：在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
在本申请中，当使用更高的写入电压VCCh对铁电存储器进行数据写入时，数据的写入速度就会更快所需要的写入时间也就更短，图5示出了本申请实施例提供的一种高性能写入时使能信号时序的时序示意图，如图5所示，为了使铁电存储器可以适用于工作频率变化更宽的电子设备中，通过采用一个动态脉宽调节模块动态调整EN2和EN3的信号脉冲宽度，进而调整写入操作过程中写入电压VCC和VCCh的比例，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，第三使能信号(EN3)写入时间大于第二使能信号(EN2)写入时间，完成数据的写入，达到自适应电子设备工作频率的数据写入目的。
综上所述，本申请实施例提供的自适应工作频率的铁电存储器写入方法，应用于包括铁电存储器的电子设备，可以向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。
图6示出了本申请实施例提供的另一种自适应工作频率的铁电存储器写入装置的结构示意图，如图6所示，所述装置包括：
写入电压提供模块301，用于向铁电存储器的位线提供两个不同的写入电压；
获取模块302，用于获取工作频率数据和目标写入速度；
数据写入模块303，用于基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
可选地，两个不同的所述写入电压包括一个高写入电压和一个低写入电压；铁电存储器包括三个不同的使能信号，所述三个不同的使能信号包括第一使能信号，第二使能信号和第三使能信号；所述数据写入模块包括：
第一数据写入子模块，用于在对所述铁电存储器进行数据写入时，所述第一使能信号翻转为高电平状态，第二使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压所占的时间内通过所述低写入电压下完成数据的写入；
第二数据写入子模块，用于在所述第二使能信号翻转为低电平状态，所述第三使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压所占的时间内通过所述高写入电压下完成数据的写入。
可选地，所述数据写入模块包括：
低功耗数据写入子模块，用于在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
可选地，所述数据写入模块包括：
高性能数据写入子模块，用于在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
综上所述，本申请实施例提供的自适应工作频率的铁电存储器写入装置，可以向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。
上述方法实施例涉及的各功能模块的所有相关内容均可方以援引到对应步骤的描述，在此不再赘述。
在一些可能的实现方式中，上述自适应工作频率的铁电存储器写入装置还可以包括存储模块，用于存储基站的程序代码和数据。
其中，处理模块可以是处理器或控制器，例如可以是中央处理器(CentralProcessing Unit，CPU)，通用处理器，数字信号处理器(Digital Signal Processor，DSP)，专用集成电路(Application-Specific Integrated Circuit，ASIC)，现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块可以是收发器、收发电路或通信接口等。存储模块可以是存储器。
当处理模块为处理器，通信模块为通信接口，存储模块为存储器时，本发明实施例所涉及的自适应工作频率的铁电存储器写入装置可以为图5所示的电子设备。
可选的，本申请实施例还提供一种电子设备包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得可以执行第一方面任一所述的自适应工作频率的铁电存储器写入方法。
图7示出了本发明实施例提供的一种电子设备的硬件结构示意图。如图7所示，该电子设备40包括处理器401和通信接口402。
如图7所示，上述处理器可以是一个通用中央处理器(central processing unit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本发明方案程序执行的集成电路。上述通信接口可以为一个或多个。通信接口可使用任何收发器一类的装置，用于与其他设备或通信网络通信。
如图7所示，上述终端设备还可以包括通信线路403。通信线路可包括一通路，在上述组件之间传送信息。
可选的，如图7所示，该终端设备还可以包括存储器404。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
如图7所示，上述存储器可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
在具体实现中，作为一种实施例，如图7所示，处理器401可以包括一个或多个CPU，如图7中的CPU0和CPU1。
在具体实现中，作为一种实施例，如图7所示，终端设备可以包括多个处理器，如图7中的第一处理器401-1和第二处理器401-2。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
图8是本发明实施例提供的芯片的结构示意图。如图8所示，该芯片50包括一个或两个以上(包括两个)处理器401和通信接口402。
可选的，如图8所示，该芯片还包括存储器304，存储器可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。
在一些实施方式中，如图8所示，存储器存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。
在本发明实施例中，如图8所示，通过调用存储器存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。
如图8所示，处理器控制终端设备中任一个的处理操作，处理器还可以称为中央处理单元(central processing unit，CPU)。
如图8所示，存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图8中将各种总线都标为总线系统505。
如图8所示，上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现成可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由技术等级确定设备执行的功能。
一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由技术等级确定设备执行的功能。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种自适应工作频率的铁电存储器写入方法，其特征在于，应用于包括铁电存储器的电子设备，所述方法包括：
向所述铁电存储器的位线提供两个不同的写入电压；
获取工作频率数据和目标写入速度；
基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
2.根据权利要求1所述的自适应工作频率的铁电存储器写入方法，其特征在于，两个不同的所述写入电压包括一个高写入电压和一个低写入电压；铁电存储器包括三个不同的使能信号，所述三个不同的使能信号包括第一使能信号，第二使能信号和第三使能信号；所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在对所述铁电存储器进行数据写入时，所述第一使能信号翻转为高电平状态，第二使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压所占的时间内通过所述低写入电压下完成数据的写入；
在所述第二使能信号翻转为低电平状态，所述第三使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压所占的时间内通过所述高写入电压下完成数据的写入。
3.根据权利要求2所述的自适应工作频率的铁电存储器写入方法，其特征在于，所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
4.根据权利要求3所述的自适应工作频率的铁电存储器写入方法，其特征在于，所述基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，包括：
在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
5.一种自适应工作频率的铁电存储器写入装置，其特征在于，所述装置包括：
写入电压提供模块，用于向铁电存储器的位线提供两个不同的写入电压；
获取模块，用于获取工作频率数据和目标写入速度；
数据写入模块，用于基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入。
6.根据权利要求5所述的自适应工作频率的铁电存储器写入装置，其特征在于，两个不同的所述写入电压包括一个高写入电压和一个低写入电压；铁电存储器包括三个不同的使能信号，所述三个不同的使能信号包括第一使能信号，第二使能信号和第三使能信号；所述数据写入模块包括：
第一数据写入子模块，用于在对所述铁电存储器进行数据写入时，所述第一使能信号翻转为高电平状态，第二使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述低写入电压所占的时间，控制在所述低写入电压所占的时间内通过所述低写入电压下完成数据的写入；
第二数据写入子模块，用于在所述第二使能信号翻转为低电平状态，所述第三使能信号翻转为高电平状态，基于所述工作频率数据和所述目标写入速度，确定所述位线上的所述高写入电压所占的时间，控制在所述高写入电压所占的时间内通过所述高写入电压下完成数据的写入。
7.根据权利要求6所述的自适应工作频率的铁电存储器写入装置，其特征在于，所述数据写入模块包括：
低功耗数据写入子模块，用于在低功耗写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述低写入电压所占的时间大于所述高写入电压所占的时间，完成数据的写入。
8.根据权利要求7所述的自适应工作频率的铁电存储器写入方法，其特征在于，所述数据写入模块包括：
高性能数据写入子模块，用于在高性能写入状态下，基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的所述高写入电压所占的时间大于所述低写入电压所占的时间，完成数据的写入。
9.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求1至4任一所述的自适应工作频率的铁电存储器写入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111624575.7A CN114300009A (zh) | 2021-12-28 | 2021-12-28 | 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111624575.7A CN114300009A (zh) | 2021-12-28 | 2021-12-28 | 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114300009A true CN114300009A (zh) | 2022-04-08 |
Family
ID=80971907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111624575.7A Pending CN114300009A (zh) | 2021-12-28 | 2021-12-28 | 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114300009A (zh) |
-
2021
- 2021-12-28 CN CN202111624575.7A patent/CN114300009A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7258523B2 (ja) | メモリデバイス、メモリシステム及び動作方法 | |
| CN111009269B (zh) | 用于存储及写入存储器操作参数的多重参数代码的设备及方法 | |
| US11340787B2 (en) | Memory protocol | |
| US9570183B1 (en) | Method and controller for managing memory device | |
| CN112272816B (zh) | 存储器系统或子系统中的预取信令 | |
| US11550678B2 (en) | Memory management | |
| CN110941395B (zh) | 动态随机存取存储器、内存管理方法、系统及存储介质 | |
| KR20200008710A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
| CN110543433B (zh) | 一种混合内存的数据迁移方法及装置 | |
| JP2021043975A (ja) | インターフェース回路並びにメモリ装置及びその動作方法 | |
| CN111782027A (zh) | Ddr存储器运行频率调整方法及装置 | |
| US11586566B2 (en) | Memory protocol with command priority | |
| CN116679887B (zh) | 用于NAND Flash的通用控制模块及方法 | |
| KR102527925B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| CN114300009A (zh) | 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 | |
| CN112513824A (zh) | 一种内存交织方法及装置 | |
| CN115269199A (zh) | 数据处理方法、装置、电子设备及计算机可读存储介质 | |
| CN114138688A (zh) | 一种数据读取方法、系统、设备以及介质 | |
| EP3610379B1 (en) | Transaction identification | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| KR20090053164A (ko) | 상태 정보를 관리하는 플래시 메모리 제어 장치 및 방법 | |
| KR20210028405A (ko) | 서치 회로 및 컨트롤러 | |
| CN114333938A (zh) | 一种自适应工艺波动的铁电电容写入电路、方法及电子设备 | |
| CN112965816B (zh) | 内存管理技术及计算机系统 | |
| CN115862714A (zh) | Ssd读延迟优化方法、装置、计算机设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |