CN117272893A - 芯片信号接收电路及方法 - Google Patents

Abstract

本公开涉及一种芯片信号接收电路及方法，所述电路包括第一矩阵选择器；与第一矩阵选择器连接的至少一个异或门；对于每个异或门，与异或门连接的Pad模块；设置在第一矩阵选择器与每个异或门之间的控制选择器以及设置在异或门与控制选择器之间的过滤器，控制选择器上设置有第一输入控制接口和第二输入控制接口，过滤器的输出接口与控制选择器的第一输入控制接口连接，异或门的输出接口与控制选择器的第二输入控制接口连接，第一矩阵选择器上设置有第一外设寄存器和多个信号输出接口，第一外设寄存器用于从多个信号输出接口中选择第一目标信号输出接口，能够将多个信号输出接口灵活映射至多个Pad模块上。

Description

芯片信号接收电路及方法

技术领域

本公开涉及芯片设计技术领域，尤其涉及一种芯片信号接收电路及方法。

背景技术

随着集成电路制造工艺的不断发展，同时伴随着摩尔定律，芯片的制程越来越先进，且集成度越来越高。在这种技术前提下，芯片内部用于映射到芯片PAD（PAD是硅片的管脚，封装在芯片内部，用户看不到）上的外设接口IP（Internet Protocol，网际互连协议）越来越多、越来越复杂，这样导致芯片PAD的数量也呈指数级的增长，芯片的制造成本也增加了不少。

现有的芯片内部信号与PAD之间的映射关系，包括：每一个GPIO（General-purposeinput/output，通用型之输入输出）支持两路来自芯片内部硬件的接口IP输入和一路来自芯片控制寄存器的软件的输入，这样针对芯片的每一个PAD，只支持两路的接口IP映射，这样降低了PAD使用的灵活性，如果SoC（System on Chip，系统级芯片）规模比较大、功能比较复杂，使得接口IP的数量多的情况下，例如某SoC芯片支持某些通用数据接口，I2C（Inter-Integrated Circuit，集成电路总线）/SPI（Serial Peripheral Interface，串行外设接口）/USART（Universal Synchronous/Asynchronous Receiver/Transmitter，通用同步/异步串行接收/发送器）/SAI（Serial Audio Interface，串行音频接口标准）/CAN（Controller Area Network，控制器局域网络）等接口，或者某些模拟信号需要送到PAD上，就需要更多的PAD数量去支持。

相关技术中，一方面，从技术设计复杂度上看，随着芯片内部集成的接口IP数量增多，需要映射到PAD上的数字逻辑就会变复杂，芯片架构师在考虑pin assignment（芯片的管脚分配，与芯片的应用强相关，涉及到芯片的板级设计）时，需要考虑各种情况，增加了设计的复杂性。另一方面，从经济成本上看，芯片接口数量的增多，会大大提升的芯片的面积，增加芯片的制造成本。如果使用的是更先进的工艺，成本会随着PAD数量而呈指数级增加。

因此，如何在控制芯片PAD数量的情况下，让更多的芯片内部信号映射到PAD上，且增加映射的灵活性，以节约芯片PCB硬件电路板的设计资源，成为大型SoC设计中亟待解决的问题。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本公开的实施例提供了一种芯片信号接收电路及方法。

第一方面，本公开的实施例提供了一种芯片信号接收电路，包括：

第一矩阵选择器；

与第一矩阵选择器连接的至少一个异或门；

对于每个异或门，与所述异或门连接的Pad模块；

控制选择器，其设置在所述第一矩阵选择器与每个异或门之间，所述控制选择器的输出接口与所述第一矩阵选择器连接，所述控制选择器上设置有第一输入控制接口和第二输入控制接口，所述异或门的输出接口与所述控制选择器的第二输入控制接口连接；

与所述控制选择器连接的过滤器，所述过滤器的输入接口和输出接口分别与所述异或门的输出接口和所述控制选择器的第一输入控制接口连接；

第一外设寄存器和多个信号输出接口，其均设置在所述第一矩阵选择器上，所述第一外设寄存器用于根据Pad模块的状态从多个信号输出接口中选择第一目标信号输出接口。

在一种可能的实施方式中，所述电路还包括：

与所述异或门连接的多个第二矩阵选择器，每个第二矩阵选择器上均设置有第二外设寄存器和三个信号输出接口，所述第二外设寄存器用于根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口，其中，第一矩阵选择器信号输出接口的工作频率小于预设工作频率，第二矩阵选择器信号输出接口的工作频率大于或等于预设工作频率。

在一种可能的实施方式中，所述三个信号输出接口包括与所述异或门连接的信号输出接口、输出值为0的信号输出接口和输出值为1的信号输出接口。

在一种可能的实施方式中，所述第二外设寄存器被配置为在Pad模块的状态为指定工作模式的情况下，选择输出值为1或0的信号输出接口。

在一种可能的实施方式中，所述第一矩阵选择器和所述第二矩阵选择器的信号输出接口均与芯片接口IP连接。

在一种可能的实施方式中，所述第一矩阵选择器信号输出接口的工作频率小于10MHz，第二矩阵选择器信号输出接口的工作频率大于或等于10MHz。

在一种可能的实施方式中，所述第一矩阵选择器的信号输出接口的数量大于所述第二矩阵选择器的数量。

在一种可能的实施方式中，所述Pad模块上设置引脚，所述引脚用于接收信号。

第二方面，本公开的实施例提供了一种基于根据上述的芯片信号接收电路实现的芯片信号接收方法，其特征在于，所述方法包括：

通过第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输出接口中选择第一目标信号输出接口；

通过控制选择器根据Pad模块的状态，从第一输入控制接口和第二输入控制接口中选择目标输入控制接口；

通过异或门接收Pad模块的端口输出的信号，并将该信号经由目标输入控制接口发送至第一目标信号输出接口。

在一种可能的实施方式中，所述方法还包括：

确定多个第二矩阵选择器中接收信号的目标第二矩阵选择器；

对于每个目标第二矩阵选择器，通过目标第二矩阵选择器的第二外设寄存器根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口；

通过异或门接收Pad模块的端口输出的信号，并将该信号发送至每个目标第二矩阵选择器的第二目标信号输出接口。

本公开实施例提供的上述技术方案与现有技术相比至少具有如下优点的部分或全部：

本公开实施例所述的芯片信号接收电路，包括第一矩阵选择器；与第一矩阵选择器连接的至少一个异或门；对于每个异或门，与所述异或门连接的Pad模块；设置在所述第一矩阵选择器与每个异或门之间的控制选择器以及与控制选择器连接的过滤器，所述控制选择器的输出接口与所述第一矩阵选择器连接，所述控制选择器上设置有第一输入控制接口和第二输入控制接口，所述过滤器的输入接口和输出接口分别与所述异或门的输出接口和所述控制选择器的第一输入控制接口连接，所述异或门的输出接口与所述控制选择器的第二输入控制接口连接，所述异或门的输入接口与Pad模块上设置的端口连接，所述第一矩阵选择器上设置有第一外设寄存器和多个信号输出接口，所述第一外设寄存器用于根据Pad模块的状态从多个信号输出接口中选择第一目标信号输出接口，能够将多个信号输出接口灵活映射至多个Pad模块上。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出了根据本公开实施例的芯片信号接收电路的结构示意图；

图2示意性示出了根据本公开另一实施例的芯片信号接收电路的结构示意图；

图3示意性示出了根据本公开实施例的芯片信号接收方法的流程示意图；

图4示意性示出了根据本公开另一实施例的芯片信号接收方法的流程示意图；

图5示意性示出了根据本公开实施例的芯片信号发射电路的结构示意图；

图6示意性示出了根据本公开另一实施例的芯片信号发射电路的结构示意图；

图7示意性示出了根据本公开实施例的芯片信号发射方法的流程示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

参见图1，本公开的实施例提供了一种芯片信号接收电路，包括：

第一矩阵选择器；

与第一矩阵选择器连接的至少一个异或门di_inv；

对于每个异或门di_inv，与所述异或门di_inv连接的Pad模块；

控制选择器ls_iofn_filter_en，其设置在所述第一矩阵选择器与每个异或门di_inv之间，所述控制选择器ls_iofn_filter_en的输出接口与所述第一矩阵选择器连接，所述控制选择器ls_iofn_filter_en上设置有第一输入控制接口1和第二输入控制接口0，所述异或门di_inv的输出接口与所述控制选择器ls_iofn_filter_en的第二输入控制接口0连接；

与所述控制选择器连接的过滤器PAD_FILTER，所述过滤器PAD_FILTER的输入接口和输出接口分别与所述异或门di_inv的输出接口和所述控制选择器ls_iofn_filter_en的第一输入控制接口1连接；

第一外设寄存器ls_iofn_pad_ival_sel[x:0]和多个信号输出接口0~n，其均设置在所述第一矩阵选择器上，所述第一外设寄存器ls_iofn_pad_ival_sel[x:0]用于根据Pad模块的状态从多个信号输出接口0~n中选择第一目标信号输出接口。

在本实施例中，所述过滤器PAD_FILTER用于将来自异或门的信号与芯片内部的信号进行同步。

对于第一矩阵选择器的每个信号输出接口，可以实现与所有PAD对应（从PAD0 ~PADn），所以每个信号输出接口可以选择接收来自任意一个PAD上的电平，只要配置好第一外设寄存器ls_iofn_pad_ival_sel[x:0]即可。例如，对于信号输出接口n，只要配置好第一外设寄存器ls_iofn_pad_ival_sel[x:0]的值，即可将指定PAD的输出C控制信号与信号输出接口n连接起来，其中，PAD的C控制信号，为PAD在输入模式下接收到的电平，即PAD_IVAL，信号输出接口n为编号为n的信号输出接口。

参见图2，所述电路还包括：

与所述异或门di_inv连接的多个第二矩阵选择器，每个第二矩阵选择器上均设置有第二外设寄存器padm_hs_src_sel[2:0]和三个信号输出接口，所述第二外设寄存器padm_hs_src_sel[2:0]用于根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口，其中，第一矩阵选择器信号输出接口0~n的工作频率小于预设工作频率，第二矩阵选择器信号输出接口0~4的工作频率大于或等于预设工作频率。

参见图2，所述三个信号输出接口包括与所述异或门连接的信号输出接口1~3中的一个、输出值为0的信号输出接口和输出值为1的信号输出接口0和4。

在本实施例中，所述第二外设寄存器被配置为在Pad模块的状态为指定工作模式的情况下，选择输出值为1或0的信号输出接口0或4。在实际应用中，在Pad模块的状态为常开模式的情况下，所述第二外设寄存器选择信号输出接口4，将信号输出接口4接收到的预设值1发送至芯片接口IP，在Pad模块的状态为常关模式的情况下，所述第二外设寄存器选择信号输出接口0，将信号输出接口0接收到的预设值0发送至芯片接口IP。

在本实施例中，所述第一矩阵选择器和所述第二矩阵选择器的信号输出接口均与芯片接口IP连接。

在本实施例中，所述第一矩阵选择器信号输出接口的工作频率小于10MHz，第二矩阵选择器信号输出接口的工作频率大于或等于10MHz。在实际应用中，所述第一矩阵选择器的信号输出接口0~n可以与I2C接口、USART接口、SAI接口、CAN接口等芯片接口IP连接，所述第二矩阵选择器的信号输出接口0~4与SPI接口等芯片接口IP连接。

在图1中，第一矩阵选择器的信号输入接口的数量为n+1，其中，n为正整数，第二矩阵选择器的数量为3，在实际应用中，第二矩阵选择器的数量包括但不限于3，通常情况下，所述第一矩阵选择器的信号输出接口的数量大于所述第二矩阵选择器的数量。

参见图1和图2，所述Pad模块上设置引脚，所述引脚用于接收信号，所述Pad模块的端口接收ST控制信号、IE控制信号、C控制信号、PU控制信号、PD控制信号、I控制信号、OEN控制信号、SL控制信号和DS[2:0]控制信号。

以下为图1中芯片信号接收电路的工作原理：

通过第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输出接口中选择第一目标信号输出接口；通过控制选择器根据Pad模块的状态，从第一输入控制接口1和第二输入控制接口0中选择目标输入控制接口；

在目标输入控制接口为第一输入控制接口1的情况下，通过异或门接收Pad模块的端口输出的信号，并将通过异或门和过滤器对该信号处理后得到的新信号ls_iofn_ival经由目标输入控制接口发送至第一目标信号输出接口；

在目标输入控制接口为第二输入控制接口0的情况下，通过异或门接收Pad模块的端口输出的信号，并将仅通过异或门对该信号处理后得到的新信号ls_iofn_ival经由目标输入控制接口发送至第一目标信号输出接口。

以下为图2中芯片信号接收电路的工作原理：

确定用于接收信号的目标第二矩阵选择器，其中，目标第二矩阵选择器可以是一个，也可以是多个；对于每个目标第二矩阵选择器，通过目标第二矩阵选择器的第二外设寄存器根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口；

在第二目标信号输出接口为信号输出接口4，将信号输出接口4接收到的预设值1作为hs_iofn_ival信号发送至芯片接口IP；

在第二目标信号输出接口为信号输出接口0，将信号输出接口0接收到的预设值0作为hs_iofn_ival信号发送至芯片接口IP；

在第二目标信号输出接口为信号输出接口1~3中的一个，通过异或门接收Pad模块的端口输出的C控制信号，并将通过异或门对该C控制信号处理后得到的hs_iofn_ival信号发送至第二目标信号输出接口，

其中，发送至第一个目标第二矩阵选择器的hs_iofn_ival信号为hs0_iofn_ival，发送至第二个目标第二矩阵选择器的hs_iofn_ival信号为hs1_iofn_ival，发送至第三个目标第二矩阵选择器的hs_iofn_ival信号为hs2_iofn_ival。

参见图3，本公开的实施例提供了一种基于根据上述的芯片信号接收电路实现的芯片信号接收方法，其特征在于，所述方法包括：

S1，通过第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输出接口中选择第一目标信号输出接口；

S2，通过控制选择器根据Pad模块的状态，从第一输入控制接口和第二输入控制接口中选择目标输入控制接口；

S3，通过异或门接收Pad模块的端口输出的信号，并将该信号经由目标输入控制接口发送至第一目标信号输出接口。

在本实施例中，所述通过异或门接收Pad模块的端口输出的信号，并将该信号经由目标输入控制接口发送至第一目标信号输出接口，包括：

在目标输入控制接口为第一输入控制接口1的情况下，通过异或门接收Pad模块的端口输出的信号，并将该信号经由过滤器和目标输入控制接口发送至第一目标信号输出接口；

在目标输入控制接口为第二输入控制接口0的情况下，通过异或门接收Pad模块的端口输出的信号，并将该信号仅经由目标输入控制接口发送至第一目标信号输出接口。

参见图4，所述方法还包括：

S4，确定多个第二矩阵选择器中接收信号的目标第二矩阵选择器；

S5，对于每个目标第二矩阵选择器，通过目标第二矩阵选择器的第二外设寄存器根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口；

S6，通过异或门接收Pad模块的端口输出的信号，并将该信号发送至每个目标第二矩阵选择器的第二目标信号输出接口。

在本实施例中，所述通过异或门接收Pad模块的端口输出的信号，并将该信号发送至每个目标第二矩阵选择器的第二目标信号输出接口，包括：

在第二目标信号输出接口为信号输出接口4，将信号输出接口4接收到的预设值1发送至芯片接口IP；

在第二目标信号输出接口为信号输出接口0，将信号输出接口0接收到的预设值0发送至芯片接口IP；

在第二目标信号输出接口为信号输出接口1~3中的一个，通过异或门接收Pad模块的端口输出的C控制信号，并将该C控制信号发送至第二目标信号输出接口。

本实施例的Pad模块的工作模式包括发送模式和接收模式，在Pad模块的工作模式为接收模式时，通过以上芯片信号发射电路和方法实现芯片信号的接收。在Pad模块的工作模式为发送模式时，通过以下芯片信号发射电路和方法实现芯片信号的发送。

参见图5，本公开的实施例提供了一种芯片信号发射电路，包括：

第一矩阵选择器Low_Speed_Matrix；

与第一矩阵选择器Low_Speed_Matrix连接的至少一个第二矩阵选择器High_ Speed_Matrix；

对于每个第二矩阵选择器High_Speed_Matrix，与第二矩阵选择器High_Speed_ Matrix连接的Pad模块；

第一外设寄存器padm_ls_src_sel[x:0]和第二外设寄存器padm_hs_src_sel[1:0]，其分别设置在所述第一矩阵选择器和所述第二矩阵选择器上，所述第一外设寄存器和所述第二外设寄存器均用于根据Pad模块的状态从多个信号输入接口中选择目标信号输入接口，

其中，第一矩阵选择器和第二矩阵选择器上均设置有多个信号输入接口，所述第一矩阵选择器的信号输出接口与所述第二矩阵选择器的第一信号输入接口0连接，第一矩阵选择器信号输入接口的工作频率小于预设工作频率，第二矩阵选择器中除第一信号输入接口0之外的信号输入接口1~3或者4~6的工作频率大于或等于预设工作频率。

在图5中，第二矩阵选择器High_Speed_Matrix的数量为2，在实际应用中，第二矩阵选择器High_Speed_Matrix的数量可以不限于此。

参见图5，所述电路还包括控制选择寄存器oe_sel，所述控制选择寄存器oe_sel上设置有软件控制接口0和硬件控制接口1，所述控制选择寄存器oe_sel的硬件控制接口1与第二矩阵选择器的信号输出接口连接，控制选择寄存器的信号输出接口与Pad模块连接，其中，控制选择寄存器根据Pad模块的状态选择软件控制接口或者硬件控制接口。

在本实施例中，所述控制选择寄存器的软件控制接口与预设寄存器oe_en连接。

在图5中，当芯片中PAD的端口上控制信号（IE/OEN/PU/PD等）的源头可以来自两部分：软件（即预设寄存器oe_en）；硬件（某一数字外设，即信号输入接口）。

如图5所示，对于OEN这个PAD的控制信号，可以通过oe_sel寄存器去选择当前是通过软件控制还是硬件控制。

在软件控制PAD的模式下，在预设寄存器oe_en上存储预设用于输出OEN控制信号的软件，使得PAD模块接收来自软件的OEN控制信号。

在硬件控制PAD的模式下，通过第一外设寄存器padm_ls_src_sel[x:0] 根据Pad模块的状态以及信号输入接口的效率选择n+1个第一矩阵选择器信号输入接口的某一个，并通过第二外设寄存器padm_hs_src_sel[1:0] 根据Pad模块的状态以及信号输入接口的效率选择第二矩阵选择器信号输入接口中映射到PAD上的信号输入接口0~3。

在图5中是用第M个PAD作为举例，所以图中两个外设寄存器的名字都是以padm为开头。

参加图5，所述Pad模块的端口接收ST控制信号、IE控制信号、C控制信号、PU控制信号、PD控制信号、I控制信号、OEN控制信号、SL控制信号和DS[2:0]控制信号。

参见图5，所述第一矩阵选择器的信号输入接口0~n-1与芯片接口IP连接，所述第一矩阵选择器的信号输入接口n~n+1与预设值信号输出接口连接，所述第二矩阵选择器的信号输入接口1~6与芯片接口IP连接，其中，所述第二矩阵选择器的信号输入接口1~3与信号输入接口4~6所连接的芯片接口IP不同。在本实施例中，所述第一矩阵选择器信号输入接口的工作频率小于10MHz，第二矩阵选择器中除第一信号输入接口之外的信号输入接口的工作频率大于或等于10MHz。在实际应用中，所述第一矩阵选择器的信号输入接口0~n-1可以与I2C接口、USART接口、SAI接口、CAN接口等芯片接口IP连接，所述第二矩阵选择器的信号输入接口1~3与SPI接口等芯片接口IP连接。

在本实施例中，所述第一外设寄存器被配置为在Pad模块的状态为指定工作模式的情况下，选择与预设值信号输出接口连接的信号输入接口。在实际应用中，在Pad模块的状态为常开模式的情况下，所述第一外设寄存器选择信号输入接口n，将信号输入接口n接收到的预设值1发送至Pad模块，在Pad模块的状态为常关模式的情况下，所述第一外设寄存器选择信号输入接口n+1，将信号输入接口n+1接收到的预设值0发送至Pad模块。

在图5中，第一矩阵选择器的信号输入接口的数量为n+2，其中，n为正整数，第二矩阵选择器的信号输入接口的数量为4，在实际应用中，第二矩阵选择器的信号输入接口的数量包括但不限于4，通常情况下，第一矩阵选择器的信号输入接口的数量大于所述第二矩阵选择器的信号输入接口的数量。

参见图5，所述Pad模块上设置引脚，所述引脚用于发射Pad模块处理后的信号。

以下为图5中芯片信号发射电路的工作原理：

对于图5中的每个控制选择寄存器oe_sel，通过当前控制选择寄存器oe_sel根据Pad模块的状态选择软件控制接口0或者硬件控制接口1；

在当前控制选择寄存器oe_sel选择硬件控制接口1的情况下，通过与当前控制选择寄存器oe_sel连接的第二矩阵选择器的第二外设寄存器根据Pad模块的状态，从第二矩阵选择器的多个信号输入接口中选择第一目标信号输入接口；在第一目标信号输入接口为第一信号输入接口的情况下，通过与第二矩阵选择器连接的第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输入接口中选择第二目标信号输入接口，将第二目标信号输入接口接收的信号传输至Pad模块；

在当前控制选择寄存器oe_sel选择硬件控制接口1的情况下，通过与当前控制选择寄存器oe_sel连接的第二矩阵选择器的第二外设寄存器根据Pad模块的状态，从第二矩阵选择器的多个信号输入接口中选择第一目标信号输入接口；在第一目标信号输入接口不是第一信号输入接口的情况下，将第一目标信号输入接口接收的信号传输至Pad模块；

在当前控制选择寄存器oe_sel选择软件控制接口0的情况下，将与当前控制选择寄存器oe_sel连接的预设寄存器oe_en中软件输出的信号，发送至Pad模块。

参见图6，芯片信号发射电路还可以仅包括一个第二矩阵选择器，其中，图6中芯片信号发射电路的每一个器件与图5中的功能相同。

参见图7，本公开的实施例提供了一种基于上述的芯片信号发射电路实现的芯片信号发射方法，所述方法包括：

S7，通过第二矩阵选择器的第二外设寄存器根据Pad模块的状态，从第二矩阵选择器的多个信号输入接口中选择第一目标信号输入接口；

S8，在第一目标信号输入接口不是第一信号输入接口的情况下，将第一目标信号输入接口接收的信号传输至Pad模块；

S9，在第一目标信号输入接口为第一信号输入接口的情况下，通过第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输入接口中选择第二目标信号输入接口，将第二目标信号输入接口接收的信号传输至Pad模块。

在本实施例中，在所述芯片信号发射电路包括控制选择寄存器的情况下，所述芯片信号发射方法，包括：

通过控制选择寄存器根据Pad模块的状态选择软件控制接口或者硬件控制接口；

在控制选择寄存器选择硬件控制接口的情况下，通过与当前控制选择寄存器连接的第二矩阵选择器的第二外设寄存器根据Pad模块的状态，从第二矩阵选择器的多个信号输入接口中选择第一目标信号输入接口；在第一目标信号输入接口为第一信号输入接口的情况下，通过与第二矩阵选择器连接的第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输入接口中选择第二目标信号输入接口，将第二目标信号输入接口接收的信号传输至Pad模块；

在控制选择寄存器选择硬件控制接口的情况下，通过与当前控制选择寄存器连接的第二矩阵选择器的第二外设寄存器根据Pad模块的状态，从第二矩阵选择器的多个信号输入接口中选择第一目标信号输入接口；在第一目标信号输入接口不是第一信号输入接口的情况下，将第一目标信号输入接口接收的信号传输至Pad模块；

在控制选择寄存器选择软件控制接口的情况下，将与控制选择寄存器连接的预设寄存器中软件输出的信号，发送至Pad模块。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片信号接收电路，其特征在于，所述电路包括：

第一矩阵选择器；

与第一矩阵选择器连接的至少一个异或门；

对于每个异或门，与所述异或门连接的Pad模块；

控制选择器，其设置在所述第一矩阵选择器与每个异或门之间，所述控制选择器的输出接口与所述第一矩阵选择器连接，所述控制选择器上设置有第一输入控制接口和第二输入控制接口，所述异或门的输出接口与所述控制选择器的第二输入控制接口连接；

与所述控制选择器连接的过滤器，所述过滤器的输入接口和输出接口分别与所述异或门的输出接口和所述控制选择器的第一输入控制接口连接；

第一外设寄存器和多个信号输出接口，其均设置在所述第一矩阵选择器上，所述第一外设寄存器用于根据Pad模块的状态从多个信号输出接口中选择第一目标信号输出接口。

2.根据权利要求1所述的电路，其特征在于，所述电路还包括：

与所述异或门连接的多个第二矩阵选择器，每个第二矩阵选择器上均设置有第二外设寄存器和三个信号输出接口，所述第二外设寄存器用于根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口，其中，第一矩阵选择器信号输出接口的工作频率小于预设工作频率，第二矩阵选择器信号输出接口的工作频率大于或等于预设工作频率。

3.根据权利要求2所述的电路，其特征在于，所述三个信号输出接口包括与所述异或门连接的信号输出接口、输出值为0的信号输出接口和输出值为1的信号输出接口。

4.根据权利要求3所述的电路，其特征在于，所述第二外设寄存器被配置为在Pad模块的状态为指定工作模式的情况下，选择输出值为1或0的信号输出接口。

5.根据权利要求2所述的电路，其特征在于，所述第一矩阵选择器和所述第二矩阵选择器的信号输出接口均与芯片接口IP连接。

6.根据权利要求2所述的电路，其特征在于，所述第一矩阵选择器信号输出接口的工作频率小于10MHz，第二矩阵选择器信号输出接口的工作频率大于或等于10MHz。

7.根据权利要求2所述的电路，其特征在于，所述第一矩阵选择器的信号输出接口的数量大于所述第二矩阵选择器的数量。

8.根据权利要求1所述的电路，其特征在于，所述Pad模块上设置引脚，所述引脚用于接收信号。

9.一种基于根据权利要求1至8任一项所述的芯片信号接收电路实现的芯片信号接收方法，其特征在于，所述方法包括：

通过第一矩阵选择器的第一外设寄存器根据Pad模块的状态，从第一矩阵选择器的多个信号输出接口中选择第一目标信号输出接口；

通过控制选择器根据Pad模块的状态，从第一输入控制接口和第二输入控制接口中选择目标输入控制接口；

通过异或门接收Pad模块的端口输出的信号，并将该信号经由目标输入控制接口发送至第一目标信号输出接口。

10.根据权利要求9所述的方法，其特征在于，所述方法还包括：

确定多个第二矩阵选择器中接收信号的目标第二矩阵选择器；

对于每个目标第二矩阵选择器，通过目标第二矩阵选择器的第二外设寄存器根据Pad模块的状态从三个信号输出接口中选择第二目标信号输出接口；

通过异或门接收Pad模块的端口输出的信号，并将该信号发送至每个目标第二矩阵选择器的第二目标信号输出接口。