CN107273598A - 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 - Google Patents
一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 Download PDFInfo
- Publication number
- CN107273598A CN107273598A CN201710432833.9A CN201710432833A CN107273598A CN 107273598 A CN107273598 A CN 107273598A CN 201710432833 A CN201710432833 A CN 201710432833A CN 107273598 A CN107273598 A CN 107273598A
- Authority
- CN
- China
- Prior art keywords
- pad
- register
- dimensional array
- row
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统，所述方法包括：构建PAD的复位寄存器、置位寄存器和复位置位寄存器；根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；统计二维数组一行中1的个数并判断二维数组中该行的类型；根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器。
Description
技术领域
本发明涉及大规模数字集成电路设计技术领域，尤其涉及一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统。
背景技术
现代SoC芯片支持的功能较多，但芯片可用的管脚(PAD)数量有限，需要大量使用PAD复用技术。一款典型SoC芯片通常需要支持功能模式，测试模式以及编程模式间的相互切换。上述模式，又可以分为若干子模式。用户可以通过将芯片的模式选择PAD，固定为高电平或低电平，来选择SoC芯片处于何种模式。例如，用户可以选择芯片功能模式中子模式1，使芯片的PAD用于输入或输出数字量，选择子模式2，用于I2C，SPI等功能总线；用户也可以选择芯片测试模式中的子模式1，使芯片的PAD用于DFT测试，选择子模式2，用于存储器内建自测试。
上述表述，仅涉及PAD的功能选择，而不同功能对PAD的特性有不同需要。在SoC设计阶段，芯片设计工程师首先确定SoC芯片的工作模式，随后确定不同模式下的PAD特性，最后设计PAD控制寄存器。PAD控制寄存器需要根据用户对模式选择PAD的电平设置，输出高电平或低电平，以选择需要的PAD特性。大规模数字集成电路设计使用RTL描述语言完成芯片的建模设计，利用设计自动化工具，将模型转换为标准库单元构成的网表文件，完成物理设计后流片生产。复杂SoC芯片的工作模式众多，每种模式下PAD需要具备的特性众多，造成SoC芯片设计中PAD控制端寄存器的RTL建模最繁琐，也最易出错。以典型的4模式切换SoC芯片为例，如果采用SMIC 40nm工艺，每个PAD就需要24个控制寄存器；若该芯片中有40个PAD需要支持功能切换，那么就需要设计960个PAD控制寄存器。由于PAD控制寄存器的功能彼此独立，这就给设计和验证工作带来极大困难。
发明内容
基于背景技术存在的技术问题，本发明提出了一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统；
本发明提出的一种SoC芯片PAD控制端寄存器RTL代码自动生成方法，包括：
S1、构建PAD的复位寄存器、置位寄存器和复位置位寄存器；
S2、根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；
S3、统计二维数组一行中1的个数并判断二维数组中该行的类型；
S4、根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器。
优选地，步骤S1中，所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1。
优选地，步骤S2，具体包括：
将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
优选地，步骤S3，具体包括：
当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；
当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；
当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
优选地，步骤S4，具体包括：
当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；
当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；
当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式。
一种SoC芯片PAD控制端寄存器RTL代码自动生成系统，包括：
PAD寄存器构建模块，用于构建PAD的复位寄存器、置位寄存器和复位置位寄存器；
二维数组构建模块，用于根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；
行类型判断模块，用于统计二维数组一行中1的个数并判断二维数组中该行的类型；
特性控制端寄存器生成模块，用于根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器。
优选地，所述PAD寄存器构建模块，具体用于：所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1。
优选地，所述二维数组构建模块，具体用于：将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
优选地，所述行类型判断模块，具体用于：
当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；
当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；
当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
优选地，所述特性控制端寄存器生成模块，具体用于：
当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式。
本发明通过构建PAD的三种基本寄存器，再通过PAD的模式和PAD支持的特性构建二维数组，根据二维数组中一行内1的个数和对应列号，自动生成SoC芯片中PAD控制端寄存器的RTL代码，避免了大量繁琐且容易出错的手动代码的编写，极大的提高了设计效率，节省了人工成本，同时降低了芯片设计风险和验证工作的复杂性。
附图说明
图1为本发明提出的一种SoC芯片PAD控制端寄存器RTL代码自动生成方法的流程示意图；
图2为本发明提出的一种SoC芯片PAD控制端寄存器RTL代码自动生成系统的模块示意图。
具体实施方式
参照图1，本发明提出的一种SoC芯片PAD控制端寄存器RTL代码自动生成方法，包括：
步骤S1，构建PAD的复位寄存器、置位寄存器和复位置位寄存器，其中，所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1。
在具体方案中，构建三种类型的PAD的寄存器，包括复位寄存器，复位值为0；置位寄存器，置位值为1；复位置位寄存器，同时具有复位和置位寄存器的特征，复位置位寄存器中复位值为0且置位值为1。
步骤S2，根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性，具体包括：将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
在具体方案中，对PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号。对PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号。将每一种模式下需要的PAD特性存入二维表中，且定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性，为SoC芯片中所有需要支持功能切换的PAD，设计二维数组，且每个PAD的二维数组结构均相同。
步骤S3，统计二维数组一行中1的个数并判断二维数组中该行的类型，具体包括：当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
步骤S4，根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器，具体包括：当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式。
在具体方案中，当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一，对于类型一，自动调用PAD的置位寄存器；当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二，对于类型二，程序自动调用PAD的复位寄存器；当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三，对于类型三，程序自动调用PAD的复位置位寄存器，并根据对应的列号确定SoC芯片的模式，据此自动产生所需的复位和置位信号。
参照图2，本发明提出的一种SoC芯片PAD控制端寄存器RTL代码自动生成系统，包括：
PAD寄存器构建模块，用于构建PAD的复位寄存器、置位寄存器和复位置位寄存器，具体用于：所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1，具体用于：将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
在具体方案中，构建三种类型的PAD的寄存器，包括复位寄存器，复位值为0；置位寄存器，置位值为1；复位置位寄存器，同时具有复位和置位寄存器的特征，复位置位寄存器中复位值为0且置位值为1。
二维数组构建模块，与PAD寄存器构建模块连接，用于根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；
在具体方案中，对PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号。对PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号。将每一种模式下需要的PAD特性存入二维表中，且定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性，为SoC芯片中所有需要支持功能切换的PAD，设计二维数组，且每个PAD的二维数组结构均相同。
行类型判断模块，与二维数组构建模块连接，用于统计二维数组一行中1的个数并判断二维数组中该行的类型，具体用于：当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
特性控制端寄存器生成模块，与行类型判断模块连接，用于根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器，具体用于：当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式
在具体方案中，当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一，对于类型一，自动调用PAD的置位寄存器；当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二，对于类型二，程序自动调用PAD的复位寄存器；当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三，对于类型三，程序自动调用PAD的复位置位寄存器，并根据对应的列号确定SoC芯片的模式，据此自动产生所需的复位和置位信号。
本实施方式通过构建PAD的三种基本寄存器，再通过PAD的模式和PAD支持的特性构建二维数组，根据二维数组中一行内1的个数和对应列号，自动生成SoC芯片中PAD控制端寄存器的RTL代码，避免了大量繁琐且容易出错的手动代码的编写，极大的提高了设计效率，节省了人工成本，同时降低了芯片设计风险和验证工作的复杂性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种SoC芯片PAD控制端寄存器RTL代码自动生成方法，其特征在于，包括：
S1、构建PAD的复位寄存器、置位寄存器和复位置位寄存器；
S2、根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；
S3、统计二维数组一行中1的个数并判断二维数组中该行的类型；
S4、根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器。
2.根据权利要求1所述的SoC芯片PAD控制端寄存器RTL代码自动生成方法，其特征在于，步骤S1中，所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1。
3.根据权利要求1所述的SoC芯片PAD控制端寄存器RTL代码自动生成方法，其特征在于，步骤S2，具体包括：
将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
4.根据权利要求1所述的SoC芯片PAD控制端寄存器RTL代码自动生成方法，其特征在于，步骤S3，具体包括：
当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；
当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；
当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
5.根据权利要求4所述的SoC芯片PAD控制端寄存器RTL代码自动生成方法，其特征在于，步骤S4，具体包括：
当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；
当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；
当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式。
6.一种SoC芯片PAD控制端寄存器RTL代码自动生成系统，其特征在于，包括：
PAD寄存器构建模块，用于构建PAD的复位寄存器、置位寄存器和复位置位寄存器；
二维数组构建模块，用于根据PAD的模式和PAD支持的特性构建二维数组，将每一种模式下需要的PAD特性存入二维数组中，其中，定义0表示该模式无需支持此种PAD特性，定义1表示该模式需要支持此种PAD特性；
行类型判断模块，用于统计二维数组一行中1的个数并判断二维数组中该行的类型；
特性控制端寄存器生成模块，用于根据二维数组中行的类型及列号，调用对应的PAD的复位寄存器、置位寄存器或复位置位寄存器生成特性控制端寄存器。
7.根据权利要求6所述的SoC芯片PAD控制端寄存器RTL代码自动生成系统，其特征在于，所述PAD寄存器构建模块，具体用于：所述复位寄存器中复位值为0，所述置位寄存器中置位值为1，所述复位置位寄存器中复位值为0且置位值为1。
8.根据权利要求6所述的SoC芯片PAD控制端寄存器RTL代码自动生成系统，其特征在于，所述二维数组构建模块，具体用于：将PAD的模式按自然序编号，每个编号对应一种模式，作为二维数组的行序号，将PAD所支持的特性按自然序编号，每个编号对应一种PAD特性，作为二维数组的列序号，得到二维数组。
9.根据权利要求6所述的SoC芯片PAD控制端寄存器RTL代码自动生成系统，其特征在于，所述行类型判断模块，具体用于：
当二维数组一行全部为1时，表示所有模式均需要支持此种PAD特性，判断该二维数组中该行为类型一；
当二维数组一行全部不为1时，表示所有模式均无需支持此种PAD特性，判断二维数组中该行为类型二；
当二维数组一行不全为1时，表示只有部分模式需要支持此种PAD特性，判断二维数组中该行为类型三。
10.根据权利要求9所述的SoC芯片PAD控制端寄存器RTL代码自动生成系统，其特征在于，所述特性控制端寄存器生成模块，具体用于：
当二维数组中行属于类型一时，调用PAD的置位寄存器生成特性控制端寄存器；当二维数组中行属于类型二时，调用PAD的复位寄存器生成特性控制端寄存器；当二维数组中行属于类型三时，调用PAD的复位置位寄存器生成特性控制端寄存器，并根据对应的列号确定SoC芯片的模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710432833.9A CN107273598B (zh) | 2017-06-09 | 2017-06-09 | 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710432833.9A CN107273598B (zh) | 2017-06-09 | 2017-06-09 | 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107273598A true CN107273598A (zh) | 2017-10-20 |
| CN107273598B CN107273598B (zh) | 2020-10-27 |
Family
ID=60067123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710432833.9A Active CN107273598B (zh) | 2017-06-09 | 2017-06-09 | 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107273598B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668277A (zh) * | 2020-12-22 | 2021-04-16 | 无锡众星微系统技术有限公司 | 芯片pad及其控制逻辑的设计和集成方法与装置 |
| CN117272893A (zh) * | 2023-11-21 | 2023-12-22 | 芯来智融半导体科技(上海)有限公司 | 芯片信号接收电路及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020171145A1 (en) * | 2001-05-21 | 2002-11-21 | Akifumi Higuchi | BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier |
| CN101369813A (zh) * | 2008-10-10 | 2009-02-18 | 深圳市飞芯科技有限公司 | 一种基于矩阵的芯片端口映射方法 |
| CN106484415A (zh) * | 2016-10-08 | 2017-03-08 | 武汉瑞纳捷电子技术有限公司 | 一种寄存器配置代码自动生成方法及装置 |
-
2017
- 2017-06-09 CN CN201710432833.9A patent/CN107273598B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020171145A1 (en) * | 2001-05-21 | 2002-11-21 | Akifumi Higuchi | BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier |
| CN101369813A (zh) * | 2008-10-10 | 2009-02-18 | 深圳市飞芯科技有限公司 | 一种基于矩阵的芯片端口映射方法 |
| CN106484415A (zh) * | 2016-10-08 | 2017-03-08 | 武汉瑞纳捷电子技术有限公司 | 一种寄存器配置代码自动生成方法及装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668277A (zh) * | 2020-12-22 | 2021-04-16 | 无锡众星微系统技术有限公司 | 芯片pad及其控制逻辑的设计和集成方法与装置 |
| CN112668277B (zh) * | 2020-12-22 | 2022-03-18 | 无锡众星微系统技术有限公司 | 芯片pad及其控制逻辑的设计和集成方法与装置 |
| CN117272893A (zh) * | 2023-11-21 | 2023-12-22 | 芯来智融半导体科技(上海)有限公司 | 芯片信号接收电路及方法 |
| CN117272893B (zh) * | 2023-11-21 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 芯片信号接收电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107273598B (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109684755A (zh) | 一种数模混合芯片异步电路全定制方法及系统 | |
| US6028991A (en) | Layout parameter extraction device | |
| CN102655101A (zh) | 3d芯片tsv互连的内建自测试及内建自修复技术 | |
| CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN101957428B (zh) | 监控电路板的自动测试方法与工具 | |
| CN104459366B (zh) | 电子装置、效能分类系统与方法、电压自动校正系统 | |
| CN105956302B (zh) | 一种可配置的抗辐射芯片前端网表自动生成方法 | |
| CN103838894A (zh) | 一种pdk自动测试实现方法 | |
| CN107153749A (zh) | 一种卫星矩阵电缆接点设计工具及设计方法 | |
| CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
| CN107273598A (zh) | 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 | |
| CN107479918A (zh) | 一种可重构的mcu烧录的fpga模型 | |
| US6449750B1 (en) | Design verification device, method and memory media for integrated circuits | |
| CN109977558A (zh) | 一种芯片寄存器代码结构的生成方法、装置及存储介质 | |
| CN103021467B (zh) | 故障诊断电路 | |
| CN111931444B (zh) | 用于功能对等检测中的仿真方法 | |
| CN103870617A (zh) | 低频芯片自动布局布线方法 | |
| Luellau et al. | A technology independent block extraction algorithm | |
| US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
| US7003753B2 (en) | Method of generating a physical netlist for a hierarchical integrated circuit design | |
| CN103440391B (zh) | 一种基于数值选择函数的半导体工艺角扫描仿真方法 | |
| US7559042B2 (en) | Layout evaluating apparatus | |
| CN109426671A (zh) | 一种边界扫描链的生成方法及装置、计算机可读存储介质 | |
| CN114661596A (zh) | 一种自动测试参数化单元功能的方法 | |
| CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |