CN112668277B - 芯片pad及其控制逻辑的设计和集成方法与装置 - Google Patents

Abstract

本发明提供了一种芯片PAD及其控制逻辑的设计和集成方法，通过所述预设模板定义芯片PAD和对应于每个PAD的cell，以及芯片在多个场景中的控制信息和控制信号源，利用脚本语言对预设模板进行分析，生成PAD集成的实现RTL代码、PAD控制和复用的实现RTL代码，以及PAD控制寄存器；以及将所述PAD集成的实现RTL代码、所述PAD控制和复用的实现RTL代码和所述PAD控制寄存器进一步集成实现，生成最终的RTL代码。生成验证环境，并对生成的RTL代码进行验证。本发明灵活方便地生成不同分组集成设计结果以及与设计对应的验证环境。

Description

芯片PAD及其控制逻辑的设计和集成方法与装置

技术领域

本发明属于芯片设计领域，特别涉及一种芯片PAD及其控制逻辑的设计和集成方法与装置。

背景技术

芯片封装是指为芯片裸片(die)封装一个外壳，作为重要接口通过封装设备将裸片上的电路管脚(pin)引到外部引脚，以便与其它器件连接。芯片功能越来越复杂，所需管脚数目也会变得越来越多。出于压缩成本和缩减芯片尺寸的考虑，芯片中的很多管脚既需要考虑复用并实现不同功能，也需要考虑在不同场景下的不同功能和控制的支持。Cell是芯片设计中的基本单元，即在芯片内部实现基本功能或者其组合的宏单元。因此在芯片设计过程中，对应于芯片管脚的接口PAD由专门的控制电路即PAD cell(即实现对应PAD功能及控制的宏单元)和对应PAD控制逻辑来实现。

对于动辄成百上千的PAD和对应的PAD控制功能的实现和集成，如果完全依靠人力是非常耗时费力的，而且容易出现错误并且非常难以发现。为提高效率避免人为错误，传统技术基本上都是针对PAD复用控制本身的自动实现，通用性和效率都较低，在生成这些复用控制逻辑之后，依然不能考虑PAD和PAD控制功能的实现和集成问题，必须面临庞大而复杂的集成设计工作，而这些工作远比PAD复用控制本身的设计还费时耗力，而且对设计结果无法产生验证环境。因此，尚未出现解决产生此类对应PAD的通用控制方案。

发明内容

本发明的目的在于一种芯片PAD及其控制逻辑的设计和集成方法，解决PAD相关的集成实现和PAD控制功能的实现和集成问题，同时解决生成的RTL代码的验证问题。

本发明在第一方面提供了一种芯片PAD及其控制逻辑的设计和集成方法，包括：

利用脚本语言对预设模板进行分析，生成PAD集成的实现RTL代码、PAD控制和复用的实现RTL代码，以及PAD控制寄存器；以及

将所述PAD集成的实现RTL代码、所述PAD控制和复用的实现RTL代码和所述PAD控制寄存器进一步集成实现，生成最终的RTL代码。

优选地，所述利用脚本语言对预设模板进行分析之前，还包括：

通过所述预设模板定义芯片PAD和对应于每个PAD的cell；以及

通过所述预设模板定义芯片在多个场景中的控制信息和控制信号源。

优选地，所述预设模板为excel模板或其它形式的模板。

优选地，所述生成PAD集成的实现RTL代码，进一步包括：

将PAD按照指定分组集成，并利用对应的工艺库cell进行实例化，并将对应的工艺库cell的控制信号连接到PAD实现模块的顶层。

优选地，所述生成PAD控制和复用的实现RTL代码，进一步包括：

按照PAD分组将对应的PAD控制逻辑分组集成，将对应的控制信号连接到每组PAD控制集成模块的顶层。

优选地，所述生成PAD控制寄存器，进一步包括：

记录需要产生寄存器控制的PAD控制，以及寄存器信息和控制字段，

按照所记录信息生成对应的PAD控制所需要的控制字段的寄存器实现RTL代码。

优选地，在生成最终的RTL代码之后，进一步包括：

利用脚本语言生成验证环境，并对生成的RTL代码进行验证。

本发明在第二方面提供了一种芯片PAD及其控制逻辑的设计和集成装置，包括：

芯片PAD，对应于外部直接可访问的芯片管脚；

PAD cell，用于被实例化以提供控制接口来支持PAD的控制；

PAD控制寄存器，根据预设模板的定义，生成寄存器控制信号；以及

PAD控制逻辑，接收芯片内部的输出复用信号、来自所述PAD控制寄存器的所述寄存器控制信号以及芯片内部的控制信号中的一个或多个，以生成多个场景下的控制输出信息，所述控制输出信息用于对所述PAD cell进行控制。

优选地，所述芯片内部的控制信号来自不同的源，包括对应IP、对应功能实现、寄存器控制或者具有特定控制功能的常数。

相比于现有技术，本发明具有以下优点：

本发明显著提高了芯片开发效率，整个过程快速迭代、高效收敛，在生成的RTL代码中最大限度地避免了人为错误，而且可以结合后端实际实现情况考虑，灵活方便地生成不同分组集成设计结果以及与设计对应的验证环境。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明的芯片PAD及其控制逻辑的自动设计生成和集成方法的实现流程图。

图2示出了根据本发明的单个PAD自动设计和集成的实现架构示意图。

图3示出了根据本发明的多组PAD自动设计和集成的实现架构示意图。

图4示出了根据本发明的包含验证环境的PAD生成实现架构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如上所述，在芯片设计中存在很多不需要复用的管脚，而目前的技术方法仅针对PAD复用控制的实现，没有从系统学和方法学的角度解决PAD的通用控制问题。发明人在长期研究中发现，在PAD的通用控制和集成中，需要考虑如何将整个芯片中的PAD(包括可以复用和不可以复用的PAD)进行集成实现，控制和相关控制寄存器整合之后生成所有的相关设计RTL代码，并且在生成相关设计RTL代码的过程中如何伴随生成验证环境。

有鉴于此，本发明提供了一种用于芯片PAD及其控制逻辑的自动设计生成和集成方法，旨在通过系统性方案来解决PAD相关的集成实现和PAD控制功能的实现和集成问题，同时解决生成的RTL代码的验证问题。

本发明利用预先定义的模板(例如excel模板或其它形式的模板)，指定芯片每个PAD端口信号对应的工艺库之下的选型之后对应的PAD cell，并获取对应的PAD cell的端口及端口控制信息，在模板中同时定义芯片每个PAD在不同场景下的端口信号的源信号和目的信号以及对应的PAD控制信息和该场景下的PAD控制信号的来源，同时根据芯片在后端实现时不同的PAD放置位置来将PAD进行分组，将PAD和对应的工艺cell的集成分组实现，从而在后端实现时将不同的PAD组放置到不同的位置。在产生每个PAD的对应控制逻辑之后，将PAD控制逻辑和对应的PAD集成同步实现，并在产生PAD控制时解析并提取对应的来自寄存器控制的信息以生成相应的寄存器实现，然后将生成的寄存器实现和相应的PAD集成设计及PAD控制的进行整体集成，最后生成对应设计的验证环境，对生成的RTL设计进行验证。

本发明优选的实施例的流程如图1所示，利用模板文件中给定的PAD相关信息，通过脚本工具解析这些信息，并自动生成芯片对应组件的设计RTL代码及所有相关组件的集成RTL代码，同时生成验证环境。图1所示的方法包括以下步骤：

步骤S0：开始。

步骤S1：在模板中进行PAD端口信号定义及分组。

其中，所述模板可为excel模板或其它形式的模板。所述PAD端口信号即芯片实现之后的对外接口名。分组的目的是为了将PAD集成设计。PAD控制及相关控制寄存器分组集成实现，方便在实现过程中结合PAD的放置位置和关联性来整体考虑，以免在芯片PAD由于过于集中或者过于分散而无法将布线走通，避免将来的后端实现的走线困难；

步骤S2：在模板中指定PAD端口信号对应的工艺库cell。

工艺库cell定义了该类cell的I/O类型、控制方式、驱动能力以及对应的cell端口等。结合每个PAD的端口需求，PAD的对应功能和控制需要选定的工艺库的专用cell支持，所以模板中需要指定每个PAD端口信号对应的工艺库cell。根据PAD自身的需求，不同的PAD可能使用同样的工艺库cell，也可能使用不同的工艺库cell。

步骤S3：检查PAD对应的cell模块文件是否已说明相关端口信号及其功能。

由于cell的命名规范各不相同，仅从端口信号本身通常无法理解该端口具体实现何种功能。

如果cell模块文件已经说明端口信号及对应端口具体实现何种功能，则不需要从excel模板或其它形式的模板输入这些辅助信息，直接执行步骤S4。

如果cell模块文件没有说明端口信号及对应端口具体实现何种功能，则需要在模板中提供这些辅助信息，方便PAD cell端口和端口功能之间进行映射，即需要执行步骤S3.1。

步骤S3.1：在模板中说明PAD对应的cell模块的相关端口信号及其功能。该步骤具体包括将cell的端口名和对应的功能统一映射起来，在RTL代码生成的过程中实现功能到端口的匹配。否则对于很多PAD cell而言，无法仅从端口本身理解端口的功能。

步骤S4：在模板中指定不同场景下的PAD端口的源信号和/或目的信号。

在不同的场景下，PAD可能需要复用以实现不同功能，所以模板中需要指定不同场景下PAD会以何种信号名被复用到芯片内的什么地方。例如，对于某个场景下的输出PAD，指定该PAD在此场景下的芯片内部的源信号，对于某个场景下的输入PAD，指定该PAD在此场景下的芯片内部的目的信号。同样，对于单一功能的PAD，可以认为它在所有场景下都是同样的功能。

步骤S5：在模板中指定不同场景下的PAD控制信息及PAD控制信号源。

由于PAD cell类型和功能需求差异，每个PAD在不同场景下的控制信息及PAD控制信号源可能各不相同，所以需要指定对应场景下所需要的控制信息和控制信号源，控制信号源指定对应的控制信息的来源，比如来自于IP对应的控制信号，寄存器控制信号或者直接连接到指定常数的控制等。

步骤S6：利用脚本工具分析所述模板，进行分组集成实现，将PAD按照指定分组集成并利用对应的工艺库cell进行实例化，并将对应的工艺库cell的控制信号连接到每组PAD实现模块的顶层。

为实现PAD和对应cell的集成，将工艺库中的cell对相应的PAD进行实例化之后，按照需求对PAD进行分组，并将对应的控制信号引出到端口上。

步骤S7：利用脚本工具分析所述模板，生成每个PAD对应的PAD控制实现RTL代码，按照PAD分组将对应的PAD控制逻辑分组集成，将对应的控制信号连接到每组PAD控制集成模块的顶层，并记录需要产生寄存器控制的PAD控制及控制字段。

该步骤用于按组实现PAD控制的自动生成，结合不同场景的不同控制信号源、不同的源信号和目的信号等生成对应的输入和输出选通结果。对于需要生成寄存器控制的PAD，记录对应的寄存器信息及控制字段。

步骤S8：脚本工具按照所记录的寄存器信息及控制字段，生成对应的PAD控制所需要的控制字段的寄存器实现RTL代码。

步骤S9：如果PAD对应的cell模块文件已经说明了相关端口信号及其功能，则执行步骤S10.0；如果未说明相关端口信号及其功能，则执行步骤S10.1；

步骤S10.0：利用所述脚本工具从cell模块文件中提取PAD对应的cell模块的相关端口信号及其功能；

步骤S10.1：利用所述脚本工具从模板中提取PAD对应的cell模块的相关端口信号及其功能；

步骤S11：利用所述脚本工具进行分组集成，将对应组的PAD集成中每个PAD端口对应的cell的端口功能和对应PAD控制相连接，并将PAD控制和控制寄存器相关信号相连接，将其它相关信号引入到集成模块端口上，并生成实现RTL代码；

步骤S12：生成验证环境，对所生成的RTL代码结果进行验证。

在获取PAD和对应的PAD cell的接口信息后，可以生成对应的验证环境，以对整个生成的RTL代码结果进行验证。

步骤S13：结束。

通过本发明上述芯片PAD及其控制逻辑的自动设计生成和集成方法，能够利用脚本工具对模板中的PAD相关信息进行分析并自动分组生成PAD的集成设计，显著加快芯片PAD的集成和控制逻辑的设计过程。而将其集成之后生成最终的设计结果之后利用已提取的信息生成验证环境，实现了PAD及PAD控制集成实现的主动验证。

需要说明的是，图1所示的方法流程仅用于说明而非限定本发明的技术方案。本领域技术人员应当理解，在本发明基础上可以根据实际需要对多个步骤的顺序做出必要的调整，或包含比所描述更多或更少的步骤，而不应将本发明限于上述示例的组合和顺序。例如对于步骤S1，S2，S3，S3.1，S4和S5，既可以交换次序或者任意合并或拆分，又可以仅执行其中一部分，即只需要提供生成本发明中的部分RTL代码的相应信息。对于步骤S6，S7，S8，S9，S10.0，S10.1和S11，既可以交换次序或者任意合并或拆分，又可以仅执行其中一部分，即生成本发明中的部分RTL代码。相应地，步骤12中所生成的验证环境也可包括部分或者全部生成的设计代码的验证环境。

参见图2，为支持上述自动设计生成和集成方法，本发明另一方面提供了一种PAD自动生成的设计和集成实现架构。以下具体说明所述实现架构包括各个组件。

PAD C0为芯片对外接口，即芯片I/O，在最终的芯片实现中，对应于外部直接可访问的芯片管脚。

I/O连接C1是PAD cell到PAD之间的I/O连接。根据PAD的功能需求，也有可能仅设置输入连接或者输出连接。在实例化对应的PAD cell时，C1即为PAD cell的I/O端口到PAD或者芯片I/O之间的连接。

PAD cell C2是PAD的控制宏单元，具体实现与工艺库和PAD的不同功能需求相关，设计中需要利用指定的PAD cell实例化，然后提供控制接口来支持PAD的控制，包括PAD的I/O控制，上拉和下拉控制，三态控制，驱动强度控制等。

输出信号C3是芯片内部信号传输到PAD的输出信号。输入信号C5是芯片外部信号经PAD输入到芯片内部的输入信号。取决于对应PAD的具体实现需求，C3和C5均可对应于芯片内部的多个信号在不同场景下的复用选通输出和输入。PAD cell的控制信号C4由自动生成的PAD控制产生。

PAD控制的功能实现C7用于生成不同场景下的控制逻辑，接收芯片内部输出到PAD的输出复用信号C9，来自PAD控制寄存器C11的寄存器控制信号C10以及芯片内部的控制信号C6中的一个或多个，选择并产生对应的控制输出C3或C4，同时根据PAD的I/O控制情况，将由PAD输入的信号C5以输入复用信号C8的形式选通传输至不同场景下的芯片内部的对应信号上，并将芯片内部不同场景下的输出信号C3选通输出到芯片PAD上；其中C6可以来自于不同的源，例如来自于对应IP，来自于对应功能实现，来自于寄存器控制或者来自于具有特定控制功能的常数。

PAD控制寄存器C11根据来自配置总线C12的模板信息如excel模板或其它形式的模板的定义，对需要由寄存器控制的PAD控制逻辑C7自动生成寄存器控制信号10。

图3为根据本发明另一实施例的多组PAD并且每组多个PAD的自动生成的设计和集成实现架构图。示意图中的组0表示编号为0的相应模块，以此类推。本领域技术人员容易理解，各组的内部结构是完全相同的，因此在附图中仅以组0为示例来详细描述组内各个部件。具体如下：

C0是组内的标识为0，1，…，k的k+1个PAD，即芯片对外的接口即芯片I/O，在芯片实现中对应外部直接可访问的芯片管脚；C1是组内的标识为0，1，…，k的k+1个I/O连接，根据PAD的功能需求，也有可能仅设置输入连接或者输出连接。在实例化对应的PAD cell时，C1即为PAD cell的I/O端口到PAD或者芯片I/O之间的连接；C2是组内的标识为0，1，…，k的k+1个PAD cell，PAD cell C2是PAD的控制宏单元，具体实现与工艺库和PAD的不同功能需求相关，设计中需要利用指定的PAD cell实例化，然后提供控制接口来支持PAD的控制，包括PAD的I/O控制，上拉和下拉控制，三态控制，驱动强度控制等。

输出信号C3是芯片内部信号传输到PAD的组内k+1个输出信号。输入信号C5是芯片外部信号经PAD输入到芯片内部的组内k+1个输入信号。取决于对应PAD的具体实现需求，C3和C5均可对应于芯片内部的多个信号在不同场景下的复用选通输出和输入。组内的k+1个PAD cell的控制信号C4由自动生成的PAD控制产生。

组内的k+1个PAD控制的功能实现C7用于生成不同场景下的控制逻辑，接收芯片内部输出到PAD的组内的k+1个输出复用信号C9，来自组内的k+1个PAD控制寄存器C11的组内的k+1组寄存器控制信号C10以及芯片内部的组内的k+1组控制信号C6中的一个或多个，选择并产生对应的控制输出C3或C4，同时根据PAD的I/O控制情况，将由PAD输入的信号C5以组内的k+1个输入复用信号C8的形式选通传输至不同场景下的芯片内部的对应信号上，并将芯片内部不同场景下的输出信号C3选通输出到芯片PAD上；其中C6可以来自于不同的源，例如来自于对应IP，来自于对应功能实现，来自于寄存器控制或者来自于具有特定控制功能的常数。

PAD控制寄存器C11根据来自配置总线C12的模板信息如excel模板或其它形式的模板的定义，对需要由寄存器控制的PAD控制逻辑C7自动生成寄存器控制信号10。译码单元C13将配置总线进行译码后，配置到对应组内的k+1个PAD控制寄存器。

C14-C17分别表示组内多个数量PAD的实现和集成结果、PAD控制的实现和集成结果、PAD控制寄存器的实现和集成结果以及PAD及其相关功能的自动设计实现和集成结果。

需要说明的是，图2和3所示的架构仅用于说明而非限定本发明的技术方案。本领域技术人员应当理解，在本发明基础上可以根据实际需要而对上述实现架构中各个组件连接关系和功能等做出容易想到的任意调整，而不应将本发明限于上述示例的具体结构。

图4为包含验证环境的PAD生成实现架构图，在已知PAD和PAD cell的信息下，生成对PAD的对应控制和观测，并产生对应控制寄存器的配置激励，从而生成验证环境，最终利用验证环境来保证生成的RTL代码的正确性。其中，所生成的验证环境不限于任何类型的验证环境，例如formal，UVM，HDL testbench，TCL等。

尽管本发明描述的是芯片设计方案，本领域技术人员上述方案也可用于其它设计领域中，如FPGA，CPLD设计等。

综上，本发明提供了一种芯片PAD和相关控制逻辑的自动生成和集成设计的方法和实现该方法的装置，利用脚本工具对模板中的PAD相关信息进行分析，并自动分组生成PAD的集成设计，PAD控制逻辑及对应的控制寄存器，最后将它们集成在一起，生成最终的设计结果，然后利用已提取的信息生成验证环境。本发明能够显著加快芯片PAD的集成和控制逻辑的设计过程，并且在生成验证环境之后实现对生成结果的主动验证。

尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种芯片PAD及其控制逻辑的设计和集成方法，其特征在于，包括：

利用脚本语言对预设模板进行分析，生成PAD集成的实现RTL代码、PAD控制和复用的实现RTL代码，以及PAD控制寄存器的实现RTL代码；以及

将所述PAD集成的实现RTL代码、所述PAD控制和复用的实现RTL代码和所述PAD控制寄存器的实现RTL代码进一步集成实现，生成最终的RTL代码；

其中，利用预设模板指定芯片每个PAD端口信号对应的工艺库之下的选型之后对应的PAD cell，并获取对应的PAD cell的端口及端口控制信息，在模板中同时定义芯片每个PAD在不同场景下的端口信号的源信号和目的信号以及对应的PAD控制信息和该场景下的PAD控制信号的来源，同时根据芯片在后端实现时不同的PAD放置位置来将PAD进行分组，将PAD和对应的工艺cell的集成分组实现，从而在后端实现时将不同的PAD组放置到不同的位置。

2.根据权利要求1所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，所述利用脚本语言对预设模板进行分析之前，还包括：

通过所述预设模板定义芯片PAD和对应于每个PAD的cell；以及

通过所述预设模板定义芯片在多个场景中的控制信息和控制信号源。

3.根据权利要求2所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，所述预设模板为excel模板或其它形式的模板。

4.根据权利要求1所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，所述生成PAD集成的实现RTL代码，进一步包括：

将PAD按照指定分组集成，并利用对应的工艺库cell进行实例化，并将对应的工艺库cell的控制信号连接到PAD实现模块的顶层。

5.根据权利要求1所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，所述生成PAD控制和复用的实现RTL代码，进一步包括：

按照PAD分组将对应的PAD控制逻辑分组集成，将对应的控制信号连接到每组PAD控制集成模块的顶层。

6.根据权利要求1所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，所述生成PAD控制寄存器的实现RTL代码，进一步包括：

记录需要产生寄存器控制的PAD控制，以及寄存器信息和控制字段，

按照所记录信息生成对应的PAD控制所需要的控制字段的寄存器实现RTL代码。

7.根据权利要求1所述的芯片PAD及其控制逻辑的设计和集成方法，其特征在于，在生成最终的RTL代码之后，进一步包括：

利用脚本语言生成验证环境，并对生成的RTL代码进行验证。

8.一种芯片PAD及其控制逻辑的设计和集成装置，其特征在于，包括：

芯片PAD，对应于外部直接可访问的芯片管脚；

PAD cell，用于被实例化以提供控制接口来支持PAD的控制；

PAD控制寄存器，根据预设模板的定义，生成寄存器控制信号；以及

PAD控制逻辑，接收芯片内部的输出复用信号、来自所述PAD控制寄存器的所述寄存器控制信号以及芯片内部的控制信号中的一个或多个，以生成多个场景下的控制输出信息，所述控制输出信息用于对所述PAD cell进行控制；

其中，利用预设模板指定芯片每个PAD端口信号对应的工艺库之下的选型之后对应的PAD cell，并获取对应的PAD cell的端口及端口控制信息，在模板中同时定义芯片每个PAD在不同场景下的端口信号的源信号和目的信号以及对应的PAD控制信息和该场景下的PAD控制信号的来源，同时根据芯片在后端实现时不同的PAD放置位置来将PAD进行分组，将PAD和对应的工艺cell的集成分组实现，从而在后端实现时将不同的PAD组放置到不同的位置。

9.根据权利要求8所述的芯片PAD及其控制逻辑的设计和集成装置，其特征在于，所述芯片内部的控制信号来自不同的源，包括对应IP、对应功能实现、寄存器控制或者具有特定控制功能的常数。

10.根据权利要求8所述的芯片PAD及其控制逻辑的设计和集成装置，其特征在于，所述预设模板为excel模板或其它形式的模板。

Images