CN111797583A - 引脚复用装置以及控制引脚复用装置的方法 - Google Patents
引脚复用装置以及控制引脚复用装置的方法 Download PDFInfo
- Publication number
- CN111797583A CN111797583A CN201910214858.0A CN201910214858A CN111797583A CN 111797583 A CN111797583 A CN 111797583A CN 201910214858 A CN201910214858 A CN 201910214858A CN 111797583 A CN111797583 A CN 111797583A
- Authority
- CN
- China
- Prior art keywords
- port
- circuit
- multiplexing
- pins
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明披露一种引脚复用装置以及控制引脚服用装置的方法。该引脚复用装置,包含多任务电路、控制电路以及检测电路。多任务电路包含了分别用来连接到第一装置、第二装置以及第三装置的第一端口、第二端口以及第三端口;该控制电路用以控制该多任务电路操作在第一模式或是第二模式,其中当该任务电路操作在该第一模式时,该第一端口连接到该第二端口;以及当该多任务电路操作在该第二模式时,该第一端口连接到该第三端口;以及当该多任务电路操作在该第二模式时,该检测电路通过检测该第一端口上的信号,以在该第三装置与该第一装置进行数据传输的过程中动态地切换其数据传输方向。
Description
技术领域
本发明有关于引脚复用装置。
背景技术
在芯片设计中,为了让有限的引脚尽可能有最多的功能,通常会使用引脚复用装置以切换引脚的功能。然而,目前的引脚复用装置都是在信号开始传输之前就将引脚的功能切换设定好,但如此一来由于在信号传输过程中无法对引脚功能作切换,因此无法适用于双向数据传输等比较复杂的传输行为。此外,若是要适用于双向数据传输等比较复杂的传输行为,则可能需要设置一些专用引脚,而增加了制造成本。
发明内容
因此,本发明的目的之一在于提供一种引脚复用装置,其可以在两个电子装置进行数据传输的过程中动态地切换引脚功能以改变数据传输方向,以解决先前技术中的问题。
在本发明的一个实施例中,披露了一种引脚复用装置,其包含一多任务电路、一控制电路以及一检测电路。该多任务电路,包含了一第一端口、一第二端口以及一第三端口,其中该第一端口、该第二端口以及该第三端口均包含了多个引脚,且该第一端口、该第二端口以及该第三端口之该多个引脚用来分别通过多个接点连接到一第一装置、一第二装置以及一第三装置;该控制电路用以控制该多任务电路操作在一第一模式或是一第二模式,其中当该多任务电路操作在该第一模式时,该第一端口连接到该第二端口;以及当该多任务电路操作在该第二模式时,该第一端口连接到该第三端口;以及当该多任务电路操作在该第二模式时,该检测电路通过检测该第一端口之一部分引脚或是所连接之接点上的信号,以在该第三装置与该第一装置进行数据传输的过程中动态地切换该第三装置与该第一装置的数据传输方向。
在本发明的另一个实施例中,披露了一种控制一引脚复用装置的方法,其中该引脚复用装置包含了一多任务电路,该多任务电路包含了一第一端口、一第二端口以及一第三端口,其中该第一端口、该第二端口以及该第三端口均包含了多个引脚,且该第一端口、该第二端口以及该第三端口之该多个引脚用来分别通过多个接点连接到一第一装置、一第二装置以及一第三装置;以及该方法包含:控制该多任务电路操作在一第一模式或是一第二模式,其中当该多任务电路操作在该第一模式时,该第一端口连接到该第二端口;以及当该多任务电路操作在该第二模式时,该第一端口连接到该第三端口;以及当该多任务电路操作在该第二模式时,通过检测该第一端口之一部分引脚或是所连接之接点上的信号,以在该第三装置与该第一装置进行数据传输的过程中动态地切换该第三装置与该第一装置的数据传输方向。
附图说明
图1为根据本发明一实施例之引脚复用装置的示意图。
图2绘示了根据本发明一实施例之一接口电路的示意图。
图3为频率信号、芯片选择信号以及四个数据信号的时序图。
图4为根据本发明一实施例之控制一引脚复用装置的方法的流程图。
具体实施方式
图1为根据本发明一实施例之引脚复用装置100的示意图。如图1所示,引脚复用装置100包含了一多任务电路110、一控制电路120、一检测电路130以及一寄存器140,其中多任务电路110包含了一第一端口111、一第二端口112、一第三端口113以及一第四端口114,且第一端口111、第二端口112、第三端口113以及第四端口114均包含了多个引脚(pin),例如图示之第一端口111所包含的引脚115_1~115_N,以及第三端口113所包含的引脚116_1~116_N。
引脚复用装置100中的第一端口111、第二端口112、第三端口113以及第四端口114分别用来连接至一第一装置171、一第二装置172、一第三装置173以及一第四装置174,例如第一端口111之引脚115_1~115_N可以通过接口电路155_1~155_N连接到第一装置171,且第三端口113之引脚116_1~116_N可以通过接口电路156_1~156_N连接到第三装置173,以供上述装置之间的数据传输,其中接口电路155_1~155_N可以包含了收发电路以及接点(pad)。在一实施例中,多任务电路110可以操作在一第一模式以及一第二模式,其中当多任务电路110操作在该第一模式时,第一端口111连接至第二端口112以供第一装置171与第二装置172进行通信,且第三端口113连接至第四端口114以供第三装置173与第四装置174进行通信;另一方面,当多任务电路110操作在该第二模式时,第一端口111连接至第三端口113以供第一装置171与第三装置173进行通信,而此时第二端口112以及第四端口114可以不需要进行任何操作,亦即第二装置172以及第四装置174此时不会通过引脚复用装置100进行通信。
具体来说,引脚复用装置100可以通过用户的控制或是其他控制方式,以使得控制电路120产生一模式控制信号V_mode至多任务电路110,以使得多任务电路110操作在该第一模式或是该第二模式。当该多任务电路110操作在该第一模式时,由于第一端口111连接至第二端口112,且第三端口113连接至第四端口114,故第一装置171可以通过引脚复用装置100来与第二装置172进行数据传输,且第三装置173可以通过引脚复用装置100来与第四装置174进行数据传输;此外,在该第二模式中,由于第一端口111连接至第三端口113,故第一装置171可以通过引脚复用装置100来与第三装置173进行数据传输;此外,在该第二模式中,多任务电路110会产生一使能信号V_en至检测电路130以使得检测电路130自寄存器140加载组态数据并进行组态,且开始检测第一端口111之至少一部份引脚或是对应之接口电路上的信号(图1仅绘示了检测引脚115_N的信号,但此并非是本发明的限制),以在第一装置171与第三装置173进行数据传输的过程中动态地切换第三装置173与第一装置171的数据传输方向。举例来说,假设在该第二模式的一开始时第三装置173通过引脚复用装置100传送数据至第一装置171,则此时检测电路130可以持续检测第一端口111之至少一部份引脚上的信号是否符合一特定型样,并在判断所检测到之信号符合该特定型样时产生一控制信号Vc至多任务电路110,以控制/改变至少一部份的接口电路155_1~155_N的信号传输方向,来使得第一装置171可以直接地通过接口电路155_1~155_N以及引脚复用装置100来将数据传送至第三装置173。
图2绘示了根据本发明一实施例之一接口电路200的示意图,其中接口电路200可应用在接口电路155_1~155_N以及接口电路156_1~156_N中的至少一部分。如图2所示,接口电路200包含了作为收发电路的两个缓冲器210、220以及一接点230,其中以接口电路155_N为例,接点230可以连接至第一装置171,而两个缓冲器210、220可由多任务电路110根据检测电路130所输出之控制信号Vc来产生。详细来说,在该第二模式的一开始时,多任务电路110可以产生控制信号Vc’来开启缓冲器210并关闭缓冲器220,以使得第三装置173通过引脚复用装置100以及接口电路155_N中的缓冲器210以及接点230以将一信号V1传送至第一装置171,且在检测电路130判断所检测到之信号符合该特定型样而产生控制信号Vc至多任务电路110时,多任务电路110可以产生控制信号Vc’来关闭缓冲器210并开启缓冲器220,以使得第三装置173通过引脚复用装置100以及接口电路155_N中的缓冲器220以及接点230以自第一装置171接收一信号V2。
通过以上实施例所述,由于引脚复用装置100可以在信号传输的过程中动态地切换信号传输方向,且由于切换的时机点由专门的硬件电路(亦即,检测电路130)来控制,故对于进行信号传输的两个电子装置而言可以认会引脚是由彼此所独占,因此可以支持传输协议比较复杂的信号传输方式,且也有利于减少专用引脚的数量,以最大化地减少芯片引脚的数量并降低成本。
在一实施例中,第一装置171可以是一符合串行周边接口(Serial PeripheralInterface,SPI)的闪存,第二装置172可以是用来控制第一装置171的一闪存控制器,第三装置173为一可插拔装置,而第三装置173可以为一存储卡或是一编程器,而第四装置174可以用来控制存储卡的一存储卡控制器。在本实施例中,第一端口111包含了对应到六个接口电路155_1~155_6的六个引脚115_1~115_6,且第三端口113包含了对应到六个接口电路156_1~156_6的六个引脚116_1~116_6。
在此实施例中,当第三装置173为一存储卡时,控制电路120产生模式控制信号V_mode(例如V_mode=0)以使得引脚复用装置100操作在该第一模式,此时闪存控制器(亦即,第二装置172)可以通过引脚复用装置100的第二端口112与第一端口111来存取闪存(亦即,第一装置171),且存储卡控制器(亦即,第四装置174)可以通过引脚复用装置100的第四端口114与第三端口113来存取存储卡(亦即,第三装置173);在本实施例中,当第三装置173为存储卡且引脚复用装置100操作在该第一模式时,第三端口113的六个引脚116_1~116_6的功能可以分别对应到一频率信号SD_CLK、一命令信号SD_CMD以及四个数据信号SD_D0、SD_D1、SD_D2、SD_3,而由于本领域具有通常知识者应能轻易了解到这些信号在存储卡相关规格中的功能,故细节在此不再赘述。另外,当第三装置173为一编程器时,控制电路120产生模式控制信号V_mode(例如V_mode=1)以使得引脚复用装置100操作在该第二模式,此时编程器(亦即,第三装置173)可以通过引脚复用装置100的第三端口113来存取闪存(亦即,第一装置171);在本实施例中,当第三装置173为编程器且引脚复用装置100操作在该第二模式时,第三端口113的六个引脚116_1~116_6的功能可以分别对应到SPI协议中的一频率信号SPI_CLK、一芯片选择信号SPI_CSB以及四个数据信号SPI_D0、SPI_D1、SPI_D2、SPI_3,而由于本领域具有通常知识者应能轻易了解到这些信号在SPI闪存存取时的功能,故细节在此不再赘述。
在本实施例中,当第三装置173为编程器时,其可以对闪存(亦即,第一装置171)快速地进行抹除、编程、校验…等操作。
在本实施例中,当第三装置173为编程器且引脚复用装置100操作在该第二模式时,检测电路130可以根据频率信号SPI_CLK以及芯片选择信号SPI_CSB来检测数据信号SPI_D0的数据型样,以决定是否要切换编程器与闪存的传输方向。具体来说,参考图3所示之频率信号SPI_CLK、芯片选择信号SPI_CSB以及四个数据信号SPI_D0、SPI_D1、SPI_D2、SPI_3的时序图。同时参考图1及图3,一开始引脚复用装置100控制接口电路155_1~155_6以及接口电路156_1~156_6以使得编程器传送数据至闪存,而当检测电路130检测到在频率信号SPI_CLK的第0~7个周期收到如图3所示的快速读取指令时(亦即,符合特定型样),因此便可以判断在频率信号SPI_CLK的第8~13个周期以及第14~19个周期分收到地址信息以及冗余信息,且在频率信号SPI_CLK的第19个周期之后闪存会开始传送数据至编程器。因此,检测电路130可以在频率信号SPI_CLK的第19个周期时传送控制信号Vc至多任务电路110,以使得多任务电路110产生控制信号Vc’以改变接口电路155_3~155_6以及接口电路156_3~156_6的传输方向,以使得闪存可以通过接口电路155_3~155_6以及第一端口111的引脚115_3~115_6以将数据信号SPI_D0、SPI_D1、SPI_D2、SPI_3传送到编程器。另外,在读取结束后,编程器可以切换芯片选择信号SPI_CSB的准位(例如,由“0”切换为“1”),而检测电路130检测到此一动作时便可以传送控制信号Vc至多任务电路111以恢复原有的传输方向。
在一实施例中,检测电路130可以在检测到如图3所示的快速读取指令时便关闭对于数据信号SPI_D0的检测,并等到在读取结束后编程器切换芯片选择信号SPI_CSB的准位后再开始检测数据信号SPI_D0,以防止SPI_D0上的信号变化导致检测电路130的误动作。
图4为根据本发明一实施例之控制一引脚复用装置的方法的流程图。参考1~4图及以上所披露的内容,流程如下所述。
步骤400:流程开始。
步骤402:判断模式控制信号V_mode是否为“0”,若是则流程进入步骤404;反之则进入步骤406。
步骤404:引脚复用装置操作在第一模式。
步骤406:引脚复用装置操作在第二模式。
步骤408:设定引脚复用装置。
步骤410:组态检测电路。
步骤412:第三装置通过引脚复用装置来存取第一装置。
步骤414:结束。
简要归纳本发明,在本发明之引脚复用装置中,通过专门的硬件电路来检测引脚或是接口电路上的信号是否符合一特定型样,并据以动态地切换引脚以及接口电路的信号传输方向,因此可以支持传输协议比较复杂的信号传输方式,且也有利于减少专用引脚的数量,以最大化地减少芯片引脚的数量并降低成本。
以上所述仅为本发明之较佳实施例,凡依本发明权利要求所做之均等变化与修改,皆应属本发明之涵盖范围。
【符号说明】
100 引脚复用装置
110 多任务电路
111 第一端口
112 第二端口
113 第三端口
114 第四端口
115_1~115_N、116_1~116_N 引脚
120 控制电路
130 检测电路
140 寄存器
155_1~155_N、156_1~156_N 接口电路
171 第一装置
172 第二装置
173 第三装置
174 第四装置
210、220 缓冲器
230 接点
400~414 步骤
SPI_CSB 芯片选择信号
SPI_CLK 频率信号
SPI_D0、SPI_D1、SPI_D2、SPI_D3 数据信号
V1、V2 信号
Vc、Vc’ 控制信号
V_en 使能信号
V_mode 模式控制信号。
Claims (10)
1.一种引脚复用装置,包含:
一多任务电路,包含了一第一端口、一第二端口以及一第三端口,其中所述第一端口、所述第二端口以及所述第三端口均包含了多个引脚,且所述第一端口、所述第二端口以及所述第三端口之所述多个引脚用来分别通过多个接口电路连接到一第一装置、一第二装置以及一第三装置;
一控制电路,用以控制所述多任务电路操作在一第一模式或是一第二模式,其中当所述多任务电路操作在所述第一模式时,所述第一端口连接到所述第二端口;以及当所述多任务电路操作在所述第二模式时,所述第一端口连接到所述第三端口;以及
一检测电路,其中当所述多任务电路操作在所述第二模式时,所述检测电路通过检测所述第一端口之一部分引脚或是所连接之接口电路上的信号,以在所述第三装置与所述第一装置进行数据传输的过程中动态地切换所述第三装置与所述第一装置的数据传输方向。
2.根据权利要求1所述的引脚复用装置,其中当所述多任务电路操作在所述第一模式时,所述检测电路不会检测所述第一端口之所述部分引脚或是所连接之接口电路上的信号。
3.根据权利要求1所述的引脚复用装置,其中当所述多任务电路操作在所述第二模式时,所述第三装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第一装置;以及当所述检测电路检测到所述第一端口之所述部分引脚或是所连接之接口电路上的信号符合一特定型样时,所述检测电路产生一控制信号以使得所述第一装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第三装置。
4.根据权利要求3所述的引脚复用装置,其中所述第一端口的所述部分引脚所对应的接口电路包含了一收发电路,且当所述检测电路检测到所述第一端口之所述部分引脚或是所连接之接口电路上的信号符合所述特定型样时,所述检测电路产生所述控制信号以通过所述多任务电路控制所述收发电路,以使得所述第一装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第三装置。
5.根据权利要求1所述的引脚复用装置,其中所述多任务电路另包含一第四端口,其中所述第四端口之多个引脚用来分别通过多个接点连接到一第四装置;以及当所述多任务电路操作在所述第一模式时,所述第三端口连接到所述第四端口。
6.根据权利要求5所述的引脚复用装置,其中所述第一装置为一闪存、所述第二装置为一闪存控制器、所述第三装置为一存储卡或是一编程器、以及所述第四装置为一存储卡控制器。
7.根据权利要求6所述的引脚复用装置,其中当所述第三装置为所述存储卡时,所述控制电路控制所述多任务电路操作在所述第一模式,以使得所述闪存控制器通过所述多任务电路连接至所述闪存,且所述存储卡控制器通过所述多任务电路连接至所述存储卡;以及当所述第三装置为所述编程器时,所述控制电路控制所述多任务电路操作在所述第二模式,以使得所述编程器通过所述多任务电路连接至所述闪存。
8.一种控制引脚复用装置的方法,其中所述引脚复用装置包含了一多任务电路,所述多任务电路包含了一第一端口、一第二端口以及一第三端口,其中所述第一端口、所述第二端口以及所述第三端口均包含了多个引脚,且所述第一端口、所述第二端口以及所述第三端口之所述多个引脚用来分别通过多个接口电路连接到一第一装置、一第二装置以及一第三装置;并且所述方法包含:
控制所述多任务电路操作在一第一模式或是一第二模式,其中当所述多任务电路操作在所述第一模式时,所述第一端口连接到所述第二端口;以及当所述多任务电路操作在所述第二模式时,所述第一端口连接到所述第三端口;以及
当所述多任务电路操作在所述第二模式时,通过检测所述第一端口之一部分引脚或是所连接之接口电路上的信号,以在所述第三装置与所述第一装置进行数据传输的过程中动态地切换所述第三装置与所述第一装置的数据传输方向。
9.根据权利要求8所述的方法,其中当所述多任务电路操作在所述第二模式时,通过检测所述第一端口之所述部分引脚或是所连接之接口电路上的信号,以在所述第三装置与所述第一装置进行数据传输的过程中动态地切换所述第三装置与所述第一装置的数据传输方向的步骤包含:
当所述多任务电路操作在所述第二模式时,所述第三装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第一装置;以及
当检测到所述第一端口之所述部分引脚或是所连接之接口电路上的信号符合一特定型样时,产生一控制信号以使得所述第一装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第三装置。
10.根据权利要求9所述的方法,其中所述第一端口的所述部分引脚所对应的接口电路包含了一收发电路,且当检测到所述第一端口之所述部分引脚或是所连接之接口电路上的信号符合所述特定型样时,产生所述控制信号以使得所述第一装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第三装置的步骤包含:
当检测到所述第一端口之所述部分引脚或是所连接之接口电路上的信号符合所述特定型样时,产生所述控制信号以通过所述多任务电路控制所述收发电路,以使得所述第一装置通过所述多任务电路之所述第一端口的所述部分引脚传送数据至所述第三装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910214858.0A CN111797583A (zh) | 2019-03-20 | 2019-03-20 | 引脚复用装置以及控制引脚复用装置的方法 |
US16/812,362 US11249931B2 (en) | 2019-03-20 | 2020-03-08 | Pin multiplexer and method for controlling pin multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910214858.0A CN111797583A (zh) | 2019-03-20 | 2019-03-20 | 引脚复用装置以及控制引脚复用装置的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111797583A true CN111797583A (zh) | 2020-10-20 |
Family
ID=72804912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910214858.0A Pending CN111797583A (zh) | 2019-03-20 | 2019-03-20 | 引脚复用装置以及控制引脚复用装置的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111797583A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113986799A (zh) * | 2021-11-12 | 2022-01-28 | 上海威固信息技术股份有限公司 | 一种基于fpga的数字引脚动态复用方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822246A (en) * | 1996-09-30 | 1998-10-13 | Intel Corporation | Method and apparatus for detecting the voltage on the VCC pin |
CN101021826A (zh) * | 2007-03-27 | 2007-08-22 | 威盛电子股份有限公司 | 桥接装置及其相关的电子系统与接口控制方法 |
US20100049900A1 (en) * | 2008-08-20 | 2010-02-25 | Incomm Technologies Co., Ltd. | Memory card and non-volatile memory controller thereof |
CN107479918A (zh) * | 2017-08-03 | 2017-12-15 | 芯海科技(深圳)股份有限公司 | 一种可重构的mcu烧录的fpga模型 |
US20180188768A1 (en) * | 2016-12-30 | 2018-07-05 | Gn Audio A/S | Apparatus with inter-communicating processors |
-
2019
- 2019-03-20 CN CN201910214858.0A patent/CN111797583A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822246A (en) * | 1996-09-30 | 1998-10-13 | Intel Corporation | Method and apparatus for detecting the voltage on the VCC pin |
CN101021826A (zh) * | 2007-03-27 | 2007-08-22 | 威盛电子股份有限公司 | 桥接装置及其相关的电子系统与接口控制方法 |
US20100049900A1 (en) * | 2008-08-20 | 2010-02-25 | Incomm Technologies Co., Ltd. | Memory card and non-volatile memory controller thereof |
US20180188768A1 (en) * | 2016-12-30 | 2018-07-05 | Gn Audio A/S | Apparatus with inter-communicating processors |
CN107479918A (zh) * | 2017-08-03 | 2017-12-15 | 芯海科技(深圳)股份有限公司 | 一种可重构的mcu烧录的fpga模型 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113986799A (zh) * | 2021-11-12 | 2022-01-28 | 上海威固信息技术股份有限公司 | 一种基于fpga的数字引脚动态复用方法及装置 |
CN113986799B (zh) * | 2021-11-12 | 2023-11-03 | 上海威固信息技术股份有限公司 | 一种基于fpga的数字引脚动态复用方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10732850B2 (en) | Memory card and host device thereof | |
CN111459854B (zh) | 安全数字卡的方法、闪存控制器以及电子装置 | |
CN101398801B (zh) | 扩展内部集成电路总线的方法及装置 | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
EP0619548A1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
CN108205393B (zh) | 半导体设备、人机接口设备及电子装置 | |
JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
KR100390058B1 (ko) | 주국과적어도하나의종국을갖는통신시스템 | |
US6189059B1 (en) | Communications system with a master station and at least one slave station | |
US6381675B1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
CN111797583A (zh) | 引脚复用装置以及控制引脚复用装置的方法 | |
JP2008129836A (ja) | 処理装置 | |
US9495315B2 (en) | Information processing device and data communication method | |
US11249931B2 (en) | Pin multiplexer and method for controlling pin multiplexer | |
TWI703441B (zh) | 引腳複用裝置以及控制引腳複用裝置的方法 | |
CN108986853B (zh) | 一种存储控制芯片、存储设备及自适应接口方法 | |
CN111913904A (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 | |
US6629262B1 (en) | Multiplexed storage controlling device | |
JP3241034B2 (ja) | 外部記憶装置 | |
CN117539324A (zh) | 时钟多路选择器设备、控制器以及存储设备 | |
KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
KR100213266B1 (ko) | 테스트 회로를 갖는 반도체장치 | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP2011159126A (ja) | 集積回路装置及びその制御方法、並びにデバッグシステム及びその制御方法 | |
JP2004102755A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |