JPH08305814A

JPH08305814A - Ｐｃカード

Info

Publication number: JPH08305814A
Application number: JP7104259A
Authority: JP
Inventors: Takayuki Shinohara; 隆幸篠原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-04-27
Filing date: 1995-04-27
Publication date: 1996-11-22
Also published as: DE19537005A1; DE19537005B4; US5574682A

Abstract

(57)【要約】【構成】このＰＣカード１Ａにおいては、両側面３、
４及び前記両側面３、４につながるコネクタ面２を有す
る筺体と、多ピンコネクタのコンタクトピンに嵌合でき
るとともに、標準ピンコネクタのコンタクトピンに嵌合
でき前記コネクタ面２に設けられたコンタクト穴５と、
前記多ピンコネクタのコンタクトピンに嵌合でき前記コ
ネクタ面２に設けられた追加のコンタクト穴８とを備え
たものである。【効果】多ピンコネクタを有するパソコンに使用で
き、標準ピンコネクタを有するパソコンにも使用でき、
互換性を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンタクトピン数の
異なるピンコネクタを有するパーソナルコンピュータ
（以下、パソコンと略称する。）、ワークステーショ
ン、多機能電話機等の電子機器で使用可能なＰＣカード
（メモリカードとＩ／Ｏカードを含めた名称である。）
に関するものである。

【０００２】

【従来の技術】従来のＰＣカードの構成について図１
４、図１５、図１６及び図１７を参照しながら説明す
る。図１４は、従来のＰＣカードの外観を示す斜視図で
ある。図１５は、従来のＰＣカードのコネクタ面を示す
正面図である。図１６は、従来のＰＣカードの内部の回
路を示すブロック図である。また、図１７は、従来のＰ
Ｃカードと嵌合するパソコン側の従来のピンコネクタを
示す斜視図である。

【０００３】図１４及び図１５において、従来のＰＣカ
ード１は、ＰＣカード１のソケットコネクタ（図示せ
ず）のコネクタ面２に上下２列（３４個づつ）に設けら
れた６８個のコンタクト穴５と、ＰＣカード１の筺体の
一方の側面３に設けられた誤挿入防止溝６と、上記筺体
の他方の側面４に設けられ誤挿入防止溝６とは形状が異
なる誤挿入防止溝７とを備える。

【０００４】図１６において、従来のＰＣカード１は、
内部回路として、コンタクト穴５のいずれかと接続され
た制御入力端子１０と、コンタクト穴５のいずれかと接
続されたアドレス入力端子１１と、リード／ライトモー
ドを制御するモード制御回路１２と、後述する半導体メ
モリ素子のチップを選択するアドレスデコード回路１３
と、アドレスを入力するアドレス入力バッファ１４と、
複数のチップからなり例えば６４メガバイト（ＭＢ）の
半導体メモリ素子１５と、データを入出力するデータ入
出力バッファ１６と、コンタクト穴５のいずれかと接続
されたデータ入出力端子１７とを備える。

【０００５】図１７において、従来のピンコネクタ（標
準ピンコネクタ）２０は、上下２列に配列された６８本
のコンタクトピン２１と、一方の誤挿入防止突起２２
と、他方の誤挿入防止突起（陰になって図示されていな
い。）を備える。

【０００６】現在、普及している従来のＰＣカード１の
標準仕様として、（社）日本電子工業振興協会（ＪＥＩ
ＤＡ：Japan Electronic Industry Development Associ
ation）発行のＰＣカードガイドラインVer．４．２があ
る。本ガイドラインでは、６８ピンのツーピースタイプ
コネクタを使用したＰＣカード１の物理、電気仕様等が
規定されている。しかし、現行仕様では、６８ピン
（穴）という端子数の制限から、アドレス空間、及びデ
ータバス幅が、それぞれ６４メガバイト（ＭＢ）（Ａ０
−Ａ２５）、及び１６ビット（Ｄ０−Ｄ１５）が最大で
ある。なお、上記６８ピン（穴）は、アドレスピン
（穴）として２６本、データピン（穴）として１６本、
その他コントロールピン（穴）、電源ピン（穴）等全て
割り当てが仕様で決まっている。

【０００７】モード制御回路１２は、制御入力端子１０
を通じて入力されたリード／ライトモード信号に基づき
半導体メモリ素子１５及びデータ入出力バッファ１６を
リード／ライトモードに制御する。また、アドレス入力
バッファ１４は、アドレス入力端子１１を通じて入力さ
れたアドレス（Ａ０−Ａ２５）を入力する。さらに、ア
ドレスデコード回路１３は、入力アドレスの上位アドレ
スに基づき半導体メモリ素子１５のチップを選択すべく
チップセレクト信号を半導体メモリ素子１５へ出力す
る。さらに、データ入出力バッファ１６は、データ入出
力端子１７を通じて、半導体メモリ素子１５のデータ
（Ｄ０−Ｄ１５）をパソコンへ読み出したり、パソコン
からのデータ（Ｄ０−Ｄ１５）を半導体メモリ素子１５
へ書き込みしたりする。一方、ＰＣカードに搭載される
半導体メモリ素子の大容量化、及びＰＣカードをアクセ
スするパソコンの処理の高速化に伴い、よりアドレス空
間の広い、あるいは、よりデータバス幅の広いＰＣカー
ドへの要求が高まっている。

【０００８】

【発明が解決しようとする課題】上述したような従来の
ＰＣカードでは、端子数の制限から、搭載される半導体
メモリ素子の大容量化、及び上記半導体メモリ素子をア
クセスするパソコンの高速化に対応できないという問題
点があった。

【０００９】この発明は、前述した問題点を解決するた
めになされたもので、アドレス空間及びデータバス幅を
広くでき、ひいては半導体メモリ素子の大容量化、及び
上記半導体メモリ素子をアクセスするパソコンの高速化
に対応できるＰＣカードを得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るＰＣカー
ドは、両側面及び前記両側面につながるコネクタ面を有
する筺体と、多ピンコネクタのコンタクトピンに嵌合で
きるとともに、標準ピンコネクタのコンタクトピンに嵌
合でき前記コネクタ面に設けられた第１のコンタクト穴
と、前記多ピンコネクタのコンタクトピンに嵌合でき前
記コネクタ面に設けられた第２のコンタクト穴とを備え
たものである。

【００１１】また、この発明に係るＰＣカードは、前記
第１のコンタクト穴を、前記コネクタ面に上下２列に配
列して設け、前記第２のコンタクト穴を、前記上下２列
に配列された第１のコンタクト穴の間に１列に配列した
ものである。

【００１２】また、この発明に係るＰＣカードは、さら
に、前記標準ピンコネクタのみに嵌合できるＰＣカード
の誤挿入防止溝の空間よりも大きい空間をもって前記筺
体の両側面に設けられた誤挿入防止溝を備えたものであ
る。

【００１３】また、この発明に係るＰＣカードは、前記
誤挿入防止溝を、前記標準ピンコネクタのみに嵌合でき
るＰＣカードの誤挿入防止溝の凹部断面積よりも大きい
凹部断面積をもつものとした。

【００１４】また、この発明に係るＰＣカードは、前記
誤挿入防止溝を、前記標準ピンコネクタのみに嵌合でき
るＰＣカードの誤挿入防止溝のカード長手方向への奥行
きよりも長いカード長手方向への奥行きをもつものとし
た。

【００１５】また、この発明に係るＰＣカードは、前記
両方の誤挿入防止溝を非対称の形状としたものである。

【００１６】また、この発明に係るＰＣカードは、さら
に、前記第１のコンタクト穴を通じてデータを入出力す
るデータ入出力バッファと、前記第１のコンタクト穴を
通じて第１のアドレスを入力するアドレス入力バッファ
と、前記データを記憶する複数のチップからなる半導体
メモリ素子と、入力アドレスに基づいて前記半導体メモ
リ素子のチップを選択するアドレスデコード回路と、リ
ード／ライトモードを制御するモード制御回路と、多ピ
ンモードがイネーブルのときは前記第２のコンタクト穴
を通じて第２のアドレスを入力する多ピンモードアドレ
ス入力回路を備えたものである。

【００１７】また、この発明に係るＰＣカードは、さら
に、前記第１のコンタクト穴を通じて第１のデータを入
出力するデータ入出力バッファと、前記第１のコンタク
ト穴を通じてアドレスを入力するアドレス入力バッファ
と、前記データを記憶する複数のチップからなる半導体
メモリ素子と、入力アドレスに基づいて前記半導体メモ
リ素子のチップを選択するアドレスデコード回路と、リ
ード／ライトモードを制御するモード制御回路と、多ピ
ンモードがイネーブルのときは前記第２のコンタクト穴
を通じて第２のデータを入出力する多ピンモードデータ
入出力回路を備えたものである。

【００１８】また、この発明に係るＰＣカードは、両側
面及び前記両側面につながるコネクタ面を有する筺体
と、多ピンコネクタのコンタクトピンに嵌合できるとと
もに、標準ピンコネクタのコンタクトピンに嵌合でき前
記コネクタ面に設けられた第１のコンタクト穴と、前記
多ピンコネクタのコンタクトピンに嵌合でき前記コネク
タ面に設けられた第２のコンタクト穴と、標準ピンコネ
クタのみに嵌合できるＰＣカードの誤挿入防止溝の空間
よりも大きい空間をもって前記筺体の両側面に非対称の
形状で設けられた誤挿入防止溝と、前記第１のコンタク
ト穴を通じて第１のデータを入出力するデータ入出力バ
ッファと、前記第１のコンタクト穴を通じて第１のアド
レスを入力するアドレス入力バッファと、前記データを
記憶する複数のチップからなる半導体メモリ素子と、入
力アドレスに基づいて前記半導体メモリ素子のチップを
選択するアドレスデコード回路と、リード／ライトモー
ドを制御するモード制御回路と、多ピンモードがイネー
ブルのときは前記第２のコンタクト穴を通じて第２のア
ドレスを入力するとともに、前記第２のコンタクト穴を
通じて第２のデータを入出力する多ピンモード回路とを
備えたものである。

【００１９】さらに、この発明に係るＰＣカードは、さ
らに、前記半導体メモリ素子の多ピンモード時のメモリ
空間の中で、標準ピンモード時のメモリ空間を任意の位
置に割り付けできるオフセットアドレス回路を備えたも
のである。

【００２０】

【作用】この発明に係るＰＣカードにおいては、両側面
及び前記両側面につながるコネクタ面を有する筺体と、
多ピンコネクタのコンタクトピンに嵌合できるととも
に、標準ピンコネクタのコンタクトピンに嵌合でき前記
コネクタ面に設けられた第１のコンタクト穴と、前記多
ピンコネクタのコンタクトピンに嵌合でき前記コネクタ
面に設けられた第２のコンタクト穴とを備えたので、多
ピンコネクタを有するパソコンに使用でき、標準ピンコ
ネクタを有するパソコンにも使用でき、互換性を有す
る。

【００２１】また、この発明に係るＰＣカードにおいて
は、前記第１のコンタクト穴を、前記コネクタ面に上下
２列に配列して設け、前記第２のコンタクト穴を、前記
上下２列に配列された第１のコンタクト穴の間に１列に
配列したので、多ピンコネクタあるいは標準ピンコネク
タを有するパソコンに使用でき、互換性を備える。

【００２２】また、この発明に係るＰＣカードにおいて
は、さらに、前記標準ピンコネクタのみに嵌合できるＰ
Ｃカードの誤挿入防止溝の空間よりも大きい空間をもっ
て前記筺体の両側面に設けられた誤挿入防止溝を備えた
ので、従来のＰＣカードの誤挿入による多ピンコネクタ
のピンの破損を防止できる。

【００２３】また、この発明に係るＰＣカードにおいて
は、前記誤挿入防止溝を、前記標準ピンコネクタのみに
嵌合できるＰＣカードの誤挿入防止溝の凹部断面積より
も大きい凹部断面積をもつものとしたので、従来のＰＣ
カードの誤挿入による多ピンコネクタのピンの破損を防
止できる。

【００２４】また、この発明に係るＰＣカードにおいて
は、前記誤挿入防止溝を、前記標準ピンコネクタのみに
嵌合できるＰＣカードの誤挿入防止溝のカード長手方向
への奥行きよりも長いカード長手方向への奥行きをもつ
ものとしたので、従来のＰＣカードの誤挿入による多ピ
ンコネクタのピンの破損を防止できる。

【００２５】また、この発明に係るＰＣカードにおいて
は、前記両方の誤挿入防止溝を非対称の形状としたの
で、挿入方向の間違いを防止できる。

【００２６】また、この発明に係るＰＣカードにおいて
は、さらに、前記第１のコンタクト穴を通じてデータを
入出力するデータ入出力バッファと、前記第１のコンタ
クト穴を通じて第１のアドレスを入力するアドレス入力
バッファと、前記データを記憶する複数のチップからな
る半導体メモリ素子と、入力アドレスに基づいて前記半
導体メモリ素子のチップを選択するアドレスデコード回
路と、リード／ライトモードを制御するモード制御回路
と、多ピンモードがイネーブルのときは前記第２のコン
タクト穴を通じて第２のアドレスを入力する多ピンモー
ドアドレス入力回路を備えたので、アドレス空間を大き
くできる。

【００２７】また、この発明に係るＰＣカードにおいて
は、さらに、前記第１のコンタクト穴を通じて第１のデ
ータを入出力するデータ入出力バッファと、前記第１の
コンタクト穴を通じてアドレスを入力するアドレス入力
バッファと、前記データを記憶する複数のチップからな
る半導体メモリ素子と、入力アドレスに基づいて前記半
導体メモリ素子のチップを選択するアドレスデコード回
路と、リード／ライトモードを制御するモード制御回路
と、多ピンモードがイネーブルのときは前記第２のコン
タクト穴を通じて第２のデータを入出力する多ピンモー
ドデータ入出力回路を備えたので、データバス幅を広く
できる。

【００２８】また、この発明に係るＰＣカードにおいて
は、両側面及び前記両側面につながるコネクタ面を有す
る筺体と、多ピンコネクタのコンタクトピンに嵌合でき
るとともに、標準ピンコネクタのコンタクトピンに嵌合
でき前記コネクタ面に設けられた第１のコンタクト穴
と、前記多ピンコネクタのコンタクトピンに嵌合でき前
記コネクタ面に設けられた第２のコンタクト穴と、標準
ピンコネクタのみに嵌合できるＰＣカードの誤挿入防止
溝の空間よりも大きい空間をもって前記筺体の両側面に
非対称の形状で設けられた誤挿入防止溝と、前記第１の
コンタクト穴を通じて第１のデータを入出力するデータ
入出力バッファと、前記第１のコンタクト穴を通じて第
１のアドレスを入力するアドレス入力バッファと、前記
データを記憶する複数のチップからなる半導体メモリ素
子と、入力アドレスに基づいて前記半導体メモリ素子の
チップを選択するアドレスデコード回路と、リード／ラ
イトモードを制御するモード制御回路と、多ピンモード
がイネーブルのときは前記第２のコンタクト穴を通じて
第２のアドレスを入力するとともに、前記第２のコンタ
クト穴を通じて第２のデータを入出力する多ピンモード
回路とを備えたので、アドレス空間を大きくでき、かつ
データバス幅を広くできる。

【００２９】さらに、この発明に係るＰＣカードにおい
ては、さらに、前記半導体メモリ素子の多ピンモード時
のメモリ空間の中で、標準ピンモード時のメモリ空間を
任意の位置に割り付けできるオフセットアドレス回路を
備えたので、標準ピンコネクタを有する従来のパソコン
でも使用できる。

【００３０】

【実施例】

実施例１．以下、この発明の実施例１について図１、図
２、図３及び図４を参照しながら説明する。図１は、こ
の発明の実施例１に係るＰＣカードの外観を示す斜視図
である。図２は、この発明の実施例１のコネクタ面を示
す正面図である。図３は、この発明の実施例１の内部の
回路を示すブロック図である。また、図４は、この発明
の実施例１と嵌合するパソコン側のピンコネクタを示す
斜視図である。なお、各図中、同一符号は同一又は相当
部分を示す。

【００３１】図１及び図２において、この実施例１に係
るＰＣカード１Ａは、ＰＣカード１Ａのソケットコネク
タ（図示せず）のコネクタ面２に上下２列に３４個づつ
設けられた６８個のコンタクト穴５と、上記コネクタ面
２に設けられ前記上下２列に配列されたコンタクト穴５
の列間に１列に配列された３３個のコンタクト穴８と、
ＰＣカード１Ａの筺体の一方の側面３に設けられた誤挿
入防止溝６と、上記筺体の他方の側面４に設けられた誤
挿入防止溝７とを備える。なお、誤挿入防止溝６及び７
は、後述するピンコネクタへの挿入方向の間違いを防止
するために、コネクタ面２の両端に左右非対称の形状に
設けられている。

【００３２】図３において、このＰＣカード１Ａは、内
部回路として、コンタクト穴５のいずれかと接続された
制御入力端子１０と、コンタクト穴５のいずれかと接続
されたアドレス入力端子１１と、リード／ライトモード
を制御するモード制御回路１２と、後述する半導体メモ
リ素子のチップを選択するアドレスデコード回路１３
と、アドレスを入力するアドレス入力バッファ１４と、
ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等からなり例え
ば２５６メガバイト（ＭＢ）の半導体メモリ素子１５Ａ
と、データを入出力するデータ入出力バッファ１６と、
コンタクト穴５のいずれかと接続されたデータ入出力端
子１７とを備える。

【００３３】また、同図において、このＰＣカード１Ａ
は、内部回路として、さらに、コンタクト穴８のいずれ
かと接続された追加アドレス入力端子３０と、コンタク
ト穴８のいずれかと接続された多ピンインターフェース
イネーブル端子３１と、コントロールゲート付アドレス
入力バッファ３２と、バッファ３３と、コンタクト穴８
のいずれかと接続された追加データ入出力端子３４とを
備える。

【００３４】図４において、上記ＰＣカード１Ａと嵌合
するピンコネクタ（多ピンコネクタ）２０Ａは、上下２
列に配列された６８本のコンタクトピン２１と、一方の
誤挿入防止突起２２と、陰に隠れた他方の誤挿入防止突
起と、上記２列に配列されたコンタクトピン２１の列間
に１列に配列された３３本のコンタクトピン２３とを備
える。

【００３５】図３は、この実施例１に係るＰＣカード１
Ａを、従来のピンコネクタ（標準ピンコネクタ）２０で
も動作可能とするための回路例を示す図である。このＰ
Ｃカード１Ａがパソコンのピンコネクタ（多ピンコネク
タ）２０Ａへ装着された場合、上記パソコンは、追加し
たコンタクト穴８に接続された多ピンインターフェース
イネーブル端子３１を通じて、ローアクティブ（ローレ
ベル）の信号により、アドレス入力バッファ３２、及び
データ入出力バッファ１６をイネーブルにして追加アド
レス入力端子（Ａ２６−Ａ２７）３０、及び追加データ
入出力端子（Ｄ１６−Ｄ３１）３４を活性化し、多ピン
モード（多ピンインターフェース）とする。すなわち、
アドレス空間をＡ０−Ａ２５からＡ０−Ａ２７へ拡大
し、データバス幅を１６ビットから３２ビットへ広くし
ている。なお、リード／ライト動作は、従来例と同様で
あるので説明を省略する。

【００３６】このＰＣカード１Ａが従来のパソコンのピ
ンコネクタ（標準ピンコネクタ）２０へ装着された場
合、追加のコンタクト穴８に接続された端子は全て開放
状態（ハイレベル）となる。従って、多ピンインターフ
ェースイネーブル端子３１を通じて、ハイレベルの信号
により、アドレス入力バッファ３２、及びデータ入出力
バッファ１６をディセーブルにして追加アドレス入力端
子（Ａ２６−Ａ２７）３０、及び追加データ入出力端子
（Ｄ１６−Ｄ３１）３４を非活性化し、標準ピンモード
とする。すなわち、上記イネーブル端子３１をカード内
でハイレベルにプルアップすることにより、多ピンイン
ターフェースは非活性となり、従来のインターフェース
によるアクセスが可能となる。

【００３７】この実施例１は、従来のピンコネクタ（標
準ピンコネクタ）２０のコンタクトピン２１に嵌合され
る位置に、コンタクトピン２１と同数のコンタクト穴５
を設けているため、従来のピンコネクタ２０への嵌合が
可能であり、かつ、新たに追加されたコンタクト穴８を
設けているため、新たな追加のコンタクトピン２３を有
するピンコネクタ（多ピンコネクタ）２０Ａへの嵌合も
可能となる。よって、従来のＰＣカード１が使用される
パソコン、及びより多ピンのピンコネクタ（多ピンコネ
クタ）２０Ａを有する新しいパソコンの両方で使用可能
なＰＣカードが実現可能となる。

【００３８】なお、図３において、追加データ入出力端
子３４と、バッファ３３からデータ入出力バッファ１６
へのラインとを設けないで、アドレス空間だけを拡大し
てもよい。

【００３９】また、図３において、追加アドレス入力端
子３０と、アドレス入力バッファ３２と、バッファ３３
からアドレス入力バッファ３２へのラインとを設けない
で、データバス幅だけを広くしてもよい。

【００４０】実施例２．この発明の実施例２について図
５、図６及び図７を参照しながら説明する。図５は、こ
の発明の実施例２に係るＰＣカードの外観を示す斜視図
である。図６は、この発明の実施例２の内部の回路を示
すブロック図である。さらに、図７は、この発明の実施
例２のアドレス空間を示す図である。

【００４１】図５において、この実施例２に係るＰＣカ
ード１Ｂは、上記ＰＣカード１Ａと同一の形状と、同一
のコンタクト穴５、８を備える。

【００４２】図６において、このＰＣカード１Ｂは、内
部回路として、コンタクト穴５のいずれかと接続された
制御入力端子１０と、コンタクト穴５のいずれかと接続
されたアドレス入力端子１１と、リード／ライトモード
を制御するモード制御回路１２と、半導体メモリ素子の
チップを選択するアドレスデコード回路１３と、ＤＲＡ
Ｍ、ＳＲＡＭ、フラッシュメモリ等からなり例えば２５
６ＭＢの半導体メモリ素子１５Ｂと、データを入出力す
るデータ入出力バッファ１６と、コンタクト穴５のいず
れかと接続されたデータ入出力端子１７とを備える。

【００４３】また、同図において、このＰＣカード１Ｂ
は、内部回路として、さらに、コンタクト穴８のいずれ
かと接続された追加アドレス入力端子３０と、コンタク
ト穴８のいずれかと接続された多ピンインターフェース
イネーブル端子３１と、コントロールゲート付アドレス
入力バッファ３２と、バッファ３３と、コンタクト穴８
のいずれかと接続された追加データ入出力端子３４とを
備える。

【００４４】また、同図において、このＰＣカード１Ｂ
は、内部回路として、さらに、オフセットアドレス値を
予め設定するオフセットアドレス設定回路３５と、上記
オフセットアドレス値を保持するオフセットアドレス保
持回路３６と、標準ピンモードでは単なるバッファとし
て動作し、多ピンモードでは入力アドレス（Ａ０−Ａ２
５）と上記オフセットアドレス値とを加算するアドレス
加算回路３７とを備える。なお、符号３８は、本カード
用の内部アドレスバスである。

【００４５】このＰＣカード１Ｂによれば、従来のパソ
コンでアクセス可能なアドレス空間（６４ＭＢ）を、新
しいパソコンでアクセス可能なより広いアドレス空間
（２５６ＭＢ）の任意の位置に割り付け可能となる。

【００４６】図７は、従来のパソコンでアクセス可能な
６４ＭＢのアドレス空間を、新しいパソコンでアクセス
可能な２５６ＭＢのアドレス空間の任意の連続した６４
ＭＢの空間として割り付け可能なことを示した例であ
る。同図（ｂ）に示す従来の標準ピンモード時の６４Ｍ
Ｂのアドレス空間を、同図（ａ）に示す多ピンモード時
の２５６ＭＢのアドレス空間のどの位置に割り付けるか
は、多ピンモード時に、オフセットアドレス値を設定す
ることにより決定される。

【００４７】図６は、上記機能を実現するために追加し
たオフセットアドレス回路を示す。まず、パソコンによ
り、多ピンモード時に、制御入力端子１０を通じて特別
のオフセットアドレス設定モードとし、予めオフセット
アドレス値を設定する。例えば、追加データ入出力端子
３４を通じてデータ入出力バッファ１６及びオフセット
アドレス設定回路３５にオフセットアドレス値を入力
し、オフセットアドレス保持回路３６で保持する。

【００４８】多ピンモード時、このＰＣカード１Ｂは、
アドレス入力端子（Ａ０−Ａ２５）１１及び追加アドレ
ス入力端子（Ａ２６−Ａ２７）３０により入力されたア
ドレスが、多ピンインターフェースイネーブル端子３１
からのイネーブル信号の入力により活性化され、内部ア
ドレスバス３８に出力され、２５６ＭＢのカードとして
動作する。この時、アドレス加算回路３７の加算機能は
ディスエーブルされ、アドレス加算回路３７は単なるア
ドレスバッファ回路として機能する。

【００４９】また、前述したように、多ピンモード時に
活性となるオフセットアドレス設定回路３５により、標
準ピンモード時のオフセットアドレス値を、データ入出
力バッファ１６を介して、オフセットアドレス保持回路
３６へ入力することにより、従来の標準ピンモード時に
使用する６４ＭＢのアドレス空間を多ピンモード時の２
５６ＭＢの任意の空間に割り付け可能となる。

【００５０】従来の標準ピンモード時は、多ピンインタ
ーフェースイネーブル端子３１からのイネーブル信号が
ネゲートされるため、アドレス入力端子（Ａ０−Ａ２
５）１１と、多ピンモード時に設定されたオフセットア
ドレス保持回路３６のオフセットアドレス値とを、アド
レス加算回路３７により加算して得られたアドレス値
が、内部アドレスバス３８に出力される。

【００５１】この実施例２に係るＰＣカード１Ｂは、多
ピンモードで書き込んだ２５６ＭＢのデータを、オフセ
ットアドレス値を４回設定することにより、４回に分け
て、６４ＭＢの従来のＰＣカード１としてアクセスする
ことが可能となる。

【００５２】なお、オフセットアドレス保持回路３６に
より、多ピンモードで追加された上位アドレス（Ａ２６
−Ａ２７）のみを保持する様にすれば、図７に示すよう
に、２５６ＭＢのアドレス空間を４等分した４つの６４
ＭＢの空間への割り付けが可能となる。

【００５３】また、オフセットアドレスとして全アドレ
ス値（Ａ０−Ａ２７）を保持する様にすれば、２５６Ｍ
Ｂのアドレス空間の任意の位置に６４ＭＢの空間を割り
付け可能となる。また、オフセットアドレス保持回路３
６は、その目的から、カード内電池等によるバックアッ
プ可能なラッチあるいは、不揮発性メモリで構成する必
要がある。

【００５４】実施例３．この発明の実施例３について図
８及び図９を参照しながら説明する。図８は、この発明
の実施例３のコネクタ面を示す正面図である。図９は、
この発明の実施例３と嵌合するパソコン側のピンコネク
タを示す斜視図である。なお、内部回路は、上記実施例
１又は実施例２のものと同様である。

【００５５】上記実施例１及び２に示したＰＣカード１
Ａ、１Ｂが嵌合されるパソコン側のピンコネクタ（多ピ
ンコネクタ）２０Ａへ従来のＰＣカード１が誤挿入され
ると、このＰＣカード１のコネクタ面２のコンタクト穴
の無い部分に新たに追加されたピンコネクタ２０Ａのコ
ンタクトピン２３が衝突し、パソコン側のピンコネクタ
２０Ａのピン曲がり等の不具合が発生する可能性があ
る。

【００５６】この不具合の対策として、この実施例３
は、従来から用いられている誤挿入防止溝の形状を変え
たものである。この実施例３に係るＰＣカード１Ｃは、
図８に示すように、カードの厚み方向へ大きくした誤挿
入防止溝６Ｃ、７Ｃを備える。

【００５７】すなわち、ＰＣカード１Ｃの誤挿入防止溝
６Ｃ、７Ｃの凹部断面積を大きくし、かつ、図９に示す
ように、ＰＣカード１Ｃが嵌合されるパソコン側のピン
コネクタ２０Ｃの誤挿入防止突起２２Ｃ、２４Ｃの凸部
断面積も大きくすることにより、ピンコネクタ（多ピン
コネクタ）２０Ｃへの従来のＰＣカード１の誤挿入の防
止が可能となる。

【００５８】この様に、ＰＣカード１Ｃの誤挿入防止溝
６Ｃ、７Ｃの凹部断面積を従来のＰＣカード１の誤挿入
防止溝６、７より大きくし、かつ、ＰＣカード１Ｃが嵌
合されるピンコネクタ２０Ｃの誤挿入防止突起２２Ｃ、
２４Ｃの凸部断面積も、それに合わせて大きく設定する
ことにより、ＰＣカード１Ｃが従来のパソコンのピンコ
ネクタ（標準ピンコネクタ）２０へ挿入可能で、かつ、
従来のＰＣカード１による新しいパソコンのピンコネク
タ（多ピンコネクタ）２０Ｃへの誤挿入が防止可能であ
る。そして、従来よりも多ピンのＰＣカードシステムが
実現可能となる。

【００５９】実施例４．この発明の実施例４について図
１０及び図１１を参照しながら説明する。図１０は、こ
の発明の実施例４のコネクタ面を示す正面図である。図
１１は、この発明の実施例４と嵌合するパソコン側のピ
ンコネクタを示す斜視図である。なお、内部回路は上記
実施例１又は実施例２のものと同様である。

【００６０】上記不具合の対策として、上記実施例３と
同様に、この実施例４は、従来から用いられている誤挿
入防止溝の形状を変えたものである。この実施例４に係
るＰＣカード１Ｄは、図１０に示すように、カードの幅
方向へ大きくした誤挿入防止溝６Ｄ、７Ｄを備える。

【００６１】この様に、ＰＣカード１Ｄの誤挿入防止溝
６Ｄ、７Ｄの凹部断面積を従来のＰＣカード１の誤挿入
防止溝６、７より大きくし、かつ、ＰＣカード１Ｃが嵌
合されるピンコネクタ（多ピンコネクタ）２０Ｄの誤挿
入防止突起２２Ｄ、２４Ｄの凸部断面積も、それに合わ
せて大きく設定することにより、従来のパソコンのピン
コネクタ（標準ピンコネクタ）２０へ挿入可能で、か
つ、従来のＰＣカード１による新しいパソコンのピンコ
ネクタ（多ピンコネクタ）２０Ｄへの誤挿入が防止可能
である。そして、従来よりも多ピンのＰＣカードシステ
ムが実現可能となる。

【００６２】実施例５．この発明の実施例５について図
１２及び図１３を参照しながら説明する。図１２は、こ
の発明の実施例５に係るＰＣカードの一部を示す斜視図
である。図１３は、この発明の実施例５と嵌合するパソ
コン側のピンコネクタと従来のＰＣカードを示す平面図
である。なお、内部回路は、上記実施例１又は実施例２
のものと同様である。

【００６３】この実施例５は、上記実施例３及び実施例
４と同様に、従来のＰＣカード１の誤挿入によるパソコ
ン側のピンコネクタのピン破損を防止できるものであ
る。図１２において、ＰＣカード１Ｅの誤挿入防止溝６
Ｅは、その奥行きＬが、従来のＰＣカード１の奥行きｍ
よりも長く設定されている（図では、一方（右端）の溝
形状のみを示したが、他方（左端）についても同様であ
る）。

【００６４】図１３は、上記奥行きの深い誤挿入防止溝
６Ｅに対応した奥行きの深い誤挿入防止突起２２Ｅ（２
４Ｅ）を有するピンコネクタ（多ピンコネクタ）２０Ｅ
へ、従来のＰＣカード１を誤挿入した場合を示す図であ
る。従来のＰＣカード１の誤挿入防止溝６、７の奥行き
ｍは、ピンコネクタ２０Ｅの誤挿入防止突起２２Ｅ、２
４Ｅの奥行きＬよりも短いため、従来のＰＣカード１
は、ピンコネクタ（多ピンコネクタ）２０Ｅの図上破線
で示す位置で挿入不可となり、ピンコネクタ２０Ｅのコ
ンタクトピン２３を破損することはない。よって、上記
実施例３及び実施例４と同等の効果が得られる。

【００６５】

【発明の効果】この発明に係るＰＣカードは、以上説明
したとおり、両側面及び前記両側面につながるコネクタ
面を有する筺体と、多ピンコネクタのコンタクトピンに
嵌合できるとともに、標準ピンコネクタのコンタクトピ
ンに嵌合でき前記コネクタ面に設けられた第１のコンタ
クト穴と、前記多ピンコネクタのコンタクトピンに嵌合
でき前記コネクタ面に設けられた第２のコンタクト穴と
を備えたので、多ピンコネクタを有するパソコンに使用
でき、標準ピンコネクタを有するパソコンにも使用で
き、互換性を有するという効果を奏する。

【００６６】また、この発明に係るＰＣカードは、以上
説明したとおり、前記第１のコンタクト穴を、前記コネ
クタ面に上下２列に配列して設け、前記第２のコンタク
ト穴を、前記上下２列に配列された第１のコンタクト穴
の間に１列に配列したので、多ピンコネクタあるいは標
準ピンコネクタを有するパソコンに使用でき、互換性を
備えるという効果を奏する。

【００６７】また、この発明に係るＰＣカードは、以上
説明したとおり、さらに、前記標準ピンコネクタのみに
嵌合できるＰＣカードの誤挿入防止溝の空間よりも大き
い空間をもって前記筺体の両側面に設けられた誤挿入防
止溝を備えたので、従来のＰＣカードの誤挿入による多
ピンコネクタのピンの破損を防止できるという効果を奏
する。

【００６８】また、この発明に係るＰＣカードは、以上
説明したとおり、前記誤挿入防止溝を、前記標準ピンコ
ネクタのみに嵌合できるＰＣカードの誤挿入防止溝の凹
部断面積よりも大きい凹部断面積をもつものとしたの
で、従来のＰＣカードの誤挿入による多ピンコネクタの
ピンの破損を防止できるという効果を奏する。

【００６９】また、この発明に係るＰＣカードは、以上
説明したとおり、前記誤挿入防止溝を、前記標準ピンコ
ネクタのみに嵌合できるＰＣカードの誤挿入防止溝のカ
ード長手方向への奥行きよりも長いカード長手方向への
奥行きをもつものとしたので、従来のＰＣカードの誤挿
入による多ピンコネクタのピンの破損を防止できるとい
う効果を奏する。

【００７０】また、この発明に係るＰＣカードは、以上
説明したとおり、前記両方の誤挿入防止溝を非対称の形
状としたので、挿入方向の間違いを防止できるという効
果を奏する。

【００７１】また、この発明に係るＰＣカードは、以上
説明したとおり、さらに、前記第１のコンタクト穴を通
じてデータを入出力するデータ入出力バッファと、前記
第１のコンタクト穴を通じて第１のアドレスを入力する
アドレス入力バッファと、前記データを記憶する複数の
チップからなる半導体メモリ素子と、入力アドレスに基
づいて前記半導体メモリ素子のチップを選択するアドレ
スデコード回路と、リード／ライトモードを制御するモ
ード制御回路と、多ピンモードがイネーブルのときは前
記第２のコンタクト穴を通じて第２のアドレスを入力す
る多ピンモードアドレス入力回路を備えたので、アドレ
ス空間を大きくできるという効果を奏する。

【００７２】また、この発明に係るＰＣカードは、以上
説明したとおり、さらに、前記第１のコンタクト穴を通
じて第１のデータを入出力するデータ入出力バッファ
と、前記第１のコンタクト穴を通じてアドレスを入力す
るアドレス入力バッファと、前記データを記憶する複数
のチップからなる半導体メモリ素子と、入力アドレスに
基づいて前記半導体メモリ素子のチップを選択するアド
レスデコード回路と、リード／ライトモードを制御する
モード制御回路と、多ピンモードがイネーブルのときは
前記第２のコンタクト穴を通じて第２のデータを入出力
する多ピンモードデータ入出力回路を備えたので、デー
タバス幅を広くできるという効果を奏する。

【００７３】また、この発明に係るＰＣカードは、以上
説明したとおり、両側面及び前記両側面につながるコネ
クタ面を有する筺体と、多ピンコネクタのコンタクトピ
ンに嵌合できるとともに、標準ピンコネクタのコンタク
トピンに嵌合でき前記コネクタ面に設けられた第１のコ
ンタクト穴と、前記多ピンコネクタのコンタクトピンに
嵌合でき前記コネクタ面に設けられた第２のコンタクト
穴と、標準ピンコネクタのみに嵌合できるＰＣカードの
誤挿入防止溝の空間よりも大きい空間をもって前記筺体
の両側面に非対称の形状で設けられた誤挿入防止溝と、
前記第１のコンタクト穴を通じて第１のデータを入出力
するデータ入出力バッファと、前記第１のコンタクト穴
を通じて第１のアドレスを入力するアドレス入力バッフ
ァと、前記データを記憶する複数のチップからなる半導
体メモリ素子と、入力アドレスに基づいて前記半導体メ
モリ素子のチップを選択するアドレスデコード回路と、
リード／ライトモードを制御するモード制御回路と、多
ピンモードがイネーブルのときは前記第２のコンタクト
穴を通じて第２のアドレスを入力するとともに、前記第
２のコンタクト穴を通じて第２のデータを入出力する多
ピンモード回路とを備えたので、アドレス空間を大きく
でき、かつデータバス幅を広くできるという効果を奏す
る。

【００７４】さらに、この発明に係るＰＣカードは、以
上説明したとおり、さらに、前記半導体メモリ素子の多
ピンモード時のメモリ空間の中で、標準ピンモード時の
メモリ空間を任意の位置に割り付けできるオフセットア
ドレス回路を備えたので、標準ピンコネクタを有する従
来のパソコンでも使用できるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施例１に係るＰＣカードを示す
斜視図である。

【図２】この発明の実施例１のコネクタ面を示す正面
図である。

【図３】この発明の実施例１の内部の回路を示すブロ
ック図である。

【図４】この発明の実施例１と嵌合するパソコン側の
ピンコネクタを示す斜視図である。

【図５】この発明の実施例２に係るＰＣカードを示す
斜視図である。

【図６】この発明の実施例２の内部の回路を示すブロ
ック図である。

【図７】この発明の実施例２のアドレス空間を示す図
である。

【図８】この発明の実施例３のコネクタ面を示す正面
図である。

【図９】この発明の実施例３と嵌合するパソコン側の
ピンコネクタを示す斜視図である。

【図１０】この発明の実施例４のコネクタ面を示す正
面図である。

【図１１】この発明の実施例４と嵌合するパソコン側
のピンコネクタを示す斜視図である。

【図１２】この発明の実施例５に係るＰＣカードの一
部を示す斜視図である。

【図１３】この発明の実施例５と嵌合するパソコン側
のピンコネクタと従来のＰＣカードを示す平面図であ
る。

【図１４】従来のＰＣカードを示す斜視図である。

【図１５】従来のＰＣカードのコネクタ面を示す正面
図である。

【図１６】従来のＰＣカードの内部の回路を示すブロ
ック図である。

【図１７】従来のＰＣカードと嵌合するパソコン側の
従来のピンコネクタを示す斜視図である。

【符号の説明】

１Ａ、１Ｂ、１Ｃ、１Ｄ、１ＥＰＣカード、２コネ
クタ面、３側面、４側面、５コンタクト穴、６、６
Ｃ、６Ｄ、６Ｅ誤挿入防止溝、７、７Ｃ、７Ｄ誤挿
入防止溝、８コンタクト穴。

Claims

【特許請求の範囲】

【請求項１】両側面及び前記両側面につながるコネク
タ面を有する筺体と、多ピンコネクタのコンタクトピン
に嵌合できるとともに、標準ピンコネクタのコンタクト
ピンに嵌合でき前記コネクタ面に設けられた第１のコン
タクト穴と、前記多ピンコネクタのコンタクトピンに嵌
合でき前記コネクタ面に設けられた第２のコンタクト穴
とを備えたＰＣカード。
【請求項２】前記第１のコンタクト穴は、前記コネク
タ面に上下２列に配列されて設けられ、前記第２のコン
タクト穴は、前記上下２列に配列された第１のコンタク
ト穴の間に１列に配列されている請求項１記載のＰＣカ
ード。
【請求項３】さらに、前記標準ピンコネクタのみに嵌
合できるＰＣカードの誤挿入防止溝の空間よりも大きい
空間をもって前記筺体の両側面に設けられた誤挿入防止
溝を備えた請求項１記載のＰＣカード。
【請求項４】前記誤挿入防止溝は、前記標準ピンコネ
クタのみに嵌合できるＰＣカードの誤挿入防止溝の凹部
断面積よりも大きい凹部断面積をもつ請求項３記載のＰ
Ｃカード。
【請求項５】前記誤挿入防止溝は、前記標準ピンコネ
クタのみに嵌合できるＰＣカードの誤挿入防止溝のカー
ド長手方向への奥行きよりも長いカード長手方向への奥
行きをもつ請求項３記載のＰＣカード。
【請求項６】前記両方の誤挿入防止溝は非対称の形状
である請求項４又は５記載のＰＣカード。
【請求項７】さらに、前記第１のコンタクト穴を通じ
てデータを入出力するデータ入出力バッファと、前記第
１のコンタクト穴を通じて第１のアドレスを入力するア
ドレス入力バッファと、前記データを記憶する複数のチ
ップからなる半導体メモリ素子と、入力アドレスに基づ
いて前記半導体メモリ素子のチップを選択するアドレス
デコード回路と、リード／ライトモードを制御するモー
ド制御回路と、多ピンモードがイネーブルのときは前記
第２のコンタクト穴を通じて第２のアドレスを入力する
多ピンモードアドレス入力回路を備えた請求項１記載の
ＰＣカード。
【請求項８】さらに、前記第１のコンタクト穴を通じ
て第１のデータを入出力するデータ入出力バッファと、
前記第１のコンタクト穴を通じてアドレスを入力するア
ドレス入力バッファと、前記データを記憶する複数のチ
ップからなる半導体メモリ素子と、入力アドレスに基づ
いて前記半導体メモリ素子のチップを選択するアドレス
デコード回路と、リード／ライトモードを制御するモー
ド制御回路と、多ピンモードがイネーブルのときは前記
第２のコンタクト穴を通じて第２のデータを入出力する
多ピンモードデータ入出力回路を備えた請求項１記載の
ＰＣカード。
【請求項９】両側面及び前記両側面につながるコネク
タ面を有する筺体と、多ピンコネクタのコンタクトピン
に嵌合できるとともに、標準ピンコネクタのコンタクト
ピンに嵌合でき前記コネクタ面に設けられた第１のコン
タクト穴と、前記多ピンコネクタのコンタクトピンに嵌
合でき前記コネクタ面に設けられた第２のコンタクト穴
と、標準ピンコネクタのみに嵌合できるＰＣカードの誤
挿入防止溝の空間よりも大きい空間をもって前記筺体の
両側面に非対称の形状で設けられた誤挿入防止溝と、前
記第１のコンタクト穴を通じて第１のデータを入出力す
るデータ入出力バッファと、前記第１のコンタクト穴を
通じて第１のアドレスを入力するアドレス入力バッファ
と、前記データを記憶する複数のチップからなる半導体
メモリ素子と、入力アドレスに基づいて前記半導体メモ
リ素子のチップを選択するアドレスデコード回路と、リ
ード／ライトモードを制御するモード制御回路と、多ピ
ンモードがイネーブルのときは前記第２のコンタクト穴
を通じて第２のアドレスを入力するとともに、前記第２
のコンタクト穴を通じて第２のデータを入出力する多ピ
ンモード回路とを備えたＰＣカード。
【請求項１０】さらに、前記半導体メモリ素子の多ピ
ンモード時のメモリ空間の中で、標準ピンモード時のメ
モリ空間を任意の位置に割り付けできるオフセットアド
レス回路を備えた請求項９記載のＰＣカード。