JP2006106822A

JP2006106822A - カード型電子機器

Info

Publication number: JP2006106822A
Application number: JP2004288448A
Authority: JP
Inventors: Hideo Aizawa; 英夫相沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2006-04-20
Anticipated expiration: 2024-09-30
Also published as: JP4564321B2; US7529098B2; US20060084296A1

Abstract

【課題】静電気が流入した場合においても、搭載された電子回路が破壊されることを抑制したカード型電子機器を提供することを目的とする。
【解決手段】回路基板１０５を用いて構成されるＳＤカード１００において、回路基板１０５の先端部１０５ａに設けられた信号ピン１０３と、回路基板１０５の一方の面上に設けられた回路パターン２００と、回路基板１０５の一方の面上において回路基板１０５の末端と回路パターン２００との間に設けられ、信号ピン１０３に電気的に接続されることで接地電位が供給される第１のグランドパターン２０１と、前記回路基板の一方の面を覆う絶縁膜２０５とを具備し、絶縁膜２０５は、回路基板１０５の末端部１０５ｂに開口部２０７を有し、第１のグランドパターン２０１は、絶縁膜２０５の開口部２０７から露出したことを特徴としている。
【選択図】図６

Description

本発明は、カード型電子機器に関し、例えば不揮発性半導体メモリを搭載したメモリカードに関する。

例えば、ＳＤ（ＳｅｃｕｒｅＤｉｇｉｔａｌ）カードなどのメモリカードは、パーソナルコンピュータなどのホスト機器の記憶媒体として使用されている。これらのメモリカードはホスト機器に設けられたカードスロットに挿入して使用される。一般的に、メモリカードをカードスロットに挿入した状態では、メモリカードの信号ピンはカードスロットの奥側に位置し、メモリカードの信号ピンと反対側の部分（以下、末端部）はカードスロットの挿入口から露出する場合が多い。つまり、カードスロットに挿入した状態において、メモリカードの末端部は外部から接触しやすい。この状態のメモリカードに人体などが接触すると、その人体などに発生した静電気がメモリカードに流入し、メモリカードに搭載された電子回路を破壊する可能性がある。また、メモリカードをカードスロットに挿入する際にも、カードスロットに挿入した状態と同様、その挿入時に発生した静電気がメモリカードに流入し、メモリカードに不具合をもたらす可能性がある。

例えば特許文献１には、このような静電気に起因する不具合の発生を抑制するため、メモリカードの両面に導電性保護カバーを設けたメモリカードにおいて、アース端子に接続するアース回路パターンと導電性保護カバーとを接続したメモリカードが開示されている。
実開平７−３７６７２号公報（図１）

近年、メモリカードの小型化、薄型化はますます進んでいる。このような背景から、メモリカード内部の回路基板に設けられる電子回路の信号配線は、メモリカードの末端部にまで設けられる場合が多い。電子回路の信号配線がメモリカードの末端部にまで設けられると、静電気が流入したときにその静電気が信号配線に入力され、電子回路が破損または誤動作しやすくなる。このため、メモリカードのうち特に末端部から静電気が流入したときに、その静電気に起因してメモリカードに不具合が生じないようにすることが求められている。

本発明は、以上のことを鑑みてなされたものであり、静電気が流入した場合においても、搭載された電子回路が破壊されることを抑制したカード型電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係るカード型電子機器は、回路基板を用いて構成されるカード型電子機器において、前記回路基板の先端部に設けられた信号ピンと、前記回路基板の一方の面上に設けられた回路パターンと、前記回路基板の一方の面上において前記回路基板の末端と前記回路パターンとの間に設けられ、前記信号ピンに電気的に接続されることで接地電位が供給される第１のグランドパターンと、前記回路基板の一方の面を覆う絶縁膜とを具備し、前記絶縁膜は、前記回路基板の末端部に開口部を有し、前記第１のグランドパターンは、前記絶縁膜の前記開口部から露出したことを特徴としている。

本発明によれば、静電気が流入した場合においても、搭載された電子回路が破壊されることを抑制したカード型電子機器を提供することができる。

以下に、本発明に係るカード型電子機器についての実施例を図１乃至１１を参照して説明する。なお、ここでは、カード型電子機器がＳＤ（ＳｅｃｕｒｅＤｉｇｉｔａｌ）カードである場合を例に説明する。また、この実施例における図面の記載において、同一または類似の部分には同一または類似の符号を付している。

図１は、ＳＤカード１００の基本構成を示すものである。ＳＤカード１００は、パーソナルコンピュータなどのホスト機器のカードスロットに装着されることにより電源の供給を受けて動作し、ホスト機器からのアクセスに応じた処理を行う。すなわち、ＳＤカード１００は、回路基板上に実装された、ＮＡＮＤ型フラッシュメモリ１０１およびコントローラ１０２を有している。

ＮＡＮＤ型フラッシュメモリ１０１は、例えば、通常の消去がブロック（複数ページ）単位で行われる不揮発性の半導体メモリである。また、このＮＡＮＤ型フラッシュメモリ１０１は、例えば、ページと称する単位で、データの書き込みおよび読み出しが行われるようになっている。このＮＡＮＤ型フラッシュメモリ１０１は、例えば０．０９μｍプロセス技術を用いて製作される。即ち、ＮＡＮＤ型フラッシュメモリ１０１のデザインルールは、０．１μｍ未満となっている。なお、ＮＡＮＤ型フラッシュメモリ１０１としては、一つのメモリセルに１ビットの情報を記憶する２値メモリであってもよいし、一つのメモリセルに２ビット以上の情報を記憶する多値メモリであってもよい。また、ＳＤカード１００を実用上有効な製品とするためには、ＮＡＮＤ型フラッシュメモリ１０１の記憶容量は１Ｇバイト以上であることが望ましい。

コントローラ１０２は、ＮＡＮＤ型フラッシュメモリ１０１内の物理状態を管理するものとして構築されている。例えば、論理ブロックアドレスと物理ブロックアドレスとの対応を示す論物変換テーブルや各物理ブロックが既にある論理ブロックに割り当てられているかを示すテーブルを保持する。

信号ピン１０３は、メモリカードがカードスロットに挿入されたときにホスト機器のコネクタピンと電気的に接続される。この信号ピン１０３に対する信号の割り当てを図２に示す。データ信号（ＤＡＴ０〜ＤＡＴ３）は、ピンＰ１，Ｐ７，Ｐ８，Ｐ９に割り当てられている。また、ピンＰ１はカード検出信号に対しても割り当てられている。ピンＰ２はコマンド（ＣＭＤ）に、ピン５はクロックに割り当てられている。ピンＰ３，Ｐ６には接地電位（Ｖｓｓ）が供給され、ピンＰ４には電源電位（Ｖｄｄ）が供給される。

このような構成において、ＳＤカード１００は、ホスト機器のカードスロットに装着されることにより、信号ピン１０３を介して、ホスト機器との間の通信を行う。例えば、ＳＤカード１００のＮＡＮＤ型フラッシュメモリ１０１にデータを書き込む場合、コントローラ１０２は、ホスト機器からピンＰ５に与えられるクロック信号に同期させて、ピンＰ２に与えられる書き込みコマンドをシリアルな信号として取り込む。

図３は、上述したＳＤカード１００の設定可能な動作モードとピンアサインとの関係を示すものである。本実施例において、ＳＤカード１００は３つの動作モード、例えばＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、および、ＳＰＩモードを備えている。すなわち、ＳＤカード１００の動作モードは、ＳＤモードとＳＰＩモードとに大別される。ＳＤモードの場合、ホスト機器からのバス幅変更コマンドによって、ＳＤカード１００は、ＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。

ここで、４つのデータ信号用のピンＰ１（ＤＡＴ３），Ｐ７（ＤＡＴ０），Ｐ８（ＤＡＴ１），Ｐ９（ＤＡＴ２）に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータ信号用のピンＰ１，Ｐ７，Ｐ８，Ｐ９のすべてがデータ転送に用いられる。一方、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データ信号用のピンＰ７のみがデータ転送に使用される。データ信号用のピンＰ８，Ｐ９についてはまったく使用されない。

ＳＰＩモードでは、データ信号用のピンＰ７が、ＳＤカード１００からホスト機器へのデータ信号線（ＤＡＴＡＯＵＴ）として用いられる。コマンド（ＣＭＤ）用のピンＰ２は、ホスト機器からＳＤカード１００へのデータ信号線（ＤＡＴＡＩＮ）として用いられる。データ信号用のピンＰ８，Ｐ９については、まったく使用されない。

図４はＳＤカード１００の斜視図であり、図５は縦断側面図である。ＳＤカード１００は、例えば、長辺が３２ｍｍ、短辺が２４ｍｍ、厚さが２．１ｍｍの薄型かつ小型の扁平矩形状である。また、ＳＤカード１００は、カードケース１０４と、このカードケース１０４の内部に収納された回路基板１０５とを具備している。カードケース１０４は、例えばポリカーボネート樹脂、ＡＢＳ樹脂等の合成樹脂材料によって扁平矩形状に成形されている。

また、回路基板１０５には、所定の実装パターン並びに回路パターンが配設されている。回路基板の一方の面１０５ＡにはＮＡＮＤ型フラッシュメモリ１０１、コントローラ１０２が実装されている。これらのＮＡＮＤ型フラッシュメモリ１０１、コントローラ１０２は上記実装パターンにリフローにより半田実装される。また、回路基板の他方の面１０５Ｂには信号ピン１０３が設けられている。この信号ピン１０３は、回路基板１０５の挿入方向の先端部１０５ａにおいてカードケース１０４から露出して設けられている。

次に、本実施例に係る回路基板の構造について図６及び図７を参照して説明する。図６は回路基板１０５のＮＡＮＤ型フラッシュメモリ１０１などが実装される面１０５Ａを示しており、図７は回路基板１０５の信号ピン１０３が設けられた面１０５Ｂを示している。

回路基板の一方の面１０５Ａ上には、信号路となる回路パターン２００が配設されている。また、回路基板の一方の面１０５Ａ上において回路基板１０５の末端と回路パターン２００との間には、グランドパターン２０１（第１のグランドパターン）が配設されている。このグランドパターン２０１はアンテナパターン２０１ａを有している。アンテナパターン２０１ａは、回路基板１０５の末端にまで延在され、その末端において露出している。これらの回路パターン２００、グランドパターン２０１は、スルーホール２０２を介して他方の面１０５Ｂ上の回路パターン２０３、グランドパターン２０４（第２のグランドパターン）に接続されている。

回路基板の他方の面１０５Ｂ上は、板面の殆どが回路上接地電位となるグランドパターン２０４によって被われている。このグランドパターン２０４はアンテナパターン２０４ａを有している。アンテナパターン２０４ａは、回路基板１０５の末端にまで延在され、その末端において露出している。また、他方の面１０５Ｂ上には、回路パターン２０３が配設されている。グランドパターン２０４はスルーホール２０２を介してピンＰ３，Ｐ６に接続されている。これにより、グランドパターン２０１，２０４は接地電位（Ｖｓｓ）に固定される。

また、回路基板１０５は、絶縁膜により被覆される。この絶縁膜のパターン構成を図８及び図９を参照して説明する。図８は回路基板の一方の面１０５Ａのパターン構成を示し、図９は回路基板の他方の面１０５Ｂのパターン構成を示している。絶縁膜の一例としてはソルダーレジストが挙げられる。ここでは、絶縁膜がソルダーレジストである場合を例に説明する。

ソルダーレジストは、半田実装時に各パターン間が誤って短絡されることを防止するために設けられる。このため、回路基板の一方の面１０５Ａ上において、ソルダーレジスト２０５は、実装パターン（ＮＡＮＤ型フラッシュメモリ１０１などの接続端子が半田実装により接続される箇所）を除いて回路基板１０５の表面を被覆して形成される。一方、回路基板の他方の面１０５Ｂ上は、板面の殆どがソルダーレジスト２０６によって被われている。

ソルダーレジスト２０５は、回路基板の一方の面１０５Ａ上の末端部１０５ｂに開口部２０７を有している。この開口部２０７からはグランドパターン２０１の一部が露出している。また、ソルダーレジスト２０６は、回路基板の他方の面１０５Ｂ上の末端部１０５ｂに開口部２０８を有している。この開口部２０８からはグランドパターン２０４の一部が露出している。

以上に説明した本実施例に係るＳＤカード１００は、グランドパターン２０１がピンＰ３，Ｐ６を介して接地電位（Ｖｓｓ）に固定されている。このため、ＳＤカード１００の末端部から静電気が流入したときに、グランドパターン２０１を介して静電気を接地点に逃すことができる。また、グランドパターン２０１は回路基板１０５の末端と回路パターン２００との間に配設されている。このため、回路パターン２００に静電気が入力されにくくなっている。

また、本実施例に係るＳＤカード１００は、回路基板１０５の末端部１０５ｂにおいてソルダーレジスト２０５，２０６に開口部２０７，２０８を設け、その開口部からグランドパターン２０１，２０４を露出している。このため、ＳＤカード１００の内部に流入した静電気がグランドパターン２０１，２０４に入力されやすく、効率的に静電気を接地点に逃すことができる。

更に、本実施例に係るＳＤカード１００は、グランドパターン２０１，２０４はアンテナパターン２０１ａ，２０４ａを有し、そのアンテナパターン２０１ａ，２０４ａは回路基板１０５の末端において露出している。このため、避雷針と同様の原理により、静電気がグランドパターン２０１，２０４に入力されやすくなっている。

次に、本実施例の変形例に係るＳＤカード１００を図１０及び図１１を参照して説明する。図１０は回路基板の一方の面１０５Ａのパターン構成例を示し、図１１は回路基板の他方の面１０５Ｂのパターン構成例を示している。なお、図６及び図７を参照して説明したものと共通する部分については、図１０及び図１１において図６及び図７と同一の符号を付し、その説明を省略する。

回路基板の一方の面１０５Ａ上のアンテナパターン２０１ａが設けられた位置において、凸部２０９が回路基板１０５の末端から突出して設けられている。また、回路基板の他方の面１０５Ｂ上においても、回路基板の一方の面１０５Ａと同様に、アンテナパターン２０４ａが設けられた位置において凸部２１０が回路基板１０５の末端から突出して設けられている。このため、図６及び図７を参照して説明した回路基板１０５よりも、より静電気がグランドパターン２０１，２０４に入力されやすくなり、回路パターン２００に静電気が入力される可能性を低減することができる。

また、本実施例の変形例に係るＳＤカード１００は、他の効果においても本実施例に係るＳＤカード１００と同様の効果を得ることができる。

なお、以上の実施例の説明においては、カード型電子機器としてＳＤ（ＳｅｃｕｒｅＤｉｇｉｔａｌ）カードを例に挙げて説明したが、この発明はＳＤカードに限定されるべきではない。本発明は、例えば、Ｉ／Ｏカード、ＰＣカードなど、カードスロットに対して挿脱するあらゆるカード型電子機器に適用することができる。

また、以上の実施例の説明においては、回路基板１０５の両面のソルダーレジスト２０５，２０６に開口部２０７，２０８を設けた場合を示したが、必ずしも、回路基板１０５の両面のソルダーレジストに開口部を設ける必要はない。

更に、以上の実施例の説明においては、回路基板１０５の両面にアンテナパターン２０１ａ，２０４ａを設けた場合を示したが、必ずしも、回路基板１０５の両面にアンテナパターン２０１ａ，２０４ａを設ける必要はない。

このように、本発明は、実施段階ではその要旨を変更しない範囲で種々に変形することが可能である。

以上、詳述したように、本発明に係るカード型電子機器の特徴をまとめると以下の通りになる。

本発明に係るカード型電子機器は、回路基板を用いて構成されるカード型電子機器において、前記回路基板の先端部に設けられた信号ピンと、前記回路基板の一方の面上に設けられた回路パターンと、前記回路基板の一方の面上において前記回路基板の末端と前記回路パターンとの間に設けられ、前記信号ピンに電気的に接続されることで接地電位が供給される第１のグランドパターンと、前記回路基板の一方の面を覆う絶縁膜とを具備し、前記絶縁膜は、前記回路基板の末端部に開口部を有し、前記第１のグランドパターンは、前記絶縁膜の前記開口部から露出したことを特徴としている。

また、本発明に係るカード型電子機器は、前記第１のグランドパターンが、前記回路基板の末端に延在され、その末端から露出したアンテナパターンを有することを特徴としている。

更に、本発明に係るカード型電子機器は、前記アンテナパターンが設けられた位置において前記回路基板の末端から突出して設けられた凸部を更に具備することを特徴としている。

更に、本発明に係るカード型電子機器は、前記回路基板の他方の面に設けられた第２のグランドパターンと、前記第１のグランドパターンと第２のグランドパターンとを接続するスルーホールとを更に具備し、前記第１のグランドパターンは、前記第２のグランドパターンを介して前記信号ピンに電気的に接続されることを特徴としている。

更に、本発明に係るカード型電子機器は、前記回路基板の一方の面上において前記回路パターンに接続して設けられた不揮発性半導体メモリと、前記回路基板の一方の面上において前記回路パターンに接続して設けられ、前記不揮発性メモリへのデータの書き込みまたは読み出しを制御するコントローラとを更に具備することを特徴としている。

本発明の実施例に係るＳＤカードの基本構成を示す概略図。本発明の実施例に係るＳＤカードの信号ピンに対する信号の割り当てを示す説明図。本発明の実施例に係るＳＤカードの設定可能な動作モードとピンアサインとの関係を示す説明図。本発明の実施例に係るＳＤカードの斜視図。本発明の実施例に係るＳＤカードの縦断側面図。本実施例に係る回路基板の一方の面のパターン構成例を示す図。本実施例に係る回路基板の他方の面のパターン構成例を示す図。本実施例に係る回路基板の一方の面のソルダーレジストのパターン構成例を示す図。本実施例に係る回路基板の他方の面のソルダーレジストのパターン構成例を示す図。本実施例の変形例に係る回路基板の一方の面のパターン構成例を示す図。本実施例の変形例に係る回路基板の他方の面のパターン構成例を示す図。

符号の説明

１００…ＳＤカード
１０１…ＮＡＮＤ型フラッシュメモリ
１０２…コントローラ
１０３…信号ピン
１０４…カードケース
１０５…回路基板
２００、２０３…回路パターン
２０１、２０４…グランドパターン
２０１ａ、２０４ａ…アンテナパターン
２０２…スルーホール
２０５、２０６…ソルダーレジスト
２０７、２０８…開口部
２０９、２１０…凸部

Claims

回路基板を用いて構成されるカード型電子機器において、
前記回路基板の先端部に設けられた信号ピンと、
前記回路基板の一方の面上に設けられた回路パターンと、
前記回路基板の一方の面上において前記回路基板の末端と前記回路パターンとの間に設けられ、前記信号ピンに電気的に接続されることで接地電位が供給される第１のグランドパターンと、
前記回路基板の一方の面を覆う絶縁膜とを具備し、
前記絶縁膜は、前記回路基板の末端部に開口部を有し、
前記第１のグランドパターンは、前記絶縁膜の前記開口部から露出したことを特徴とするカード型電子機器。
前記第１のグランドパターンは、
前記回路基板の末端に延在され、その末端から露出したアンテナパターンを有することを特徴とする請求項１記載のカード型電子機器。
前記回路基板は、前記アンテナパターンが設けられた位置において前記回路基板の末端から突出して設けられた凸部を更に具備することを特徴とする請求項２に記載のカード型電子機器。
前記回路基板の他方の面に設けられた第２のグランドパターンと、
前記第１のグランドパターンと第２のグランドパターンとを接続するスルーホールとを更に具備し、
前記第１のグランドパターンは、前記第２のグランドパターンを介して前記信号ピンに電気的に接続されることを特徴とする請求項１乃至３のいずれか１項に記載のカード型電子機器。
前記回路基板の一方の面上において前記回路パターンに接続して設けられた不揮発性半導体メモリと、
前記回路基板の一方の面上において前記回路パターンに接続して設けられ、前記不揮発性メモリへのデータの書き込みまたは読み出しを制御するコントローラとを更に具備することを特徴とする請求項１乃至４のいずれか１項に記載のカード型電子機器。