JPS62268694A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS62268694A JPS62268694A JP61112803A JP11280386A JPS62268694A JP S62268694 A JPS62268694 A JP S62268694A JP 61112803 A JP61112803 A JP 61112803A JP 11280386 A JP11280386 A JP 11280386A JP S62268694 A JPS62268694 A JP S62268694A
- Authority
- JP
- Japan
- Prior art keywords
- card
- terminal
- chip
- pattern
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 17
- 239000011111 cardboard Substances 0.000 claims description 6
- 238000013500 data storage Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 241000288673 Chiroptera Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、演算機能ならびに記憶機能などを備えたIC
チップを内蔵し、利用端末段への装着によってデータの
演算・記憶・書込み・続出し等の各種データ処理を可能
としたICカードに関する。
チップを内蔵し、利用端末段への装着によってデータの
演算・記憶・書込み・続出し等の各種データ処理を可能
としたICカードに関する。
ICチップを内蔵したICカードは、所謂キャッシュカ
ードやデータファイルなどに広く利用されるようになっ
た。
ードやデータファイルなどに広く利用されるようになっ
た。
この種のICカードは、データ処理のためのマイクロプ
ロセッサ<MPU)やデータ記憶のためのメモリなどの
ICチップが搭載され、これらのICチップ間および外
部端子との間に配線が施こされた回路基板が樹脂製のカ
ード基板に埋めこまれてなり、前記外部端子はカード基
板から外部へ露出していて、利用端末機に装着したとき
に、該端末機からの電源の供給、リセットパルスやクロ
ックパルスの供給、およびデータの授受が行われる。
ロセッサ<MPU)やデータ記憶のためのメモリなどの
ICチップが搭載され、これらのICチップ間および外
部端子との間に配線が施こされた回路基板が樹脂製のカ
ード基板に埋めこまれてなり、前記外部端子はカード基
板から外部へ露出していて、利用端末機に装着したとき
に、該端末機からの電源の供給、リセットパルスやクロ
ックパルスの供給、およびデータの授受が行われる。
Icカードは、そのカード基板として樹脂等を構成材と
する絶縁材料から成るため、利用状態によってはカード
基板に静電気が帯電し、前記外部端子に高電圧が印加さ
れて内蔵したICチ・二°プが破壊されたり、また破壊
までに至らなくても、雑音として影響を与え、データエ
ラーが発生する原因となる。
する絶縁材料から成るため、利用状態によってはカード
基板に静電気が帯電し、前記外部端子に高電圧が印加さ
れて内蔵したICチ・二°プが破壊されたり、また破壊
までに至らなくても、雑音として影響を与え、データエ
ラーが発生する原因となる。
本発明は、上記従来技術の問題点を解消し、帯電による
ICチップの破壊や雑音の侵入によるデータエラーの発
生を低減した信頼性の高いICカードを提供することを
目的とする。
ICチップの破壊や雑音の侵入によるデータエラーの発
生を低減した信頼性の高いICカードを提供することを
目的とする。
上記目的は、ICチーブを搭載する回路基板のW体パタ
ーンを、その信号線の少なくとも一部の周りが接地パタ
ーン(グランドパターン)で取り囲まれるような配線パ
ターンとなるように形成したことにより達成される。
ーンを、その信号線の少なくとも一部の周りが接地パタ
ーン(グランドパターン)で取り囲まれるような配線パ
ターンとなるように形成したことにより達成される。
以下、本発明の実施例を図面を用いて説明する。
第3図(al、 (b)は本発明を適用するICカード
を説明するための(a)平面図、(bl同図(alのA
A部分断面図であって、30はICカード、31は暗証
記号等を記録する磁気ストライプ、32はエンボスエリ
ア、33はICチップモジュール、(以下、単にモジュ
ールと記す)、34はカード基板(補強枠)37にモジ
ュールを固定する接着層、35は表面オーバレイ (保
護層)、36は裏面オーバレイである。
を説明するための(a)平面図、(bl同図(alのA
A部分断面図であって、30はICカード、31は暗証
記号等を記録する磁気ストライプ、32はエンボスエリ
ア、33はICチップモジュール、(以下、単にモジュ
ールと記す)、34はカード基板(補強枠)37にモジ
ュールを固定する接着層、35は表面オーバレイ (保
護層)、36は裏面オーバレイである。
第3図(a)に示したように、ICカード30はその所
定の位置に磁気ストライプ31、エンボスエリア32お
よびモジュール33が位置するように形成され、モジュ
ール33はその外部端子(後述)が所定の位置に露出す
るようにカード基板37上に設けた凹部39内に接着剤
34により固定される。なお、接着剤34は、同図(b
lに示すように、モジュール33がその底部又はその近
傍を含む部分がカード基板37の凹部に接着されるよう
に存在し、モジュール33の少なくとも前記凹部開放端
近傍は接着しないようにしている。また、ICカード3
0はその表面と裏面に保護層としてのオーバレイ35.
36が被着形成されている。
定の位置に磁気ストライプ31、エンボスエリア32お
よびモジュール33が位置するように形成され、モジュ
ール33はその外部端子(後述)が所定の位置に露出す
るようにカード基板37上に設けた凹部39内に接着剤
34により固定される。なお、接着剤34は、同図(b
lに示すように、モジュール33がその底部又はその近
傍を含む部分がカード基板37の凹部に接着されるよう
に存在し、モジュール33の少なくとも前記凹部開放端
近傍は接着しないようにしている。また、ICカード3
0はその表面と裏面に保護層としてのオーバレイ35.
36が被着形成されている。
第4図は、後述するICチップの搭載状態を説明するた
めの第3図(a)のBB断面図であって、18は後述す
る外部端子、19は外部端子間の分離空間、13(14
)はICチップ、38はボンディングワイヤ、40はポ
ツティング樹脂、41は封止枠、42は外部端子基板、
43は接着層、44と45はポンディングパッドの両面
に形成された導体パターン、46はホンディングパッド
用基板である。
めの第3図(a)のBB断面図であって、18は後述す
る外部端子、19は外部端子間の分離空間、13(14
)はICチップ、38はボンディングワイヤ、40はポ
ツティング樹脂、41は封止枠、42は外部端子基板、
43は接着層、44と45はポンディングパッドの両面
に形成された導体パターン、46はホンディングパッド
用基板である。
同図において、ICチップ13(14)はポンディング
パッド用基板の表面に形成した配線用導体パターン45
にボンディングワイヤ38によりボンディングされる。
パッド用基板の表面に形成した配線用導体パターン45
にボンディングワイヤ38によりボンディングされる。
ポンディングパッド用基板46の裏面に形成され、表面
の導体パターン45とスルーホールで接続される導体パ
ターン44は接着層43により外部端子18が外面に形
成された外部端子基板42の内面に接着固定される。I
Cチップ13(14)は接着層43によりポンディング
パッドの導体パターン45に接着された封止枠41によ
って規制される空間にボッティング樹脂40で封止固定
される。
の導体パターン45とスルーホールで接続される導体パ
ターン44は接着層43により外部端子18が外面に形
成された外部端子基板42の内面に接着固定される。I
Cチップ13(14)は接着層43によりポンディング
パッドの導体パターン45に接着された封止枠41によ
って規制される空間にボッティング樹脂40で封止固定
される。
第1図は本発明によるICカードの第一の実施例を説明
する要部詳細図であって、同図(a)はポンディングパ
ッド用基板の表面の導体パターン、同図fblは同じく
裏面の導体パターン、同図fc)は外部端子を示す。
する要部詳細図であって、同図(a)はポンディングパ
ッド用基板の表面の導体パターン、同図fblは同じく
裏面の導体パターン、同図fc)は外部端子を示す。
同図において、10はガラス繊維混入エポキシ樹脂など
で形成されたポンディングパッド用基板、11はポンデ
ィングパッド、12−1 (Vcc)、12−2
(R,、) 、12−3 (CL) 、12−4(G
ND) 、12−5 (1/(]tl) 、12−6
(Ilo(2))はそれぞれスルーホールによって(c
1図で示す外部端子の■cc端子(vcc) 、IJ上
セツト子(Ra、) 、クロック端子(CL)、接地端
子(GND)、入出力端子(1/○(1)、l/○(2
))と接続された端子である。また13はメモリチップ
、14はM P Uチップ、15はメモリチップ13と
M P Uチク114間を接続する信号線の配線パター
ン、16はリセット端子12−2とMPUチップ14間
で接続された信号線、17はグランドパターン、18は
外部端子である。
で形成されたポンディングパッド用基板、11はポンデ
ィングパッド、12−1 (Vcc)、12−2
(R,、) 、12−3 (CL) 、12−4(G
ND) 、12−5 (1/(]tl) 、12−6
(Ilo(2))はそれぞれスルーホールによって(c
1図で示す外部端子の■cc端子(vcc) 、IJ上
セツト子(Ra、) 、クロック端子(CL)、接地端
子(GND)、入出力端子(1/○(1)、l/○(2
))と接続された端子である。また13はメモリチップ
、14はM P Uチップ、15はメモリチップ13と
M P Uチク114間を接続する信号線の配線パター
ン、16はリセット端子12−2とMPUチップ14間
で接続された信号線、17はグランドパターン、18は
外部端子である。
同図(alにおいて、メモリチップ13、MPUチップ
14などのICチップはボンディングバット11.11
.・・・・・・にAu線等の導体のボンディングワイヤ
によりボンディングされる。チップ間相互の接続、ある
いは、ICチップとリセット端子12−2.クロック端
子12−3.入出力端子12−5.12−6間で接続す
る信号線15゜16、・・・・・・のいくつかは、同図
(b)に示すようにポンディングパッド用基板の裏面の
導体パターンを経由して配線される。
14などのICチップはボンディングバット11.11
.・・・・・・にAu線等の導体のボンディングワイヤ
によりボンディングされる。チップ間相互の接続、ある
いは、ICチップとリセット端子12−2.クロック端
子12−3.入出力端子12−5.12−6間で接続す
る信号線15゜16、・・・・・・のいくつかは、同図
(b)に示すようにポンディングパッド用基板の裏面の
導体パターンを経由して配線される。
本発明においては、上記配線パターン中受なくとも信号
線パターンの一部を避けた部分に導体パターンを形成し
、これを接地端子に接続してグランドパターン17とす
るものである。
線パターンの一部を避けた部分に導体パターンを形成し
、これを接地端子に接続してグランドパターン17とす
るものである。
モジュールは、上記表面パターン、裏面パターン、外部
端子の順で積層された構造となっており、裏面の信号線
はグランドパターンにより取り囲まれており、またIC
チップ13.14は外部端子18に対してグランドパタ
ーン17により遮蔽された構造となっている。
端子の順で積層された構造となっており、裏面の信号線
はグランドパターンにより取り囲まれており、またIC
チップ13.14は外部端子18に対してグランドパタ
ーン17により遮蔽された構造となっている。
このような構造とすることにより、ICカードの静電気
の帯電によりICチップの破壊、雑音侵入によるデータ
エラーの発生など、不所望な影古を防止することができ
る。
の帯電によりICチップの破壊、雑音侵入によるデータ
エラーの発生など、不所望な影古を防止することができ
る。
第2図は、本発明によるICカードの第二の実施例を示
す要部説明図であって、同図(a)、 (blは第1図
の(al、 (blにそれぞれ相当する表面の導体パタ
ーン、裏面の導体パターンである。同図(alにおいて
、20はポンディングパッド用基板、21はポンディン
グパッド、22−1.22−2.22−3.22−4.
22−5.・・・・・・はスルーホールの110端子、
接地端子、クロック端子、リセット端子、VCC端子と
接続された端子である。23はメモリチップ、24はM
P Uチップ、25はメモリチップ23.MPUチッ
プ24間を接続する信号線配線パターン、また同図(b
)において、26はクロック端子とMPUチップ24間
を接続した信号線パターン、27はグランドパターンで
ある。
す要部説明図であって、同図(a)、 (blは第1図
の(al、 (blにそれぞれ相当する表面の導体パタ
ーン、裏面の導体パターンである。同図(alにおいて
、20はポンディングパッド用基板、21はポンディン
グパッド、22−1.22−2.22−3.22−4.
22−5.・・・・・・はスルーホールの110端子、
接地端子、クロック端子、リセット端子、VCC端子と
接続された端子である。23はメモリチップ、24はM
P Uチップ、25はメモリチップ23.MPUチッ
プ24間を接続する信号線配線パターン、また同図(b
)において、26はクロック端子とMPUチップ24間
を接続した信号線パターン、27はグランドパターンで
ある。
第2図に示した実施例も、第1図の実施例と同様に、裏
面の信号線はグランドパターン27により取り囲まれて
おり、またICチップ23.24 。
面の信号線はグランドパターン27により取り囲まれて
おり、またICチップ23.24 。
は外部端子に対して遮蔽されているので、第1図と同様
の効果が奏される。
の効果が奏される。
なお、本発明によるICカードに用いるモジュールは、
マイクロプロセッサ(MPU)として8ビツトCPUと
4にバイトマスクROM及び192ハイドRAM、メモ
リとして32にバイトのEP ROMを用いた32.0
00文字の記憶ができる大容量のもので、従来のものに
比べて約4倍の記憶容量を有するICカードを提供する
ことができる。
マイクロプロセッサ(MPU)として8ビツトCPUと
4にバイトマスクROM及び192ハイドRAM、メモ
リとして32にバイトのEP ROMを用いた32.0
00文字の記憶ができる大容量のもので、従来のものに
比べて約4倍の記憶容量を有するICカードを提供する
ことができる。
また、上記実施例において、ICカード中にデータ処理
のためのマイクロプロセッサとデータ記憶のためのメモ
リとが搭載されているが、この種のカードにおいては、
必ずしもマイクロプロセッサを必要とせず、メモリのみ
を搭載することもでき、このようなカードにおいても、
本発明は有効である。
のためのマイクロプロセッサとデータ記憶のためのメモ
リとが搭載されているが、この種のカードにおいては、
必ずしもマイクロプロセッサを必要とせず、メモリのみ
を搭載することもでき、このようなカードにおいても、
本発明は有効である。
さらに、本発明で使用される回路基板としては、上記実
施例にように、ポンディングパッド用基板10.20と
外部端子基板42の2層構造の基板が使用されているが
、このような積層基板に限らず、外部端子基板の裏面に
信号線パターンを配設した構造の華−基亭反であっても
よい。
施例にように、ポンディングパッド用基板10.20と
外部端子基板42の2層構造の基板が使用されているが
、このような積層基板に限らず、外部端子基板の裏面に
信号線パターンを配設した構造の華−基亭反であっても
よい。
以上説明したように、本発明によればICチップのモジ
ュールを構成する配線パターンの信号線をグランドパタ
ーンで取り囲んだ構造とすることにより、ICカードの
静電気の帯電に起因するICチップの破壊やノイズの侵
入によるデータエラーの発生を防止でき、また、ICチ
ップそのものも遮蔽できる構造なので、外部からの電気
的な悪影響を除くことができ、上記従来技術の欠点を除
いて優れた機能のICカートを提供するごとができる。
ュールを構成する配線パターンの信号線をグランドパタ
ーンで取り囲んだ構造とすることにより、ICカードの
静電気の帯電に起因するICチップの破壊やノイズの侵
入によるデータエラーの発生を防止でき、また、ICチ
ップそのものも遮蔽できる構造なので、外部からの電気
的な悪影響を除くことができ、上記従来技術の欠点を除
いて優れた機能のICカートを提供するごとができる。
第1図(al、 (b)、 (c)は本発明によるIC
カードの第一の実施例を説明するための要部詳細図であ
って、fa)はポンディングパッド用基板の表面の導体
パターン、(blは同じく裏面の導体パターン、(C1
は外部端子を示す。第2図(a)、 (blは本発明に
よるICカードの第二の実施例を説明するための要部詳
細図であって、(a)はポンディングパッド用基板の表
面の導体パターン、fblは同じ(裏面の導体パターン
を示す。第3図(al、 (blは本発明を通用するI
Cカードを説明するための(alは平面図、中)は同図
(a)のAA部分断面図、第4図は第3図(alのBB
部分断面図である。 10・・・・・・ポンディングパッド用基板、11・・
・・・・ポンディングパッド、13・・・・・・メモリ
チップ、14・・・・・・M P Uチップ、15・・
・・・・配線パターン、17・・・・・・グランドパタ
ーン、18・・・・・・外部端子。 第2区 (G) 第2図(b) 第3図(○) 第3図 (b) 第4図
カードの第一の実施例を説明するための要部詳細図であ
って、fa)はポンディングパッド用基板の表面の導体
パターン、(blは同じく裏面の導体パターン、(C1
は外部端子を示す。第2図(a)、 (blは本発明に
よるICカードの第二の実施例を説明するための要部詳
細図であって、(a)はポンディングパッド用基板の表
面の導体パターン、fblは同じ(裏面の導体パターン
を示す。第3図(al、 (blは本発明を通用するI
Cカードを説明するための(alは平面図、中)は同図
(a)のAA部分断面図、第4図は第3図(alのBB
部分断面図である。 10・・・・・・ポンディングパッド用基板、11・・
・・・・ポンディングパッド、13・・・・・・メモリ
チップ、14・・・・・・M P Uチップ、15・・
・・・・配線パターン、17・・・・・・グランドパタ
ーン、18・・・・・・外部端子。 第2区 (G) 第2図(b) 第3図(○) 第3図 (b) 第4図
Claims (1)
- (1)少なくともデータ記憶のためのメモリが搭載され
、かつデータの授受のための複数の外部端子が設けられ
た回路基板が、前記外部端子が外部に露出するようにし
てカード基板に配設されてなるICカードにおいて、前
記回路基板上に形成する導体パターンを、信号線の少な
くとも一部を形成する配線パターンとこの配線パターン
を取り囲んで接地に接続される接地パターンとから構成
したことを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61112803A JPS62268694A (ja) | 1986-05-19 | 1986-05-19 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61112803A JPS62268694A (ja) | 1986-05-19 | 1986-05-19 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62268694A true JPS62268694A (ja) | 1987-11-21 |
Family
ID=14595919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61112803A Pending JPS62268694A (ja) | 1986-05-19 | 1986-05-19 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62268694A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
JP2006106822A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | カード型電子機器 |
-
1986
- 1986-05-19 JP JP61112803A patent/JPS62268694A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
JP2006106822A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | カード型電子機器 |
JP4564321B2 (ja) * | 2004-09-30 | 2010-10-20 | 株式会社東芝 | カード型電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6774473B1 (en) | Semiconductor chip module | |
US4860087A (en) | Semiconductor device and process for producing the same | |
US5965867A (en) | Data medium incorporating integrated circuits | |
JP3169965B2 (ja) | Icカード | |
JPS62268694A (ja) | Icカ−ド | |
JPS62272599A (ja) | 電子装置 | |
JPS63267598A (ja) | 半導体装置およびその製造方法 | |
JP3146436B2 (ja) | Icモジユール | |
JPH0753989Y2 (ja) | Icカード用モジュール | |
JPH11185001A (ja) | Icカード用のicモジュール | |
JPH06183189A (ja) | Icカード用icモジュール | |
JP4028164B2 (ja) | Icカード | |
JP2661101B2 (ja) | Icカード | |
JPH0439026Y2 (ja) | ||
JPH0524554Y2 (ja) | ||
JPS6237196A (ja) | Icカ−ド | |
JPH0512513A (ja) | Icカード | |
JPH04166396A (ja) | Icカードモジユール | |
JPS58184735A (ja) | 集積回路チツプ | |
JPS63293092A (ja) | Icカ−ド | |
JPS63317395A (ja) | Icカ−ド | |
JPS63214492A (ja) | Icカ−ド | |
JPS5974639A (ja) | 薄板状集積回路基板の製法 | |
KR100443095B1 (ko) | 모듈 및 홀로그램이 구비된 데이터 캐리어 | |
JPS62135395A (ja) | Icカ−ド用icモジユ−ル |