JPS62272599A

JPS62272599A - 電子装置

Info

Publication number: JPS62272599A
Application number: JP61114593A
Authority: JP
Inventors: 正行森田; 浩鶴田; ▲はだ▼　勝俊; 和夫小島
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-05-21
Filing date: 1986-05-21
Publication date: 1987-11-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明は、半導体装置を内蔵する電子装置に適用して有
効な技術に関するものである。

〔従来の技術〕

中央処理装置の入出力端末装置に着脱可能なカード状磁
気記録部材、例えば、キャッシュカード、電話カード等
のカードが頻繁に使用されている。

このカードは、一般的に、磁気記録する磁性表面層を設
けた読出専用の不揮発性記憶機能を有するものである。

この種のカードは、磁性表面層の面積及び磁性体の高密
度化に限界があるので情報量が少ない。

そこで１例えば、マイクロコンピュータや電気的消去型
不揮発性記憶機能等の半導体装置を内蔵する電子装置の
実用化開発が進められている。この電子装置は、マイク
ロコンピュータや不揮発性記憶機能を構成する半導体チ
ップを高集積化できるので、情報量を多くすることがで
きる、また。

電子装置は、独立に情報処理を行えるので、中央処理装
置と入出力端末装置との通信回線が低減できる等の特徴
を有している。

〔発明が解決しようとする問題点〕

しかしながら、かかる技術を検討した結果、前記電子装
置では、それを入出力端末装置に着脱して使用する使用
時等に、摩擦等によって生ずる静電気によって、その内
部における半導体装置が破損されてしまうおそれがある
という問題点を見い出した。

本発明の目的は、半導体装置を内臓する電子装置におい
て、使用時等における摩擦等により静電気が発生しても
半導体装置の破損を防止することができる技術を提供す
ることにある。

本発明の他の目的は、半導体装置を内臓する電子装置を
高電界中に置いても、半導体装置の破損を防止すること
ができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、半導体装置と、少なくともその半導体装置搭
載部分以外の部分表面に、導電性シールド層が絶縁層を
介在させて設けられた配線基板とを具備した電子装置で
ある。

（作用〕前記した手段によれば、摩擦・等による静電気が導電性
シールド層によって遮へいされるので、半導体装置の高
電界によるような破損を防止できる。

以下、本発明を一実施例とともに説明する。

なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。

〔実施例Ｉ〕

第１図は、本発明を集積回路（ＩＣ）カードに適用した
実施例Ｉの電子装置の概略構成を示す斜視図。

第２図は、第１図に示す上下保護カバーをはずした平面
図。

第３図は、第１図に示す■−■切断線における断面図、第４図は、第１図に示す半導体装置の概略構成を示す斜
視図である。

第１図乃至第３図において、１はカード状ノ電子装置で
あり、その本体は上保護カバーＩＡ及び下保護カバーＩ
Ｂで覆われている。そして、前記電子装置ｌｌは、その
内部に配線基板３を持ち、その配線基板３上に半導体装
′ｒ１２が実装されている。

配線基板３には、第２図に示すように、前記半導体装置
２の塔載部３Ａが設けられている。また。

配線基板３には、前記半導体装！８！２のグランド（以
下ＧＮＤという）用又は電源電圧（以下ＶｃＣという）
用のリードと電気的に接続されているＧＮＤ用又はＶ　
ｃ　ｃ用の配線４Ａ及び信号用配線４Ｂが設けられてい
る。このＧＮＤ用又はＶｃｅ用の配ａ４とともに、（ａ
号用配線４Ｂには、外部装置の接点と接続するための配
線端子４Ｃと結合されている。そして、前記搭載部３Ａ
を除く配線基板３のＧＮＤ用又はＶｃｅ用の配線４Ａ及
び信号用配線４Ｂの上のハツチングで示すような部分上
には、レジスト等からなる絶縁層５が成形されている。

このｔｒｅ、ｍ層５の所定位置には、配線４Ａの一部を
露出するように、三角状の切り欠き部５Ａが設けられて
いる。

前記配線４及び絶縁層５は、必要に応じて第３図に示す
ように、配線基板３の表裏に設けられている。

そして、前記切り欠き部５Ａを含む絶縁層５の上には１
例えば、金（Ａｕ）、アルミニウム（ＡＩ）等から成る
導電性シールド層６が設けられている。

すなわち、前記絶縁層５に切り欠き部５Ａが設けられて
いることにより、前記配線基板３のＧＮＤ用又はＶｃｅ
用の配置１４Ａと導電性シールド層６が電気的に接合さ
れる。そして、ＧＮＤ用又はＶｃｅ用の配線４を介して
導電性シールド層６と配線端子４Ｃが電気的に接合され
ることにより、導電性シールド層６と外部装置の接点と
接続することが可能になる。

なお、配線基板３の表裏両面のＧＮＤ用又はＶｃｅ用の
配＠４Ａ及び信号用配！！ｉ！４１３は、例えば。

スルーホール４Ｄなどで電気的に接続されている。

また、第３図では図示していないが、下ｆｆ１Ｓの導電
性シールド層６は、上部の導電性シールド層６と同様に
絶縁Ｍ５が切れている部分で下部の導電性シールド層６
も電気的にＧＮＤ用又はＶＣｅ用の配線４Ａと接続され
ている。

また、前記半導体装置２は、第４図に示すような半導体
装置を用いる。この半導体装置２は、例えば、金（Ａｕ
）、アルミニウム（ＡＩ）等から成る導電性シールド膜
７がそのパッケージ２″の表面に設けられたものであり
、その導電性シールド膜７の端子７Ａが半導体装置２の
ＧＮＤ又はｖｃｃ用リード２Ａにボンディングワイヤ等
で電気的に接続される。

以上の説明かられかるように、この実施例Ｉによれば、
次の効果を奏する。

（１）配線基板３の半導体装置２の搭載部３Ａ以外の部
分表面に、導電性シールド層６を絶縁層５を介在して設
けたことにより、電子装置１に静電気が与えられてしま
っても、この静電気が導電性シールド層６及びＧＮＤ又
はＶｃｅ用の配置４Ａの配線端子４Ｃを介して外部装置
の接点に流される。その結果として、電子装置１は高電
界とならないので、半導体装置２の破損を防止すること
ができる。

（２）半導体装置２のパッケージ２′の表面上に。

導電性シールド膜７を設けたことにより、半導体装置２
に静電気が帯電しても、それが導電性シールド膜７の端
子７Ａを介して半導体装＠２のＧＮＤ又はＶｃｅ用のリ
ード２Ａに流される。すなわち、半導体装ＩＦ２に静電
気が帯電しないようにすることができるので、半導体装
１ｆ！２の破損を防止することができる。

（３）前記（１）及び（２）により、電子装置１の製作
中における摩擦等によって発生する１９電気等の高電界
に対しても半導体装ｔｉ！２を破損から保護することが
できるので、電子装置１の製造歩留りが向上する。

（４）前記（１）乃至（３）により、使用時に高電界か
ら半導体装置２を保護することができるので電子装置！
ｌの信頼性が向上する。

〔実施例■〕

第５図は１本発明の実施例■をＩＣカードに適用した電
子装置の要部の構成を示す断面図である。

本実施例■の電子装置は、第５図に示すように、前記実
施例Ｉの配線基板３の配線４Ａ及び４Ｂに。

フラット・プラスチック・パッケージ型の半導体装！２
のリードを載・置して、電気的に接続し、その上に、絶
Ｉ＃ＣｙＩｊ５及び導電性シールド層６を配線基板３の
表裏両面の全面に設けた構造としたものである。

このように構成することにより、半導体装置２の全域に
加わる高電界に対して、シールドが有効となるので、前
記実施例Ｉのものよりも高電界に対して半導体装置２を
より完全に防護することができる。

〔実施例■〕

第６図は１本発明の実施例■をＩＣカードに適用した一
電子装置の要部の構成を示す断面図である。

本実施例■の電子装置は、第６図に示すように。

前記実施例■の半導体装置をワイヤ・ボンディング方式
の半導体装置を用いたものであり、半導体チップ２Ｂを
ボンディングワイヤ２Ｃで電気的に配線４Ａ及び４Ｂと
接続してレジン等の封止材２Ｄでモールドし、その上に
絶縁層５及び導電性シールド層６を配線基板３の表裏両
面の全面に設けた構造としたものである。

このように構成することにより、半導体装置の全域に加
わる高電界に対してシールドが有効になるので、前記実
施例■のものよりも高電界に対して半導体装置をより完
全に防護することができる。

以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。

例えば、前記実施例では、ＩＣカードに本発明を適用し
た例で説明したが、本発明は、電子時計。

？ｌ！卓、ゲームカセット等の電子装置にも適用するこ
とができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

（１）半導体ｖ＆固と、少なくともその半導体装置搭載
部分以外の部分表面に、導電性シールド層が絶縁属を介
して設け・られた配線基板とを具備したことにより、電
子装置に静電気が作用されても。

その静電気を導電性シールド灼かＧＮＤ又はＶｃｅ用の
配線の配線端子を介して外部装置の接点に流すことがで
きるので、高電界による半導体装置の破損を防止するこ
とができる。

（２）前記（１）ｌ：、より、製作中における摩擦等に
よって発生する静電気等の高電界によって半導体装置を
破損することがないので、ｆｆｉ子装置の歩留りが向上
することができる。

（３）前記（１）及び（２）により、使用時に高ｆｆｉ
界から防護する゛ことができるので電子装置の信頼性が
向上することができる。

【図面の簡単な説明】

第１図は、本発明をＩＣカードに適用した実施例■の電
子装置の概略構成を示す斜視図。第２図は、第１図に示す上下保護カバーをはずした平面
図、第３図は、第１図に示す■−■切断線における断面図。第４図は、第１図に示す半導体装置の概略構成を示す斜
視図、第５図は、本発明をＩＣカードに適用した実施例■の電
子装置の要部の構成を示す断面図、第６図は１本発明を
ＩＣカードに適用、した実施例■の電子装置の要部の構
成を示す断面図である。図中、１・・・電子装置、２・・・半導体装１ｉ１．２
Ａ・・・ＧＮＤ又はＶｃｃ用リード、２Ｂ・・・半導体
チップ。３・・・配線基板、３Ａ・・・搭載部、４Ａ・・・ＧＮ
Ｄ又はＶｃｅ用の配線、４Ｂ・・・信号用配線、４Ｃ・
・・配線端子、４Ｄ・・・スルーホール、５・・・絶縁
層、５Ａ・・・切り欠き部、６・・・導電性シールド層
、７・・・導電性シールド膜である。／Ｂ　　　　　ｆｆ＋第　　２　　図第　　３　　図第　　４　　図Ａ第　　５　　図第　　６　　図

Claims

【特許請求の範囲】１、半導体装置と、少なくともその半導体装置搭載部分
以外の部分表面に、導電性シールド層が絶縁層を介して
設けられた配線基板とを具備したことを特徴とする電子
装置。２、前記半導体装置は、そのパッケージ表面の所定位置
に導電性シールド層が設けられて成ることを特徴とする
特許請求の範囲第１項記載の電子装置。３、前記導電性シールド層は、配線基板の表裏全体に絶
縁層を介して設けられて成ることを特徴とする特許請求
の範囲第１項記載の電子装置。