JP2003141485A - 半導体装置、電子カード及びパッド再配置基板 - Google Patents

半導体装置、電子カード及びパッド再配置基板

Info

Publication number
JP2003141485A
JP2003141485A JP2001342294A JP2001342294A JP2003141485A JP 2003141485 A JP2003141485 A JP 2003141485A JP 2001342294 A JP2001342294 A JP 2001342294A JP 2001342294 A JP2001342294 A JP 2001342294A JP 2003141485 A JP2003141485 A JP 2003141485A
Authority
JP
Japan
Prior art keywords
substrate
wiring
external terminal
semiconductor
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001342294A
Other languages
English (en)
Other versions
JP3785083B2 (ja
Inventor
Masaki Momotomi
正樹 百冨
Osamu Ikeda
修 池田
Sanetoshi Kajimoto
実利 梶本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001342294A priority Critical patent/JP3785083B2/ja
Priority to KR10-2002-0068417A priority patent/KR100537397B1/ko
Priority to US10/290,028 priority patent/US7095102B2/en
Publication of JP2003141485A publication Critical patent/JP2003141485A/ja
Priority to US11/005,438 priority patent/US7253509B2/en
Priority to US11/005,387 priority patent/US7268424B2/en
Application granted granted Critical
Publication of JP3785083B2 publication Critical patent/JP3785083B2/ja
Priority to US11/780,375 priority patent/US7719106B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 静電破壊耐性を向上させることが可能な半導
体装置を提供すること。 【解決手段】 基板３と、この基板３に設けられた外部
端子１５、及びこの外部端子１５に電気的に接続された
内部配線と、基板３上に搭載され、内部配線に電気的に
接続される半導体チップ５と、基板３の互いに隣接する
２つの角部それぞれに設けられ、接地されるアンテナ配
線４１とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置、例え
ば電子カードに用いられる半導体装置に関する。
【０００２】
【従来の技術】近時、カードに半導体集積回路（ＩＣ）
チップを埋め込んだＩＣカードやメモリカードが普及し
つつある。本明細書では、ＩＣカードやメモリカード
等、ＩＣチップを埋め込んだカードを総称して、電子カ
ードと呼ぶ。
【０００３】電子カードは、例えば既存の磁気カードに
比較して、大容量のデータを記憶でき、また、既存の磁
気ディスクに比較して、より小型化が可能である。これ
らのような利点から、電子カードは、将来、磁気カード
や磁気ディスクを置き換える可能性を持つメディアの一
つである。
【０００４】電子カードの分野においても、ＩＣチップ
と同じく、その小型化とともに、高機能化、大容量化が
求められている。このため、電子カード内におけるＩＣ
チップの実装密度は急速に増大しつつある。実装密度が
高まると、カードの外表面からＩＣチップまでの距離が
近くなる。この結果、外界からのサージがＩＣチップに
直接に入力されてしまう可能性が高まってきた。
【０００５】電子カードにおいて、サージ源となる可能
性が高いのは、電子カードを携帯している人間である。
そして、サージが入力される可能性が高い箇所は、人間
が無意識にカードを掴んでしまう箇所である。この無意
識に掴む箇所として、図２２Ａに示すように、電子カー
ドの隣接する２つの角部、例えば電子カードの電子機器
挿入側に対して、反対側の２つの角部がクローズアップ
されてきた。
【０００６】これらの２つ角部は、図２２Ｂに示すよう
に、例えば電子カードを電子機器に挿入する際、あるい
は電子カードを電子機器から抜き出す際に無意識に掴み
やすい。この傾向は、電子カードの小型化、例えば電子
カードの幅Ｗcardが小さくなるにつれて、より顕著にな
る。
【０００７】
【発明が解決しようとする課題】このように電子カード
の小型化、高密度実装化が進むにつれ、内部に搭載され
たＩＣチップに対して、サージが直接に入力される可能
性が高まりつつある。このため、電子カードだけでな
く、電子カード内に搭載されるＩＣチップにおいても、
何等かの対策を講じる必要がある。
【０００８】この発明は、上記のような事情に鑑みて為
されたもので、その目的の一つは、静電破壊耐性を向上
させることが可能な半導体装置、およびその半導体装置
を搭載した電子カード、及び半導体装置の構成部品の一
つであるパッド再配置基板を提供することにある。
【０００９】
【課題を解決するための手段】この発明の第１態様に係
る半導体装置は、基板と、前記基板に設けられた外部端
子、及びこの外部端子に電気的に接続された内部配線
と、前記基板上に搭載され、前記内部配線に電気的に接
続される半導体チップと、前記基板の互いに隣接する２
つの角部それぞれに設けられ、接地されるアンテナ配線
とを具備する。
【００１０】この発明の第２態様に係る半導体装置は、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の角部全てに設けられ、接地されるアン
テナ配線とを具備する。
【００１１】この発明の第３態様に係る半導体装置は、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の隣接する角部間に亙って設けられ、接
地されるアンテナ配線とを具備する。
【００１２】この発明の第４態様に係る半導体装置は、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の全周に設けられ、接地されるアンテナ
配線とを具備する。
【００１３】この発明の第５態様に係る電子カードは、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の互いに隣接する２つの角部それぞれに
設けられ、接地されるアンテナ配線と、前記基板及び前
記半導体チップを収容するカード外装体とを具備する。
【００１４】この発明の第６態様に係る電子カードは、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の角部全てに設けられ、接地されるアン
テナ配線と、前記基板及び前記半導体チップを収容する
カード外装体とを具備する。
【００１５】この発明の第７態様に係る電子カードは、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の隣接する角部間に亙って設けられ、接
地されるアンテナ配線と、前記基板及び前記半導体チッ
プを収容するカード外装体とを具備する。
【００１６】この発明の第８態様に係る電子カードは、
基板と、前記基板に設けられた外部端子、及びこの外部
端子に電気的に接続された内部配線と、前記基板上に搭
載され、前記内部配線に電気的に接続される半導体チッ
プと、前記基板の全周に設けられ、接地されるアンテナ
配線と、前記封止された基板及び前記半導体チップを収
容するカード外装体とを具備する。
【００１７】この発明の第９態様に係るパッド再配置基
板は、半導体チップ搭載面、及び外部端子形成面を有す
る絶縁性基板と、前記絶縁性基板の半導体チップ搭載面
に設けられ、半導体チップのボンディングパッドに接続
される内部端子と、前記絶縁性基板の外部端子形成面に
設けられ、前記半導体チップのボンディングパッドをサ
ーキットボードと接続可能に再配置する外部端子と、前
記絶縁性基板内に設けられ、前記外部端子を前記内部端
子に接続する内部配線と、前記絶縁性基板の互いに隣接
する２つの角部それぞれに設けられ、接地されるアンテ
ナ配線とを具備する。
【００１８】この発明の第１０態様に係るパッド再配置
基板は、半導体チップ搭載面、及び外部端子形成面を有
する絶縁性基板と、前記絶縁性基板の半導体チップ搭載
面に設けられ、半導体チップのボンディングパッドに接
続される内部端子と、前記絶縁性基板の外部端子形成面
に設けられ、前記半導体チップのボンディングパッドを
サーキットボードと接続可能に再配置する外部端子と、
前記絶縁性基板内に設けられ、前記外部端子を前記内部
端子に接続する内部配線と、前記絶縁性基板の角部全て
に設けられ、接地されるアンテナ配線とを具備する。
【００１９】この発明の第１１態様に係るパッド再配置
基板は、半導体チップ搭載面、及び外部端子形成面を有
する絶縁性基板と、前記絶縁性基板の半導体チップ搭載
面に設けられ、半導体チップのボンディングパッドに接
続される内部端子と、前記絶縁性基板の外部端子形成面
に設けられ、前記半導体チップのボンディングパッドを
サーキットボードと接続可能に再配置する外部端子と、
前記絶縁性基板内に設けられ、前記外部端子を前記内部
端子に接続する内部配線と、前記絶縁性基板の隣接する
角部間に亙って設けられ、接地されるアンテナ配線とを
具備する。
【００２０】この発明の第１２態様に係るパッド再配置
基板は、半導体チップ搭載面、及び外部端子形成面を有
する絶縁性基板と、前記絶縁性基板の半導体チップ搭載
面に設けられ、半導体チップのボンディングパッドに接
続される内部端子と、前記絶縁性基板の外部端子形成面
に設けられ、前記半導体チップのボンディングパッドを
サーキットボードと接続可能に再配置する外部端子と、
前記絶縁性基板内に設けられ、前記外部端子を前記内部
端子に接続する内部配線と、前記絶縁性基板の全周に設
けられ、接地されるアンテナ配線とを具備する、
【００２１】
【発明の実施の形態】以下、この発明の実施形態を、図
面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
【００２２】（第１実施形態）図１Ａはこの発明の第１
実施形態に係るプラスチック−ランドグリッドアレイ
（以下Ｐ−ＬＧＡ）パッケージの外観を示す斜視図、図
１Ｂは図１Ａ中の１Ｂ−１Ｂ線に沿う断面を分解して示
す分解断面図である。
【００２３】図１Ａ、図１Ｂに示すように、第１実施形
態に係るＰ−ＬＧＡパッケージ１は、基板３と、この基
板３上に搭載された半導体チップ（以下ＩＣチップ）５
と、基板３及び半導体チップ５を封止する絶縁性封止材
７とを含む。
【００２４】基板３は、ランド面とボンディング面とを
有する。ボンディング面は、ＩＣチップ５を搭載するＩ
Ｃチップ搭載面である。ランド面は、パッケージ１を、
例えばサーキットボード上に実装する際の実装面であ
る。この基板３は、例えばＩＣチップ５のボンディング
パッドを、サーキットボードと接続可能に再配置する、
いわゆるパッド再配置基板である。
【００２５】ボンディング面には、ダイボンディング部
９、及び内部端子１１が設けられる。ダイボンディング
部９には、ＩＣチップ５がボンディングされる。本第１
実施形態に係るパッケージ１のボンディング部９は、Ｉ
Ｃチップ５の形に応じて窪んでいる。この理由の一つ
は、例えばパッケージ１の厚さＴPを極力薄くすること
である。ただし、ＩＣチップ５の形に応じた窪みは、必
要に応じて設けられれば良い。厚さＴPの一例は、約
０．６〜０．７μｍ以下である。厚さＴPを薄くする理
由の一つは、本パッケージ１が、ＩＣカード、あるいは
メモリカード等の電子カードに搭載されることが予定さ
れていることである。例えばＩＣチップ５の一例は、不
揮発性半導体記憶装置、例えばＮＡＮＤ型フラッシュメ
モリである。
【００２６】内部端子１１は、ＩＣチップ５のボンディ
ングパッドに電気的に接続される。本第１実施形態に係
るパッケージ１の内部端子１１は、ＩＣチップ５のボン
ディングパッドに、ボンディングワイヤ１３を介して電
気的に接続される。
【００２７】ランド面には、外部端子１５が設けられ
る。外部端子１５は、例えばサーキットボードの配線に
電気的に接続される部分である。外部端子１５は、基板
３内に設けられた内部配線により、内部端子１１と電気
的に接続される。これにより、ＩＣチップ５は、サーキ
ットボードの配線に電気的に接続される。
【００２８】なお、本第１実施形態のパッケージ１で
は、図１Ａに示すように、実際にＩＣチップ５に電気的
に接続される外部端子１５と、ＩＣチップ５に電気的に
接続されないダミー外部端子１５-Dとが設けられてい
る。ダミー外部端子１５-Dは、例えばサーキットボード
の接地された配線に電気的に接続される。
【００２９】また、ＩＣチップ５は、絶縁性封止材７、
例えば絶縁性プラスチックにより封止される。
【００３０】図２Ａは、図１Ｂ中の破線枠２Ａ内を拡大
して示す拡大断面図である。図２Ａに示す断面の寸法の
一例を、図２Ｂに示す。
【００３１】図２Ａ、図２Ｂに示すように、ＩＣチップ
５の厚さ（チップ厚）Ａの一例は、２００±１５μｍで
ある。ＩＣチップ５をダイボンディング部９にボンディ
ングするペーストの厚さ（ペースト厚）、例えば接着テ
ープの厚さ（テープ厚）Ｂの一例は、４０±２０μｍで
ある。基板３の厚さ（基板厚）Ｃの一例は、１９０±２
０μｍである。絶縁性封止材７のボンディング面からの
厚さ（キャビティ厚）Ｄの一例は、４３５±２０μｍで
ある。ランド面から絶縁性封止材７の上面までの厚さ
（パッケージ厚、図１Ａの厚さＴPに相当）Ｆの一例
は、６２５±２８μｍである。ＩＣチップ５上のボンデ
ィングワイヤ１３の高さ（ループ高さ）Ｇの一例は１２
５±２５μｍである。内部端子１１の露出面からＩＣチ
ップ５のボンディングパッド面までの段差（ボンディン
グ段差）Ｈの一例は、２５０μｍである。ボンディング
ワイヤ１３上の絶縁性封止材７の厚さ（ワイヤ上樹脂
厚）Ｊは、７５±４１μｍである。
【００３２】また、図２Ａに示すように、本第１実施形
態に係るパッケージ１の基板３は、絶縁性コア材２１、
絶縁性コア材２１のランド面に設けられたランド面配線
（第１層内部配線）２３、この配線２３を、外部端子１
５の部分を除いて被覆する絶縁層２５、絶縁性コア材２
１のボンディング面に設けられたボンディング面配線
（第２層内部配線）２７、この配線２７を、及び内部端
子１１の部分を除いて被覆する絶縁層２９を含む。ボン
ディング面配線２７は、ランド面配線２３に、絶縁性コ
ア材２１に形成されたスルーホール３１を介して接続さ
れている。
【００３３】以下、本第１実施形態に係るパッケージ１
の基板３について、より詳細に説明する。
【００３４】図３は基板３のランド面配線パターンの一
例を示す平面図である。
【００３５】図３に示すように、絶縁性コア材２１のラ
ンド面上には、ランド面配線２３が形成されている。配
線２３の材質の一例は銅であり、その厚さの一例は２０
μｍである。配線２３は外部端子１５に接続される。外
部端子１５は、絶縁性コア材２１のランド面から外部に
露出されるが、外部端子１５以外の箇所は、例えば絶縁
層２５により被覆される。絶縁層２５のパターンの一例
を図４に示す。
【００３６】図４に示すように、絶縁層２５には、外部
端子１５、及びダミー外部端子１５が露出される開孔３
３を有する。絶縁層２５の材質の一例はソルダーレジス
トであり、その厚さの一例は配線２３が無い部分で３０
μｍ、配線２３がある部分で２０μｍである。
【００３７】また、配線２３は、ボンディング面配線２
７に、スルーホール３１を介して接続される。ボンディ
ング面配線２７のパターンの一例を図５に、また、ボン
ディング面上にＩＣチップ５を搭載した状態を図６に示
す。
【００３８】図５、図６に示すように、ボンディング面
配線２７は、スルーホール３１から導出されたランド面
配線２３を、ボンディング面上に設けられた内部端子１
１にと接続する。本第１実施形態では、スルーホール３
１が、絶縁性コア材２１の４辺のうち、互いに相対する
辺に沿って２列設けられている。
【００３９】さらに本第１実施形態では、絶縁性コア材
２１の、ランド面上の４つの角部に、配線４１が設けら
れている。配線４１は、例えばダミー外部端子１５-Dに
接続され、接地される。以下、配線４１を、本明細書で
はアンテナ配線と呼ぶ。
【００４０】上記第１実施形態に係るＰ−ＬＧＡパッケ
ージ１は、パッケージ１の内部にアンテナ配線４１を有
し、かつアンテナ配線４１は、パッケージ１の４つの角
部、例えば基板３の４つの角部に設けられている。アン
テナ配線４１は接地される。このため、パッケージ１の
角部にサージが入力された場合、このサージはアンテナ
配線４１を介して接地点に逃がすことができる。
【００４１】また、アンテナ配線４１は、パッケージ１
の４つ角部に設けられているので、パッケージ１が電子
カードに搭載され、例えば図７Ａに示すように、カード
外装体５１の隣接する２つの角部５３からサージが入力
された場合、これらサージについても、パッケージ１の
アンテナ配線４１を介して接地点に逃がすことができ
る。
【００４２】もちろん、アンテナ配線４１は、図７Ａに
示した隣接する２つの角部５３から入力されたサージに
限らず、例えば図７Ｂに示すように、カード外装体５１
の互いに相対する２辺から入力されるサージについて
も、接地点に逃がすことが可能である。
【００４３】このように第１実施形態に係るパッケージ
１は、その４つの角部、例えば基板３の４つの角部に、
接地されるアンテナ配線４１を有する。これにより、内
部に収容されたＩＣチップ５を、静電破壊から保護する
ことができる。
【００４４】また、半導体装置の静電破壊耐性が向上す
ることから、第１実施形態に係るパッケージ１は、図８
に示すように、カード外装体５１の表面からＩＣチップ
５までの距離ｄが小さい、いわゆる高密度実装に特に有
利である。距離ｄの一例としては、例えば１ｍｍ未満で
ある。
【００４５】また、アンテナ配線４１は、ＩＣチップ５
ではなく、これを収容するパッケージ１の４つの角部、
例えば基板３の４つの角部に設けられる。このため、こ
の発明を実施するに当たり、ＩＣチップ５には、例えば
設計変更等の作業は必要とされない。つまり、この発明
に係る静電破壊対策は簡便であり、例えば生産コストが
むやみに増加するようなこともない。
【００４６】また、アンテナ配線４１を、パッケージ
１、例えば基板３の４つの角部に設けることによる利点
の一つは、例えば図９Ａ〜図９Ｄに示すように、０°、
９０°、１８０°、２７０°の様々な向きで、パッケー
ジ１をカード外装体５１内に収容したとしても、アンテ
ナ配線４１は、カード外装体５１の隣接する２つの角部
５３に隣接することである。つまり、カード外装体５１
に収容する際のパッケージ配置に関するフレキシビリテ
ィが高い。
【００４７】しかしながら、図１０に示すように、カー
ド外装体５１内において、パッケージ１の配置が決まっ
ている場合には、アンテナ配線４１は、隣接する２つの
角部５３に応じて、パッケージ１の隣接する２つの角部
にのみ設けるようにすることも可能である。
【００４８】次に、アンテナ配線４１を形成する方法の
一例を説明する。
【００４９】図１１はアンテナ配線を形成する方法の一
例を示す平面図である。図１１は、基板３を切り出す前
の絶縁性フレームの平面図、例えばガラス−エポキシフ
レームのランド面側の平面図を示しており、基板３とな
る部分が２箇所設けられている。
【００５０】図１１に示すように、基板３となる部分の
周囲は、配線６１によって囲まれている。配線６１は、
ダミー外部端子１５-Dをメッキ、例えば電解メッキによ
り形成する際に用いられるメッキ配線である。メッキ配
線６１は基板３となる部分に延びており、例えば先端に
はダミー外部端子１５-Dが電解メッキにより形成され
る。また、外部端子１５も電解メッキにより形成され
る。外部端子１５のメッキ配線は、本第１実施形態で
は、メッキ配線６１とは別の層、例えばボンディング面
に形成されている。このメッキ配線は、図１１には図示
されていないが、その一部は、例えば図５、図６中に参
照符号６３により示されている。
【００５１】メッキ配線６１には、例えばランド面配線
２３と同一の導電層、例えば銅箔を用いることができ
る。このため、メッキ配線６１をアンテナ配線４１に用
いれば、アンテナ配線４１を形成するために、新たな導
電層を形成する必要がない、という利点を得ることがで
きる。
【００５２】また、例えばメッキ配線６１をアンテナ配
線４１に用いた場合には、例えば図３に示すように、ア
ンテナ配線４１に、基板３の端部から露出する部位４３
を設けることができる。これにより、アンテナ配線４１
は、例えば基板３の内部に形成される配線パターン２３
よりも外側、つまりカード外装体５１の近くに引き出す
ことができる。これによる利点の一つは、サージが、例
えば配線パターン２３よりも、アンテナ配線４１に入力
され易くなることである。原理は避雷針とほぼ同様であ
る。サージが、例えば配線パターン２３よりもアンテナ
配線４１に入力されやすくなれば、ＩＣチップ５を静電
破壊から保護する利点は、さらに高まる。
【００５３】なお、露出する部位４３は、基板３の端部
からパッケージ１の外界に露出させたままにしても良い
し、必要であれば、例えば絶縁性封止材によりパッケー
ジ１内に封止しておいても良い。
【００５４】また、アンテナ配線４１を基板３の端部か
ら露出させるには、メッキ配線６１を利用するばかりに
限られるものではない。例えばアンテナ配線４１のパタ
ーンを、基板３の端部から露出させるパターンとしても
良い。
【００５５】（第２実施形態）図３に示した基板３に
は、ランド面配線２３、アンテナ配線４１の他、例えば
パッケージ１の変形を抑制するための補強パターン２３
-Rが設けられている。補強パターン２３-Rは、例えばラ
ンド面配線２３のパターンが、疎らになる部分に、必要
に応じて設けられる。
【００５６】本第２実施形態は、角部に設けられたアン
テナ配線４１に加えて、補強パターン２３-Rを、アンテ
ナ配線として利用する例である。
【００５７】図１２は、この発明の第２実施形態に係る
基板３のランド面配線パターンの一例を示す平面図であ
る。
【００５８】図１２に示すように、補強パターン２３-R
は、例えば外部端子１５のうち、接地端子Ｖｓｓに接続
される。これにより、補強パターン２３-Rは、アンテナ
配線４１と同等の役目を果たす。また、外部端子１５の
うち、電気的に浮遊とされる補強パターン２３-Rについ
ては、例えばアンテナ配線４１に接続すれば、アンテナ
配線４１と同等の役目を果たす。
【００５９】本第２実施形態によれば、パッケージ１の
角部、例えば基板３の角部に設けられたアンテナ配線４
１に加えて、アンテナ配線４１間に、別のアンテナ配線
が設けられる。このため、アンテナ配線４１が設置され
る領域が広がり、ＩＣチップ５を静電破壊から保護する
利点を、さらに高めることができる。
【００６０】（第３実施形態）図１３は、この発明の第
３実施形態に係る基板３のランド面配線パターンの一例
を示す平面図である。
【００６１】図１３に示すように、アンテナ配線４１
は、基板３の隣接する角部にそれぞれ設けられるばかり
でなく、隣接する角部間を継ぐように設けられても良
い。
【００６２】本第３実施形態によれば、例えば第１実施
形態に比較して、アンテナ配線４１が設置される領域が
広がる。このため、第２実施形態と同様に、ＩＣチップ
５を静電破壊から保護する利点を、さらに高めることが
できる。
【００６３】（第４実施形態）図１４は、この発明の第
４実施形態に係る基板３のランド面配線パターンの一例
を示す平面図である。
【００６４】図１４に示すように、アンテナ配線４１
は、基板３の隣接する角部にそれぞれ設けられるばかり
でなく、基板３の全周に設けられても良い。
【００６５】本第４実施形態によれば、例えば第１、第
２、第３実施形態に比較して、アンテナ配線４１が設置
される領域が、さらに広がる。このため、ＩＣチップ５
を静電破壊から保護する利点を、さらに高めることがで
きる。
【００６６】また、アンテナ配線４１を基板３の全周に
設けることで、例えばランド面配線２３をアンテナ配線
４１で囲むことができる。ランド面配線２３がアンテナ
配線４１で囲まれれば、サージは、ランド面配線２３
に、さらに入力されに難くなる。
【００６７】（第５実施形態）本第５実施形態は、アン
テナ配線４１の幅に関する例である。
【００６８】図１５Ａはこの発明の第５実施形態に係る
Ｐ−ＬＧＡパッケージの基板３の一例を示す斜視図であ
る。
【００６９】図１５Ａに示すように、アンテナ配線４１
の幅Ｗ１の第１例は、幅Ｗ１をメッキ配線６３の幅Ｗ２
と等しくする。また、メッキ配線６３の幅Ｗ２は、ボン
ディング面配線２７（あるいはランド面配線２３）の幅
Ｗ３以下である。なお、図１５Ａ中、参照符号６５によ
り示される部位は、メッキ配線６３の端部が基板３の端
部から露出している部位を示している。
【００７０】（第６実施形態）本第６実施形態は、第５
実施形態と同様に、アンテナ配線４１の幅に関する例で
ある。
【００７１】図１５Ｂはこの発明の第６実施形態に係る
Ｐ−ＬＧＡパッケージの基板３の一例を示す斜視図であ
る。
【００７２】図１５Ｂに示すように、アンテナ配線４１
の幅Ｗ１の第２例は、幅Ｗ１をメッキ配線６３の幅Ｗ２
より広くする。また、アンテナ配線４１の幅Ｗ１は、ボ
ンディング面配線２７（あるいはランド面配線２３）の
幅Ｗ３以下である。
【００７３】本第６実施形態による利点は、アンテナ配
線４１の幅Ｗ１が、メッキ配線６３の幅Ｗ２よりも広い
ので、サージが、メッキ配線６３に比べて、アンテナ配
線４１に入力され易くなることである。
【００７４】（第７実施形態）本第７実施形態は、第
５、第６実施形態と同様に、アンテナ配線４１の幅に関
する例である。
【００７５】図１５Ｃはこの発明の第７実施形態に係る
Ｐ−ＬＧＡパッケージの基板３の一例を示す斜視図であ
る。
【００７６】図１５Ｃに示すように、アンテナ配線４１
の幅Ｗ１の第３例は、幅Ｗ１をメッキ配線６３の幅Ｗ
２、及びボンディング面配線２７（あるいはランド面配
線２３）の幅Ｗ３より広くする。
【００７７】本第７実施形態による利点は、アンテナ配
線４１の幅Ｗ１が、第６実施形態よりもさらに広くなる
ので、サージが、メッキ配線６３に比べて、さらにアン
テナ配線４１に入力され易くなることである。
【００７８】（第８実施形態）図１６は、この発明の第
８実施形態に係る基板３のランド面配線パターンの一例
を示す平面図である。
【００７９】図１６に示すように、第８実施形態は、ア
ンテナ配線４１を、隣接する角部間を継ぐように設け、
かつアンテナ配線４１を基板３の端部に沿って露出させ
たものである。
【００８０】本第８実施形態においては、例えば第１実
施形態に比較して、アンテナ配線４１の露出部位４３の
面積が広がる。このため、サージは、よりアンテナ配線
４１に入力され易くなる。
【００８１】また、本第８実施形態では、図１７に示す
ように、メッキ配線６１のパターンを単純なラインパタ
ーンとするだけで、アンテナ配線４１を形成することが
可能である。このため、例えばアンテナ配線４１を形成
し易い、という利点がある。
【００８２】（第９実施形態）図１８は、この発明の第
９実施形態に係る基板３のランド面配線パターンの一例
を示す平面図である。
【００８３】図１９に示すように、第８実施形態は、ア
ンテナ配線４１を、基板３の全周に設け、かつアンテナ
配線４１を基板３の端部から全て露出させたものであ
る。
【００８４】本第９実施形態においては、例えば第８実
施形態に比較して、さらにアンテナ配線４１の露出部位
４３の面積が広がる。このため、サージは、よりアンテ
ナ配線４１に入力され易くなる。
【００８５】また、本第９実施形態では、図１９に示す
ように、メッキ配線６１のパターンを単純なフレームパ
ターンとするだけで、アンテナ配線４１を形成すること
が可能である。このため、第９実施形態においても、第
８実施形態と同様に、例えばアンテナ配線４１を形成し
易い、という利点を得ることができる。
【００８６】（第１０実施形態）図２０Ａはこの発明の
第１０実施形態に係る基板３の一例を示す斜視図、図２
０Ｂはこの発明の第１０実施形態に係るＰ−ＬＧＡパッ
ケージをサーキットボードに搭載した状態を示す断面図
である。
【００８７】図２０Ａに示すように、本第１０実施形態
では、アンテナ配線４１を基板３のボンディング面、例
えば絶縁性コア材２１のボンディング面に設けたもので
ある。本第１０実施形態では、外部端子１５が絶縁性コ
ア材２１のランド面に形成される例を想定しているの
で、ボンディング面にアンテナ配線４１は、ランド面に
設けられたアンテナ配線４１にスルーホール３１を介し
て接続される。
【００８８】このように、アンテナ配線４１は、基板３
のランド面上に設けるばかりでなく、基板３のボンディ
ング面上に設けることが可能である。
【００８９】また、アンテナ配線４１を、基板３のボン
ディング面上に設けた場合には、メッキ配線６３は、基
板３のランド面、例えば絶縁性コア材２１のランド面に
設けるようにしても良い。これによる利点の一つは、図
２０Ｂに示すように、パッケージ１をサーキットボード
７１に搭載した時、例えば基板３の端部、例えば絶縁性
コア材２１の端部から露出するメッキ配線６３を、アン
テナ配線４１と、サーキットボード７１に設けられた接
地配線Ｖｓｓ（ＧＮＤ）とで、挟めることである。露出
するメッキ配線６３を、アンテナ配線４１と接地配線Ｖ
ｓｓ（ＧＮＤ）とで挟めば、サージがメッキ配線６３に
入力されてしまう可能性を低くすることができる。
【００９０】また、図２０Ａに示すように、本第１０実
施形態は、アンテナ配線４１が、ランド面に設けられた
アンテナ配線４１と、ボンディング面に設けられたアン
テナ配線４１との二層構造になっている。
【００９１】このように、アンテナ配線４１は多層構造
とすることも可能である。これによる利点の一つは、ア
ンテナ配線４１が多層構造となることにより、サージ
は、よりアンテナ配線４１に入力され易くなることであ
る。
【００９２】以上、この発明を第１〜第１０実施形態に
より説明したが、この発明は、これら実施形態それぞれ
に限定されるものではなく、その実施にあたっては、発
明の要旨を逸脱しない範囲で種々に変形することが可能
である。
【００９３】例えば第１〜第１０実施形態では、基板３
における配線構造を、ランド面配線２３とボンディング
面配線２７との二層構造としたが、三層以上の配線構造
とすることも、もちろん可能である。
【００９４】また、例えば第１〜第１０実施形態では、
基板３の内部端子１１と、ＩＣチップ５のボンディング
パッドとをボンディングワイヤ１３により接続する、い
わゆるワイヤボンディング方式の半導体装置の例を示し
た。
【００９５】しかし、この発明は、ワイヤボンディング
方式に限って適用されるものではなく、例えば図２１に
示すように、基板３の内部端子１１を、ＩＣチップ５
の、例えばバンプ電極８１に接続する、いわゆるフリッ
プチップ方式の半導体装置にも、適用することができ
る。
【００９６】また、第１〜第１０実施形態では、ＩＣチ
ップ５を、絶縁性封止材７により封止する例を示した。
絶縁性封止材７の材料の一例は、絶縁性プラスチックで
あったが、例えば絶縁性セラミック等にも変更可能であ
る。
【００９７】また、この発明は、ＩＣチップ５を絶縁性
封止材７により封止しない、いわゆるベアチップ実装に
も適用することができる。ベアチップ実装は、例えばフ
リップチップ方式の半導体装置において良く利用されて
いる。
【００９８】また、第１〜第１０実施形態では、電子カ
ードに搭載される半導体装置として、不揮発性半導体記
憶装置を例示したが、この発明は不揮発性半導体記憶装
置に限って適用されるものではない。
【００９９】また、上記第１〜第１０実施形態はそれぞ
れ、単独で実施することが可能であるが、適宜組み合わ
せて実施することも、もちろん可能である。
【０１００】また、上記第１〜第１０実施形態には、種
々の段階の発明が含まれており、各実施形態において開
示した複数の構成要件の適宜な組み合わせにより、種々
の段階の発明を抽出することも可能である。
【０１０１】さらに上記第１〜第１０実施形態により説
明した半導体装置は、電子カードに搭載されるばかりで
なく、電子機器、例えば携帯電子機器等にも搭載されて
も、上記同様の利点を得ることができる。何故ならば、
携帯電子機器においても、電子カード同様に、その小型
化、及び高密度実装化が進展しつつある現在、本明細書
で説明したような対策が求められるからである。
【０１０２】
【発明の効果】以上説明したように、この発明によれ
ば、静電破壊耐性を向上させることが可能な半導体装
置、その半導体装置を搭載した電子カード、及び半導体
装置の部品の一つであるパッド再配置基板を提供でき
る。
【図面の簡単な説明】
【図１】図１Ａはこの発明の第１実施形態に係るＰ−Ｌ
ＧＡパッケージの外観を示す斜視図、図１Ｂは図１Ａ中
の１Ｂ−１Ｂ線に沿う断面を分解して示す分解断面図。
【図２】図２Ａは図１Ｂ中の破線枠２Ａ内を拡大して示
す拡大断面図、図２Ｂは図２Ａに示す断面の寸法の一例
を示す図。
【図３】図３はこの発明の第１実施形態に係るＰ−ＬＧ
Ａパッケージに含まれた基板のランド面配線パターンの
一例を示す平面図。
【図４】図４はこの発明の第１実施形態に係るＰ−ＬＧ
Ａパッケージに含まれた基板のランド面絶縁層パターン
の一例を示す平面図。
【図５】図５はこの発明の第１実施形態に係るＰ−ＬＧ
Ａパッケージに含まれた基板のボンディング面配線パタ
ーンの一例を示す平面図。
【図６】図６はこの発明の第１実施形態に係るＰ−ＬＧ
Ａパッケージに含まれた基板のチップ搭載後を示す平面
図。
【図７】図７Ａ、図７Ｂはそれぞれこの発明の第１実施
形態に係るＰ−ＬＧＡパッケージから得られる第１の利
点を示す図。
【図８】図８はこの発明の第１実施形態に係るＰ−ＬＧ
Ａパッケージから得られる第２の利点を示す図。
【図９】図９Ａ〜図９Ｄはそれぞれこの発明の第１実施
形態に係るＰ−ＬＧＡパッケージから得られる第３の利
点を示す図。
【図１０】図１０はこの発明の第１実施形態に係るＰ−
ＬＧＡパッケージの一変形例を示す平面図。
【図１１】図１１はこの発明の第１実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のアンテナ配線を形成
する方法の一例を示す平面図。
【図１２】図１２はこの発明の第２実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のランド面配線パター
ンの一例を示す平面図。
【図１３】図１３はこの発明の第３実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のランド面配線パター
ンの一例を示す平面図。
【図１４】図１４はこの発明の第４実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のランド面配線パター
ンの一例を示す平面図。
【図１５】図１５Ａはこの発明の第５実施形態に係るＰ
−ＬＧＡパッケージに含まれた基板の一例を示す斜視
図、図１５Ｂはこの発明の第６実施形態に係るＰ−ＬＧ
Ａパッケージに含まれた基板の一例を示す斜視図、図１
５Ｃはこの発明の第７実施形態に係るＰ−ＬＧＡパッケ
ージに含まれた基板の一例を示す斜視図。
【図１６】図１６はこの発明の第８実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のランド面配線パター
ンの一例を示す平面図。
【図１７】図１７はこの発明の第８実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のアンテナ配線を形成
する方法の一例を示す平面図。
【図１８】図１８はこの発明の第９実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のランド面配線パター
ンの一例を示す平面図。
【図１９】図１９はこの発明の第９実施形態に係るＰ−
ＬＧＡパッケージに含まれた基板のアンテナ配線を形成
する方法の一例を示す平面図。
【図２０】図２０Ａはこの発明の第１０実施形態に係る
Ｐ−ＬＧＡパッケージに含まれた基板の一例を示す斜視
図、図２０Ｂはこの発明の第１０実施形態に係るＰ−Ｌ
ＧＡパッケージを回路基板に搭載した状態を示す断面
図。
【図２１】図２１はこの発明の第１〜第１０実施形態を
適用可能な他の半導体装置パッケージの例を示す断面
図。
【図２２】図２２Ａ、図２２Ｂはそれぞれこの発明の背
景を説明する図。
【符号の説明】
１…プラスチック−ランドグリッドアレイパッケージ ３…基板 ５…半導体チップ ７…絶縁性封止材 ９…ダイボンディング部 １１…内部端子 １３…ボンディングワイヤ １５…外部端子 １５-D…ダミー外部端子 ２１…絶縁性コア材 ２３…ランド面配線 ２５…絶縁層 ２７…ボンディング面配線 ２９…絶縁層 ３１…スルーホール ４１…配線（アンテナ配線） ４３…配線（アンテナ配線）の露出部位 ５１…カード外装体 ６１、６３…メッキ配線 ７１…サーキットボード
フロントページの続き (72)発明者 池田 修 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 梶本 実利 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 2C005 MA06 MB03 NA02 NA39 NB01 NB26 5B035 AA11 BA03 BB09 CA01 CA34

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の互いに隣接する２つの角部それぞれに設けら
    れ、接地されるアンテナ配線とを具備することを特徴と
    する半導体装置。
  2. 【請求項２】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の角部全てに設けられ、接地されるアンテナ配
    線とを具備することを特徴とする半導体装置。
  3. 【請求項３】 前記基板の互いに隣接する２つの角部間
    に、接地されるアンテナ配線がさらに設けられているこ
    とを特徴とする請求項１及び請求項２いずれかに記載の
    半導体装置。
  4. 【請求項４】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の隣接する角部間に亙って設けられ、接地され
    るアンテナ配線とを具備することを特徴とする半導体装
    置。
  5. 【請求項５】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の全周に設けられ、接地されるアンテナ配線と
    を具備することを特徴とする半導体装置。
  6. 【請求項６】 前記アンテナ配線は、前記基板の端部か
    ら露出する部位を有することを特徴とする請求項１乃至
    請求項５いずれか一項に記載の半導体装置。
  7. 【請求項７】 前記基板に設けられた、前記外部端子と
    は異なるダミーパッドを、さらに具備し、 前記アンテナ配線は、前記ダミーパッドを介して接地さ
    れることを特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】 前記ダミーパッドは、メッキされた導電
    物から形成されていることを特徴とする請求項７に記載
    の半導体装置。
  9. 【請求項９】 前記内部配線は、前記基板の端部から露
    出する露出部位を有することを特徴とする請求項６に記
    載の半導体装置。
  10. 【請求項１０】 前記外部端子は、メッキされた導電物
    から形成されていることを特徴とする請求項９に記載の
    半導体装置。
  11. 【請求項１１】 前記アンテナ配線の露出部位は、前記
    内部配線の露出部位を形成する導電物とは別層の導電物
    により形成されていることを特徴とする請求項９に記載
    の半導体装置。
  12. 【請求項１２】 前記アンテナ配線は、前記基板の前記
    外部端子形成面に設けられ、前記内部配線の露出部位
    は、前記基板の前記半導体チップ搭載面に設けられてい
    ることを特徴とする請求項１１に記載の半導体装置。
  13. 【請求項１３】 前記アンテナ配線は、前記基板の前記
    半導体チップ搭載面に設けられ、前記内部配線の露出部
    位は、前記基板の前記外部端子形成面に設けられている
    ことを特徴とする請求項１１に記載の半導体装置。
  14. 【請求項１４】 前記アンテナ配線は、二層以上設けら
    れていることを特徴とする請求項１乃至請求項５いずれ
    か一項に記載の半導体装置。
  15. 【請求項１５】 前記半導体装置は、ランドグリッドア
    レイ型であることを特徴とする請求項１乃至請求項５い
    ずれか一項に記載の半導体装置。
  16. 【請求項１６】 前記半導体装置は、電子カードに用い
    られることを特徴とする請求項１乃至請求項５いずれか
    一項に記載の半導体装置。
  17. 【請求項１７】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の互いに隣接する２つの角部それぞれに設けら
    れ、接地されるアンテナ配線と、 前記基板及び前記半導体チップを収容するカード外装体
    とを具備することを特徴とする電子カード。
  18. 【請求項１８】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の角部全てに設けられ、接地されるアンテナ配
    線と、 前記基板及び前記半導体チップを収容するカード外装体
    とを具備することを特徴とする電子カード。
  19. 【請求項１９】 前記基板の互いに隣接する２つの角部
    間に、接地されるアンテナ配線がさらに設けられている
    ことを特徴とする請求項１７及び請求項１８いずれかに
    記載の電子カード。
  20. 【請求項２０】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の隣接する角部間に亙って設けられ、接地され
    るアンテナ配線と、 前記基板及び前記半導体チップを収容するカード外装体
    とを具備することを特徴とする電子カード。
  21. 【請求項２１】 基板と、 前記基板に設けられた外部端子、及びこの外部端子に電
    気的に接続された内部配線と、 前記基板上に搭載され、前記内部配線に電気的に接続さ
    れる半導体チップと、 前記基板の全周に設けられ、接地されるアンテナ配線
    と、 前記封止された基板及び前記半導体チップを収容するカ
    ード外装体とを具備することを特徴とする電子カード。
  22. 【請求項２２】 前記基板は、前記アンテナ配線を前記
    カード外装体の隣接する２つの角部に隣接させて、前記
    カード外装体内に収容されていることを特徴とする請求
    項１７乃至請求項２１いずれか一項に記載の電子カー
    ド。
  23. 【請求項２３】 前記カード外装体の隣接する２つの角
    部は、電子カードの電子機器挿入側に対して、反対側に
    あることを特徴とする請求項２２に記載の電子カード。
  24. 【請求項２４】 半導体チップ搭載面、及び外部端子形
    成面を有する絶縁性基板と、 前記絶縁性基板の半導体チップ搭載面に設けられ、半導
    体チップのボンディングパッドに接続される内部端子
    と、 前記絶縁性基板の外部端子形成面に設けられ、前記半導
    体チップのボンディングパッドをサーキットボードと接
    続可能に再配置する外部端子と、 前記絶縁性基板内に設けられ、前記外部端子を前記内部
    端子に接続する内部配線と、 前記絶縁性基板の互いに隣接する２つの角部それぞれに
    設けられ、接地されるアンテナ配線とを具備することを
    特徴とするパッド再配置基板。
  25. 【請求項２５】 半導体チップ搭載面、及び外部端子形
    成面を有する絶縁性基板と、 前記絶縁性基板の半導体チップ搭載面に設けられ、半導
    体チップのボンディングパッドに接続される内部端子
    と、 前記絶縁性基板の外部端子形成面に設けられ、前記半導
    体チップのボンディングパッドをサーキットボードと接
    続可能に再配置する外部端子と、 前記絶縁性基板内に設けられ、前記外部端子を前記内部
    端子に接続する内部配線と、 前記絶縁性基板の角部全てに設けられ、接地されるアン
    テナ配線とを具備することを特徴とするパッド再配置基
    板。
  26. 【請求項２６】 前記絶縁性基板の互いに隣接する２つ
    の角部間に、接地されるアンテナ配線がさらに設けられ
    ていることを特徴とする請求項２４及び請求項２５いず
    れかに記載のパッド再配置基板。
  27. 【請求項２７】 半導体チップ搭載面、及び外部端子形
    成面を有する絶縁性基板と、 前記絶縁性基板の半導体チップ搭載面に設けられ、半導
    体チップのボンディングパッドに接続される内部端子
    と、 前記絶縁性基板の外部端子形成面に設けられ、前記半導
    体チップのボンディングパッドをサーキットボードと接
    続可能に再配置する外部端子と、 前記絶縁性基板内に設けられ、前記外部端子を前記内部
    端子に接続する内部配線と、 前記絶縁性基板の隣接する角部間に亙って設けられ、接
    地されるアンテナ配線とを具備することを特徴とするパ
    ッド再配置基板。
  28. 【請求項２８】 半導体チップ搭載面、及び外部端子形
    成面を有する絶縁性基板と、 前記絶縁性基板の半導体チップ搭載面に設けられ、半導
    体チップのボンディングパッドに接続される内部端子
    と、 前記絶縁性基板の外部端子形成面に設けられ、前記半導
    体チップのボンディングパッドをサーキットボードと接
    続可能に再配置する外部端子と、 前記絶縁性基板内に設けられ、前記外部端子を前記内部
    端子に接続する内部配線と、 前記絶縁性基板の全周に設けられ、接地されるアンテナ
    配線とを具備することを特徴とするパッド再配置基板。
JP2001342294A 2001-11-07 2001-11-07 半導体装置、電子カード及びパッド再配置基板 Expired - Fee Related JP3785083B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001342294A JP3785083B2 (ja) 2001-11-07 2001-11-07 半導体装置、電子カード及びパッド再配置基板
KR10-2002-0068417A KR100537397B1 (ko) 2001-11-07 2002-11-06 반도체 장치, 전자 카드 및 패드 재배치 기판
US10/290,028 US7095102B2 (en) 2001-11-07 2002-11-06 Pad rearrangement substrate
US11/005,438 US7253509B2 (en) 2001-11-07 2004-12-06 Semiconductor device, electronic card and pad rearrangement substrate
US11/005,387 US7268424B2 (en) 2001-11-07 2004-12-06 Semiconductor device, electronic card and pad rearrangement substrate
US11/780,375 US7719106B2 (en) 2001-11-07 2007-07-19 Semiconductor device, electronic card and pad rearrangement substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001342294A JP3785083B2 (ja) 2001-11-07 2001-11-07 半導体装置、電子カード及びパッド再配置基板

Publications (2)

Publication Number Publication Date
JP2003141485A true JP2003141485A (ja) 2003-05-16
JP3785083B2 JP3785083B2 (ja) 2006-06-14

Family

ID=19156178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001342294A Expired - Fee Related JP3785083B2 (ja) 2001-11-07 2001-11-07 半導体装置、電子カード及びパッド再配置基板

Country Status (3)

Country Link
US (4) US7095102B2 (ja)
JP (1) JP3785083B2 (ja)
KR (1) KR100537397B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106822A (ja) * 2004-09-30 2006-04-20 Toshiba Corp カード型電子機器
WO2009118807A1 (ja) * 2008-03-24 2009-10-01 株式会社ルネサステクノロジ ソケットおよび半導体装置
JP2011237967A (ja) * 2010-05-10 2011-11-24 Dainippon Printing Co Ltd Ｉｃモジュール及びこれを使用したｉｃカード

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
JP5138338B2 (ja) * 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP5239309B2 (ja) * 2007-11-21 2013-07-17 株式会社村田製作所 半導体装置
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
JP5857129B2 (ja) * 2011-10-03 2016-02-10 インヴェンサス・コーポレイション 窓なしのワイヤボンドアセンブリのためのスタブ最小化
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
US10468357B2 (en) * 2015-03-11 2019-11-05 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
FR3049739B1 (fr) * 2016-03-30 2021-03-12 Linxens Holding Procedes de fabrication de cartes a puce et de supports d’antenne pour carte a puce
CN109841577B (zh) * 2017-11-27 2021-02-02 中芯国际集成电路制造(上海)有限公司 芯片及其制造方法、晶圆结构
CN112236600B (zh) 2019-05-14 2023-02-21 开利公司 包括扩散器压力均衡特征的离心式压缩机

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2480008A1 (fr) 1980-04-04 1981-10-09 Flonic Sa Perfectionnements aux cartes a memoire
JPS5816552A (ja) 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPH036858A (ja) 1989-06-02 1991-01-14 Mitsubishi Electric Corp マスタスライス方式半導体集積回路装置
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH06183189A (ja) 1992-12-21 1994-07-05 Toppan Printing Co Ltd Ｉｃカード用ｉｃモジュール
JPH08307087A (ja) 1995-04-28 1996-11-22 Mitsumi Electric Co Ltd 小型電子機器
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
KR19980068706A (ko) * 1997-02-22 1998-10-26 김광호 반도체 장치의 레이아웃
JPH10250273A (ja) * 1997-03-17 1998-09-22 Toppan Printing Co Ltd Ｉｃカード
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
JP2000010687A (ja) 1998-04-22 2000-01-14 Tdk Corp 入出力装置
JP2000164627A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置及びモジュール及びそれを用いたｉｃカード
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
US6151219A (en) 1999-02-01 2000-11-21 Itt Manufacturing Enterprises, Inc. Electronic card with sheet metal and overmolded plastic frame parts
JP2001144469A (ja) 1999-11-14 2001-05-25 Sony Corp 電子機器
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card
JP3735553B2 (ja) * 2001-09-28 2006-01-18 株式会社東芝 カード型電子機器
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106822A (ja) * 2004-09-30 2006-04-20 Toshiba Corp カード型電子機器
JP4564321B2 (ja) * 2004-09-30 2010-10-20 株式会社東芝 カード型電子機器
WO2009118807A1 (ja) * 2008-03-24 2009-10-01 株式会社ルネサステクノロジ ソケットおよび半導体装置
JP2011237967A (ja) * 2010-05-10 2011-11-24 Dainippon Printing Co Ltd Ｉｃモジュール及びこれを使用したｉｃカード

Also Published As

Publication number Publication date
US7253509B2 (en) 2007-08-07
KR20030038460A (ko) 2003-05-16
US7095102B2 (en) 2006-08-22
US7268424B2 (en) 2007-09-11
US20050093124A1 (en) 2005-05-05
US20030085465A1 (en) 2003-05-08
US7719106B2 (en) 2010-05-18
US20050093125A1 (en) 2005-05-05
US20080012108A1 (en) 2008-01-17
JP3785083B2 (ja) 2006-06-14
KR100537397B1 (ko) 2005-12-19

Similar Documents

Publication Publication Date Title
JP2003141485A (ja) 半導体装置、電子カード及びパッド再配置基板
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
JP5337110B2 (ja) 半導体記憶装置
KR102576764B1 (ko) 비대칭 칩 스택들을 가지는 반도체 패키지
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR100753415B1 (ko) 스택 패키지
KR100477020B1 (ko) 멀티 칩 패키지
JP5032623B2 (ja) 半導体記憶装置
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US7834436B2 (en) Semiconductor chip package
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2007004775A (ja) 半導体メモリカード
US10163767B2 (en) Semiconductor package
US20130114323A1 (en) Semiconductor device and data storage apparatus
US20050189140A1 (en) Chip package structure
US7633763B1 (en) Double mold memory card and its manufacturing method
US9806053B2 (en) Semiconductor package
TWI529918B (zh) 半導體記憶卡
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
US9318354B2 (en) Semiconductor package and fabrication method thereof
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees