JP2000164627A - 半導体装置及びモジュール及びそれを用いたｉｃカード - Google Patents
半導体装置及びモジュール及びそれを用いたｉｃカードInfo
- Publication number
- JP2000164627A JP2000164627A JP33419698A JP33419698A JP2000164627A JP 2000164627 A JP2000164627 A JP 2000164627A JP 33419698 A JP33419698 A JP 33419698A JP 33419698 A JP33419698 A JP 33419698A JP 2000164627 A JP2000164627 A JP 2000164627A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- semiconductor chip
- mounting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接続配線長を短くしたり、あるいは配線引き
回しを容易にする集積回路装置を得ることである。 【解決手段】 半導体チップ１ａ上で半導体チップ１ａ
の対角線に対称に配置されるＶｃｃ用パッド２、ＲＳＴ
用パッド３，１３、ＣＬＫ用パッド４，１４、Ｉ／Ｏ用
パッド６、ＧＮＤ用パッド５，１５を備える。
回しを容易にする集積回路装置を得ることである。 【解決手段】 半導体チップ１ａ上で半導体チップ１ａ
の対角線に対称に配置されるＶｃｃ用パッド２、ＲＳＴ
用パッド３，１３、ＣＬＫ用パッド４，１４、Ｉ／Ｏ用
パッド６、ＧＮＤ用パッド５，１５を備える。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びモ
ジュ−ルに係わり、特にＩＣカードに用いる半導体装置
及びその半導体装置を実装するモジュ−ル及びそれを用
いたＩＣカードに関する。
ジュ−ルに係わり、特にＩＣカードに用いる半導体装置
及びその半導体装置を実装するモジュ−ル及びそれを用
いたＩＣカードに関する。
【０００２】
【従来の技術】図１４は、例えば特開平４−３０２４４
３号公報に示された従来のボンディングパッドを有する
半導体装置を示す平面図である。図１４において１００
１は半導体チップ、１００２は半導体チップ１００１上
に配置されたＧＮＤ用ボンディングパッド、１００３は
半導体チップ１００１上に配置されたＶｃｃ用ボンディ
ングパッド、１００４はＧＮＤ用ボンディングパッド１
００２を結ぶ配線、１００５はＶｃｃ用ボンディングパ
ッド１００３を結ぶ配線である。
３号公報に示された従来のボンディングパッドを有する
半導体装置を示す平面図である。図１４において１００
１は半導体チップ、１００２は半導体チップ１００１上
に配置されたＧＮＤ用ボンディングパッド、１００３は
半導体チップ１００１上に配置されたＶｃｃ用ボンディ
ングパッド、１００４はＧＮＤ用ボンディングパッド１
００２を結ぶ配線、１００５はＶｃｃ用ボンディングパ
ッド１００３を結ぶ配線である。
【０００３】
【発明が解決しようとする課題】上記のような従来のボ
ンディングパッドを有する半導体装置では、半導体チッ
プ上の４箇所のコーナ部に、Ｖｃｃ用あるいはＧＮＤ用
等のボンディングパッドを各々配置し、それぞれ配線で
接続されている。しかし、半導体チップサイズが増大し
たり、ボンディングパッド数が増加するとＶｃｃ用ある
いはＧＮＤ用等のボンディングパッドの接続配線長が長
くなり、それ以外のボンディングパッド間の配線引き回
しが複雑になる。また、半導体チップ上へのボンディン
グパッド配置のフレキシブル性が低くなる。
ンディングパッドを有する半導体装置では、半導体チッ
プ上の４箇所のコーナ部に、Ｖｃｃ用あるいはＧＮＤ用
等のボンディングパッドを各々配置し、それぞれ配線で
接続されている。しかし、半導体チップサイズが増大し
たり、ボンディングパッド数が増加するとＶｃｃ用ある
いはＧＮＤ用等のボンディングパッドの接続配線長が長
くなり、それ以外のボンディングパッド間の配線引き回
しが複雑になる。また、半導体チップ上へのボンディン
グパッド配置のフレキシブル性が低くなる。
【０００４】この発明は以上の課題を解決し、かつ、フ
リップチップ実装が可能な半導体装置及びモジュール及
びそれを用いたＩＣカードを得ることを目的としてい
る。
リップチップ実装が可能な半導体装置及びモジュール及
びそれを用いたＩＣカードを得ることを目的としてい
る。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置においては、半導体チップ上に配置され、互いに接
続される電極を有する半導体装置において、半導体チッ
プの対角線に対称に配置される電極を備えるものであ
る。
装置においては、半導体チップ上に配置され、互いに接
続される電極を有する半導体装置において、半導体チッ
プの対角線に対称に配置される電極を備えるものであ
る。
【０００６】また、３種類の互いに接続される電極を備
えるものである。
えるものである。
【０００７】また、半導体チップ上に配置される電極を
有する半導体装置において、半導体チップの中心線に対
称に配置され、電気的信号に応答する第１の列と、電気
的信号に応答しない第２の列からなる電極を備えるもの
である。
有する半導体装置において、半導体チップの中心線に対
称に配置され、電気的信号に応答する第１の列と、電気
的信号に応答しない第２の列からなる電極を備えるもの
である。
【０００８】また、第１の列は外部と接続を必要とする
電極を備えるものである。
電極を備えるものである。
【０００９】また、半導体チップ上に配置され、互いに
接続される電極を有する半導体装置において、半導体チ
ップの中心線に対称に配置され、それぞれ異なる５種類
の電気的信号に応答する電極を備えるものである。
接続される電極を有する半導体装置において、半導体チ
ップの中心線に対称に配置され、それぞれ異なる５種類
の電気的信号に応答する電極を備えるものである。
【００１０】また、半導体ウエハにおいて、第１の半導
体チップと対称な電極配置を有する第２の半導体チップ
とを形成するものである。
体チップと対称な電極配置を有する第２の半導体チップ
とを形成するものである。
【００１１】また、半導体チップ上に配置される電極を
有する半導体装置において、電源電位あるいは接地電位
を印加することにより、半導体チップの内部回路と電気
的に導通を図る電極を備えるものである。
有する半導体装置において、電源電位あるいは接地電位
を印加することにより、半導体チップの内部回路と電気
的に導通を図る電極を備えるものである。
【００１２】また、半導体装置を実装基板に実装してな
るモジュ−ルにおいて、半導体装置は請求項１記載の半
導体装置または、請求項３記載の半導体装置または、請
求項５記載の半導体装置または、請求項７記載の半導体
装置を設けたものである。
るモジュ−ルにおいて、半導体装置は請求項１記載の半
導体装置または、請求項３記載の半導体装置または、請
求項５記載の半導体装置または、請求項７記載の半導体
装置を設けたものである。
【００１３】さらに、モジュ−ルをカード本体に設ける
ＩＣカードにおいて、モジュ−ルは請求項８記載のモジ
ュ−ルを設けたものである。
ＩＣカードにおいて、モジュ−ルは請求項８記載のモジ
ュ−ルを設けたものである。
【００１４】
【発明の実施の形態】実施の形態１．以下、この発明に
ついて説明する。図１は、この発明の実施の形態１によ
る半導体装置の平面図である。図１を参照して、この半
導体装置１は半導体チップ１ａ及び、半導体チップ１ａ
上にＶｃｃ用パッド２と、ＲＳＴ用パッド３，１３と、
ＣＬＫ用パッド４，１４と、ＧＮＤ用パッド５，１５
と、Ｉ／Ｏ用パッド６とを設けている。また、ＲＳＴ用
パッド３と１３、ＣＬＫ用パッド４と１４、ＧＮＤ用パ
ッド５と１５は各々、半導体チップ１ａの対角線に対称
に配置されている。さらに、ＲＳＴ用パッド３と１３が
配線で接続し、ＣＬＫ用パッド４と１４も、ＧＮＤ用パ
ッド５と１５もそれぞれ配線で接続されている。
ついて説明する。図１は、この発明の実施の形態１によ
る半導体装置の平面図である。図１を参照して、この半
導体装置１は半導体チップ１ａ及び、半導体チップ１ａ
上にＶｃｃ用パッド２と、ＲＳＴ用パッド３，１３と、
ＣＬＫ用パッド４，１４と、ＧＮＤ用パッド５，１５
と、Ｉ／Ｏ用パッド６とを設けている。また、ＲＳＴ用
パッド３と１３、ＣＬＫ用パッド４と１４、ＧＮＤ用パ
ッド５と１５は各々、半導体チップ１ａの対角線に対称
に配置されている。さらに、ＲＳＴ用パッド３と１３が
配線で接続し、ＣＬＫ用パッド４と１４も、ＧＮＤ用パ
ッド５と１５もそれぞれ配線で接続されている。
【００１５】また、図２はこの発明に係る別の半導体装
置の平面図である。図２を参照して、この半導体装置１
１は半導体チップ１１ａ及び、半導体チップ１１ａ上に
Ｖｃｃ用パッド２０，２１と、ＲＳＴ用パッド３０，３
１と、ＣＬＫ用パッド４０と、ＧＮＤ用パッド５０と、
Ｉ／Ｏ用パッド６０，６１とを設けている。また、Ｖｃ
ｃ用パッド２０と２１、ＲＳＴ用パッド３０と３１、Ｉ
／Ｏ用パッド６０と６１は各々、半導体チップ１１ａの
対面の頂点を結ぶ線対称に配置されている。さらに、Ｖ
ｃｃ用パッド２０と２１が配線で接続し、ＲＳＴ用パッ
ド３０と３１も、Ｉ／Ｏ用パッド６０と６１もそれぞれ
配線で接続されている。
置の平面図である。図２を参照して、この半導体装置１
１は半導体チップ１１ａ及び、半導体チップ１１ａ上に
Ｖｃｃ用パッド２０，２１と、ＲＳＴ用パッド３０，３
１と、ＣＬＫ用パッド４０と、ＧＮＤ用パッド５０と、
Ｉ／Ｏ用パッド６０，６１とを設けている。また、Ｖｃ
ｃ用パッド２０と２１、ＲＳＴ用パッド３０と３１、Ｉ
／Ｏ用パッド６０と６１は各々、半導体チップ１１ａの
対面の頂点を結ぶ線対称に配置されている。さらに、Ｖ
ｃｃ用パッド２０と２１が配線で接続し、ＲＳＴ用パッ
ド３０と３１も、Ｉ／Ｏ用パッド６０と６１もそれぞれ
配線で接続されている。
【００１６】次に、図３は半導体装置１をフリップチッ
プ実装したモジュールの平面図である。図３を参照し
て、このモジュールは、半導体装置１と、その裏面にＶ
ｃｃ、ＲＳＴ、ＣＬＫ、ＧＮＤ及びＩ／Ｏ等の各パター
ン配線を形成し、表面と電気的な導通をとるため各パタ
ーン配線にスルーホール８を設けた実装基板１７とを備
え、半導体装置１のＶｃｃ用パッド２と実装基板１７上
のＶｃｃパターン配線とをバンプ等で接続している。ま
た、同様にＲＳＴ用パッド１３と実装基板１７上のＲＳ
Ｔパターン配線とを、ＣＬＫ用パッド１４と実装基板１
７上のＣＬＫパターン配線とを、ＧＮＤ用パッド１５と
実装基板１７上のＧＮＤパターン配線とを、Ｉ／Ｏ用パ
ッド６と実装基板１７上のＩ／Ｏパターン配線とを、そ
れぞれバンプ等で接続し、フリップチップ実装を実現し
ている。
プ実装したモジュールの平面図である。図３を参照し
て、このモジュールは、半導体装置１と、その裏面にＶ
ｃｃ、ＲＳＴ、ＣＬＫ、ＧＮＤ及びＩ／Ｏ等の各パター
ン配線を形成し、表面と電気的な導通をとるため各パタ
ーン配線にスルーホール８を設けた実装基板１７とを備
え、半導体装置１のＶｃｃ用パッド２と実装基板１７上
のＶｃｃパターン配線とをバンプ等で接続している。ま
た、同様にＲＳＴ用パッド１３と実装基板１７上のＲＳ
Ｔパターン配線とを、ＣＬＫ用パッド１４と実装基板１
７上のＣＬＫパターン配線とを、ＧＮＤ用パッド１５と
実装基板１７上のＧＮＤパターン配線とを、Ｉ／Ｏ用パ
ッド６と実装基板１７上のＩ／Ｏパターン配線とを、そ
れぞれバンプ等で接続し、フリップチップ実装を実現し
ている。
【００１７】次に、図４は半導体装置１をワイヤボンド
実装したモジュールの平面図である。図４を参照して、
このモジュールは、半導体装置１のＶｃｃ用パッド２と
実装基板１７上のＶｃｃパターン配線とをワイヤボンデ
ィング等で接続している。また、同様にＲＳＴ用パッド
３と実装基板１７上のＲＳＴパターン配線とを、ＣＬＫ
用パッド４と実装基板１７上のＣＬＫパターン配線と
を、ＧＮＤ用パッド５と実装基板１７上のＧＮＤパター
ン配線とを、Ｉ／Ｏ用パッド６と実装基板１７上のＩ／
Ｏパターン配線とを、それぞれワイヤボンディング等で
接続している。
実装したモジュールの平面図である。図４を参照して、
このモジュールは、半導体装置１のＶｃｃ用パッド２と
実装基板１７上のＶｃｃパターン配線とをワイヤボンデ
ィング等で接続している。また、同様にＲＳＴ用パッド
３と実装基板１７上のＲＳＴパターン配線とを、ＣＬＫ
用パッド４と実装基板１７上のＣＬＫパターン配線と
を、ＧＮＤ用パッド５と実装基板１７上のＧＮＤパター
ン配線とを、Ｉ／Ｏ用パッド６と実装基板１７上のＩ／
Ｏパターン配線とを、それぞれワイヤボンディング等で
接続している。
【００１８】また、半導体装置１１も上記と同様な方法
でワイヤボンディング実装及びフリップチップ実装等を
行うことが可能である。
でワイヤボンディング実装及びフリップチップ実装等を
行うことが可能である。
【００１９】以上のように、ワイヤボンディング実装及
びフリップチップ実装等に対応が可能であり、これらの
実装方法の違いによる実装基板のパターン配置あるいは
半導体チップ上のボンディングパッド配置の設計変更が
不要であるため、それに伴うコストの低減が可能とな
る。
びフリップチップ実装等に対応が可能であり、これらの
実装方法の違いによる実装基板のパターン配置あるいは
半導体チップ上のボンディングパッド配置の設計変更が
不要であるため、それに伴うコストの低減が可能とな
る。
【００２０】実施の形態２．次に、図５は、この発明の
実施の形態２によるウエハの平面図である。図５を参照
して、ウエハ１００上に、ボンディングパッド配置が左
右対称なワイヤボンディング実装用及びフリップチップ
実装用の半導体チップ１０１，１０２の２種類づつ形成
したものである。例えば半導体チップ１０１上のＶｃｃ
用パッド１１２と半導体チップ１０２上のＶｃｃ用パッ
ド１２２、半導体チップ１０１上のＲＳＴ用パッド１１
３と半導体チップ１０２上のＲＳＴ用パッド１２３、半
導体チップ１０１上のＣＬＫ用パッド１１４と半導体チ
ップ１０２上のＣＬＫ用パッド１２４、半導体チップ１
０１上のＧＮＤ用パッド１１５と半導体チップ１０２上
のＧＮＤ用パッド１２５、半導体チップ１０１上のＩ／
Ｏ用パッド１１６と半導体チップ１０２上のＩ／Ｏ用パ
ッド１２６が対称となっており、それぞれワイヤボンデ
ィング実装方法の場合は、ワイヤボンディング実装用の
ボンディングパッド配置をした半導体チップを使用し、
フリップチップ実装方法の場合は、フリップチップ実装
用のボンディングパッド配置をした半導体チップを使用
する。
実施の形態２によるウエハの平面図である。図５を参照
して、ウエハ１００上に、ボンディングパッド配置が左
右対称なワイヤボンディング実装用及びフリップチップ
実装用の半導体チップ１０１，１０２の２種類づつ形成
したものである。例えば半導体チップ１０１上のＶｃｃ
用パッド１１２と半導体チップ１０２上のＶｃｃ用パッ
ド１２２、半導体チップ１０１上のＲＳＴ用パッド１１
３と半導体チップ１０２上のＲＳＴ用パッド１２３、半
導体チップ１０１上のＣＬＫ用パッド１１４と半導体チ
ップ１０２上のＣＬＫ用パッド１２４、半導体チップ１
０１上のＧＮＤ用パッド１１５と半導体チップ１０２上
のＧＮＤ用パッド１２５、半導体チップ１０１上のＩ／
Ｏ用パッド１１６と半導体チップ１０２上のＩ／Ｏ用パ
ッド１２６が対称となっており、それぞれワイヤボンデ
ィング実装方法の場合は、ワイヤボンディング実装用の
ボンディングパッド配置をした半導体チップを使用し、
フリップチップ実装方法の場合は、フリップチップ実装
用のボンディングパッド配置をした半導体チップを使用
する。
【００２１】これによると１枚のウエハ上に、同時に左
右対称な半導体チップを形成するので、後から実装方法
の変更により左右を逆にした半導体チップのウエハ製造
を行わなくて良く、コストも製造期間も低減することが
可能となる。
右対称な半導体チップを形成するので、後から実装方法
の変更により左右を逆にした半導体チップのウエハ製造
を行わなくて良く、コストも製造期間も低減することが
可能となる。
【００２２】実施の形態３．次に、図６は、この発明の
実施の形態３による半導体装置の平面図である。図６を
参照して、半導体装置３００は半導体チップ３００ａ上
の一辺にＶｃｃ用パッド３０２、ＲＳＴ用パッド３０
３、ＣＬＫ用パッド３０４、ＧＮＤ用パッド３０５、Ｉ
／Ｏ用パッド３０６を配列し、別の一辺にダミーパッド
３０７を設けるものである。即ち、一方の列には外部と
接続が必要なボンディングパッドを設置し、他方の列に
は外部と接続を必要としないボンディングパッドを設置
するものである。また、接触式あるいは非接触式での入
出力が可能なコンビカードでは、非接触式のアンテナ接
続用パッドをダミーパッド３０７のような配置にして、
実装基板に接続するようにしている。
実施の形態３による半導体装置の平面図である。図６を
参照して、半導体装置３００は半導体チップ３００ａ上
の一辺にＶｃｃ用パッド３０２、ＲＳＴ用パッド３０
３、ＣＬＫ用パッド３０４、ＧＮＤ用パッド３０５、Ｉ
／Ｏ用パッド３０６を配列し、別の一辺にダミーパッド
３０７を設けるものである。即ち、一方の列には外部と
接続が必要なボンディングパッドを設置し、他方の列に
は外部と接続を必要としないボンディングパッドを設置
するものである。また、接触式あるいは非接触式での入
出力が可能なコンビカードでは、非接触式のアンテナ接
続用パッドをダミーパッド３０７のような配置にして、
実装基板に接続するようにしている。
【００２３】また、図７はワイヤボンディング実装及び
フリップチップ実装対応の実装基板３０８の平面図であ
る。図７を参照して、実装基板３０８は、その裏面にＶ
ｃｃ、ＲＳＴ、ＣＬＫ、ＧＮＤ及びＩ／Ｏ等の各パター
ン配線３１０を形成し、その表面と電気的な導通をとる
ため各パターン配線３１０にスルーホール３１８を設
け、ダミーパッド用配線３２１を備えている。
フリップチップ実装対応の実装基板３０８の平面図であ
る。図７を参照して、実装基板３０８は、その裏面にＶ
ｃｃ、ＲＳＴ、ＣＬＫ、ＧＮＤ及びＩ／Ｏ等の各パター
ン配線３１０を形成し、その表面と電気的な導通をとる
ため各パターン配線３１０にスルーホール３１８を設
け、ダミーパッド用配線３２１を備えている。
【００２４】また、図８は半導体装置３００を実装基板
３０８にワイヤボンディング実装したモジュールの平面
図である。図８を参照して、このモジュールは、半導体
装置３００のＶｃｃ用パッド３０２と実装基板３０８上
のＶｃｃパターン配線とをワイヤボンディング等で接続
している。また、同様にＲＳＴ用パッド３０３と実装基
板３０８上のＲＳＴパターン配線とを、ＣＬＫ用パッド
３０４と実装基板３０８上のＣＬＫパターン配線とを、
ＧＮＤ用パッド３０５と実装基板３０８上のＧＮＤパタ
ーン配線とを、Ｉ／Ｏ用パッド３０６と実装基板３０８
上のＩ／Ｏパターン配線とを、それぞれワイヤボンディ
ング等で接続している。
３０８にワイヤボンディング実装したモジュールの平面
図である。図８を参照して、このモジュールは、半導体
装置３００のＶｃｃ用パッド３０２と実装基板３０８上
のＶｃｃパターン配線とをワイヤボンディング等で接続
している。また、同様にＲＳＴ用パッド３０３と実装基
板３０８上のＲＳＴパターン配線とを、ＣＬＫ用パッド
３０４と実装基板３０８上のＣＬＫパターン配線とを、
ＧＮＤ用パッド３０５と実装基板３０８上のＧＮＤパタ
ーン配線とを、Ｉ／Ｏ用パッド３０６と実装基板３０８
上のＩ／Ｏパターン配線とを、それぞれワイヤボンディ
ング等で接続している。
【００２５】さらに、図９は半導体装置３００をフリッ
プチップ実装したモジュールの平面図である。図９を参
照して、このモジュールは、半導体装置３００のＶｃｃ
用パッド３０２と実装基板３０８上のＶｃｃパターン配
線とをバンプ等で接続している。また、同様にＲＳＴ用
パッド３０３と実装基板３０８上のＲＳＴパターン配線
とを、ＣＬＫ用パッド３０４と実装基板３０８上のＣＬ
Ｋパターン配線とを、ＧＮＤ用パッド３０５と実装基板
３０８上のＧＮＤパターン配線とを、Ｉ／Ｏ用パッド３
０６と実装基板３０８上のＩ／Ｏパターン配線とを、さ
らに、ダミーパッド３０７と実装基板３０８上のダミー
パッド用配線３２１とをそれぞれバンプ等で接続し、フ
リップチップ実装を実現している。
プチップ実装したモジュールの平面図である。図９を参
照して、このモジュールは、半導体装置３００のＶｃｃ
用パッド３０２と実装基板３０８上のＶｃｃパターン配
線とをバンプ等で接続している。また、同様にＲＳＴ用
パッド３０３と実装基板３０８上のＲＳＴパターン配線
とを、ＣＬＫ用パッド３０４と実装基板３０８上のＣＬ
Ｋパターン配線とを、ＧＮＤ用パッド３０５と実装基板
３０８上のＧＮＤパターン配線とを、Ｉ／Ｏ用パッド３
０６と実装基板３０８上のＩ／Ｏパターン配線とを、さ
らに、ダミーパッド３０７と実装基板３０８上のダミー
パッド用配線３２１とをそれぞれバンプ等で接続し、フ
リップチップ実装を実現している。
【００２６】以上のように、ワイヤボンディング実装及
びフリップチップ実装等に対応が可能であり、これらの
実装方法の違いによる実装基板のパターン配置あるいは
半導体チップ上のボンディングパッド配置の設計変更が
不要であるため、さらにそれに伴うコストの低減が可能
となる。
びフリップチップ実装等に対応が可能であり、これらの
実装方法の違いによる実装基板のパターン配置あるいは
半導体チップ上のボンディングパッド配置の設計変更が
不要であるため、さらにそれに伴うコストの低減が可能
となる。
【００２７】実施の形態４．また、図１０は、この発明
の実施の形態４による半導体装置の平面図である。図１
０を参照して、この半導体装置５００は半導体チップ５
００ａ及び、半導体チップ５００ａ上で、その中心線に
ほぼ左右対称にＶｃｃ用パッド５０２と、ＲＳＴ用パッ
ド５０３と、ＣＬＫ用パッド５０４と、ＧＮＤ用パッド
５０５と、Ｉ／Ｏ用パッド５０６とを設けている。ま
た、左右対称の各パッドはそれぞれ配線で接続されてい
る。また、実施の形態１に示すのと同様の基板を用い
て、モジュールを得ることが可能である。
の実施の形態４による半導体装置の平面図である。図１
０を参照して、この半導体装置５００は半導体チップ５
００ａ及び、半導体チップ５００ａ上で、その中心線に
ほぼ左右対称にＶｃｃ用パッド５０２と、ＲＳＴ用パッ
ド５０３と、ＣＬＫ用パッド５０４と、ＧＮＤ用パッド
５０５と、Ｉ／Ｏ用パッド５０６とを設けている。ま
た、左右対称の各パッドはそれぞれ配線で接続されてい
る。また、実施の形態１に示すのと同様の基板を用い
て、モジュールを得ることが可能である。
【００２８】この実施の形態によると、ワイヤボンディ
ング実装及びフリップチップ実装等に対応が可能であ
り、これらの実装方法の違いによる実装基板のパターン
配置あるいは半導体チップ上のボンディングパッド配置
の設計変更が不要であるため、さらにそれに伴うコスト
の低減が可能となる。
ング実装及びフリップチップ実装等に対応が可能であ
り、これらの実装方法の違いによる実装基板のパターン
配置あるいは半導体チップ上のボンディングパッド配置
の設計変更が不要であるため、さらにそれに伴うコスト
の低減が可能となる。
【００２９】実施の形態５．また、図１１は、この発明
の実施の形態５による半導体装置の平面図である。図１
１を参照して、この半導体装置７００は半導体チップ７
００ａ及び、半導体チップ７００ａ上に例えばＶｃｃ用
パッド７０２とＧＮＤ用パッド７０５及びその他のボン
ディングパッドが適当に配置されている。その他のボン
ディングパッドはＶｃｃ用パッド７０２から延在した配
線に接続される７０２ａ，７０２ｂあるいはＧＮＤ用パ
ッド７０５から延在した配線に接続される７０５ａ，７
０５ｂあるいは、ＣＬＫ内部回路、Ｉ／Ｏ内部回路、Ｒ
ＳＴ内部回路のいずれにも切り換えが可能である切り換
え回路にヒューズまたはワイヤボンディング等で電気的
に接続されるボンディングパッド７１１ａ，７１１ｂ
と、さらにそれらの内部回路と半導体チップ７００ａ外
部との導通を図るためのボンディングパッド７１８等を
含む。
の実施の形態５による半導体装置の平面図である。図１
１を参照して、この半導体装置７００は半導体チップ７
００ａ及び、半導体チップ７００ａ上に例えばＶｃｃ用
パッド７０２とＧＮＤ用パッド７０５及びその他のボン
ディングパッドが適当に配置されている。その他のボン
ディングパッドはＶｃｃ用パッド７０２から延在した配
線に接続される７０２ａ，７０２ｂあるいはＧＮＤ用パ
ッド７０５から延在した配線に接続される７０５ａ，７
０５ｂあるいは、ＣＬＫ内部回路、Ｉ／Ｏ内部回路、Ｒ
ＳＴ内部回路のいずれにも切り換えが可能である切り換
え回路にヒューズまたはワイヤボンディング等で電気的
に接続されるボンディングパッド７１１ａ，７１１ｂ
と、さらにそれらの内部回路と半導体チップ７００ａ外
部との導通を図るためのボンディングパッド７１８等を
含む。
【００３０】図１２は所定のボンディングパッドに接続
される切り換え回路である。図１２を参照して、この切
り換え回路はＣＬＫ内部回路７３１、Ｉ／Ｏ内部回路７
３２、ＲＳＴ内部回路７３３と、ＣＬＫ内部回路７３１
の信号を取り込むトランスファゲート７１５ａと、Ｉ／
Ｏ内部回路７３２の信号を取り込むトランスファゲート
７１７ａと、トランスファゲート７１５ａ，７１７ａの
出力信号を取り込むトランスファゲート７１５ｂと、Ｒ
ＳＴ内部回路７３３の信号を取り込むトランスファゲー
ト７１７ｂとを有し、トランスファゲート７１５ｂ，７
１７ｂの出力信号は、例えばボンディングパッド７１８
に出力されるように設定されている。また、トランスフ
ァゲート７１５ａ，７１７ａのゲートの一方はインバー
タ回路７１２ａに、トランスファゲート７１５ａ，７１
７ａのゲートの他方はインバータ回路７１３ａに接続さ
れる。また、トランスファゲート７１５ｂ，７１７ｂの
ゲートの一方はインバータ回路７１２ｂに、トランスフ
ァゲート７１５ｂ，７１７ｂのゲートの他方はインバー
タ回路７１３ｂに接続される。また、インバータ回路７
１２ａ，７１３ａも互いに接続し、インバータ回路７１
２ｂ，７１３ｂも互いに接続している。
される切り換え回路である。図１２を参照して、この切
り換え回路はＣＬＫ内部回路７３１、Ｉ／Ｏ内部回路７
３２、ＲＳＴ内部回路７３３と、ＣＬＫ内部回路７３１
の信号を取り込むトランスファゲート７１５ａと、Ｉ／
Ｏ内部回路７３２の信号を取り込むトランスファゲート
７１７ａと、トランスファゲート７１５ａ，７１７ａの
出力信号を取り込むトランスファゲート７１５ｂと、Ｒ
ＳＴ内部回路７３３の信号を取り込むトランスファゲー
ト７１７ｂとを有し、トランスファゲート７１５ｂ，７
１７ｂの出力信号は、例えばボンディングパッド７１８
に出力されるように設定されている。また、トランスフ
ァゲート７１５ａ，７１７ａのゲートの一方はインバー
タ回路７１２ａに、トランスファゲート７１５ａ，７１
７ａのゲートの他方はインバータ回路７１３ａに接続さ
れる。また、トランスファゲート７１５ｂ，７１７ｂの
ゲートの一方はインバータ回路７１２ｂに、トランスフ
ァゲート７１５ｂ，７１７ｂのゲートの他方はインバー
タ回路７１３ｂに接続される。また、インバータ回路７
１２ａ，７１３ａも互いに接続し、インバータ回路７１
２ｂ，７１３ｂも互いに接続している。
【００３１】さらに、インバータ回路７１２ａはボンデ
ィングパッド７１１ａに接続され、このボンディングパ
ッド７１１ａとアセンブリ工程等で導電層を形成し、Ｖ
ｃｃが印加するＶｃｃ用パッド７０２ａまたはＧＮＤに
接続するＧＮＤ用パッド７０５ａにワイヤリングできる
ようになっている。また、インバータ回路７１２ｂも同
様に、ボンディングパッド７１１ｂに接続され、このボ
ンディングパッド７１１ｂとアセンブリ工程等で導電層
を形成し、Ｖｃｃが印加するＶｃｃ用パッド７０２ｂま
たはＧＮＤに接続するＧＮＤ用パッド７０５ｂにワイヤ
リングできるようになっている。
ィングパッド７１１ａに接続され、このボンディングパ
ッド７１１ａとアセンブリ工程等で導電層を形成し、Ｖ
ｃｃが印加するＶｃｃ用パッド７０２ａまたはＧＮＤに
接続するＧＮＤ用パッド７０５ａにワイヤリングできる
ようになっている。また、インバータ回路７１２ｂも同
様に、ボンディングパッド７１１ｂに接続され、このボ
ンディングパッド７１１ｂとアセンブリ工程等で導電層
を形成し、Ｖｃｃが印加するＶｃｃ用パッド７０２ｂま
たはＧＮＤに接続するＧＮＤ用パッド７０５ｂにワイヤ
リングできるようになっている。
【００３２】尚、上記ワイヤリングの代わりにヒューズ
を用いても良い。即ち、ボンディングパッド７１１ａと
Ｖｃｃ用パッド７０２及びＧＮＤ用パッド７０５から延
在した配線に接続するヒューズとを設けても良い。ま
た、ボンディングパッド７１１ｂも同様なヒューズを設
けているものであっても良い。
を用いても良い。即ち、ボンディングパッド７１１ａと
Ｖｃｃ用パッド７０２及びＧＮＤ用パッド７０５から延
在した配線に接続するヒューズとを設けても良い。ま
た、ボンディングパッド７１１ｂも同様なヒューズを設
けているものであっても良い。
【００３３】次に、動作について説明する。まず、ボン
ディングパッド７１１ａをＶｃｃ用パッド７０２ａにワ
イヤリングし、ボンディングパッド７１１ｂもＶｃｃ用
パッド７０２ｂにワイヤリングする場合、Ｖｃｃの
“Ｈ”がインバータ回路７１２ａを介して反転された
“Ｌ”及び、インバータ回路７１２ａ，７１３ａを介し
たＶｃｃの“Ｈ”がトランスファゲート７１５ａ，７１
７ａのゲートに印加すると、トランスファゲート７１５
ａはＯＮされ、トランスファゲート７１７ａはＯＦＦさ
れる。また、同様に、トランスファゲート７１５ｂもＯ
Ｎされ、トランスファゲート７１７ｂはＯＦＦされる。
そのためＣＬＫ内部回路７３１とボンディングパッド７
１８が導通状態となり、外部からのＣＬＫ信号をボンデ
ィングパッド７１８に印加することによってＣＬＫ内部
回路７３１を動作することが可能となる。
ディングパッド７１１ａをＶｃｃ用パッド７０２ａにワ
イヤリングし、ボンディングパッド７１１ｂもＶｃｃ用
パッド７０２ｂにワイヤリングする場合、Ｖｃｃの
“Ｈ”がインバータ回路７１２ａを介して反転された
“Ｌ”及び、インバータ回路７１２ａ，７１３ａを介し
たＶｃｃの“Ｈ”がトランスファゲート７１５ａ，７１
７ａのゲートに印加すると、トランスファゲート７１５
ａはＯＮされ、トランスファゲート７１７ａはＯＦＦさ
れる。また、同様に、トランスファゲート７１５ｂもＯ
Ｎされ、トランスファゲート７１７ｂはＯＦＦされる。
そのためＣＬＫ内部回路７３１とボンディングパッド７
１８が導通状態となり、外部からのＣＬＫ信号をボンデ
ィングパッド７１８に印加することによってＣＬＫ内部
回路７３１を動作することが可能となる。
【００３４】また、ボンディングパッド７１１ａをＧＮ
Ｄ用パッド７０５ａにワイヤリングし、ボンディングパ
ッド７１１ｂはＶｃｃ用パッド７０２ｂにワイヤリング
する場合、ＧＮＤの“Ｌ”がインバータ回路７１２ａを
介して反転された“Ｈ”及び、インバータ回路７１２
ａ，７１３ａを介したＧＮＤの“Ｌ”がトランスファゲ
ート７１５ａ，７１７ａのゲートに印加すると、トラン
スファゲート７１５ａはＯＦＦされ、トランスファゲー
ト７１７ａはＯＮされる。また、トランスファゲート７
１５ｂはＯＮされ、トランスファゲート７１７ｂはＯＦ
Ｆされる。そのためＩ／Ｏ内部回路７３２とボンディン
グパッド７１８が導通状態となり、外部からのＩ／Ｏ信
号をボンディングパッド７１８に印加することによって
Ｉ／Ｏ内部回路７３２を動作することが可能となる。
Ｄ用パッド７０５ａにワイヤリングし、ボンディングパ
ッド７１１ｂはＶｃｃ用パッド７０２ｂにワイヤリング
する場合、ＧＮＤの“Ｌ”がインバータ回路７１２ａを
介して反転された“Ｈ”及び、インバータ回路７１２
ａ，７１３ａを介したＧＮＤの“Ｌ”がトランスファゲ
ート７１５ａ，７１７ａのゲートに印加すると、トラン
スファゲート７１５ａはＯＦＦされ、トランスファゲー
ト７１７ａはＯＮされる。また、トランスファゲート７
１５ｂはＯＮされ、トランスファゲート７１７ｂはＯＦ
Ｆされる。そのためＩ／Ｏ内部回路７３２とボンディン
グパッド７１８が導通状態となり、外部からのＩ／Ｏ信
号をボンディングパッド７１８に印加することによって
Ｉ／Ｏ内部回路７３２を動作することが可能となる。
【００３５】また、ボンディングパッド７１１ａをＧＮ
Ｄ用パッド７０５ａにワイヤリングし、ボンディングパ
ッド７１１ｂもＧＮＤ用パッド７０５ｂにワイヤリング
する場合、ＧＮＤの“Ｌ”がインバータ回路７１２ａを
介して反転された“Ｈ”及び、インバータ回路７１２
ａ，７１３ａを介したＧＮＤの“Ｌ”がトランスファゲ
ート７１５ａ，７１７ａのゲートに印加すると、トラン
スファゲート７１５ａはＯＦＦされ、トランスファゲー
ト７１７ａはＯＮされる。また、トランスファゲート７
１５ｂもＯＦＦされ、トランスファゲート７１７ｂはＯ
Ｎされる。そのためＲＳＴ内部回路７３３とボンディン
グパッド７１８が導通状態となり、外部からのＲＳＴ信
号をボンディングパッド７１８に印加することによって
ＲＳＴ内部回路７３３を動作することが可能となる。
Ｄ用パッド７０５ａにワイヤリングし、ボンディングパ
ッド７１１ｂもＧＮＤ用パッド７０５ｂにワイヤリング
する場合、ＧＮＤの“Ｌ”がインバータ回路７１２ａを
介して反転された“Ｈ”及び、インバータ回路７１２
ａ，７１３ａを介したＧＮＤの“Ｌ”がトランスファゲ
ート７１５ａ，７１７ａのゲートに印加すると、トラン
スファゲート７１５ａはＯＦＦされ、トランスファゲー
ト７１７ａはＯＮされる。また、トランスファゲート７
１５ｂもＯＦＦされ、トランスファゲート７１７ｂはＯ
Ｎされる。そのためＲＳＴ内部回路７３３とボンディン
グパッド７１８が導通状態となり、外部からのＲＳＴ信
号をボンディングパッド７１８に印加することによって
ＲＳＴ内部回路７３３を動作することが可能となる。
【００３６】また、ボンディングパッド７１１ａをＶｃ
ｃ用パッド７０２ａにワイヤリングし、ボンディングパ
ッド７１１ｂはＧＮＤ用パッド７０５ｂにワイヤリング
する場合も上記同様の動作を行う。
ｃ用パッド７０２ａにワイヤリングし、ボンディングパ
ッド７１１ｂはＧＮＤ用パッド７０５ｂにワイヤリング
する場合も上記同様の動作を行う。
【００３７】また、ワイヤリングの代わりにヒューズを
用いて、同様の切り換え動作を行わせても良い。
用いて、同様の切り換え動作を行わせても良い。
【００３８】また、実施の形態１及び３に示す実装基板
を用いてワイヤボンディング実装を行い、モジュールを
得ることが可能である。
を用いてワイヤボンディング実装を行い、モジュールを
得ることが可能である。
【００３９】さらに、ヒューズで切り換え動作を行う場
合、実施の形態１及び３に示す実装基板を用いてワイヤ
ボンディング実装及びフリップチップ実装等に対応が可
能であるモジュールを得ることができ、これらの実装方
法の違いによる実装基板のパターン配置あるいは半導体
チップ上のボンディングパッド配置の設計変更が不要で
あるため、さらにそれに伴うコストの低減が可能とな
る。
合、実施の形態１及び３に示す実装基板を用いてワイヤ
ボンディング実装及びフリップチップ実装等に対応が可
能であるモジュールを得ることができ、これらの実装方
法の違いによる実装基板のパターン配置あるいは半導体
チップ上のボンディングパッド配置の設計変更が不要で
あるため、さらにそれに伴うコストの低減が可能とな
る。
【００４０】実施の形態６．また、図１３は、この発明
の実施の形態６によるＩＣカードの平面図である。図１
３を参照して、このＩＣカード８００は実施の形態１及
び３から５に示すモジュールをカード本体８０１に設け
るものである。例えばモジュールの実装基板１７の表面
をカードの表面に出すように設定している。
の実施の形態６によるＩＣカードの平面図である。図１
３を参照して、このＩＣカード８００は実施の形態１及
び３から５に示すモジュールをカード本体８０１に設け
るものである。例えばモジュールの実装基板１７の表面
をカードの表面に出すように設定している。
【００４１】この実施の形態によると、ワイヤボンディ
ング実装及びフリップチップ実装等に対応が可能なモジ
ュールを備えるＩＣカードであるため、実装方法の違い
による実装基板のパターン配置あるいは半導体チップ上
のボンディングパッド配置の設計変更が不要となり、さ
らにそれに伴うコストの低減が可能となる。
ング実装及びフリップチップ実装等に対応が可能なモジ
ュールを備えるＩＣカードであるため、実装方法の違い
による実装基板のパターン配置あるいは半導体チップ上
のボンディングパッド配置の設計変更が不要となり、さ
らにそれに伴うコストの低減が可能となる。
【００４２】
【発明の効果】この発明に係わる半導体装置において
は、半導体チップ上に配置され、互いに接続される電極
を有する半導体装置において、半導体チップの対角線に
対称に配置される電極を備えることにより、ワイヤボン
ディング実装及びフリップチップ実装等に対応が可能で
あり、これらの実装方法の違いによる実装基板のパター
ン配置あるいは半導体チップ上のボンディングパッド配
置の設計変更が不要であるため、それに伴うコストの低
減が可能となる。
は、半導体チップ上に配置され、互いに接続される電極
を有する半導体装置において、半導体チップの対角線に
対称に配置される電極を備えることにより、ワイヤボン
ディング実装及びフリップチップ実装等に対応が可能で
あり、これらの実装方法の違いによる実装基板のパター
ン配置あるいは半導体チップ上のボンディングパッド配
置の設計変更が不要であるため、それに伴うコストの低
減が可能となる。
【００４３】また、３種類の互いに接続される電極を備
えることにより、ワイヤボンディング実装及びフリップ
チップ実装等に対応が可能であり、さらにこれらの実装
方法の違いによる実装基板のパターン配置あるいは半導
体チップ上のボンディングパッド配置の設計変更が不要
であるため、それに伴うコストの低減が可能となる。
えることにより、ワイヤボンディング実装及びフリップ
チップ実装等に対応が可能であり、さらにこれらの実装
方法の違いによる実装基板のパターン配置あるいは半導
体チップ上のボンディングパッド配置の設計変更が不要
であるため、それに伴うコストの低減が可能となる。
【００４４】また、半導体チップ上に配置される電極を
有する半導体装置において、半導体チップの中心線に対
称に配置され、電気的信号に応答する第１の列と、電気
的信号に応答しない第２の列からなる電極を備えること
により、ワイヤボンディング実装及びフリップチップ実
装等に対応が可能であり、さらにこれらの実装方法の違
いによる実装基板のパターン配置あるいは半導体チップ
上のボンディングパッド配置の設計変更が不要であるた
め、それに伴うコストの低減が可能となる。
有する半導体装置において、半導体チップの中心線に対
称に配置され、電気的信号に応答する第１の列と、電気
的信号に応答しない第２の列からなる電極を備えること
により、ワイヤボンディング実装及びフリップチップ実
装等に対応が可能であり、さらにこれらの実装方法の違
いによる実装基板のパターン配置あるいは半導体チップ
上のボンディングパッド配置の設計変更が不要であるた
め、それに伴うコストの低減が可能となる。
【００４５】また、第１の列は外部と接続を必要とする
電極を備えることにより、ワイヤボンディング実装及び
フリップチップ実装等に対応が可能であり、さらにこれ
らの実装方法の違いによる実装基板のパターン配置ある
いは半導体チップ上のボンディングパッド配置の設計変
更が不要であるため、それに伴うコストの低減が可能と
なる。
電極を備えることにより、ワイヤボンディング実装及び
フリップチップ実装等に対応が可能であり、さらにこれ
らの実装方法の違いによる実装基板のパターン配置ある
いは半導体チップ上のボンディングパッド配置の設計変
更が不要であるため、それに伴うコストの低減が可能と
なる。
【００４６】また、半導体チップ上に配置され、互いに
接続される電極を有する半導体装置において、半導体チ
ップの中心線に対称に配置され、それぞれ異なる５種類
の電気的信号に応答する電極を備えることにより、ワイ
ヤボンディング実装及びフリップチップ実装等に対応が
可能であり、さらにこれらの実装方法の違いによる実装
基板のパターン配置あるいは半導体チップ上のボンディ
ングパッド配置の設計変更が不要であるため、それに伴
うコストの低減が可能となる。
接続される電極を有する半導体装置において、半導体チ
ップの中心線に対称に配置され、それぞれ異なる５種類
の電気的信号に応答する電極を備えることにより、ワイ
ヤボンディング実装及びフリップチップ実装等に対応が
可能であり、さらにこれらの実装方法の違いによる実装
基板のパターン配置あるいは半導体チップ上のボンディ
ングパッド配置の設計変更が不要であるため、それに伴
うコストの低減が可能となる。
【００４７】また、半導体ウエハにおいて、第１の半導
体チップと対称な電極配置を有する第２の半導体チップ
とを形成することにより、１枚のウエハ上に、同時に左
右対称な半導体チップを形成するので、後から実装方法
の変更により左右を逆にした半導体チップのウエハ製造
を行わなくて良く、コストも製造期間も低減することが
可能となる。
体チップと対称な電極配置を有する第２の半導体チップ
とを形成することにより、１枚のウエハ上に、同時に左
右対称な半導体チップを形成するので、後から実装方法
の変更により左右を逆にした半導体チップのウエハ製造
を行わなくて良く、コストも製造期間も低減することが
可能となる。
【００４８】また、半導体チップ上に配置される電極を
有する半導体装置において、電源電位あるいは接地電位
を印加することにより、半導体チップの内部回路と電気
的に導通を図る電極を備えることにより、ワイヤボンデ
ィング実装及びフリップチップ実装等に対応が可能であ
り、さらにこれらの実装方法の違いによる実装基板のパ
ターン配置あるいは半導体チップ上のボンディングパッ
ド配置の設計変更が不要であるため、それに伴うコスト
の低減が可能となる。
有する半導体装置において、電源電位あるいは接地電位
を印加することにより、半導体チップの内部回路と電気
的に導通を図る電極を備えることにより、ワイヤボンデ
ィング実装及びフリップチップ実装等に対応が可能であ
り、さらにこれらの実装方法の違いによる実装基板のパ
ターン配置あるいは半導体チップ上のボンディングパッ
ド配置の設計変更が不要であるため、それに伴うコスト
の低減が可能となる。
【００４９】また、半導体装置を実装基板に実装してな
るモジュ−ルにおいて、半導体装置は請求項１記載の半
導体装置または、請求項３記載の半導体装置または、請
求項５記載の半導体装置または、請求項７記載の半導体
装置を設けることにより、ワイヤボンディング実装及び
フリップチップ実装等に対応が可能であり、これらの実
装方法の違いによる実装基板のパターン配置あるいは半
導体チップ上のボンディングパッド配置の設計変更が不
要であるため、さらにそれに伴うコストの低減が可能と
なる。
るモジュ−ルにおいて、半導体装置は請求項１記載の半
導体装置または、請求項３記載の半導体装置または、請
求項５記載の半導体装置または、請求項７記載の半導体
装置を設けることにより、ワイヤボンディング実装及び
フリップチップ実装等に対応が可能であり、これらの実
装方法の違いによる実装基板のパターン配置あるいは半
導体チップ上のボンディングパッド配置の設計変更が不
要であるため、さらにそれに伴うコストの低減が可能と
なる。
【００５０】さらに、モジュ−ルをカード本体に設ける
ＩＣカードにおいて、モジュ−ルは請求項８記載のモジ
ュ−ルを設けることにより、ワイヤボンディング実装及
びフリップチップ実装等に対応が可能なモジュールを備
えるＩＣカードであるため、実装方法の違いによる実装
基板のパターン配置あるいは半導体チップ上のボンディ
ングパッド配置の設計変更が不要となり、さらにそれに
伴うコストの低減が可能となる。
ＩＣカードにおいて、モジュ−ルは請求項８記載のモジ
ュ−ルを設けることにより、ワイヤボンディング実装及
びフリップチップ実装等に対応が可能なモジュールを備
えるＩＣカードであるため、実装方法の違いによる実装
基板のパターン配置あるいは半導体チップ上のボンディ
ングパッド配置の設計変更が不要となり、さらにそれに
伴うコストの低減が可能となる。
【図１】 この発明の実施の形態１による半導体装置の
平面図である。
平面図である。
【図２】 この発明の実施の形態１による別の半導体装
置の平面図である。
置の平面図である。
【図３】 この発明の実施の形態１による半導体装置を
フリップチップ実装したモジュールの平面図である。
フリップチップ実装したモジュールの平面図である。
【図４】 この発明の実施の形態１による半導体装置を
ワイヤボンド実装したモジュールの平面図である。
ワイヤボンド実装したモジュールの平面図である。
【図５】 この発明の実施の形態２によるウエハの平面
図である。
図である。
【図６】 この発明の実施の形態３による半導体装置の
平面図である。
平面図である。
【図７】 この発明の実施の形態３による実装基板の平
面図である。
面図である。
【図８】 この発明の実施の形態３による半導体装置を
ワイヤボンディング実装したモジュールの平面図であ
る。
ワイヤボンディング実装したモジュールの平面図であ
る。
【図９】 この発明の実施の形態３による半導体装置を
フリップチップ実装したモジュールの平面図である。
フリップチップ実装したモジュールの平面図である。
【図１０】 この発明の実施の形態４による半導体装置
の平面図である。
の平面図である。
【図１１】 この発明の実施の形態５による半導体装置
の平面図である。
の平面図である。
【図１２】 この発明の実施の形態５による半導体装置
の所定のボンディングパッドに接続される切り換え回路
である。
の所定のボンディングパッドに接続される切り換え回路
である。
【図１３】 この発明の実施の形態６によるＩＣカード
の平面図である。
の平面図である。
【図１４】 従来の半導体装置の平面図である。
１ａ 半導体チップ ２ Ｖｃ
ｃ用パッド ３ ＲＳＴ用パッド ４ ＣＬ
Ｋ用パッド ５ ＧＮＤ用パッド ６ Ｉ／
Ｏ用パッド １１ａ 半導体チップ １３ ＲＳＴ用パッド １４ Ｃ
ＬＫ用パッド １５ ＧＮＤ用パッド １７ 実
装基板 １００ ウエハ １０１
半導体チップ １０２ 半導体チップ １１２
Ｖｃｃ用パッド １１３ ＲＳＴ用パッド １１４
ＣＬＫ用パッド １１５ ＧＮＤ用パッド １１６
Ｉ／Ｏ用パッド １２２ Ｖｃｃ用パッド １２３ ＲＳＴ用パッド １２４
ＣＬＫ用パッド １２５ ＧＮＤ用パッド １２６
Ｉ／Ｏ用パッド ３００ａ 半導体チップ ３０２
Ｖｃｃ用パッド ３０３ ＲＳＴ用パッド ３０４
ＣＬＫ用パッド ３０５ ＧＮＤ用パッド ３０６
Ｉ／Ｏ用パッド ３０７ ダミーパッド ５００ａ 半導体チップ ７０２ａ Ｖｃｃ用パッド ７０２ｂ
Ｖｃｃ用パッド ７０５ａ ＧＮＤ用パッド ７０５ｂ
ＧＮＤ用パッド ７１１ａ ボンディングパッド ７１１ｂ
ボンディングパッド ８００ ＩＣカード ８０１
カード本体
ｃ用パッド ３ ＲＳＴ用パッド ４ ＣＬ
Ｋ用パッド ５ ＧＮＤ用パッド ６ Ｉ／
Ｏ用パッド １１ａ 半導体チップ １３ ＲＳＴ用パッド １４ Ｃ
ＬＫ用パッド １５ ＧＮＤ用パッド １７ 実
装基板 １００ ウエハ １０１
半導体チップ １０２ 半導体チップ １１２
Ｖｃｃ用パッド １１３ ＲＳＴ用パッド １１４
ＣＬＫ用パッド １１５ ＧＮＤ用パッド １１６
Ｉ／Ｏ用パッド １２２ Ｖｃｃ用パッド １２３ ＲＳＴ用パッド １２４
ＣＬＫ用パッド １２５ ＧＮＤ用パッド １２６
Ｉ／Ｏ用パッド ３００ａ 半導体チップ ３０２
Ｖｃｃ用パッド ３０３ ＲＳＴ用パッド ３０４
ＣＬＫ用パッド ３０５ ＧＮＤ用パッド ３０６
Ｉ／Ｏ用パッド ３０７ ダミーパッド ５００ａ 半導体チップ ７０２ａ Ｖｃｃ用パッド ７０２ｂ
Ｖｃｃ用パッド ７０５ａ ＧＮＤ用パッド ７０５ｂ
ＧＮＤ用パッド ７１１ａ ボンディングパッド ７１１ｂ
ボンディングパッド ８００ ＩＣカード ８０１
カード本体
Claims (9)
- 【請求項１】 半導体チップ上に配置され、互いに接続
される電極を有する半導体装置において、 前記半導体チップの対角線に対称に配置される前記電極
を備えることを特徴とする半導体装置。 - 【請求項２】 ３種類の互いに接続される電極を備える
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体チップ上に配置される電極を有す
る半導体装置において、 前記半導体チップの中心線に対称に配置され、電気的信
号に応答する第１の列と、電気的信号に応答しない第２
の列からなる前記電極を備えることを特徴とする半導体
装置。 - 【請求項４】 第１の列は外部と接続を必要とする電極
を備えることを特徴とする請求項３記載の半導体装置。 - 【請求項５】 半導体チップ上に配置され、互いに接続
される電極を有する半導体装置において、 前記半導体チップの中心線に対称に配置され、それぞれ
異なる５種類の電気的信号に応答する前記電極を備える
ことを特徴とする半導体装置。 - 【請求項６】 半導体ウエハにおいて、第１の半導体チ
ップと対称な電極配置を有する第２の半導体チップとを
形成することを特徴とする半導体ウエハ。 - 【請求項７】 半導体チップ上に配置される電極を有す
る半導体装置において、 電源電位あるいは接地電位を印加することにより、前記
半導体チップの内部回路と電気的に導通を図る電極を備
えることを特徴とする半導体装置。 - 【請求項８】 半導体装置を実装基板に実装してなるモ
ジュ−ルにおいて、 前記半導体装置は請求項１記載の半導体装置または、請
求項３記載の半導体装置または、請求項５記載の半導体
装置または、請求項７記載の半導体装置であることを特
徴とするモジュ−ル。 - 【請求項９】 モジュ−ルをカード本体に設けるＩＣカ
ードにおいて、 前記モジュ−ルは請求項８記載のモジュ−ルであること
を特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33419698A JP2000164627A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びモジュール及びそれを用いたｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33419698A JP2000164627A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びモジュール及びそれを用いたｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164627A true JP2000164627A (ja) | 2000-06-16 |
Family
ID=18274628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33419698A Pending JP2000164627A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びモジュール及びそれを用いたｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164627A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537397B1 (ko) * | 2001-11-07 | 2005-12-19 | 가부시끼가이샤 도시바 | 반도체 장치, 전자 카드 및 패드 재배치 기판 |
| EP3306658A1 (en) * | 2016-10-05 | 2018-04-11 | Nexperia B.V. | Semiconductor die for use in different package types |
| US10074632B2 (en) | 2015-07-08 | 2018-09-11 | Samsung Electronics Co., Ltd. | Solid-state drive |
-
1998
- 1998-11-25 JP JP33419698A patent/JP2000164627A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537397B1 (ko) * | 2001-11-07 | 2005-12-19 | 가부시끼가이샤 도시바 | 반도체 장치, 전자 카드 및 패드 재배치 기판 |
| US10074632B2 (en) | 2015-07-08 | 2018-09-11 | Samsung Electronics Co., Ltd. | Solid-state drive |
| EP3306658A1 (en) * | 2016-10-05 | 2018-04-11 | Nexperia B.V. | Semiconductor die for use in different package types |
| CN108010896A (zh) * | 2016-10-05 | 2018-05-08 | 安世有限公司 | 可翻转的半导体芯片 |
| CN116779571A (zh) * | 2016-10-05 | 2023-09-19 | 安世有限公司 | 可翻转的半导体芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617694B2 (en) | Semiconductor chip, semiconductor device, methods of fabricating thereof, circuit board and electronic device | |
| US6376917B1 (en) | Semiconductor device | |
| US6060772A (en) | Power semiconductor module with a plurality of semiconductor chips | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| US20120068362A1 (en) | Semiconductor device having semiconductor member and mounting member | |
| US7511370B2 (en) | Power gridding scheme | |
| US6114903A (en) | Layout architecture for core I/O buffer | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| KR100336081B1 (ko) | 반도체 칩 | |
| WO2004004000A1 (ja) | 半導体装置への電源接続構造 | |
| US6181005B1 (en) | Semiconductor device wiring structure | |
| JP2000164627A (ja) | 半導体装置及びモジュール及びそれを用いたｉｃカード | |
| JP2708696B2 (ja) | 半導体素子実装コネクタ | |
| US5554881A (en) | Constitution of an electrode arrangement in a semiconductor element | |
| KR20010074816A (ko) | 열 헤드 및 열 헤드 장치 | |
| JPH0629395A (ja) | 半導体集積回路装置 | |
| JP2000195586A (ja) | カ―ドコネクタ用回路基板 | |
| JP3182943B2 (ja) | ハイブリッドｉｃ | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JP3308236B2 (ja) | 多ピン対応ｌｓｉにおけるパッケージ構造 | |
| JP3574004B2 (ja) | 半導体装置 | |
| JPH0774196A (ja) | 半導体集積回路装置 | |
| JPH02192155A (ja) | 半導体装置 | |
| JPH11177014A (ja) | 電子装置およびその製造方法 |