KR100537397B1 - 반도체 장치, 전자 카드 및 패드 재배치 기판 - Google Patents

반도체 장치, 전자 카드 및 패드 재배치 기판 Download PDF

Info

Publication number
KR100537397B1
KR100537397B1 KR10-2002-0068417A KR20020068417A KR100537397B1 KR 100537397 B1 KR100537397 B1 KR 100537397B1 KR 20020068417 A KR20020068417 A KR 20020068417A KR 100537397 B1 KR100537397 B1 KR 100537397B1
Authority
KR
South Korea
Prior art keywords
substrate
wiring
antenna wiring
antenna
card
Prior art date
Application number
KR10-2002-0068417A
Other languages
English (en)
Other versions
KR20030038460A (ko
Inventor
가지모또미노리
이께다오사무
모모도미마사끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030038460A publication Critical patent/KR20030038460A/ko
Application granted granted Critical
Publication of KR100537397B1 publication Critical patent/KR100537397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판(3)과, 이 기판(3)에 형성된 외부 단자(15), 및 이 외부 단자(15)에 전기적으로 접속된 내부 배선과, 기판(3) 상에 탑재되며, 내부 배선에 전기적으로 접속되는 반도체 칩(5)과, 기판(3)의 서로 인접하는 2개의 각부(角部) 각각에 형성되며, 접지되는 안테나 배선(41)을 구비한다.

Description

반도체 장치, 전자 카드 및 패드 재배치 기판{SEMICONDUCTOR DEVICE, ELECTRIC CARD, AND PAD REARRANGEMENT SUBSTRATE}
본 발명은 반도체 장치, 예를 들면 전자 카드에 이용되는 반도체 장치에 관한 것이다.
최근, 카드에 반도체 집적 회로(IC) 칩을 내장한 IC 카드나 메모리 카드가 보급되고 있다. 본 명세서에서는, IC 카드나 메모리 카드 등, IC 칩을 내장한 카드를 총칭하여 전자 카드(electric card)라고 한다.
전자 카드는, 예를 들면 기존의 자기 카드에 비해, 대용량의 데이터를 기억할 수 있고, 또한, 기존의 자기 디스크에 비해, 보다 소형화가 가능하다. 이와 같은 이점 때문에, 전자 카드는, 장래, 자기 카드나 자기 디스크를 대체할 가능성을 가진 미디어 중 하나이다.
전자 카드의 분야에서도, IC 칩과 마찬가지로, 그 소형화와 함께, 고기능화, 대용량화가 요구되고 있다. 이 때문에, 전자 카드 내에서의 IC 칩의 실장 밀도는 급속하게 증대되고 있다. 실장 밀도가 높아지면, 카드의 외표면으로부터 IC 칩까지의 거리가 가까워진다. 그 결과, 외계로부터의 서지가 IC 칩에 직접적으로 입력될 가능성이 높아지고 있다.
전자 카드에서, 서지원으로 될 가능성이 높은 것은, 전자 카드를 휴대하고 있는 인간이다. 그리고, 서지가 입력될 가능성이 높은 부분은, 인간이 무의식적으로 카드를 잡게 되는 부분이다. 이 무의식적으로 잡는 부분으로서, 도 25a에 도시한 바와 같이, 전자 카드의 인접하는 2개의 각부, 예를 들면 전자 카드의 전자 기기 삽입측에 대하여, 반대측의 2개의 각부가 클로우즈 업되어 있다.
이들 2개의 각부는, 도 25b에 도시한 바와 같이, 예를 들면 전자 카드를 전자 기기에 삽입할 때, 혹은 전자 카드를 전자 기기로부터 빼낼 때에 무의식적으로 잡기 쉽다. 이러한 경향은, 전자 카드의 소형화, 예를 들면 전자 카드의 폭 Wcard가 작아짐에 따라, 보다 현저해진다.
이와 같이 전자 카드의 소형화, 고밀도 실장화가 진행됨에 따라, 내부에 탑재된 IC 칩에 대하여, 서지가 직접적으로 입력될 가능성이 높아지고 있다. 이 때문에, 전자 카드뿐만 아니라, 전자 카드 내에 탑재되는 IC 칩에서도 어떠한 대책을 강구할 필요가 있다.
본 발명의 제1 양태에 따른 반도체 장치는,
기판과,
상기 기판 상에 형성된 외부 단자와,
상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
상기 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있음-
을 포함한다.
본 발명의 제2 양태에 따른 전자 카드는,
기판과,
상기 기판 상에 형성된 외부 단자와,
상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
상기 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있음-과,
상기 기판 및 상기 반도체 칩을 수용하는 카드 외장체
를 포함한다.
본 발명의 제3 양태에 따른 패드 재배치 기판은,
절연성 기판-상기 절연성 기판은, 반도체 칩이 탑재되는 탑재면과, 외부 단자가 형성되는 외부 단자면을 가짐-과,
상기 절연성 기판의 상기 탑재면에 형성된 내부 단자-상기 내부 단자는 상기 반도체 칩의 본딩 패드에 접속됨-와,
상기 절연성 기판의 상기 외부 단자 형성면에 형성된 외부 단자-상기 외부 단자는 상기 반도체 칩의 본딩 패드를 회로 보드에 접속 가능하게 재배치함-와,
상기 절연성 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자를 상기 내부 단자에 접속함-과,
상기 절연성 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있음-
을 포함한다.
본 발명의 제4 양태에 따른 전자 기기는,
카드 인터페이스와,
상기 카드 인터페이스에 접속되는 카드 슬롯과,
상기 카드 슬롯에 전기적으로 접속되는 전자 카드
를 포함하며,
상기 전자 카드는,
기판과,
상기 기판 상에 형성된 외부 단자와,
상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
상기 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있음-과,
상기 기판 및 상기 반도체 칩을 수용하는 카드 외장체
를 포함한다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 설명을 행할 때, 모든 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다.
(제1 실시예)
도 1a는 본 발명의 제1 실시예에 따른 플라스틱-랜드 그리드 어레이(이하 P-LGA) 패키지의 외관을 도시하는 사시도이고, 도 1b는 도 1a에서의 1B-1B선을 따라 취한 단면을 분해하여 도시하는 분해 단면도이다.
도 1a, 도 1b에 도시한 바와 같이, 제1 실시예에 따른 P-LGA 패키지(1)는, 기판(3)과, 이 기판(3) 상에 탑재된 반도체 칩(이하 IC 칩)(5)과, 기판(3) 및 반도체 칩(5)을 밀봉하는 절연성 밀봉재(7)를 포함한다.
기판(3)은 랜드면과 본딩면을 갖는다. 본딩면은 IC 칩(5)을 탑재하는 IC 칩 탑재면이다. 랜드면은 패키지(1)를, 예를 들면 회로 보드 상에 실장할 때의 실장면이다. 이 기판(3)은, 예를 들면 IC 칩(5)의 본딩 패드를 회로 보드와 접속 가능하게 재배치하는, 소위 패드 재배치 기판이다.
본딩면에는, 다이 본딩부(9) 및 내부 단자(11)가 형성된다. 다이 본딩부(9)에는 IC 칩(5)이 본딩된다. 본 발명의 제1 실시예에 따른 패키지(1)의 본딩부(9)는, IC 칩(5)의 형태에 따라 오목하게 들어가 있다. 이 이유 중 하나는, 예를 들면 패키지(1)의 두께 Tp를 매우 얇게 하기 위해서이다. 단, IC 칩(5)의 형태에 따른 오목부는, 필요에 따라 형성하면 된다. 두께 Tp의 일례는 약 0.6∼0.7㎛ 이하이다. 두께 Tp를 얇게 하는 이유 중 하나는, 본 패키지(1)가, IC 카드 혹은 메모리 카드 등의 전자 카드에 탑재되는 것이 예정되어 있기 때문이다. 예를 들면 IC 칩(5)의 일례는, 불휘발성 반도체 기억 장치, 예를 들면 NAND형 플래시 메모리이다.
내부 단자(11)는 IC 칩(5)의 본딩 패드에 전기적으로 접속된다. 본 발명의 제1 실시예에 따른 패키지(1)의 내부 단자(11)는, IC 칩(5)의 본딩 패드에, 본딩 와이어(13)를 통해 전기적으로 접속된다.
랜드면에는 외부 단자(15)가 형성된다. 외부 단자(15)는, 예를 들면 회로 보드의 배선에 전기적으로 접속되는 부분이다. 외부 단자(15)는, 기판(3) 내에 형성된 내부 배선에 의해, 내부 단자(11)와 전기적으로 접속된다. 이에 의해, IC 칩(5)은 회로 보드의 배선에 전기적으로 접속된다.
또한, 본 발명의 제1 실시예의 패키지(1)에서는, 도 1a에 도시한 바와 같이, 실제로 IC 칩(5)에 전기적으로 접속되는 외부 단자(15)와, IC 칩(5)에 전기적으로 접속되지 않는 더미 외부 단자(15-D)가 형성되어 있다. 더미 외부 단자(15-D)는, 예를 들면 회로 보드의 접지된 배선에 전기적으로 접속된다.
또한, IC 칩(5)은, 절연성 밀봉재(7), 예를 들면 절연성 플라스틱에 의해 밀봉된다.
도 2a는, 도 1b에서의 파선 부분(2A) 내를 확대하여 도시하는 확대 단면도이다. 도 2a에 도시한 단면의 치수의 일례를, 도 2b에 도시한다.
도 2a, 도 2b에 도시한 바와 같이, IC 칩(5)의 두께(칩 두께) A의 일례는 200±15㎛이다. IC 칩(5)을 다이 본딩부(9)에 본딩하는 페이스트의 두께(페이스트 두께), 예를 들면 접착 테이프의 두께(테이프 두께) B의 일례는 40±20㎛이다. 기판(3)의 두께(기판 두께) C의 일례는 190±20㎛이다. 절연성 밀봉재(7)의 본딩면으로부터의 두께(캐비티 두께) D의 일례는 435±20㎛이다. 랜드면으로부터 절연성 밀봉재(7)의 상면까지의 두께(패키지 두께, 도 1a의 두께 Tp에 상당) F의 일례는 625±28㎛이다. IC 칩(5) 상의 본딩 와이어(13)의 높이(루프 높이) G의 일례는 125±25㎛이다. 내부 단자(11)의 노출면으로부터 IC 칩(5)의 본딩 패드면까지의 단차(본딩 단차) H의 일례는 250㎛이다. 본딩 와이어(13) 상의 절연성 밀봉재(7)의 두께(와이어 위 수지 두께) J는 75±41㎛이다.
또한, 도 2a에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 패키지(1)의 기판(3)은, 절연성 코어재(21), 절연성 코어재(21)의 랜드면에 형성된 랜드면 배선(제1층 내부 배선)(23), 이 배선(23)을, 외부 단자(15)의 부분을 제외하고 피복하는 절연층(25), 절연성 코어재(21)의 본딩면에 형성된 본딩면 배선(제2층 내부 배선)(27), 이 배선(27)을, 내부 단자(11)의 부분을 제외하고 피복하는 절연층(29)을 포함한다. 본딩면 배선(27)은, 랜드면 배선(23)에, 절연성 코어재(21)에 형성된 관통 홀(31)을 통해 접속되어 있다.
이하, 본 발명의 제1 실시예에 따른 패키지(1)의 기판(3)에 대하여, 보다 상세히 설명한다.
도 3은 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 3에 도시한 바와 같이, 절연성 코어재(21)의 랜드면 상에는, 랜드면 배선(23)이 형성되어 있다. 배선(23)의 재질의 일례는 구리이고, 그 두께의 일례는 20㎛이다. 배선(23)은 외부 단자(15)에 접속된다. 외부 단자(15)는, 절연성 코어재(21)의 랜드면으로부터 외부로 노출되지만, 외부 단자(15) 이외의 부분은, 예를 들면 절연층(25)에 의해 피복된다. 절연층(25)의 패턴의 일례를 도 4에 도시한다.
도 4에 도시한 바와 같이, 절연층(25)에는, 외부 단자(15) 및 더미 외부 단자(15)가 노출되는 개공(33)을 갖는다. 절연층(25)의 재질의 일례는 솔더 레지스트이고, 그 두께의 일례는 배선(23)이 없는 부분에서는 30㎛, 배선(23)이 있는 부분에서는 20㎛이다.
또한, 배선(23)은, 본딩면 배선(27)에, 관통 홀(31)을 통해 접속된다. 본딩면 배선(27)의 패턴의 일례를 도 5에 도시하고, 또한, 본딩면 상에 IC 칩(5)을 탑재한 상태를 도 6에 도시한다.
도 5, 도 6에 도시한 바와 같이, 본딩면 배선(27)은, 관통 홀(31)로부터 도출된 랜드면 배선(23)을, 본딩면 상에 형성된 내부 단자(11)와 접속한다. 본 발명의 제1 실시예에서는, 관통 홀(31)이, 절연성 코어재(21)의 4변 중, 서로 마주 보는 변을 따라 2열 형성되어 있다.
또한 본 발명의 제1 실시예에서는, 절연성 코어재(21)의, 랜드면 상의 4개의 각부에 배선(41)이 형성되어 있다. 배선(41)은, 예를 들면 더미 외부 단자(15-D)에 접속되며, 접지된다. 이하, 배선(41)을, 본 명세서에서는 안테나 배선으로 부른다.
상기 제1 실시예에 따른 P-LGA 패키지(1)는, 패키지(1)의 내부에 안테나 배선(41)을 갖고, 또한 안테나 배선(41)은, 패키지(1)의 4개의 각부, 예를 들면 기판(3)의 4개의 각부에 형성되어 있다. 안테나 배선(41)은 접지된다. 이 때문에, 패키지(1)의 각부에 서지가 입력된 경우, 이 서지는 안테나 배선(41)을 통해 접지점으로 빠져나갈 수 있다.
또한, 안테나 배선(41)은, 패키지(1)의 4개의 각부에 형성되어 있기 때문에, 패키지(1)가 전자 카드에 탑재되고, 예를 들면 도 7a에 도시한 바와 같이, 카드 외장체(51)의 인접하는 2개의 각부(53)로부터 서지가 입력된 경우, 이들 서지도, 패키지(1)의 안테나 배선(41)을 통해 접지점으로 빠져나갈 수 있다.
물론, 안테나 배선(41)은, 도 7a에 도시한 인접하는 2개의 각부(53)로부터 입력된 서지에 한정되지 않고, 예를 들면 도 7b에 도시한 바와 같이, 카드 외장체(51)의 서로 마주 보는 2변으로부터 입력되는 서지도, 접지점으로 빠져나갈 수 있다.
이와 같이 제1 실시예에 따른 패키지(1)는, 그 4개의 각부, 예를 들면 기판(3)의 4개의 각부에 접지되는 안테나 배선(41)을 갖는다. 이에 의해, 내부에 수용된 IC 칩(5)을 정전 파괴로부터 보호할 수 있다.
또한, 반도체 장치의 정전 파괴 내성이 향상되기 때문에, 제1 실시예에 따른 패키지(1)는, 도 8에 도시한 바와 같이, 카드 외장체(51)의 표면으로부터 IC 칩(5)까지의 거리 d가 작은, 소위 고밀도 실장에 특히 유리하다. 거리 d의 일례로서는, 예를 들면 1㎜ 미만이다.
또한, 안테나 배선(41)은, IC 칩(5)이 아니라, 이것을 수용하는 패키지(1)의 4개의 각부, 예를 들면 기판(3)의 4개의 각부에 형성된다. 이 때문에, 본 발명을 실시할 때, IC 칩(5)에는, 예를 들면 설계 변경 등의 작업은 필요하지 않다. 즉, 본 발명에 따른 정전 파괴 대책은 간편하여, 예를 들면 생산 비용이 지나치게 증가되지 않는다.
또한, 안테나 배선(41)을, 패키지(1), 예를 들면 기판(3)의 4개의 각부에 형성하는 것에 의한 이점 중 하나는, 예를 들면 도 9a∼도 9d에 도시한 바와 같이, 0°, 90°, 180°, 270°의 다양한 방향에서, 패키지(1)를 카드 외장체(51) 내에 수용하였다고 해도, 안테나 배선(41)은, 카드 외장체(51)의 인접하는 2개의 각부(53)에 인접한다. 즉, 카드 외장체(51)에 수용할 때의 패키지 배치에 관한 자유도가 높다.
그러나, 도 10에 도시한 바와 같이, 카드 외장체(51) 내에서, 패키지(1)의 배치가 결정되어 있는 경우에는, 안테나 배선(41)은, 인접하는 2개의 각부(53)에 따라, 패키지(1)의 인접하는 2개의 각부에만 형성하도록 하는 것도 가능하다.
다음으로, 안테나 배선(41)을 형성하는 방법의 일례를 설명한다.
도 11은 안테나 배선을 형성하는 방법의 일례를 도시하는 평면도이다. 도 11은, 기판(3)을 잘라내기 전의 절연성 프레임의 평면도, 예를 들면 유리 에폭시 프레임의 랜드면측의 평면도를 도시하고 있으며, 기판(3)이 되는 부분이 2개소 형성되어 있다.
도 11에 도시한 바와 같이, 기판(3)이 되는 부분의 주위는, 배선(61)으로 둘러싸여 있다. 배선(61)은, 더미 외부 단자(15-D)를 도금, 예를 들면 전해 도금에 의해 형성할 때에 이용되는 도금 배선이다. 도금 배선(61)은 기판(3)이 되는 부분으로 연장되어 있고, 예를 들면 선단(先端)에는 더미 외부 단자(15-D)가 전해 도금에 의해 형성된다. 또한, 외부 단자(15)도 전해 도금에 의해 형성된다. 외부 단자(15)의 도금 배선은, 본 발명의 제1 실시예에서는, 도금 배선(61)과는 다른 층, 예를 들면 본딩면에 형성되어 있다. 이 도금 배선은, 도 11에는 도시되어 있지 않지만, 그 일부는, 예를 들면 도 5, 도 6에서 참조 부호 63으로 도시되어 있다.
도금 배선(61)으로는, 예를 들면 랜드면 배선(23)과 동일한 도전층, 예를 들면 동박을 이용할 수 있다. 이 때문에, 도금 배선(61)을 안테나 배선(41)으로 이용하면, 안테나 배선(41)을 형성하기 위해, 새로운 도전층을 형성할 필요가 없다라고 하는 이점을 얻을 수 있다.
또한, 예를 들면 도금 배선(61)을 안테나 배선(41)으로 이용한 경우에는, 예를 들면 도 3에 도시한 바와 같이, 안테나 배선(41)에, 기판(3)의 단부로부터 노출되는 부위(43)를 형성할 수 있다. 이에 의해, 안테나 배선(41)은, 예를 들면 기판(3)의 내부에 형성되는 배선 패턴(23)보다 외측, 즉 카드 외장체(51)의 근방으로 인출할 수 있다. 이에 의한 이점 중 하나는, 서지가, 예를 들면 배선 패턴(23)보다 안테나 배선(41)에 입력되기 쉬워지는 것이다. 원리는 피뢰침과 거의 마찬가지이다. 서지가, 예를 들면 배선 패턴(23)보다 안테나 배선(41)에 입력되기 쉬워지면, IC 칩(5)을 정전 파괴로부터 보호하는 이점은 더욱 높아진다.
또한, 노출되는 부위(43)는, 기판(3)의 단부로부터 패키지(1)의 외계로 노출시킨 상태 그대로 해도 되고, 필요하면, 예를 들면 절연성 밀봉재에 의해 패키지(1) 내에 밀봉해 두어도 된다.
또한, 안테나 배선(41)을 기판(3)의 단부로부터 노출시키는 것은, 도금 배선(61)을 이용하는 것만으로 한정되는 것은 아니다. 예를 들면 안테나 배선(41)의 패턴을, 기판(3)의 단부로부터 노출시키는 패턴으로 해도 된다.
(제2 실시예)
도 3에 도시한 기판(3)에는, 랜드면 배선(23), 안테나 배선(41) 외에, 예를 들면 패키지(1)의 변형을 억제하기 위한 보강 패턴(23-R)이 형성되어 있다. 보강 패턴(23-R)은, 예를 들면 랜드면 배선(23)의 패턴이, 드문드문하게 있는 부분에, 필요에 따라 형성된다.
본 발명의 제2 실시예는, 각부에 형성된 안테나 배선(41) 외에, 보강 패턴(23-R)을 안테나 배선으로서 이용하는 예이다.
도 12는 본 발명의 제2 실시예에 따른 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 12에 도시한 바와 같이, 보강 패턴(23-R)은, 예를 들면 외부 단자(15) 중, 접지 단자 Vss에 접속된다. 이에 의해, 보강 패턴(23-R)은, 안테나 배선(41)과 동등한 역할을 한다. 또한, 외부 단자(15) 중, 전기적으로 부유로 되는 보강 패턴(23-R)에 대해서는, 예를 들면 안테나 배선(41)에 접속하면, 안테나 배선(41)과 동등한 역할을 한다.
본 발명의 제2 실시예에 따르면, 패키지(1)의 각부, 예를 들면 기판(3)의 각부에 형성된 안테나 배선(41) 외에, 안테나 배선(41)간에, 다른 안테나 배선이 형성된다. 이 때문에, 안테나 배선(41)이 설치되는 영역이 확대되어, IC 칩(5)을 정전 파괴로부터 보호하는 이점을 더욱 높일 수 있다.
(제3 실시예)
도 13은 본 발명의 제3 실시예에 따른 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 13에 도시한 바와 같이, 안테나 배선(41)은, 기판(3)의 인접하는 각부에 각각 형성될 뿐만 아니라, 인접하는 각부간을 연결하도록 형성되어도 된다.
본 발명의 제3 실시예에 따르면, 예를 들면 제1 실시예에 비해, 안테나 배선(41)이 설치되는 영역이 넓어진다. 이 때문에, 제2 실시예와 마찬가지로, IC 칩(5)을 정전 파괴로부터 보호하는 이점을 더욱 높일 수 있다.
(제4 실시예)
도 14는 본 발명의 제4 실시예에 따른 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 14에 도시한 바와 같이, 안테나 배선(41)은, 기판(3)의 인접하는 각부에 각각 형성될 뿐만 아니라, 기판(3)의 전체 둘레에 형성되어도 된다.
본 발명의 제4 실시예에 따르면, 예를 들면 제1, 제2, 제3 실시예에 비해, 안테나 배선(41)이 설치되는 영역이 더욱 넓어진다. 이 때문에, IC 칩(5)을 정전 파괴로부터 보호하는 이점을 더욱 높일 수 있다.
또한, 안테나 배선(41)을 기판(3)의 전체 둘레에 형성함으로써, 예를 들면 랜드면 배선(23)을 안테나 배선(41)으로 둘러쌀 수 있다. 랜드면 배선(23)이 안테나 배선(41)으로 둘러싸이면, 서지는 랜드면 배선(23)에 더욱 입력되기 어렵게 된다.
(제5 실시예)
본 발명의 제5 실시예는 안테나 배선(41)의 폭에 관한 예이다.
도 15a는 본 발명의 제5 실시예에 따른 P-LGA 패키지의 기판(3)의 일례를 도시하는 사시도이다.
도 15a에 도시한 바와 같이, 안테나 배선(41)의 폭 W1의 제1 예는, 폭 W1을 도금 배선(63)의 폭 W2와 동일하게 한다. 또한, 도금 배선(63)의 폭 W2는, 본딩면 배선(27)(혹은 랜드면 배선(23))의 폭 W3 이하이다. 또한, 도 15a에서, 참조 부호 65로 도시되는 부위는, 도금 배선(63)의 단부가 기판(3)의 단부로부터 노출되어 있는 부위를 나타내고 있다.
(제6 실시예)
본 발명의 제6 실시예는, 제5 실시예와 마찬가지로, 안테나 배선(41)의 폭에 관한 예이다.
도 15b는 본 발명의 제6 실시예에 따른 P-LGA 패키지의 기판(3)의 일례를 도시하는 사시도이다.
도 15b에 도시한 바와 같이, 안테나 배선(41)의 폭 W1의 제2 예는, 폭 W1을 도금 배선(63)의 폭 W2보다 넓게 한다. 또한, 안테나 배선(41)의 폭 W1은, 본딩면 배선(27)(혹은 랜드면 배선(23))의 폭 W3 이하이다.
본 발명의 제6 실시예에 따른 이점은, 안테나 배선(41)의 폭 W1이, 도금 배선(63)의 폭 W2보다 넓기 때문에, 서지가, 도금 배선(63)에 비해, 안테나 배선(41)에 입력되기 쉬워지는 것이다.
(제7 실시예)
본 발명의 제7 실시예는, 제5, 제6 실시예와 마찬가지로, 안테나 배선(41)의 폭에 관한 예이다.
도 15c는 본 발명의 제7 실시예에 따른 P-LGA 패키지의 기판(3)의 일례를 도시하는 사시도이다.
도 15c에 도시한 바와 같이, 안테나 배선(41)의 폭 W1의 제3 예는, 폭 W1을 도금 배선(63)의 폭 W2, 및 본딩면 배선(27)(혹은 랜드면 배선(23))의 폭 W3보다 넓게 한다.
본 발명의 제7 실시예에 따른 이점은, 안테나 배선(41)의 폭 W1이, 제6 실시예보다 더욱 넓어지기 때문에, 서지가, 도금 배선(63)에 비해, 더욱 안테나 배선(41)에 입력되기 쉬워지는 것이다.
(제8 실시예)
도 16은 본 발명의 제8 실시예에 따른 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 16에 도시한 바와 같이, 제8 실시예는, 안테나 배선(41)을, 인접하는 각부간을 연결하도록 형성하고, 또한 안테나 배선(41)을 기판(3)의 단부를 따라 노출시킨 것이다.
본 발명의 제8 실시예에서는, 예를 들면 제1 실시예에 비해, 안테나 배선(41)의 노출 부위(43)의 면적이 넓어진다. 이 때문에, 서지는, 보다 안테나 배선(41)에 입력되기 쉬워진다.
또한, 본 발명의 제8 실시예에서는, 도 17에 도시한 바와 같이, 도금 배선(61)의 패턴을 단순한 라인 패턴으로 하는 것만으로, 안테나 배선(41)을 형성하는 것이 가능하다. 이 때문에, 예를 들면 안테나 배선(41)을 형성하기 쉽다고 하는 이점이 있다.
(제9 실시예)
도 18은 본 발명의 제9 실시예에 따른 기판(3)의 랜드면 배선 패턴의 일례를 도시하는 평면도이다.
도 19에 도시한 바와 같이, 제8 실시예는, 안테나 배선(41)을, 기판(3)의 전체 둘레에 형성하고, 또한 안테나 배선(41)을 기판(3)의 단부에서 전부 노출시킨 것이다.
본 발명의 제9 실시예에서는, 예를 들면 제8 실시예에 비해, 더욱 안테나 배선(41)의 노출 부위(43)의 면적이 넓어진다. 이 때문에, 서지는 보다 안테나 배선(41)에 입력되기 쉬워진다.
또한, 본 발명의 제9 실시예에서는, 도 19에 도시한 바와 같이, 도금 배선(61)의 패턴을 단순한 프레임 패턴으로 하는 것만으로, 안테나 배선(41)을 형성하는 것이 가능하다. 이 때문에, 제9 실시예에서도, 제8 실시예와 마찬가지로, 예를 들면 안테나 배선(41)을 형성하기 쉽다라고 하는 이점을 얻을 수 있다.
(제10 실시예)
도 20a는 본 발명의 제10 실시예에 따른 기판(3)의 일례를 도시하는 사시도이고, 도 20b는 본 발명의 제10 실시예에 따른 P-LGA 패키지를 회로 보드에 탑재한 상태를 도시하는 단면도이다.
도 20a에 도시한 바와 같이, 본 발명의 제10 실시예에서는, 안테나 배선(41)을 기판(3)의 본딩면, 예를 들면 절연성 코어재(21)의 본딩면에 형성한 것이다. 본 발명의 제10 실시예에서는, 외부 단자(15)가 절연성 코어재(21)의 랜드면에 형성되는 예를 상정하고 있기 때문에, 본딩면에 안테나 배선(41)은, 랜드면에 설치된 안테나 배선(41)에 관통 홀(31)을 통해 접속된다.
이와 같이, 안테나 배선(41)은, 기판(3)의 랜드면 상에 형성할 뿐만 아니라, 기판(3)의 본딩면 상에 형성하는 것이 가능하다.
또한, 안테나 배선(41)을, 기판(3)의 본딩면 상에 형성한 경우에는, 도금 배선(63)은, 기판(3)의 랜드면, 예를 들면 절연성 코어재(21)의 랜드면에 형성하도록 해도 된다. 이에 의한 이점 중 하나는, 도 20b에 도시한 바와 같이, 패키지(1)를 회로 보드(71)에 탑재했을 때, 예를 들면 기판(3)의 단부, 예를 들면 절연성 코어재(21)의 단부로부터 노출되는 도금 배선(63)을, 안테나 배선(41)과, 회로 보드(71)에 형성된 접지 배선 Vss(GND) 사이에 형성할 수 있는 것이다. 노출되는 도금 배선(63)을, 안테나 배선(41)과 접지 배선 Vss(GND) 사이에 형성하면, 서지가 도금 배선(63)에 입력될 가능성을 낮출 수 있다.
또한, 도 20a에 도시한 바와 같이, 본 발명의 제10 실시예는, 안테나 배선(41)이, 랜드면에 형성된 안테나 배선(41)과, 본딩면에 형성된 안테나 배선(41)의 2층 구조로 되어 있다.
이와 같이, 안테나 배선(41)은 다층 구조로 하는 것도 가능하다. 이에 의한 이점 중 하나는, 안테나 배선(41)이 다층 구조로 됨으로써, 서지는 보다 안테나 배선(41)에 입력되기 쉬워지는 것이다.
(제11 실시예)
다음으로, 상기 제1∼제10 실시예에 의해 설명한 반도체 집적 회로 장치를 이용한 전자 카드의 어플리케이션예를, 본 발명의 제11 실시예로서 설명한다.
도 21은, 상기 제1∼제10 실시예에 의해 설명한 반도체 집적 회로 장치를 이용한 전자 카드를 이용하는 전자 기기의 일례를 도시하는 사시도이다. 도 21에는, 전자 기기의 일례로서, 휴대 전자 기기, 예를 들면, 디지털 스틸 카메라가 도시되어 있다. 전자 카드는, 예를 들면, 메모리 카드(51)이고, 예를 들면 디지털 스틸 카메라(101)의 기록 미디어로서 이용된다. 도 21에서는, 특히 내부의 IC 패키지(1)는, 제1 실시예에서 설명한 안테나 배선(41)을 갖는 예를 나타내고 있다. 디지털 스틸 카메라의 케이싱(케이스)에는, 카드 슬롯(102) 및 이 카드 슬롯(102)에 접속되는 회로 기판이 수용되어 있다. 또한, 회로 기판은, 도 21에서는 그 도시를 생략하고 있다. 메모리 카드(51)는, 디지털 스틸 카메라(101)의 카드 슬롯(102)에 착탈 가능한 상태로 장착된다. 이에 의해, 메모리 카드(51)는, 회로 기판 상의 전자 회로에 전기적으로 접속된다. 또한, 전자 카드가, 예를 들면, 비접촉형의 IC 카드인 경우에는, 카드 슬롯(102)에 수용, 또는 접근시킴으로써, 회로 기판 상의 전자 회로에, 예를 들면, 무선 신호에 의해 전기적으로 접속된다.
도 22는 디지털 스틸 카메라의 기본 시스템을 도시하는 블록도이다.
피사체로부터의 광은 렌즈(103)에 의해 집광되어 촬상 장치(104)에 입력된다. 촬상 장치(104)는, 입력된 광을 광전 변환하여, 예를 들면, 아날로그 신호로 한다. 촬상 장치(104)의 일례는 CMCS 이미지 센서이다. 아날로그 신호는, 아날로그 증폭기(AMP)에 의해 증폭된 후, A/D 컨버터(A/D)에 의해 디지털 신호로 변환된다. 디지탈화된 신호는, 카메라 신호 처리 회로(105)에 입력되어, 예를 들면, 자동 노출 제어(AE), 자동 화이트 밸런스 제어(AWB), 및 색 분리 처리를 행한 후, 휘도 신호와 색차 신호로 변환된다.
화상을 모니터하는 경우, 카메라 신호 처리 회로(105)로부터 출력된 신호가 비디오 신호 처리 회로(106)에 입력되어, 비디오 신호로 변환된다. 비디오 신호의 방식으로서는, 예를 들면, NTSC(National Television System Committee)를 예로 들 수 있다. 비디오 신호는, 표시 신호 처리 회로(107)를 통해, 디지털 스틸 카메라(101)에 장치된 표시부(108)로 출력된다. 표시부(108)의 일례는 액정 모니터이다. 또한, 비디오 신호는, 비디오 드라이버(109)를 통해, 비디오 출력 단자(110)로 출력된다. 디지털 스틸 카메라(101)에 의해 촬상된 화상은, 비디오 출력 단자(110)를 통해, 화상 기기, 예를 들면, 텔레비전으로 출력할 수 있어, 촬상한 화상을 표시부(108) 이외에서도 즐길 수 있다. 촬상 장치(104), 아날로그 증폭기(AMP), A/D 컨버터(A/D), 카메라 신호 처리 회로(105)는, 마이크로 컴퓨터(111)에 의해 제어된다.
화상을 캡쳐하는 경우, 조작 버튼, 예를 들면 셔터 버튼(112)을 누른다. 이에 의해, 마이크로 컴퓨터(111)는, 메모리 컨트롤러(113)를 제어하고, 카메라 신호 처리 회로(105)로부터 출력된 신호가 프레임 화상으로서 비디오 메모리(114)에 기입된다. 비디오 메모리(114)에 기입된 프레임 화상은, 압축/신장 처리 회로(115)에 의해 소정의 압축 포맷에 기초하여 압축되며, 카드 인터페이스(116)를 통해 카드 슬롯에 장착되어 있는 메모리 카드(51)에 기록된다.
기록된 화상을 재생하는 경우, 메모리 카드(51)에 기록되어 있는 화상을, 카드 인터페이스(116)를 통해 판독하고, 압축/신장 처리 회로(115)에 의해 신장한 후 비디오 메모리(114)에 기입한다. 기입된 화상은 비디오 신호 처리 회로(106)에 입력되며, 화상을 모니터하는 경우와 마찬가지로, 표시부(108)나, 화상 기기에 투영된다.
또한, 본 기본 시스템예에서는, 회로 기판(100) 상에, 카드 슬롯(102), 촬상 장치(104), 아날로그 증폭기(AMP), A/D 컨버터(A/D), 카메라 신호 처리 회로(105), 비디오 신호 처리 회로(106), 표시 장치(107), 비디오 드라이버(109), 마이크로 컴퓨터(111), 메모리 컨트롤러(113), 비디오 메모리(114), 압축/신장 처리 회로(115), 및 카드 인터페이스(116)가 실장되는 예를 나타내고 있다. 또한, 카드 슬롯에 대해서는, 회로 기판(100) 상에 실장될 필요는 없고, 커넥터 케이블 등에 의해, 회로 기판(100)에 접속되어도 된다. 또한, 본 예에서는, 회로 기판(100) 상에는, 또한, 전원 회로(117)가 실장된다. 전원 회로(117)는, 외부 전원, 혹은 전지로부터 전원의 공급을 받아, 디지털 스틸 카메라(101)의 내부에서 사용하는 내부 전원을 발생한다. 전원 회로(117)의 일례는 DC-DC 컨버터이다. 내부 전원은, 상기 각 회로에 동작 전원으로서 공급되는 것 외에, 스트로브(118)의 전원, 및 표시부(108)의 전원으로서 공급된다.
이와 같이, 상기 제1∼제10 실시예에 의해 설명한 반도체 집적 회로 장치를 이용한 전자 카드는, 휴대 전자 기기, 예를 들면, 디지털 스틸 카메라에 이용할 수 있다. 물론, 이 전자 카드는, 디지털 스틸 카메라에 이용될 뿐만 아니라, 예를 들면, 도 23a∼도 23j의 어플리케이션예에 도시한 바와 같이, 비디오 카메라(도 23a), 텔레비전(도 23b), 오디오 기기(도 23c), 게임 기기(도 23d), 전자 악기(도 23e), 휴대 전화(도 23f), 퍼스널 컴퓨터(도 23g), 퍼스널 디지털 어시스턴트(PDA, 도 23h), 음성 레코더(도 23i), PC 카드(도 23j) 등에도 이용할 수 있다. 물론, 이들 이외의 전자 기기에도 이용할 수 있다.
이상, 본 발명을 제1∼제11 실시예에 의해 설명하였지만, 본 발명은 이들 실시예 각각에 한정되는 것이 아니며, 이를 실시할 때는, 발명의 요지를 일탈하지 않는 범위에서 다양하게 변형시킬 수 있다.
예를 들면, 상기 실시예에서는, 기판(3)에서의 배선 구조를, 랜드면 배선(23)과 본딩면 배선(27)의 2층 구조로 하였지만, 3층 이상의 배선 구조로 하는 것도 물론 가능하다.
또한, 예를 들면, 상기 실시예에서는, 기판(3)의 내부 단자(11)와, IC 칩(5)의 본딩 패드를 본딩 와이어(13)에 의해 접속하는, 소위 와이어 본딩 방식의 반도체 장치를 예로 나타냈다.
그러나, 본 발명은, 와이어 본딩 방식에 한하여 적용되는 것이 아니며, 예를 들면 도 24에 도시한 바와 같이, 기판(3)의 내부 단자(11)를, IC 칩(5)의, 예를 들면 범프 전극(81)에 접속하는, 소위 플립 칩 방식의 반도체 장치에도 적용할 수 있다.
또한, 상기 실시예에서는, IC 칩(5)을 절연성 밀봉재(7)에 의해 밀봉하는 예를 나타냈다. 절연성 밀봉재(7)의 재료의 일례는 절연성 플라스틱이었지만, 예를 들면 절연성 세라믹 등으로도 변경 가능하다.
또한, 본 발명은, IC 칩(5)을 절연성 밀봉재(7)에 의해 밀봉하지 않는, 소위 베어 칩 실장에도 적용할 수 있다. 베어 칩 실장은, 예를 들면 플립 칩 방식의 반도체 장치에서 자주 이용되고 있다.
또한, 상기 실시예에서는, 전자 카드에 탑재되는 반도체 장치로서, 불휘발성 반도체 기억 장치를 예시하였지만, 본 발명은 불휘발성 반도체 기억 장치에 한하여 적용되는 것은 아니다.
또한, 상기 실시예는 각각, 단독으로 실시하는 것이 가능하지만, 적절하게 조합하여 실시하는 것도 물론 가능하다.
또한, 상기 실시예에는, 다양한 단계의 발명이 포함되어 있으며, 각 실시예에서 개시한 복수의 구성 요건의 적당한 조합에 의해, 다양한 단계의 발명을 추출하는 것도 가능하다.
또한 상기 실시예에 의해 설명한 반도체 장치는, 전자 카드에 탑재될 뿐만 아니라, 전자 기기, 예를 들면 휴대 전자 기기 등에 탑재되어도, 상기 마찬가지의 이점을 얻을 수 있다. 왜냐하면, 휴대 전자 기기에서도, 전자 카드와 마찬가지로, 그 소형화 및 고밀도 실장화가 진전되고 있는 현재, 본 명세서에서 설명한 바와 같은 대책이 요구되기 때문이다.
당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 생성할 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.
이상 설명한 바와 같이, 상기 본 발명의 실시예에 따르면, 정전 파괴 내성을 향상시키는 것이 가능한 반도체 장치, 그 반도체 장치를 탑재한 전자 카드, 반도체 장치의 부품 중 하나인 패드 재배치 기판, 및 그 반도체 장치를 탑재한 전자 카드를 이용한 어플리케이션을 제공할 수 있다.
도 1a는 본 발명의 제1 실시예에 따른 P-LGA 패키지의 외관을 도시하는 사시도이고, 도 1b는 도 1a에서의 1B-1B선을 따라 취한 단면을 분해하여 도시하는 분해 단면도.
도 2a는 도 1b에서의 파선 부분(2A) 내를 확대하여 도시하는 확대 단면도이고, 도 2b는 도 2a에 도시한 단면의 치수의 일례를 도시하는 도면.
도 3은 본 발명의 제1 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 4는 본 발명의 제1 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 절연층 패턴의 일례를 도시하는 평면도.
도 5는 본 발명의 제1 실시예에 따른 P-LGA 패키지에 포함된 기판의 본딩면 배선 패턴의 일례를 도시하는 평면도.
도 6은 본 발명의 제1 실시예에 따른 P-LGA 패키지에 포함된 기판의 칩 탑재 후를 도시하는 평면도.
도 7a, 도 7b는 각각 본 발명의 제1 실시예에 따른 P-LGA 패키지로부터 얻어지는 제1 이점을 나타내는 도면.
도 8은 본 발명의 제1 실시예에 따른 P-LGA 패키지로부터 얻어지는 제2 이점을 나타내는 도면.
도 9a∼도 9d는 각각 본 발명의 제1 실시예에 따른 P-LGA 패키지로부터 얻어지는 제3 이점을 나타내는 도면.
도 10은 본 발명의 제1 실시예에 따른 P-LGA 패키지의 일 변형예를 도시하는 평면도.
도 11은 본 발명의 제1 실시예에 따른 P-LGA 패키지에 포함된 기판의 안테나 배선을 형성하는 방법의 일례를 도시하는 평면도.
도 12는 본 발명의 제2 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 13은 본 발명의 제3 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 14는 본 발명의 제4 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 15a는 본 발명의 제5 실시예에 따른 P-LGA 패키지에 포함된 기판의 일례를 도시하는 사시도이고, 도 15b는 본 발명의 제6 실시예에 따른 P-LGA 패키지에 포함된 기판의 일례를 도시하는 사시도이며, 도 15c는 본 발명의 제7 실시예에 따른 P-LGA 패키지에 포함된 기판의 일례를 도시하는 사시도.
도 16은 본 발명의 제8 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 17은 본 발명의 제8 실시예에 따른 P-LGA 패키지에 포함된 기판의 안테나 배선을 형성하는 방법의 일례를 도시하는 평면도.
도 18은 본 발명의 제9 실시예에 따른 P-LGA 패키지에 포함된 기판의 랜드면 배선 패턴의 일례를 도시하는 평면도.
도 19는 본 발명의 제9 실시예에 따른 P-LGA 패키지에 포함된 기판의 안테나 배선을 형성하는 방법의 일례를 도시하는 평면도.
도 20a는 본 발명의 제10 실시예에 따른 P-LGA 패키지에 포함된 기판의 일례를 도시하는 사시도이고, 도 20b는 본 발명의 제10 실시예에 따른 P-LGA 패키지를 회로 기판에 탑재한 상태를 도시하는 단면도.
도 21은 상기 제1∼제10 실시예에 의해 설명한 반도체 집적 회로 장치를 이용한 전자 카드를 이용하는 전자 기기의 일례를 도시하는 사시도.
도 22는 디지털 스틸 카메라의 기본 시스템을 도시하는 블록도.
도 23a∼도 23j는 상기 제1∼제10 실시예에 의해 설명한 반도체 집적 회로 장치를 이용한 전자 카드를 이용한 어플리케이션예를 도시하는 도면.
도 24는 본 발명의 제1∼제10 실시예를 적용할 수 있는 다른 반도체 장치 패키지의 예를 도시하는 단면도.
도 25a, 도 25b는 각각 본 발명의 배경을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : P-LGA 패키지
3 : 기판
5 : 반도체 칩(IC 칩)
7 : 절연성 밀봉재
9 : 다이 본딩부
11 : 내부 단자
15 : 외부 단자

Claims (49)

  1. 기판과,
    상기 기판 상에 형성된 외부 단자와,
    상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
    상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
    상기 기판의 각부(角部)에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있고 2층 이상임-
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 안테나 배선은 상기 기판의 각부(角部) 중, 인접한 각부 각각에 있는 반도체 장치.
  3. 제2항에 있어서,
    상기 기판의, 인접한 각부간에 형성된 다른 안테나 배선을 더 포함하며,
    이 외에는 접지되어 있는 반도체 장치.
  4. 제1항에 있어서,
    상기 안테나 배선은 상기 기판의 모든 각부에 있는 반도체 장치.
  5. 제1항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부로부터, 이 각부에 인접한 다른 각부까지 연장되어 있는 반도체 장치.
  6. 제1항에 있어서,
    상기 안테나 배선은 상기 기판의 전체 둘레에 걸쳐 형성되어 있는 반도체 장치.
  7. 제1항에 있어서,
    상기 안테나 배선은 상기 기판으로부터 외계로 노출되는 노출 부위를 갖는 반도체 장치.
  8. 제7항에 있어서,
    상기 기판 상에 형성된, 상기 외부 단자와는 다른 더미 단자를 더 포함하며,
    이 더미 단자는 상기 안테나 배선에 접속되고, 상기 안테나 배선은 상기 더미 단자를 통해 접지되어 있는 반도체 장치.
  9. 제8항에 있어서,
    상기 더미 단자는 도금된 도전물인 반도체 장치.
  10. 제7항에 있어서,
    상기 내부 배선은 상기 기판으로부터 외계로 노출되는 노출 부위를 갖는 반도체 장치.
  11. 제10항에 있어서,
    상기 외부 단자는 도금된 도전물인 반도체 장치.
  12. 제10항에 있어서,
    상기 안테나 배선은 상기 내부 배선과 동일한 층에 있는 도전층에 의해 형성되어 있는 반도체 장치.
  13. 제10항에 있어서,
    상기 안테나 배선은 상기 내부 배선과 다른 층에 있는 도전층에 의해 형성되어 있는 반도체 장치.
  14. 제13항에 있어서,
    상기 안테나 배선은, 상기 기판의 상기 외부 단자가 형성되어 있는 면에 형성되어 있으며, 상기 내부 배선의 노출 부위는, 상기 기판의 상기 반도체 칩이 탑재되어 있는 면에 형성되어 있는 반도체 장치.
  15. 제13항에 있어서,
    상기 안테나 배선은, 상기 기판의 상기 반도체 칩이 탑재되어 있는 면에 형성되어 있으며, 상기 내부 배선의 노출 부위는, 상기 기판의 상기 외부 단자가 형성되어 있는 면에 형성되어 있는 반도체 장치.
  16. 삭제
  17. 제1항에 있어서,
    상기 반도체 장치는 랜드 그리드 어레이형인 반도체 장치.
  18. 제1항에 있어서,
    상기 반도체 장치는 전자 카드에 이용되고 있는 반도체 장치.
  19. 기판과,
    상기 기판 상에 형성된 외부 단자와,
    상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
    상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
    상기 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있고 2층 이상임-과,
    상기 기판 및 상기 반도체 칩을 수용하는 카드 외장체
    를 포함하는 전자 카드.
  20. 제19항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부 중, 인접한 각부 각각에 있는 전자 카드.
  21. 제20항에 있어서,
    상기 기판의, 인접한 각부간에 형성된 다른 안테나 배선을 더 포함하며,
    이 외는 접지되어 있는 전자 카드.
  22. 제19항에 있어서,
    상기 안테나 배선은 상기 기판의 모든 각부에 있는 전자 카드.
  23. 제19항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부로부터, 이 각부에 인접한 다른 각부까지 연장되어 있는 전자 카드.
  24. 제19항에 있어서,
    상기 안테나 배선은 상기 기판의 전체 둘레에 걸쳐 형성되어 있는 전자 카드.
  25. 제19항에 있어서,
    상기 기판은, 상기 안테나 배선을 상기 카드 외장체의 각부에 인접시켜, 상기 카드 외장체 내에 수용되어 있는 전자 카드.
  26. 제25항에 있어서,
    상기 카드 외장체의 각부 중, 상기 안테나 배선에 인접한 각부는, 상기 카드 외장체의 전자 기기 삽입측에 대하여 반대측에 있는 전자 카드.
  27. 절연성 기판-상기 절연성 기판은, 반도체 칩이 탑재되는 탑재면과, 외부 단자가 형성되는 외부 단자면을 가짐-과,
    상기 절연성 기판의 상기 탑재면에 형성된 내부 단자-상기 내부 단자는 상기 반도체 칩의 본딩 패드에 접속됨-와,
    상기 절연성 기판의 상기 외부 단자 형성면에 형성된 외부 단자-상기 외부 단자는 상기 반도체 칩의 본딩 패드를 회로 보드에 접속 가능하게 재배치함-와,
    상기 절연성 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자를 상기 내부 단자에 접속함-과,
    상기 절연성 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있고 2층 이상임-
    을 포함하는 패드 재배치 기판.
  28. 제27항에 있어서,
    상기 안테나 배선은, 상기 절연성 기판의 각부 중, 인접한 각부 각각에 있는 패드 재배치 기판.
  29. 제28항에 있어서,
    상기 기판의, 인접한 각부간에 형성된 다른 안테나 배선을 더 포함하며,
    이 외는 접지되어 있는 패드 재배치 기판.
  30. 제27항에 있어서,
    상기 안테나 배선은 상기 기판의 모든 각부에 있는 패드 재배치 기판.
  31. 제27항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부로부터, 이 각부에 인접한 다른 각부까지 연장되어 있는 패드 재배치 기판.
  32. 제27항에 있어서,
    상기 안테나 배선은 상기 기판의 전체 둘레에 걸쳐 형성되어 있는 패드 재배치 기판.
  33. 카드 인터페이스와,
    상기 카드 인터페이스에 접속되는 카드 슬롯과,
    상기 카드 슬롯에 전기적으로 접속되는 전자 카드
    를 포함하며,
    상기 전자 카드는,
    기판과,
    상기 기판 상에 형성된 외부 단자와,
    상기 기판 내에 형성된 내부 배선-상기 내부 배선은 상기 외부 단자에 전기적으로 접속되어 있음-과,
    상기 기판 상에 탑재된 반도체 칩-상기 반도체 칩은 상기 내부 배선에 전기적으로 접속되어 있음-과,
    상기 기판의 각부에 형성된 안테나 배선-상기 안테나 배선은 접지되어 있고 2층 이상임-과,
    상기 기판 및 상기 반도체 칩을 수용하는 카드 외장체
    를 포함하는 전자 기기.
  34. 제33항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부 중, 인접한 각부 각각에 있는 전자 기기.
  35. 제34항에 있어서,
    상기 기판의, 인접한 각부간에 형성된 다른 안테나 배선을 더 포함하며,
    이 외는 접지되어 있는 전자 기기.
  36. 제33항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부 중, 모든 각부 각각에 있는 전자 기기.
  37. 제33항에 있어서,
    상기 안테나 배선은, 상기 기판의 각부로부터, 이 각부에 인접한 다른 각부까지 연장되어 있는 전자 기기.
  38. 제33항에 있어서,
    상기 안테나 배선은, 상기 기판의 전체 둘레에 걸쳐 형성되어 있는 전자 기기.
  39. 제33항에 있어서,
    상기 전자 기기는 디지털 스틸 카메라인 전자 기기.
  40. 제33항에 있어서,
    상기 전자 기기는 비디오 카메라인 전자 기기.
  41. 제33항에 있어서,
    상기 전자 기기는 텔레비전인 전자 기기.
  42. 제33항에 있어서,
    상기 전자 기기는 오디오 기기인 전자 기기.
  43. 제33항에 있어서,
    상기 전자 기기는 게임 기기인 전자 기기.
  44. 제33항에 있어서,
    상기 전자 기기는 전자 악기인 전자 기기.
  45. 제33항에 있어서,
    상기 전자 기기는 휴대 전화인 전자 기기.
  46. 제33항에 있어서,
    상기 전자 기기는 퍼스널 컴퓨터인 전자 기기.
  47. 제33항에 있어서,
    상기 전자 기기는 퍼스널 디지털 어시스턴트인 전자 기기.
  48. 제33항에 있어서,
    상기 전자 기기는 음성 레코더인 전자 기기.
  49. 제33항에 있어서,
    상기 전자 기기는 PC 카드인 전자 기기.
KR10-2002-0068417A 2001-11-07 2002-11-06 반도체 장치, 전자 카드 및 패드 재배치 기판 KR100537397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00342294 2001-11-07
JP2001342294A JP3785083B2 (ja) 2001-11-07 2001-11-07 半導体装置、電子カード及びパッド再配置基板

Publications (2)

Publication Number Publication Date
KR20030038460A KR20030038460A (ko) 2003-05-16
KR100537397B1 true KR100537397B1 (ko) 2005-12-19

Family

ID=19156178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0068417A KR100537397B1 (ko) 2001-11-07 2002-11-06 반도체 장치, 전자 카드 및 패드 재배치 기판

Country Status (3)

Country Link
US (4) US7095102B2 (ko)
JP (1) JP3785083B2 (ko)
KR (1) KR100537397B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
JP4564321B2 (ja) * 2004-09-30 2010-10-20 株式会社東芝 カード型電子機器
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
JP5138338B2 (ja) * 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP5239309B2 (ja) * 2007-11-21 2013-07-17 株式会社村田製作所 半導体装置
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
WO2009118807A1 (ja) * 2008-03-24 2009-10-01 株式会社ルネサステクノロジ ソケットおよび半導体装置
JP2011237967A (ja) * 2010-05-10 2011-11-24 Dainippon Printing Co Ltd Ｉｃモジュール及びこれを使用したｉｃカード
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
EP2766931B1 (en) * 2011-10-03 2021-12-01 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
WO2016144356A1 (en) * 2015-03-11 2016-09-15 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
FR3049739B1 (fr) * 2016-03-30 2021-03-12 Linxens Holding Procedes de fabrication de cartes a puce et de supports d’antenne pour carte a puce
CN109841577B (zh) * 2017-11-27 2021-02-02 中芯国际集成电路制造(上海)有限公司 芯片及其制造方法、晶圆结构
EP3969761A1 (en) 2019-05-14 2022-03-23 Carrier Corporation Centrifugal compressor including diffuser pressure equalization feature

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10250273A (ja) * 1997-03-17 1998-09-22 Toppan Printing Co Ltd Ｉｃカード
KR19980068706A (ko) * 1997-02-22 1998-10-26 김광호 반도체 장치의 레이아웃
JP2000164627A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置及びモジュール及びそれを用いたｉｃカード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2480008A1 (fr) 1980-04-04 1981-10-09 Flonic Sa Perfectionnements aux cartes a memoire
JPS5816552A (ja) 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPH036858A (ja) 1989-06-02 1991-01-14 Mitsubishi Electric Corp マスタスライス方式半導体集積回路装置
JPH06183189A (ja) 1992-12-21 1994-07-05 Toppan Printing Co Ltd Ｉｃカード用ｉｃモジュール
JPH08307087A (ja) 1995-04-28 1996-11-22 Mitsumi Electric Co Ltd 小型電子機器
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
JP2000010687A (ja) 1998-04-22 2000-01-14 Tdk Corp 入出力装置
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
US6151219A (en) 1999-02-01 2000-11-21 Itt Manufacturing Enterprises, Inc. Electronic card with sheet metal and overmolded plastic frame parts
JP2001144469A (ja) 1999-11-14 2001-05-25 Sony Corp 電子機器
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card
JP3735553B2 (ja) * 2001-09-28 2006-01-18 株式会社東芝 カード型電子機器
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
KR19980068706A (ko) * 1997-02-22 1998-10-26 김광호 반도체 장치의 레이아웃
JPH10250273A (ja) * 1997-03-17 1998-09-22 Toppan Printing Co Ltd Ｉｃカード
JP2000164627A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置及びモジュール及びそれを用いたｉｃカード

Also Published As

Publication number Publication date
US7095102B2 (en) 2006-08-22
JP3785083B2 (ja) 2006-06-14
US20050093125A1 (en) 2005-05-05
US7253509B2 (en) 2007-08-07
KR20030038460A (ko) 2003-05-16
US7268424B2 (en) 2007-09-11
US7719106B2 (en) 2010-05-18
US20030085465A1 (en) 2003-05-08
US20080012108A1 (en) 2008-01-17
US20050093124A1 (en) 2005-05-05
JP2003141485A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
KR100537397B1 (ko) 반도체 장치, 전자 카드 및 패드 재배치 기판
US7728422B2 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US6867496B1 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
US20060261489A1 (en) Semiconductor memory card and method of fabricating the same
US7936032B2 (en) Film type package for fingerprint sensor
KR100266071B1 (ko) 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
JP2006323803A (ja) Ｓｄ／ｍｍｃカード
KR100494474B1 (ko) 카메라 모듈 및 그 제조방법
US7700956B2 (en) Sensor component and panel used for the production thereof
EP1675179A1 (en) Stacked-type semiconductor device
JP2009188328A (ja) 半導体装置
JP2008204037A (ja) 半導体モジュールおよびカード型情報装置
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
US20020063163A1 (en) Microminiature card
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
KR20060036126A (ko) 배면 부착형의 칩 적층 구조를 가지는 반도체 패키지
US20080157317A1 (en) High capacity memory module using flexible substrate
JP2005175124A (ja) 配線モジュールとそれを搭載するプリント配線板
JP2005101316A (ja) 半導体装置及びシールドフイルムの貼付け方法
JPS58225686A (ja) 電気回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee