JP2008204037A - 半導体モジュールおよびカード型情報装置 - Google Patents

Abstract

【課題】半導体素子を高密度に実装する際に生産性を向上させた半導体モジュールおよびカード型情報装置を提供すること。
【解決手段】少なくとも一方の面１０３に半導体素子１０６が搭載され半導体素子１０６の信号を取り出す取り出し電極１０７が一端のみに設けられた基板１０４と、第１の面１０８および第２の面１１０ａ〜１１０ｄを交互に複数組形成した階段部１１２を少なくとも１つ設けるとともに第１の面１０８に電気的な接続端子１０９を設けた基体１０２とを備え、取り出し電極１０７が接続端子１０９に接続された構成とする。
【選択図】図１

Description

本発明は、半導体素子が搭載された基板を高密度に実装する半導体モジュールおよびカード型情報装置に関する。

電子機器の小型化に伴い、半導体素子を高密度に実装して１つのパッケージである基体に収納する半導体モジュールが必要とされてきている。またカード型情報装置は、その平面的な大きさや厚みが規格により決まっている場合が多く、高機能な情報装置とするためには決められた空間内により多くの半導体素子を実装する必要がある。

ここで半導体素子を高密度に実装する方法として、基体の厚み方向に半導体素子を積層する方が、一平面内に多数の半導体素子を実装する場合に比べ、実装面積をそれほど大きくすることなく高密度な実装が可能となる。

図１０は、このような基体の厚み方向に半導体素子を積層した従来例である特許文献１のパッケージの断面図である。図１０に示すように、凹部５は内部の周辺部に段部５２を有し、段部５２に設けられたステッチ３にＬＳＩ２が電気的に接続されている。さらに、凹部５は内部の周辺部の段部５２の上部に設けられた段部５３を有し、この段部５３に設けられたステッチ１３にＬＳＩ１２が電気的に接続されている。このようにパッケージ１の下部から上部に向けて拡がる開口部をパッケージ１に設け、その開口部にＬＳＩが上下方向に積み重ねられて収容されることで、ＬＳＩの高密度な実装を行なえることが示されている。
特開平１０−１３５４０６号公報

しかしながら特許文献１では、ＬＳＩ１２の外部接続端子とパッケージ１の内部配線との電気的な接続のために、基板１１の両端がそれぞれ段部５３のステッチ１３に半田ボール１６を介して接続されている。

このような基板１１は、半導体モジュールに実装されカード型情報装置などの情報機器に内蔵されている。そして情報機器は、ハンドリング時に過大に押圧されたり、落下による衝撃を受けることも多い。このとき、基板１１に荷重がかかり、曲げモーメントやねじりモーメントが加わると、基板１１とパッケージ１との接続部にひびや破断を起こして損傷するという課題があった。

また特許文献１の形状の基体（パッケージ）では、開口部の大きさが基体の下部と上部とで異なるため、それぞれの段部に実装する基板の大きさも異なり、半導体素子をより高密度に実装しようとすれば、大きな基板には複数の半導体素子を搭載することになる。

そのため特許文献１の形状の基体では、基板の大きさがそれぞれ異なるとともに、それぞれの基板に搭載される半導体素子の個数も異なる場合がある。この場合、大きさや半導体素子を搭載する個数を変えた基板を個別に用意する必要があり、多種類の基板を少数用意することになるので、生産性が悪くなるという課題もあった。

本発明は上記の課題を解決するもので、半導体素子が搭載された基板を高密度に実装するとともに、信頼性や生産性に優れた半導体モジュールおよびカード型情報装置を提供することを目的としている。

上記の目的を達成するために本発明の半導体モジュールは、少なくとも一方の面に半導体素子が搭載され半導体素子の信号を取り出す取り出し電極が一端のみに設けられた基板と、第１の面および第２の面を交互に複数組形成した階段部を少なくとも１つ設けるとともに第１の面に電気的な接続端子を設けた基体とを備え、取り出し電極が接続端子に接続された構成とする。

このような構成の半導体モジュールとすると、基板の一端のみが基体と接続されているため、基板が押圧されて曲げモーメントや、ねじりモーメントが加わっても、その基板の他端は自由端であるため曲げ、ねじりモーメントが緩和される。そのため、基板と基体とが接続された接続部に加わる応力も小さくなり、接続部の損傷を起こしにくい信頼性の高い半導体モジュールを提供できる。さらに基板の一端のみを基体と接続する構成であるため、同一形状の基板を用いることができ、生産性も向上する。

また本発明の半導体モジュールの基体に複数の階段部が設けられてもよい。

このような複数の階段部が設けられた基体は、それぞれの第１の面に基板を接続でき、半導体素子が搭載された基板をより高密度に実装できる。

また本発明の半導体モジュールの複数の階段部はそれぞれ基体の下部から上部に向かう形状であり、基体の鉛直断面の形状が基体の上部から下部に向かうに従って幅広としてもよい。

このような基体は上部より下部が幅広の形状であるため、基体が比較的大きな体積を占めるが、下部から順次基板を実装でき、実装が容易となる。

また本発明の半導体モジュールの複数の階段部は基体の下部から上部に向かう形状と、基体の上部から下部に向かう形状とであるとともに、基体の鉛直断面は２つの階段部で囲まれた形状としてもよい。

このような形状の基体とすると、基体の体積を大きくすることなく基板を基体の厚み方向により多く積層できるので、半導体素子が搭載された基板をより高密度に実装できる。

また本発明の半導体モジュールは、基板が鉛直方向に積み重なる位置に階段部を複数個配置するとともに、それぞれの階段部の第２の面の高さを基板同士が鉛直方向に重ならない高さに設定してもよい。

このような半導体モジュールとしても、限られた空間内に基板をより高密度に積層できるため、半導体素子を搭載した基板の実装密度をさらに高めることができる。また、複数個の階段部を任意の向きに配置できるため、平面形状がＬ字型やＴ字型の空間にも実装できる。

また本発明の半導体モジュールの基板の他方の面にも半導体素子が搭載されてもよい。

このような半導体モジュールとすると、基板の両面に半導体素子を搭載するため半導体素子をさらに高密度に実装できる。

また本発明の半導体モジュールの基板は、可撓性を有してもよい。

可撓性を有する基板とすると、荷重が加わっても、より基板と基体との接続部の損傷を起こしにくい基板となる。

また本発明の半導体モジュールの半導体素子は、メモリチップとしてもよい。

さらに本発明のカード型情報装置は、上述の半導体モジュールに外部端子に接続する外部接続端子を設けたメモリモジュール基板と、半導体素子を制御する回路制御素子と、メモリモジュール基板および回路制御素子を内包する筐体とを備えた構成としてもよい。

このような構成のカード型情報装置は、半導体素子を搭載した基板の一端のみが接続され、他端は自由端となっている。そのため基板に外部から荷重が加わっても、自由端により荷重によるモーメントが緩和され、基板と基体との接続部の損傷を起こしにくい信頼性の高いカード型情報装置を提供することができる。

また本発明のカード型情報装置は、回路制御素子をメモリモジュール基板に取り付けてもよい。

このような構成により、メモリモジュール基板に凹部を設けて回路制御素子を収納することもでき、基板のさらに高密度な実装が可能となる。

本発明によれば、半導体素子が搭載された基板を高密度に実装でき、外部から荷重が加わっても基板と基体との接続部に加わるモーメントが緩和され、信頼性が高くまた同一形状の基板が使用できる生産性の優れた半導体モジュールおよびカード型情報装置を提供することができる。

以下、本発明の実施の形態による半導体モジュールおよびカード型情報装置について図面を用いて説明する。また本発明の実施の形態では、半導体モジュールとしてメモリチップを搭載したメモリモジュール基板を例に説明する。

（第１の実施の形態）
図１（ａ）は本発明の第１の実施の形態のメモリモジュール基板の斜視図、図１（ｂ）は図１（ａ）の平面図、図１（ｃ）は図１（ｂ）のＡ−Ａ線断面図である。メモリモジュール基板１００は、例えばエポキシ樹脂の基体１０２と、基体１０２のそれぞれの第１の面１０８に一端のみが接続された４枚の基板１０４とで構成されている。そしてそれぞれの基板１０４の一方の面１０３には、半導体素子であるメモリチップ１０６が搭載され、基板１０４の端部にはメモリチップ１０６からの信号を取り出す取り出し電極１０７が設けられている。ここで第１の面１０８は基板１０４を接続できる大きさに、それぞれの第２の面１１０ａ〜１１０ｄは上下に隣接する基板１０４同士が重ならない高さとする。

また基体１０２は、水平面および水平に近い面である第１の面１０８と鉛直面および鉛直に近い面である第２の面１１０ａ〜１１０ｄとを交互に複数組形成した階段部１１２が設けられている。図１（ｃ）に示すように、基体１０２はその上部１１４から下部１１６に向かうに従って幅広の形状である。そして基体１０２には、それぞれの取り出し電極１０７に接続される接続端子１０９が第１の面１０８に設けられ、接続端子１０９および取り出し電極１０７を介して基板１０４の一端のみが接続されている。そして基体１０２内では、それぞれの接続端子１０９間を配線１１８で接続している。

ここで基板１０４としては、ポリイミド樹脂やポリエチレン樹脂などの可撓性を有するフレキシブル基板がよく、このようなフレキシブル基板は厚みを５０μｍ程度に薄くでき、半導体素子を高密度に実装する際に適した基板である。またメモリチップ１０６と基板１０４、取り出し電極１０７と接続端子１０９は、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）やＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｃｖｅ Ｆｉｌｍ）を介して圧接接合されている。

このように基板１０４の一端のみが取り出し電極１０７、接続端子１０９を介して基体１０２に接続され、基板１０４の他端は非接続の自由端である。そのため、このような基板１０４に荷重が加わっても、その荷重によるモーメントを自由端で緩和することができる。図２を用いて、一端のみが接続された基板にモーメントが加わったときの基板の状態を説明する。

図２（ａ）は本発明の第１の実施の形態のメモリモジュール基板に荷重が加わり基板に曲げモーメントが発生したときの説明図、図２（ｂ）は同実施の形態のメモリモジュール基板に荷重が加わり基板にねじりモーメントが発生したときの説明図である。

図２（ａ）に示すように、基板１０４に下方から荷重が加わると基板１０４を上方に曲げようとする曲げモーメントが働く。また図２（ｂ）に示すように、基板１０４に上下から荷重が加わると基板１０４をねじろうとするねじりモーメントが働く。両端が固定されている基板に曲げモーメントやねじりモーメントが働くと、固定されている両端の接続部に大きな力が加わり接続部が破断する場合もある。しかしながら、このように基板１０４の一端のみが接続、固定され他端が自由端であると、この自由端で曲げモーメント、ねじりモーメントが緩和されるため基体１０２と基板１０４との接続部１０１が破断などの損傷を起こすことは少なくなる。なお接続部１０１は基板１０４の取り出し電極１０７と、基体１０２の接続端子１０９との接続している部分である。

また、このような一端のみを接続する基板１０４は、同一形状に一括して生産したものを用いることができ、生産性を向上させることができる。

次に図３は、本発明の第１の実施の形態の変形例のメモリモジュール基板１２０の断面図で、それぞれの基板１２４の一方の面１０３に加えて他方の面１０５にもメモリチップ１０６を搭載している。このようなメモリモジュール基板１２０とすると、基板１２４の両面にもメモリチップ１０６を搭載するためメモリチップ１０６をさらに高密度に実装できる。また、基板１２４の両面に同じ大きさのメモリチップ１０６を搭載することで、基板１２４に荷重が加わっても、基板１２４の厚み方向には対称であるため応力の偏った分布を防止できる効果もある。

（第２の実施の形態）
図４（ａ）は本発明の第２の実施の形態のメモリモジュール基板の斜視図、図４（ｂ）は図４（ａ）の平面図、図４（ｃ）は図４（ｂ）のＢ−Ｂ線断面図である。

本発明の第２の実施の形態のメモリモジュール基板１３０が、本発明の第１の実施の形態のメモリモジュール基板１００と異なる点は基体の形状であるので、この点を主に説明する。すなわち図４に示すようにメモリモジュール基板１３０の基体１３２は、２つの階段部１３４、１３５を含んでいる。そして階段部１３４、１３５は、基体１３２の下部１１６から上部１１４に向かう形状であり、基体１３２の鉛直断面の形状が基体１３２の上部１１４から下部１１６に向かうに従って幅広である。また、基体１３２内では、それぞれの接続端子１０９間を配線１３６で接続している。

メモリモジュール基板１３０は、２つの階段部１３４、１３５に基板１０４を実装できるので、メモリチップ１０６が搭載された基板１０４を、さらに高密度に実装することが可能となる。また、このような基体１３２は上部１１４より下部１１６が幅広の形状であるため、基体１３２が比較的大きな体積を占めるが、下部１１６から順次基板１０４を実装できるため、基板１０４の実装が容易となる。

なお本発明の第２の実施の形態では、２つの階段部１３４、１３５を両側に設ける例を示したが、実装スペースに合わせて階段部を設ける位置を決めればよい。また、階段部の個数も実装スペースに合わせて、３個以上設けてもよい。

（第３の実施の形態）
図５（ａ）は本発明の第３の実施の形態のメモリモジュール基板の斜視図、図５（ｂ）は図５（ａ）の平面図、図５（ｃ）は図５（ｂ）のＣ−Ｃ線断面図である。

図５に示すように本発明の第３の実施の形態のメモリモジュール基板１４０の基体１４２も、２つの階段部１４４、１４５を含んでいる。そして階段部１４４は、基体１４２の下部１１６から上部１１４に向かう形状であり、階段部１４５は基体１４２の上部１１４から下部１１６に向かう形状である。そして基体１４２の鉛直断面は、階段部１４４と階段部１４５とで囲まれた形状である。また、基体１４２内では、それぞれの接続端子１０９間を配線１４６で接続している。

このような本発明の第３の実施の形態のメモリモジュール基板１４０は、本発明の第２の実施の形態のメモリモジュール基板１３０より、さらに基板１０４を高密度に実装することができる。図５（ｃ）に示すように、基体１４２の断面長さをｐ、基板１０４の基体１４２からの突出長さをｑとすると、メモリモジュール基板１４０の断面長さはｐ＋２ｑとなる。これに対して、メモリモジュール基板１３０の断面長さは図４（ｃ）に示すように２（ｐ＋ｑ）のため、基体１４２の断面長さｐを短くでき、より長さの限られた空間にメモリモジュール基板１４０を内蔵させることができる。

（第４の実施の形態）
図６（ａ）は本発明の第４の実施の形態のメモリモジュール基板の斜視図、図６（ｂ）は図６（ａ）の平面図、図６（ｃ）は図６（ｂ）のＤ−Ｄ線断面図である。本発明の第４の実施の形態のメモリモジュール基板１６０は、基板１０４が鉛直方向に積み重なる位置に基体１６２、１６４を２個配置するとともに、それぞれの基体１６２、１６４の第２の面１６６ａ〜１６６ｈの高さを基板１０４同士が鉛直方向に重ならないように設定している。すなわちメモリモジュール基板１６０は、基体１６２、１６４のそれぞれの階段部１６８、１７０が対向するように配置している。また、基体１６２内ではそれぞれの接続端子１０９間を配線１７２で、基体１６４内ではそれぞれの接続端子１０９間を配線１７４で接続している。そして、
（基体１６２の第２の面１６６ａの高さ）＞（（基体１６４の第２の面１６６ｅの高さ）＋（メモリチップ１０６を含めた基板１０４の厚み））
（基体１６４の第２の面１６６ｆの高さ）＞（（基体１６２の第２の面１６６ａの高さ）−（基体１６４の第２の面１６６ｅの高さ）＋（メモリチップ１０６を含めた基板１０４の厚み））
（基体１６４の第２の面１６６ｂの高さ）＞（（基体１６４の第２の面１６６ｅの高さ）＋（基体１６４の第２の面１６６ｆの高さ）−（基体１６２の第２の面１６６ａの高さ）＋（メモリチップ１０６を含めた基板１０４の厚み））
以上に示した基体１６２、１６４の第２の面１６６ａ〜１６６ｈの高さの設定を、基体１６２の基板１０４と、基体１６４の基板１０４とが鉛直方向で重ならない位置になるまで続ける。例えば図６の場合では、基体１６２の第２の面１６６ｃと基体１６４の第２の面１６６ｇより高い位置に配置する基板１０４同士は重ならないので、第２の面１６６ａ、１６６ｂ、１６６ｆの高さを上述の方法で設定すればよい。

このようなメモリモジュール基板１６０とすると、限られた空間内に基板１０４をより高密度に積層できる。図６（ｃ）に示すように基体１６２、１６４の断面長さをｐ、基板１０４の基体１６２、１６４からの突出長さをｑとすると、メモリモジュール基板１６０の断面長さは（２ｐ＋ｑ）となる。上述したように、同じ枚数の基板１０４を実装したメモリモジュール基板１３０の断面長さは２（ｐ＋ｑ）であるので、本発明の第４の実施の形態のメモリモジュール基板１６０では、ｑだけ短くできる。

また図７は、本発明の第４の実施の形態のメモリモジュール基板の変形例１の断面図である。メモリモジュール基板１６０は、２個の基体１６２、１６４の階段部１６８、１７０を対向するように配置したが、図７に示すメモリモジュール基板１８０のように、１個の基体１８２に、対向する階段部１８４、１８６を設けてもよい。

また図８（ａ）は本発明の第４の実施の形態の変形例２のメモリモジュール基板の平面図、図８（ｂ）は図８（ａ）のＥ−Ｅ線断面図である。図８に示すようにメモリモジュール基板１９０は、２個の基体１９２、１９４から構成されている。そして基体１９２の中心軸と、基体１９４の中心軸とを直交させる位置に配置している。

そして、メモリモジュール基板１９０でも、基体１９２、１９４の第２の面１９６ａ〜１９６ｈの高さの設定を、基体１９２の基板１０４と、基体１９４の基板１０４とが鉛直方向で重ならないように行なえばよい。

このようなメモリモジュール基板１９０であると、平面形状がＬ字型の隅角部やＴ字型などの空間にも実装でき、携帯電話などの限られたスペースも利用できる。

（第５の実施の形態）
次に、カード型情報装置としてメモリモジュール基板を内蔵したメモリカードについて説明する。図９（ａ）は本発明の第５の実施の形態のメモリカードの斜視図、図９（ｂ）は図９（ａ）のメモリカードを平面Ｆで切断したときの断面図である。

図９（ａ）に示すようにメモリカード２００は、長方形状の大きさおよび厚みが規格化されたサイズとなっている。例えばＳＤメモリカード（登録商標）は長さ３２ｍｍ、幅２４ｍｍ、厚みが２．１ｍｍである。このような限られた空間内へメモリチップ１０６が搭載された基板１０４を高密度に実装したメモリモジュール基板を内蔵させることにより、メモリカード２００の記憶容量を増大させることができる。例えば１個のメモリチップ１０６が５１２ＭＢの場合、本発明の第２の実施の形態のメモリモジュール基板１３０は８個のメモリチップ１０６を備えているので、約４ＧＢの記憶容量にできる。

また図９（ｂ）に示すようにメモリカード２００は、メモリチップ１０６を搭載した、例えば本発明の第２の実施の形態のメモリモジュール基板１３０と、メモリチップ１０６を制御する回路制御素子２０２とを内包したポリカーボネート／ＡＢＳアロイなどからなる筐体２０４で構成されている。

ここで回路制御素子２０２は、基体１３２の下面に座繰りを入れて収納、実装されている。そのため、従来のメモリカードで回路制御素子を収納していた下部空間２０３も有効に利用できる。例えば下部空間２０３にもメモリモジュール基板１３０の基体１３２を拡げることにより、さらにメモリチップ１０６を積層できる。

またメモリモジュール基板１３０は、外部端子に接続するための外部接続端子２０６が設けられ、基体１３２にはバイパス用のチップコンデンサ２０８が取り付けられている。またメモリモジュール基板１３０の周囲を封止樹脂２１０で覆うことで、異物の侵入防止や耐湿性などの信頼性を高めることができる。

このようなメモリカード２００は、高密度に実装された基板１０４を備えたメモリモジュール基板１３０を内蔵しているため、記憶容量の大きなカード型情報装置とできる。またメモリチップ１０６を搭載した基板１０４の一端のみが接続され、他端は自由端となっているため基板１０４に外部から荷重が加わっても、自由端で荷重によるモーメントが緩和される。そのため、接続部１０１の損傷を起こしにくい信頼性の高いカード型情報装置を提供することができる。

なお本発明の実施の形態では、半導体素子としてメモリチップで説明したが、シングルチップマイコンなどのＡＳＩＣ用ＩＣチップであってもよい。

また本発明の実施の形態では、接続端子１０９間をつなぐ配線は基体内に設ける例を示したが、階段部の表面に設けるようにしてもよい。

本発明の半導体モジュールおよびカード型情報装置は、デジタルカメラや携帯音楽プレーヤー、携帯情報端末などの携帯型デジタル機器に使用する情報伝達媒体として有用である。

（ａ）本発明の第１の実施の形態のメモリモジュール基板の斜視図（ｂ）図１（ａ）の平面図（ｃ）図１（ｂ）のＡ−Ａ線断面図 （ａ）同実施の形態のメモリモジュール基板に荷重が加わり基板に曲げモーメントが発生したときの説明図（ｂ）同実施の形態のメモリモジュール基板に荷重が加わり基板にねじりモーメントが発生したときの説明図 同実施の形態の変形例のメモリモジュール基板の断面図 （ａ）本発明の第２の実施の形態のメモリモジュール基板の斜視図（ｂ）図４（ａ）の平面図（ｃ）図４（ｂ）のＢ−Ｂ線断面図 （ａ）本発明の第３の実施の形態のメモリモジュール基板の斜視図（ｂ）図５（ａ）の平面図（ｃ）図５（ｂ）のＣ−Ｃ線断面図 （ａ）本発明の第４の実施の形態のメモリモジュール基板の斜視図（ｂ）図６（ａ）の平面図（ｃ）図６（ｂ）のＤ−Ｄ線断面図 同実施の形態の変形例１のメモリモジュール基板の断面図 （ａ）同実施の形態の変形例２のメモリモジュール基板の平面図（ｂ）図８（ａ）のＥ−Ｅ線断面図 （ａ）本発明の第５の実施の形態のメモリカードの斜視図（ｂ）図９（ａ）のメモリカードを平面Ｆで切断したときの断面図 従来のパッケージの断面図

符号の説明

１００，１２０，１３０，１４０，１６０，１８０，１９０ メモリモジュール基板（半導体モジュール）
１０１ 接続部
１０２，１３２，１４２，１６２，１６４，１８２，１９２，１９４ 基体
１０３ 一方の面
１０４，１２４ 基板
１０５ 他方の面
１０６ メモリチップ（半導体素子）
１０７ 取り出し電極
１０８ 第１の面
１０９ 接続端子
１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１６６ａ，１６６ｂ，１６６ｃ，１６６ｄ，１６６ｅ，１６６ｆ，１６６ｇ，１６６ｈ，１９６ａ，１９６ｂ，１９６ｃ，１９６ｄ，１９６ｅ，１９６ｆ，１９６ｇ，１９６ｈ 第２の面
１１２，１３４，１３５，１４４，１４５，１６８，１７０，１８４，１８６ 階段部
１１４ 上部
１１６ 下部
１１８，１３６，１４６，１７２，１７４ 配線
２００ メモリカード（カード型情報装置）
２０２ 回路制御素子
２０３ 下部空間
２０４ 筐体
２０６ 外部接続端子
２０８ チップコンデンサ
２１０ 封止樹脂

Claims (10)

1. 少なくとも一方の面に半導体素子が搭載され前記半導体素子の信号を取り出す取り出し電極が一端のみに設けられた基板と、
   第１の面および第２の面を交互に複数組形成した階段部を少なくとも１つ設けるとともに前記第１の面に電気的な接続端子を設けた基体とを備え、
   前記取り出し電極が前記接続端子に接続されたことを特徴とする半導体モジュール。
2. 前記基体に複数の前記階段部が設けられていることを特徴とする請求項１記載の半導体モジュール。
3. 複数の前記階段部はそれぞれ前記基体の下部から上部に向かう形状であり、前記基体の鉛直断面の形状が前記基体の上部から下部に向かうに従って幅広であることを特徴とする請求項２記載の半導体モジュール。
4. 複数の前記階段部は前記基体の下部から上部に向かう形状と、前記基体の上部から下部に向かう形状とであるとともに、前記基体の鉛直断面は２つの前記階段部で囲まれた形状であることを特徴とする請求項２記載の半導体モジュール。
5. 前記基板が鉛直方向に積み重なる位置に前記階段部を複数個配置するとともに、それぞれの前記階段部の第２の面の高さを前記基板同士が鉛直方向に重ならない高さに設定することを特徴とする請求項１記載の半導体モジュール。
6. 前記基板の他方の面にも半導体素子が搭載されたことを特徴とする請求項１から請求項５のいずれか一項に記載の半導体モジュール。
7. 前記基板は可撓性を有することを特徴とする請求項１から請求項６のいずれか一項に記載の半導体モジュール。
8. 前記半導体素子は、メモリチップであることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体モジュール。
9. 請求項１に記載の半導体モジュールに外部端子に接続する外部接続端子を設けたメモリモジュール基板と、
   前記半導体素子を制御する回路制御素子と、
   前記メモリモジュール基板および前記回路制御素子を内包する筐体とを備えたことを特徴とするカード型情報装置。
10. 前記回路制御素子を前記メモリモジュール基板に取り付けたことを特徴とする請求項９記載のカード型情報装置。

Images