JP2008205320A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008205320A JP2008205320A JP2007041509A JP2007041509A JP2008205320A JP 2008205320 A JP2008205320 A JP 2008205320A JP 2007041509 A JP2007041509 A JP 2007041509A JP 2007041509 A JP2007041509 A JP 2007041509A JP 2008205320 A JP2008205320 A JP 2008205320A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- wiring
- electrode pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化し、安価に半導体装置を提供する。
【解決手段】基板と、複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、それぞれの前記メモリセルと電気的に接続された第1の配線層と、前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、前記絶縁層上部に形成された、他の半導体素子2を外部と電気的に接続するために使用する配線であって、両端に電極パッド8a、8bを有する複数の第2の配線7と、前記絶縁層及び前記複数の第2の配線7の上部に前記電極パッド8部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子1が提供される。
【選択図】図1
【解決手段】基板と、複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、それぞれの前記メモリセルと電気的に接続された第1の配線層と、前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、前記絶縁層上部に形成された、他の半導体素子2を外部と電気的に接続するために使用する配線であって、両端に電極パッド8a、8bを有する複数の第2の配線7と、前記絶縁層及び前記複数の第2の配線7の上部に前記電極パッド8部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子1が提供される。
【選択図】図1
Description
本発明は、一つのパッケージに複数の半導体素子を搭載する半導体装置に関し、特に表面実装型半導体装置に関する。
近年、マルチチップモジュール(Multi Chip Module。以下、MCMと記す。)と呼ばれる複数の半導体素子を内蔵した半導体装置が開発され、さらに特許文献1に示されるように、実装面積の縮小化の要求に対応すべく、いわゆる積み重ねMCMと呼ばれる複数の半導体素子を3次元的に、即ち立体的に積み重ねる半導体装置が開発されている。しかし、これらの半導体装置は、搭載する半導体素子が設計において単体のパッケージを基準に設計され、複数の半導体素子を積み重ねた上で配線を引き回すことを想定されていないため、積み重なる場合に、組み立て工数が非常に多くなり、また、高価な多層基板等を使用しなければならず、結果として製品が高価となる。
一方で、例えば携帯用電話機等で使用される半導体装置は、主としてメモリ等の半導体素子の上に、コントローラ等のほとんどベアチップに近い半導体素子を搭載した製品が使用される。かかる製品においては、何よりも安価であることが求められ、多層基板等製品価格の上昇に結びつくものの使用は望まれない。また、主としてメモリ等の半導体素子のサイズが実装面積の大部分を占めることから実装面積縮小に限界があり、かかる製品は、実装面積縮小の要請も強いものの、何よりも安価なことが優先される。
従って、かかる半導体装置においては、基本的に、基板上に一つの半導体素子を搭載し、前記半導体素子上に更に別の半導体素子を積み重ねて搭載して、一般的で価格の安価な実装方法であるワイヤボンディングによって電気的に接続する製造方法がとられる。一例を、一般的なBGA(Ball Grid Array)タイプの半導体装置を例にとって説明する。基板裏面に複数の半田ボール(BGAボール)がマトリクス状に形成された基板上に、メモリ等のサイズの大きな半導体素子(以下、半導体素子(大)という。)を、ペーストを介してフェイスアップに搭載する。さらに半導体素子(大)上に、ペーストを介してサイズの小さい半導体素子(以下、半導体素子(小)という。)をフェイスアップで搭載する。そして、半導体素子(大)と基板及び半導体素子(小)と基板とをボンディングワイヤを介して接続する。以上が一般的な製造方法である。
しかし、上述した構成にかかる半導体装置において、半導体素子(大)と半導体素子(小)との大きさがある程度以上に異なり、例えば半導体素子(小)がベアチップのように小さいものである場合、問題が生じる。即ち、ボンディングワイヤはある程度余裕を持って引き回されるため、半導体素子(小)と基板とを接続するボンディングワイヤのワイヤ長が長くなり、いわゆるワイヤ倒れ等が発生して隣接するワイヤと接触する組み立て不良が発生するのである。
かかる組み立て不良は、製品歩留まりの低下に直結し、製品価格を押し上げることになり、安価な製品を求める要求に反することになる。この組み立て不良はワイヤ長が長くなることに起因しているため、特に携帯電話機等に搭載する、メモリ等のサイズの大きな半導体素子にコントローラ等のほとんどベアチップに近い半導体素子を搭載しただけの半導体装置においては、発生確率が高くなる。
かかるワイヤ倒れ等の発生を抑制するため、セラミック基板等の上に予め搭載する半導体素子に合わせて金属配線パターンを形成した、いわゆる配線基板と呼ばれる外部との電気信号等の入出力を媒介する基板を使用する対策が採られる。
かかる配線基板を使用する場合の製造方法の一例を説明する。基板上に、メモリ等の半導体素子(大)がペーストを介してフェイスアップで搭載され、さらにその上に、半導体素子(大)よりもサイズの小さい配線基板がペーストを介して搭載され、配線基板の上面の所定の位置に、ペーストを介して更に半導体素子(小)が接着される。半導体素子(小)と配線基板上の金属配線パターンの一端、及び金属配線パターンの他端と基板電極とがそれぞれワイヤボンディングされる。以上が一般的な製造方法であるが、かかる接続によって、半導体素子(小)は、配線基板上の金属配線パターンを介して基板の基板電極と電気的に接続される。
上述した配線基板を使用する対策によれば、2つのボンディングワイヤのワイヤ長が長くなることはなく、半導体素子(大)と半導体素子(小)とのサイズが大幅に異なっても、ワイヤ倒れ等の組み立て不良を抑制することができる。
しかし、予め搭載される半導体素子に合わせて、所定の位置に基板配線を施した配線基板を製造することが必要となり、配線基板自体の製造コストが上乗せされるため、製品としての半導体装置のコスト上昇を招く。
また、配線基板を使用する場合、半導体装置全体の高さが、配線基板及び配線基板を接着するペーストの厚さ分高くならざるを得ない。実装面積縮小の要請は平面的な縮小の要請のみならず、半導体装置の高さの縮小要請も含まれ、特に薄型、小型化が望まれる携帯電話等においてはこの要請が強い。
特開平11−220091号公報
本発明は、かかる事情を考慮して成されたものであり、一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化し、安価に半導体装置を提供することを目的とする。
本発明の一実施形態によれば、基板と、複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、それぞれの前記メモリセルと電気的に接続された第1の配線層と、前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第2の配線と、前記絶縁層及び前記複数の第2の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子が提供される。
また、本発明の一実施形態によれば、基板と、前記基板上に配設された第1の半導体素子と、前記第1の半導体素子上面の所定の位置に配設された前記第1の半導体素子よりも小さい第2の半導体素子と、を有し、前記基板は、該基板上面に電極パッドを有し且つ該基板下面に外部と接続する端子を有し前記電極パッドと前記端子とが該基板内部で電気的に接続されており、前記第1の半導体素子は、基板と複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイとそれぞれの前記メモリセルと電気的に接続された第1の配線層と前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、且つ前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第2の配線と前記絶縁層及び前記複数の第2の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜とを有し、前記第2の半導体素子の外部接続端子と前記第1の半導体素子上面に配設された複数の第2の配線の一端の電極パッドとがボンディングワイヤで接続され、且つ、前記複数の第2の配線の他端の電極パッドと前記基板上面の電極パッドとがボンディングワイヤで接続されていることを特徴とする半導体装置が提供される。
本発明によれば、一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化した安価な半導体装置が提供される。
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態に限定されるわけではない。また、各実施形態において、同様の構成については同じ符号を付し、改めて説明しない場合がある。
(第1の実施形態)
本発明は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、配線基板を使用することなく、安価で、且つ組み立て不良の発生を抑制できる半導体装置の要求に鑑みて成されたものである。具体的には、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子(半導体素子(大))の上面に、該半導体素子の製造過程で、予め設定された範囲の外周の位置に、該半導体素子以外の半導体素子の使用に供するアルミニウム等の金属配線を配設することを特徴とする。前記あらかじめ設定される範囲は、該半導体素子上面に搭載される他の半導体素子(半導体素子(小))の種類やサイズにかかわらず、ベアチップ等のサイズを基に設定された範囲である。かかる半導体素子(大)を使用すれば、配線基板を使用せずに、組み立て不良の発生を抑制しながら半導体素子(小)をコストの安いワイヤボンディング法によって接続することができる。また、半導体素子(小)の種類やサイズにかかわらず半導体素子(大)を使用できるため、半導体素子(大)の量産化が可能であり、結果として安価な半導体装置を提供することができる。本発明の一実施形態にかかる半導体装置について、図に基づいて説明する。図1は、本発明の一実施形態にかかる半導体装置100の(a)斜視図及び(b)断面図であり、一部のモールド樹脂を取り除いて、半導体素子の状態がわかるように示した図である。
本発明は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、配線基板を使用することなく、安価で、且つ組み立て不良の発生を抑制できる半導体装置の要求に鑑みて成されたものである。具体的には、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子(半導体素子(大))の上面に、該半導体素子の製造過程で、予め設定された範囲の外周の位置に、該半導体素子以外の半導体素子の使用に供するアルミニウム等の金属配線を配設することを特徴とする。前記あらかじめ設定される範囲は、該半導体素子上面に搭載される他の半導体素子(半導体素子(小))の種類やサイズにかかわらず、ベアチップ等のサイズを基に設定された範囲である。かかる半導体素子(大)を使用すれば、配線基板を使用せずに、組み立て不良の発生を抑制しながら半導体素子(小)をコストの安いワイヤボンディング法によって接続することができる。また、半導体素子(小)の種類やサイズにかかわらず半導体素子(大)を使用できるため、半導体素子(大)の量産化が可能であり、結果として安価な半導体装置を提供することができる。本発明の一実施形態にかかる半導体装置について、図に基づいて説明する。図1は、本発明の一実施形態にかかる半導体装置100の(a)斜視図及び(b)断面図であり、一部のモールド樹脂を取り除いて、半導体素子の状態がわかるように示した図である。
図1の(b)断面図に示すように、半導体装置100は、BGA(Ball Grid Array)タイプの半導体装置であり、基板4の裏面には、複数の半田ボール(BGAボール)5と呼ばれる半田による小さいボール状電極がマトリックス状に形成されている。
基板4は、エポキシ樹脂等のプラスチック基板で、図示はしないが、内部には基板上面と下面とを繋ぐビアホールが設けられ、上面の基板電極パッド12と、基板下面に設けられた外部接続用端子である半田ボール5がビアホールに設けられたビアコンタクトによって電気的に接続されている。なお、ビアホールを設けず内部配線によって基板電極パッド12と半田ボール5と接続する方法であってもよい。
基板4上に、非導電性の接着剤であるペースト(図示せず)を介して半導体素子(大)1がフェイスアップで接着される。ここで、半導体素子(大)1はメモリであるが、これに限定されるわけではない。
半導体素子(大)1の上面には、所定の箇所に電極パッドA8a及び電極パッドB8bが設けられている。電極パッドA8aと電極パッドB8bとの間は、
アルミニウム等の金属配線で接続され、基板配線7が形成される。但し、これは一例であってこれに限定されるわけではなく、比抵抗が低く、又融点が高くエレクトロマイグレーションが起きない銅等他の金属であってもよい。
アルミニウム等の金属配線で接続され、基板配線7が形成される。但し、これは一例であってこれに限定されるわけではなく、比抵抗が低く、又融点が高くエレクトロマイグレーションが起きない銅等他の金属であってもよい。
基板配線7が形成された半導体素子(大)1の上面には、基板配線7を保護するための保護膜(図示せず)が形成される。この際、電極パッドA8a及び電極パッドB8bの部分のみ保護膜が除去されて電極パッドA8a及び電極パッドB8bが露出した状態とされる。なお、前記保護膜は、該保護膜の上に更に半導体素子(小)2が搭載されるため、上述した基板配線7を保護する耐熱性に優れた保護膜であることが要求される。例えば、保護膜として耐熱性に優れたポリイミド等が用いられる。
ここで、上述したように半導体素子(大)1に設けられる基板配線7は、半導体素子(大)1の所定の箇所に設けられた電極パッドA8aと電極パッドB8とを、アルミニウム等の金属で接続して形成される。本発明の一実施形態においては、この所定の位置は、半導体素子(大)1に搭載される半導体素子(小)2のサイズに拘わらず設定される。図を基に説明する。図2は、本発明の一実施形態に係る半導体装置100に搭載される半導体素子(大)1の電極パッド8及び基板配線7の概略図である。
本製品が使用される携帯電話機等においては、搭載する半導体素子(小)2は、その大半がコントローラ等のほとんどベアチップに近いものであり、各ユーザーの仕様がほぼ同じ様な仕様となる。そこで、ベアチップのサイズを基準にして、図2に示すように、更に所定のマージンを設けた上で半導体素子(小)2を搭載する位置(以下、チップ搭載エリア9という。)の位置決めがされる。即ち、チップ搭載エリア9のサイズは、ベアチップのサイズと所定のマージンを合わせたサイズである。そして、前記チップ搭載エリア9の外周の外側の位置に電極パッドA8aが配設され、さらに半導体素子(大)の外縁近傍に電極パッドB8bが配設され、前記電極パッドA8aと電極パッドB8b間が基板配線7で接続される。なお、前記所定のマージンは、ベアチップよりもサイズの大きめな半導体素子が搭載されることも考慮して、その場合でもボンディングワイヤを、余裕を持ってワイヤボンディングできる大きさであること、一方で搭載する半導体素子(小)2と電極パッドA8aとをワイヤボンディングした場合に、ワイヤ倒れを引き起こさないワイヤ長となるように一定の大きさ以下となることの2点を考慮して設定される。
一方、電極パッドB8bの位置は、ワイヤボンディングするために好適な半導体素子(大)1の外縁から一定距離内部側に入った部分に設定される。ボンディングワイヤ3のワイヤ長を極力短くするためにできるだけ外縁側に設定するのが望ましいが、ボンディングワイヤ3が半導体素子(大)1の外縁に接触しないように、ある程度のマージンをもって設定される。
このように、予め半導体素子(大)1にチップ搭載エリア9を設定し、該チップ搭載エリア9の外周の外側に電極パッドA8a、電極パッドB8b及び基板配線7を配設する。従って、本発明の一実施形態に係る半導体装置100の半導体素子(大)1は、搭載する半導体素子(小)2のサイズにあまり影響されず汎用品的に使用することができるため大量生産が可能であり、非常にコストを安くすることができる。この結果、完成品である半導体装置100自体も低コストで提供することができる。
なお、図2においては、半導体素子(大)1の長辺方向に電極パッド8及び基板配線7を配設しているが、これに限定されるわけではなく、半導体素子(大)1の短辺方向に配設してもよい。また、半導体素子(大)1の長辺方向及び短辺方向の双方に、即ちチップ搭載エリア9の4辺の外周に配設してもよい。また、基板配線7の本数も、搭載する半導体素子(小)2の外部接続端子11の数に限られず、余分に配線される。基板配線7は、詳細は後述するがフォト・エッチング・プロセスで形成されるため、配線本数によって製造工程が増加する等の影響はなく、また、使用されない配線の存在が影響を及ぼすこともないからである。これによって、半導体素子(大)1の汎用性が更に増大する。
電極パッドA8a、電極パッドB8b及び基板配線7が配設された半導体素子(大)1の上部には、非導電性の接着剤であるペースト(図示せず)を介して半導体素子(小)2がフェイスアップで接着される。ここで、半導体素子(小)2は、例えば、コントローラ等のほとんどベアチップに近い半導体素子で、半導体素子(大)1に比して、そのサイズが相当程度小さい半導体素子である。但し、半導体素子(小)2は、コントローラ等に限定されるわけでなく、他の半導体素子であってもよい。
半導体素子(大)1の上面に搭載された半導体素子(小)2の外部との電気信号等のやり取りは、上述した半導体素子(大)1の上面に形成された基板配線7等を介して行われる。即ち、半導体素子(小)2の外部接続端子11と半導体素子(大)1の電極パッドA8aとが金線等のボンディングワイヤA3aによって接続され、半導体素子(大)1の電極パッドB8bと基板4に設けられた基板電極パッド(図示せず)とが同様にボンディングワイヤB3bで接続される。従って、半導体素子(小)2は、ボンディングワイヤA3a、基板配線7、ボンディングワイヤB3b、及び基板4の基板電極パッド12と電気的に接続された基板下面の半田ボール(BGAボール)5、を介して外部と電気的に接続され電気信号のやり取りを行う。
上述したように、ボンディングワイヤA3a及びボンディングワイヤB3bは、基板配線7が間に配設されているため、それぞれのワイヤ長を長くする必要がなく、所定のマージンを取った最低限の長さとされる。従って、それぞれのボンディングワイヤA3a、B3bはワイヤ倒れの発生がなく隣接するボンディングワイヤA3a又はB3bとの接触が発生しないため、組み立て不良を引き起こすことがない。
更に、本発明の一実施形態に係る半導体装置100においては、配線基板6を使用せずに、半導体素子(大)1の上面に直接半導体素子(小)2を搭載するため、配線基板6を使用した場合に比して半導体装置100全体の高さを縮小することができる。半導体素子(大)1は、上面に該半導体素子(大)1以外の半導体素子の使用に供される基板配線7及び電極パッドA8a、電極パッドB8bが配設されている。従って、このような基板配線7等を配設していない同じ半導体素子(大)1に比して高さが高くなる。しかし、アルミ配線とそれを保護する保護膜を形成するだけであるため、配線基板6に比してその高さは低く、影響は少ない。従って、特に薄さが要求される半導体装置100において効果的である。
次に、本発明の一実施形態に係る半導体装置100の製造方法について説明する。まず、半導体素子(大)1の通常の製造工程の最終製造工程において、半導体素子(大)1の上面に、スパッタリング等の通常の方法でアルミニウム膜を形成する。アルニムウム膜の上に、所定のチップ搭載エリア9から計算された配線パターンのフォトレジストを形成し、フォト・エッチング・プロセスによって所望の配線パターンの基板配線7を形成する。次に、基板配線7の各配線の端部に、基板配線7と、基板4又は搭載する半導体素子(小)2とを電気的に接続するための電極パッドA8a、電極パッドB8bを形成する。次に、アルミ配線を形成した半導体素子(大)1の全面に、耐熱性に優れたポリイミド樹脂をコーティングし保護膜を形成する。次に、前記電極パッドA8a、電極パッドB8b上の保護膜を除去し、前記電極パッドA8a、電極パッドB8bを露出させる。以上の工程によって、半導体装置100に搭載される半導体素子(大)1が製造される。なお、基板配線7としてアルミニウムに比して比抵抗が低く、融点が高くエレクトロマイグレーションが起きない銅配線としてもよい。
続いて、図1の(b)断面図に示したとおり、基板4上面に、接着剤として非導電性のペーストを塗布する。基板4裏面には、予め複数の半田ボール(BGAボール)5と呼ばれる半田による小さいボール状電極がマトリックス状に形成されている。次に、このペースト上に半導体素子(大)1をフェイスアップで搭載する。これによって、基板4と半導体素子(大)1とが接着される。続いて、半導体素子(大)1の上面のチップ搭載エリア9に、接着剤として非導電性のペーストを塗布する。次に、このペースト上に半導体素子(小)2をフェイスアップで搭載する。半導体素子(大)1と半導体素子(小)2とが接着される。上述した製造工程で半導体素子(大)1の上面にはポリイミドの保護膜が形成されているが、ポリイミドは低誘電率であるため、このポリイミド保護膜によって半導体素子(大)1と半導体素子(小)2との絶縁性が保たれる。次に、半導体素子(小)2の外部接続端子11と、半導体素子(大)1上に形成され保護膜から露出された電極パッドA8aとをボンディングワイヤA3aでワイヤボンディングし、且つ半導体素子(大)1上に形成され保護膜から露出された電極パッドB8bと基板4上の基板電極パッド12とをボンディングワイヤB3bでワイヤボンディングする。続いて、モールド樹脂にて封止して半導体装置100が完成する。
以上説明したように、本発明の一実施形態に係る半導体装置100は、一つのパッケージに複数の半導体素子を積み重ねて搭載するが、搭載する複数の半導体素子のうち、サイズの大きな半導体素子の上面に、該半導体素子以外のサイズの小さな半導体素子が外部と電気的に接続することを媒介する配線を形成することで、ボンディングワイヤ3のワイヤ長を必要最低限の長さとすることができる。従って、ワイヤ長が長くなることによって発生するワイヤ倒れに起因して、ボンディングワイヤ3が隣接するボンディングワイヤ3と接触する等の組み立て不良を防止できる。また、安価なワイヤボンディングによって前記複数の半導体素子1、2と外部との電気的接続を取ることができる。従って、安価な半導体装置100の提供ができる。
また、本発明の一実施形態に係る半導体装置100においては、高価な多層基板等の配線基板6を使用する必要がなく、複数の半導体素子を積み重ねてそれぞれの半導体素子の外部との電気的接続を、安価なワイヤボンディングによって取ることができ、この点で安価に半導体装置100を提供することができる。
また、配線基板6を使用しないため、半導体装置100自体の高さを最低限の高さに抑制することができ、特に携帯電話機等に使用される半導体装置の、薄型、小型化の要求に応えることができる。
更に、本発明の一実施形態に係る半導体装置100においては、搭載する複数の半導体素子のうち半導体素子(大)1の上面に形成する半導体素子(小)2のための配線は、半導体素子(小)2の種類やサイズにかかわらず予め所定のマージンを持って設定されたチップ搭載エリア9の外周に配設されるため、汎用性があり量産が可能である。従って、製造上歩留まりがよく、製造コスト削減を図ることができる。この点でも安価な半導体装置100を提供できる。
また更に、本発明の一実施形態に係る半導体装置100においては、搭載する半導体素子(大)1の製造工程において、該半導体素子(大)1上面に基板配線7を設け、保護膜をコーティングする等の工程が増えるものの、上述した配線基板6を使用する場合に比して、組立工程の簡略化を図ることができる。即ち、上述した配線基板6を使用する場合、搭載する半導体素子(小)602のサイズに合わせて、その都度配線基板6上に形成する基板配線607の位置等を設計しなければならなかった。本発明の一実施形態に係る半導体装置100においては、半導体素子(大)1上面に形成する基板配線7は、チップ搭載エリア9の外周の所定の位置に形成されるため、その都度設計する必要はない。また、この様な半導体素子(大)1を使用することにより、組み立て工程において、配線基板6を接着し、更にペーストを塗布する工程が省略できる。即ち、本発明の一実施形態に係る半導体装置100においては、基板4にペーストを介して半導体素子(大)1を接着し、更に半導体素子(大)1上にペーストを介して半導体素子(小)2を接着し、ワイヤボンディングしてモールド樹脂で封止するだけである。従って、組み立て工程が簡略化できる。また、製造ラインの短縮化を図ることができる。
なお、上述した実施形態においては、BGA(Ball Grid Array)タイプの半導体装置100について説明したが、本発明の一実施形態に係る半導体装置100は、BGAタイプに限定されるわけではない。他の表面実装型の半導体装置であって、特に積み重ねる複数の半導体素子の大きさがある程度異なる半導体装置についても有効である。
(第2の実施形態)
上述したように、本発明の第1の実施形態に係る半導体装置100は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子の上面に、該半導体素子の製造過程において、予め設定された範囲の外周の位置に電極パッドを設けてアルミニウム等の金属配線を配設することを特徴とする。この技術を応用することによって、大量生産され、特に低コストが優先されるSDメモリカードやミニSDカード(miniSDカード)、更にはマイクロSDカード(microSDカード)等のカード型記憶媒体において、組み立て不良の発生を抑制し、歩留まりを高めて低コストの製品を供給することができる。
上述したように、本発明の第1の実施形態に係る半導体装置100は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子の上面に、該半導体素子の製造過程において、予め設定された範囲の外周の位置に電極パッドを設けてアルミニウム等の金属配線を配設することを特徴とする。この技術を応用することによって、大量生産され、特に低コストが優先されるSDメモリカードやミニSDカード(miniSDカード)、更にはマイクロSDカード(microSDカード)等のカード型記憶媒体において、組み立て不良の発生を抑制し、歩留まりを高めて低コストの製品を供給することができる。
近年、携帯電話機は単に通信機器としてだけでなく、カメラ機能や音楽再生機能等多様な機能を搭載し、付加価値を高めている。この様な機能を使用する際の映写した画像データやパソコン等でダウンロードした音楽データを記録し保存するメディアとして、SDメモリカード、ミニSDカード、更にはマイクロSDカードが開発され、記憶容量も飛躍的に増大化している。
この様なカード型記憶媒体は、搭載機器自体の小型化に伴って、カード型記憶媒体自体も年々小型化されている。例えば、SDメモリカードは、外形寸法がW24.0×D32.0×H2.1mmであり、SDメモリカードの超小型版であるマイクロSDカードは、外形寸法がW11.0×D15.0×H1.0mmとSDメモリカードに比べると厚さが約半分、表面積が4.65分の1となる。また、マイクロSDカードは、形状自体が概略長方形ではなく長方形の4隅のうち1隅が欠けた形状で、かつ、携帯電話等のスロットに挿入されたとき固定させるためのコの字型の切れ込みがある。従って、カード内の半導体装置搭載スペースは非常に狭く、また、特に高さが制限されるため、ワイヤボンディングする際のボンディングワイヤの高さが高くならないように制限しなければならない。従って、ボンディングワイヤ長を必要最低限に短くして高さが高くならないようにしなければならない。
本発明の第2の実施形態に係る半導体装置200は、マイクロSDカードであることを特徴とする。本発明の第2の実施形態に係るマイクロSDカード200について図をもとに説明する。図3は、本発明の第2の実施形態に係るマイクロSDカード200の斜視図であり、モールド樹脂を取り除いて半導体素子の状態がわかるように示した図である。
図3に示すように、マイクロSDカード200は、マイクロSD基板204上に2個のキャパシタ226が配置され、さらにマイクロSD基板204上に半導体素子(大)201及び半導体素子(小)202が搭載されている。
マイクロSD基板204は図3に示すように、形状が長方形の4隅のうち1隅が欠けた形状で、かつ、前記1隅が欠けた部分の辺に、携帯電話等のスロットに挿入されたとき固定させるためのコの字型の切れ込みが設けられている。
マイクロSD基板204上には、非導電性の接着剤であるペースト(図示せず)を介して半導体素子(大)201がフェイスアップで接着されている。また、図3に向かって右側のマイクロSDカードがスロットに挿入される際の後ろ側となる一辺に、2個のキャパシタ226がペーストで接着されている。
半導体素子(大)201の上面には、該半導体素子201の最終製造工程において、半導体素子(小)202のサイズに拘わらず予め汎用的に設定されたチップ搭載エリア209の外周に基板配線207が配設されている。該基板配線207は、半導体素子(大)201の製造工程において配線層等が形成されてSiO2やSiN膜等の最終保護膜が形成された後、前記最終保護膜の上にアルミニウム膜等の金属膜が形成され、フォト・エッチング・プロセスによって、所望の配線パターンに形成されたものである。又、各配線の両端に、外部と接続するための電極パッドA208a及び電極パッドB208bが形成されている。半導体素子(大)201の上面は、ポリイミド樹脂等の耐熱性に優れる樹脂でコーティングされて保護膜が形成されているが、電極パッドA208a及び電極パッドB208bの部分は、保護膜が除去されて該電極パッドA208a、B208bが露出している。なお、基板配線207はアルミニウム等に限定されず、銅等の配線であってもよい。
半導体素子(大)201の上面のチップ搭載エリア209内には、非導電性の接着剤であるペースト(図示せず)を介して半導体素子(小)202が接着されている。半導体素子(小)202の上面に形成された外部接続端子211と、露出された電極パッドA208aとがボンディングワイヤ203aでワイヤボンディングされている。また、マイクロSD基板204と外部とを接続するためにマイクロSD基板204上に設けられたマイクロSDパッド212と、電極パッドB208bとが同様にボンディングワイヤ203bによってワイヤボンディングされている。
上述した構成の本発明の第2の実施形態に係るマイクロMDカード200は、搭載する半導体素子(大)201の上面に、半導体素子(小)202の使用に供する基板配線207等を有するため、ボンディングワイヤA203a及びボンディングワイヤB203bを最小限の長さに抑制することができる。一方、同じ構成のマイクロSDカードにおいて、半導体素子(小)202の外部接続端子211とマイクロSDパッド212とを直接ボンディングワイヤ203で接続した場合を、図4に示す。図4は、マイクロSDカード200において、半導体素子202とマイクロSDパッドとを直接ワイヤボンディングした場合の斜視図である。図4に示すように、半導体素子(小)202の外部接続パッド211とマイクロSDパッド212とを直接接続した場合、ボンディングワイヤ203のワイヤ長が長くなる。従って、ワイヤ倒れ等により、ボンディングワイヤ203が隣接するボンディングワイヤ203と接触する等の組み立て不良の発生が増加する。また、ワイヤボンディングにおいては、金線等のボンディングワイヤ203のワイヤ切れ等を防止するため、ボンディングワイヤ203に引張圧力が掛からないようにある程度余裕を持ってワイヤボンディングする。従って、ワイヤ長が長くなると、ボンディングされたワイヤの高さが高くなり、特に高さに対して制限されるマイクロSDカード等の製造においては障害となる。本発明の第2の実施形態によれば、上述したようにボンディングワイヤA203a及びB203bのワイヤ長を最小限の長さとすることができ、ワイヤ倒れを抑制し、且つワイヤの高さが高くなることを防止できる。
本発明の第2の実施形態に係るマイクロSDカードにおいては、チップ搭載エリアが汎用的に所定の大きさに設定され、他の半導体素子の使用に供する基板配線207が予め配設された半導体素子(大)201を使用する。従って、本発明の第2の実施形態に係るマイクロSDカード200は、パッケージにおいては、マイクロSD基板204に半導体素子(大)201をペーストで接着し、更に半導体素子(大)201の前記チップ搭載エリア209内に半導体素子(小)202をペーストで接着した上で、所定のワイヤボンディングを行ってモールド樹脂で樹脂封止する工程で製造できる。この工程は、ワイヤボンディング箇所が増えるものの、図4に示した配線基板6を使用しないでワイヤボンディングによって製造されるマイクロSDカードの製造工程と基本において異なるところがない。従って、本発明の第2の実施形態に係るマイクロSDカード200は、配線基板6を使用する製造方法に比して、組立工程を大幅に簡略化できる。
また、本発明の第2の実施形態に係るマイクロSDカード200は、コストが掛かる配線基板6を使用する必要がなく、また、上述したように組立工程を簡略化できるため、安価に製造することができる。特に、本発明の第2の実施形態に係るマイクロSDカード200は、半導体素子(大)201の上面に異なる種類の半導体素子(小)202の使用に供することができる基板配線207等を形成しているため、ある程度の汎用性を有するため大量生産ができ、この点でも安価に製造できる。
なお、本発明の第2の実施形態は、上述したマイクロSDカードに限定されるわけではなく、メモリ等の半導体素子の上に、コントローラ等のほとんどベアチップに近いサイズの小さい半導体素子を搭載して形成するカード型の半導体装置において実施することができる。例えば、SDメモリカードや、ミニSDカード、更には、他の小型メモリカードにおいて実施することができる。
1:半導体素子(大)
2:半導体素子(小)
3、3a、3b:ボンディングワイヤ
4:基板
5:半田ボール(BGAボール)
6:配線基板
7:基板配線
8、8a、8b:電極パッド
9:チップ搭載エリア
11:外部接続端子
12:基板電極パッド
100、400、600:半導体装置
200:マイクロSD
204:マイクロSD基板
207:マイクロSD基板配線
212:マイクロSDパッド
226:キャパシタ
2:半導体素子(小)
3、3a、3b:ボンディングワイヤ
4:基板
5:半田ボール(BGAボール)
6:配線基板
7:基板配線
8、8a、8b:電極パッド
9:チップ搭載エリア
11:外部接続端子
12:基板電極パッド
100、400、600:半導体装置
200:マイクロSD
204:マイクロSD基板
207:マイクロSD基板配線
212:マイクロSDパッド
226:キャパシタ
Claims (5)
- 基板と、
複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、
それぞれの前記メモリセルと電気的に接続された第1の配線層と、
前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、
前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第2の配線と、
前記絶縁層及び前記複数の第2の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子。 - 前記複数の第2の配線は、ベアチップの大きさ及びボンディングワイヤ長を基準に予め設定された前記絶縁層上部の所定の位置の外周に配設されることを特徴とする請求項1に記載の半導体素子。
- 前記複数の第2の配線は、該半導体素子上部に配設される半導体素子の外部接続端子数以上に設定されることを特徴とする請求項2に記載の半導体素子。
- 基板と、
前記基板上に配設された第1の半導体素子と、
前記第1の半導体素子上面の所定の位置に配設された前記第1の半導体素子よりも小さい第2の半導体素子と、を有し、
前記基板は、該基板上面に電極パッドを有し且つ該基板下面に外部と接続する端子を有し前記電極パッドと前記端子とが該基板内部で電気的に接続されており、
前記第1の半導体素子は、基板と複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイとそれぞれの前記メモリセルと電気的に接続された第1の配線層と前記メモリセルアレイ及び前記第1の配線層を保護する絶縁層と、且つ前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第2の配線と前記絶縁層及び前記複数の第2の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜とを有し、
前記第2の半導体素子の外部接続端子と前記第1の半導体素子上面に配設された複数の第2の配線の一端の電極パッドとがボンディングワイヤで接続され、且つ、前記複数の第2の配線の他端の電極パッドと前記基板上面の電極パッドとがボンディングワイヤで接続されていることを特徴とする半導体装置。 - 前記半導体装置は、マイクロSDカードであることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041509A JP2008205320A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041509A JP2008205320A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205320A true JP2008205320A (ja) | 2008-09-04 |
Family
ID=39782471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041509A Pending JP2008205320A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205320A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021499A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 積層型半導体装置 |
-
2007
- 2007-02-21 JP JP2007041509A patent/JP2008205320A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021499A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 積層型半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9412720B2 (en) | Semiconductor package having supporting plate and method of forming the same | |
KR101800440B1 (ko) | 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법 | |
JP4768012B2 (ja) | 集積回路の他の集積回路への積層構造 | |
US9385109B2 (en) | Semiconductor packages having trench-shaped opening and methods for fabricating the same | |
US20080122113A1 (en) | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device and methods for forming the same | |
US10008488B2 (en) | Semiconductor module adapted to be inserted into connector of external device | |
US8653653B2 (en) | High density three dimensional semiconductor die package | |
JP2000012606A (ja) | 半導体装置及びその製造方法 | |
JP2001177051A (ja) | 半導体装置及びシステム装置 | |
JP2002305286A (ja) | 半導体モジュールおよび電子部品 | |
JP2008311559A (ja) | 半導体パッケージ | |
KR20160025945A (ko) | 전자부품이 내장된 반도체 패키지 | |
JP4930699B2 (ja) | 半導体装置 | |
US20100084758A1 (en) | Semiconductor package | |
US8603865B2 (en) | Semiconductor storage device and manufacturing method thereof | |
US20160225744A1 (en) | Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same | |
US8169066B2 (en) | Semiconductor package | |
KR20140048468A (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
JP3832170B2 (ja) | マルチベアチップ実装体 | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
JP2007128953A (ja) | 半導体装置とそれを用いたメモリカード | |
JP2008205320A (ja) | 半導体装置 | |
JP2009188328A (ja) | 半導体装置 | |
US20150294957A1 (en) | Chip packaging structure | |
CN104051418A (zh) | 半导体装置 |