CN104051418A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104051418A
CN104051418A CN201310328880.0A CN201310328880A CN104051418A CN 104051418 A CN104051418 A CN 104051418A CN 201310328880 A CN201310328880 A CN 201310328880A CN 104051418 A CN104051418 A CN 104051418A
Authority
CN
China
Prior art keywords
lead
wire
semiconductor chip
leads
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310328880.0A
Other languages
English (en)
Inventor
石井齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013053387A external-priority patent/JP5814965B2/ja
Priority claimed from JP2013058016A external-priority patent/JP5885692B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104051418A publication Critical patent/CN104051418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供在持续小型化、高密度化的半导体装置中能将内引线间连接的半导体装置。本发明的实施方式涉及的半导体装置具备：多条引线，其具有内引线和外引线；半导体芯片，其设置于多条引线之上；间隔件，其介于半导体芯片与多条引线之间，在半导体芯片的背面与多条引线之间形成间隙；和导线，其设置于间隙中，在半导体芯片的背面下方将内引线间电连接。

Description

半导体装置
本申请以日本专利申请2013-53387号（申请日：2013年3月15日）及日本专利申请2013-58016号（申请日：2013年3月21日）为在先基础而享受优先权。本申请通过参照这些在先申请而包括其全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
半导体装置随着高速化而变得容易受到电源（Vcc）和接地（Vss）的电位变化的影响。特别是数据的I/O信号受到电源、接地或这两者的电位变化的影响，I/O信号在上升/下降部分的波动变大。于是，以使电源和接地的电位稳定化（强化）或减小电源-接地间的电感为目的，将电源用引线间和接地（接地）用引线间用金属线电连接。此外，为了提高半导体装置的通用性，改变控制信号和I/O信号等的内引线的排列顺序和外引线的排列顺序。该情况下，在封装内，通过将引线彼此用以跨位于其间的引线的方式地设置的中继用金属线连接，改变电极焊盘的排列顺序和外引线的排列顺序。
此外，近年来，半导体装置持续小型化、高密度化。例如，存在在封装内层叠了半导体芯片而成的半导体装置和使半导体芯片大型化了的半导体装置。然而，在此类半导体装置中，半导体芯片所占的区域增大（宽），因此难以在封装内确保设置金属线的空间。此外，如果想要在封装内确保设置金属线的空间，则封装会增大。
如上所述，在持续小型化、高密度化的半导体装置中，需要能将内引线间连接的半导体装置。
发明内容
本发明提供在持续小型化、高密度化的半导体装置中能将内引线间连接的半导体装置。
本发明的实施方式涉及的半导体装置，其具备：多条引线，其具有内引线和外引线；半导体芯片，其设置于多条引线之上；间隔件，其介于半导体芯片与多条引线之间，在半导体芯片的背面与多条引线之间形成间隙；和导线，其设置于间隙中，在半导体芯片的背面下方将内引线间电连接。
本发明的其他实施方式涉及的半导体装置，其具备：多条引线，其具有内引线和外引线；半导体芯片，其设置于多条引线之上；和间隔件，其介于半导体芯片与多条引线之间，在半导体芯片的背面下方将内引线间电连接。
附图说明
图1是第一实施方式涉及的半导体装置的俯视图。
图2是第一实施方式涉及的半导体装置的放大剖视图。
图3是第一实施方式涉及的半导体装置的局部俯视图。
图4是图3中的线段X-X处的剖视图。
图5是表示第一实施方式涉及的半导体装置的制造方法的流程图。
图6是第二实施方式涉及的半导体装置的俯视图。
图7是第二实施方式涉及的半导体装置的放大剖视图。
图8是第二实施方式涉及的半导体装置的引线基板及间隔件的放大俯视图。
图9是图8中的线段X-X处的剖视图。
图10是图8中的线段Y-Y处的放大剖视图。
图11是图10中的线段Z-Z处的剖视图。
图12是表示第二实施方式涉及的半导体装置的制造方法的流程图。
附图标记说明：
100、200半导体装置；110、210引线基板；111、211引线；111A、211A内引线；111B、211B外引线；111C凹部；121-124、221-224半导体芯片；121P-124P、221P-224P电极焊盘（pad）；121R、221R背面；130、230间隔件；131、133、231、233粘接层；132、232绝缘层；140导线（wire）；150、250密封树脂；234导体层；230A凹陷；E导电体；F芯片粘接膜（die attach film）；S间隙；S1表面（第一主面）；S2背面（第二主面）；S3、S4侧面；W金属线。
具体实施方式
下面参照附图来详细说明实施方式。
（实施方式）
图1是第一实施方式涉及的半导体装置100的俯视图。图2是第一实施方式涉及的半导体装置100的局部放大剖视图。在该实施方式中，半导体装置100是TOSP（Thin Small Outline Package，薄型小尺寸封装）型的半导体装置。
如图1、图2所示，半导体装置100具备引线基板110、半导体芯片121～124、间隔件130、导线140和密封树脂150。再有，在图1中，用实线而不是虚线来记载由密封树脂150密封了的半导体芯片121～124、间隔件130及导线140。
引线基板110具有多条引线111。在各引线111使用导电性优良的金属材料，例如铜（Cu）和/或铁（Fe）、镍（Ni）。各引线111具有密封于密封树脂150内的内引线111A和从密封树脂150露出的外引线111B。内引线111A主要作为与半导体芯片121～124的电极焊盘连接的连接部而发挥功能。外引线111B作为外部连接端子而发挥功能。再有，多条引线111通过绝缘性的固定带（例如，聚酰亚胺）固定使得其位置不偏移。
各引线111包括包含电源用（Vcc）引线、接地用（Vss）引线和控制信号用引线、输入输出（I/O）用引线的多条引线。这里，控制信号用引线包含芯片启动（CE）、允许写入（WE）、允许读出（RE）、指令锁存使能（CLE）、地址锁存使能（ALE）、写保护（WP）、就绪/忙碌（R/B）、数据选通信号（DQS）、读写（RE）等引线。
再有，各引线的排列顺序因搭载半导体装置100的安装母板的规格等而不同。
半导体芯片121～124是例如NAND型闪存等存储元件及其控制元件。在半导体芯片121～124的一边侧，沿其一边排列地分别形成有多个电极焊盘121P～124P。各半导体芯片121～124在引线基板110上按阶梯状层叠使得沿该半导体芯片的一边侧形成的电极焊盘121P～124P露出。
最下层的半导体芯片121粘接于间隔件130上。此外，半导体芯片121～124通过芯片粘接膜F（粘接剂膜）而分别粘接于半导体芯片121～123上。芯片粘接膜F使用以例如聚酰亚胺树脂、环氧树脂、丙烯酸酯等为主成分的热硬化性或光硬化性的材料。
再有，在图2中层叠有四个半导体芯片。但是，层叠的半导体芯片的数量不限于四个。半导体芯片的数量只要大于等于一个即可。通过按阶梯状层叠而露出的半导体芯片121～124的电极焊盘121P～124P，通过Au线或Cu线等金属线W与引线111的内引线111A电连接。
间隔件130介于引线基板110与最下层的半导体芯片121的背面121R之间。间隔件130在引线基板110与最下层的半导体芯片121的背面121R之间形成间隙S。间隙S的高度D1优选大于等于70μm。再有，如果间隙S的高度D1过高，则半导体装置100变厚。因此，间隙S的高度D1优选小于等于100μm。
间隔件130具备粘接层131、133及绝缘层132。粘接层131、133使用以例如聚酰亚胺树脂、环氧树脂、丙烯酸酯等为主成分的热硬化性或光硬化性的材料。此外，绝缘层132使用绝缘性的材料例如聚酰亚胺树脂。
再有，在图1中，在半导体芯片121的背面121R与引线基板110之间存在六个间隔件130。但是，间隔件130只要能确保设置后述的导线140的空间即可。因此，设置间隔件130的位置不限于图1所示的位置。例如，也可将间隔件130配置于半导体芯片121的背面121R的四角。
导线140是使用例如导电性优良的金（Au）、铜（Cu）、铝（Al）或其合金的金属线。导线140将内引线111A间电连接。在该实施方式中，导线140在最下层的半导体芯片121的背面121R下将电源用（Vcc）引线的内引线111A间、接地用（Vss）引线的内引线111A间及控制信号用引线的内引线111A间中的至少其中之一以上的内引线111A间电连接。
密封树脂150将引线基板110、半导体芯片121～124、间隔件130、导线140密封。再有，各引线111的外引线111B在露出的状态下由密封树脂150密封。
其次，更详细地说明半导体装置100的导线140所形成的内引线111A间的连接。图3是半导体装置100的局部俯视图。图4是图3中的线段X-X处的剖视图。在图3、图4中，表示将电源用（Vcc）引线的内引线111A间及接地用（Vss）引线的内引线111A间用导线140电连接的例子。再有，在图3中，省略了半导体芯片121～124及密封树脂150的图示。此外，在途中用虚线表示金属线W。在图4中，省略了间隔件130及密封树脂150的图示。
如图3所示，导线140在跨过其他内引线111A的状态下将电源用（Vcc）引线的内引线111A间及接地用（Vss）引线的内引线111A间用线140电连接。再有，在图3所示的例子中，导线140跨输入输出（I/O）用引线。在输入输出（I/O）用引线附近，容易受到电源（Vcc）和接地（Vss）的电位的影响。因此，如图3所示，优选，将在输入输出（I/O）用引线周围配置的电源用（Vcc）引线及接地用（Vss）引线的内引线111A间电连接。但是，导线140也可以跨其他引线、例如控制信号用引线。
此外，如图3所示，在被夹在由导线140电连接的电源用（Vcc）引线及接地用（Vss）引线的内引线111A间的输入输出（I/O）用引线的内引线111A，形成有凹部111C。再有，如图3所示，在该半导体装置100中，在导线140跨过的区域形成有凹部111C。
因此，如图4所示，距离D2比距离D3短，该距离D2为导线140多连接的电源用（Vcc）引线及接地用（Vss）引线的内引线111A的上表面S1、S2与半导体芯片121的背面121R的距离，该距离D3为导线140所连接的电源用（Vcc）引线及接地用（Vss）引线的内引线111A所夹的输入输出（I/O）用引线的内引线111A的上表面S3与半导体芯片121的背面121R的距离。
即、通过形成凹部111C，由导线140连接的内引线111A所夹的内引线111A的上表面的位置比由导线140连接的内引线111A的上表面低。因此，能减小导线140与作为连接对象的内引线111A以外的内引线111A接触的可能性。此外，通过形成凹部111C，内引线111A的上表面距半导体芯片121的背面121R的距离变长。因此，能减小半导体芯片121和形成有凹部111C的内引线111A的寄生电容。
再有，内引线111A的凹部111C能通过干蚀刻或湿蚀刻来形成。此外，也可向内引线11A施加压力而在上下方向上将其压扁。通过压扁，内引线111A的厚度变薄、形成凹部111C（压印加工，coining）。此外，也可以通过下压（depress）加工将内引线111A向下弯折以形成凹部111C。压印加工和下压加工可抑制内引线111A的横截面积减小。因此，可抑制形成有凹部111C的内引线111A的电阻增加。
再有，在图3、图4所示的例子中，以使电源（Vcc）和接地（Vss）的电位稳定化（强化）或减小电源-接地间的电感为目的，将电源用（Vcc）引线的内引线111A间和接地用（Vss）引线的内引线111A间用金属线140电连接。但是，也可以以改变内引线111A的排列顺序和外引线111B的的排列顺序为目的，将控制信号用引线和/或输入输出（I/O）用引线的内引线111A间用导线140电连接。
此外，也可以在最下层的半导体芯片121的背面121R设置绝缘层（例如，氧化硅层）。该绝缘层能通过例如使半导体芯片121的背面氧化成氧化硅来形成。此外，也可以在半导体芯片121的背面121R设置芯片粘接膜（DAF）等粘接剂膜。另外，也可以使半导体芯片121的背面121R凹陷。
通过在最下层的半导体芯片121的背面121R设置绝缘层或使半导体芯片121的背面121R凹陷，能防止导线140与半导体芯片121电接触。再有，在半导体芯片121的背面121R设置了芯片粘接膜（DAF）等粘接剂膜的情况下，不需要间隔件130的粘接层133。此外，绝缘层优选设置于半导体芯片121的整个背面121R。
（半导体装置100的制造）
图5是表示半导体装置100的制造方法的流程图。下面参照图1～图5来说明半导体装置100的制造方法。
在引线基板110的预定位置安装间隔件130（步骤S101）。间隔件130的安装可以在引线基板110的制造工序的途中、在下压加工或压印加工、对引线前端进行的切断加工前进行。用导线140将引线基板110的引线111中的、期望的引线111的内引线111A间电连接（步骤S102）。导线140的连接使用现存的线接合装置。
其次，在间隔件130上按阶梯状地层叠半导体芯片121～124（步骤S103）。再有，在半导体芯片121～124的层叠中，使用芯片粘接膜（DAF）等粘接剂膜。其次，用金属线W将层叠了的半导体芯片121～124的电极焊盘121P～124P及引线基板110的内引线111A电连接（步骤S104）。再有，在金属线W的连接中使用现存的线接合装置。
其次，用密封树脂150将引线基板110、半导体芯片121～124、间隔件130、导线140、金属线W等密封（步骤S105）。其次，进行从密封树脂150露出的外引线111B的弯曲加工和/或切断加工等（步骤S106）。再有，也可以在将间隔件130粘接于半导体芯片121的背面后，向引线基板110上安装半导体芯片121。
如上所述，半导体装置100具备在半导体芯片121的背面121R与多条引线111之间形成间隙S的间隔件130。而且，在该间隙S中，通过导线140将内引线111A间电连接。
因此，在安装半导体芯片121～124的区域的外侧不存在导线140用的空间的情况下，也能用导线140将内引线111A间电连接。
此外，由导线140连接的内引线111A所夹的内引线111A的上表面位置比由导线140连接的内引线111A的上表面低。因此，可减少导线140与作为连接对象的内引线111A以外的内引线111A接触的可能性。再有，通过形成凹部111C，内引线111A的上表面距半导体芯片121的背面121R的距离变长。因此，可减小半导体芯片121和形成有凹部111C的内引线111A的寄生电容。
再有，在通过压印加工或下压加工形成了内引线111A的凹部111C的情况下，可抑制内引线111A的横截面积减小。因此，可抑制形成有凹部111C的内引线111A的电阻增加。此外，在最下层的半导体芯片121的背面121R设置了绝缘层的情况下，可防止半导体芯片121与导线140电接触。
（第二实施方式）
图6是第二实施方式涉及的半导体装置200的俯视图。图7是第二实施方式涉及的半导体装置200的局部放大剖视图。在该实施方式中，半导体装置200是TSOP型半导体装置。
如图6、图7所示，半导体装置200具备引线基板210、半导体芯片221～224、间隔件230和密封树脂250。再有，在图6中，用实线而不是虚线来记载由密封树脂250密封的半导体芯片221～224及间隔件230。
引线基板210具有多条引线211。在各引线211使用导电性优良的金属材料例如铜和/或铁、镍。各引线211具有密封于密封树脂250内的内引线211A和从密封树脂250露出的外引线211B。内引线211A主要作为与半导体芯片221～224的电极焊盘连接的连接部而发挥功能。外引线211B作为外部连接端子而发挥功能。再有，多条引线211通过绝缘性的固定带（例如，聚酰亚胺）固定使得其位置不偏移。
各引线211包括包含电源用（Vcc）引线、接地用（Vss）引线、控制信号用引线、输入输出（I/O）用引线的多个引线。这里，在控制信号用引线中包含芯片启动（CE）、允许写入（WE）、允许读出（RE）、指令锁存使能（CLE）、地址锁存使能（ALE）、写保护（WP）、就绪/忙碌（R/B）、数据选通信号（DQS）、读写（RE）等引线。
再有，各引线的排列顺序因搭载半导体装置200的安装母板的规格等而不同。
半导体芯片221～224是例如NAND型闪存等存储元件及其控制元件。在半导体芯片221～224的一边侧，沿其一边排列地分别形成有多个电极焊盘221P～224P。各半导体芯片221～224在引线基板210上按阶梯状地层叠使得沿一边侧形成的电极焊盘221P～224P露出。
最下层的半导体芯片221通过绝缘性的芯片粘接膜F等（粘接剂膜）粘接于间隔件230上。此外，半导体芯片222～224通过绝缘性的芯片粘接膜F等（粘接剂膜）而分别粘接于半导体芯片221～223上。芯片粘接膜F由以例如聚酰亚胺树脂、环氧树脂、丙烯酸酯等为主成分的热硬化性或光硬化性的材料制成。
再有，在图7中，层叠有四个半导体芯片。但是，层叠的半导体芯片的数量不限于四个。半导体芯片的数量只要是大于等于一个即可。通过按阶梯状层叠而露出的半导体芯片221～224的电极焊盘221P～224P，通过Au线或Cu线等金属线W与引线211的内引线211A电连接。
间隔件230介于引线基板210与最下层的半导体芯片221的背面221R之间。间隔件230的至少一个将引线基板210的内引线211A间电连接。在图6中，在半导体芯片221的背面221R与引线基板210间存在六个间隔件230。但是，设置间隔件230的位置不限于图6所示的位置。例如，也可以将间隔件230配置于半导体芯片221的背面221R的四角。再有，将参照图8～图11后述间隔件230的详细构成。
密封树脂250将引线基板210、半导体芯片221～224及间隔件230等密封。再有，各引线211的外引线211B在露出的状态下由密封树脂250密封。
间隔件230的构成
图8是引线基板210及间隔件230的放大俯视图。图9是图8中的线段X-X处的剖视图。再有，在图8中，省略了半导体芯片221～224及密封树脂250的图示。此外，用虚线在中途表示金属线W。在图9中，省略了间隔件230及密封树脂250的图示。此外，图10是图8中的线段Y-Y处的放大剖视图。图11是图10中的线段Z-Z处的剖视图。下面参照图8～图11来详细说明间隔件230的构成。
如图9所示，间隔件230中，在将粘接层231、绝缘层232和粘接层233以上述顺序层叠而成的层叠体上层叠有导体层234。在粘接层231、233使用以例如聚酰亚胺树脂、环氧树脂、丙烯酸酯等为主成分的热硬化性或光硬化性的材料。在绝缘层132使用绝缘性的材料例如聚酰亚胺树脂。在导体层234使用导电性良好的材料例如铜和/或铝的薄膜。此外，如图8所示，导体层234沿间隔件230的两侧面S1、S2层叠。导体层234能通过例如铺设铜箔等而形成于绝缘层232上。
如图8～图11所示，在将粘接层231、绝缘层232、粘接层233层叠起来而成的层叠体，从表面S3（第一主面）到背面S4（第二主面）设有凹陷230A。在图8所示的例子中，在间隔件230的侧面S3、S4分别设有两个凹陷220A。在间隔件230的侧面S1侧，在电源用（Vcc）引线的位置设有凹陷230A。在间隔件230的侧面S2侧，在接地用（Vss）引线的位置设有凹陷230A。凹陷230A设置成到达侧面S1或S2。此外，在各凹陷230A，如图10、11所示那样填充有导电体E。再有，导电体E通过例如使导电糊（例如银糊或铜糊）烧制或使其硬化而形成。
即、在图8所示的例子中，电源用（Vcc）引线的内引线211A间及接地用（Vss）引线的内引线211A间通过填充于间隔件230的导体层234及凹陷230中的导电体E来电连接。即、间隔件230在跨过其他的内引线211A的状态下将电源用（Vcc）引线的内引线211A间及接地用（Vss）引线的内引线211A间电连接。
再有，在图8所示的例子中，间隔件230跨过输入输出（I/O）用引线。在输入输出（I/O）用引线附近，容易受到电源（Vcc）和接地（Vss）的电位的影响。因此，如图8所示，优选，将在输入输出（I/O）用引线的周围配置的电源用（Vcc）引线及接地用（Vss）引线的内引线211A间电连接。但是，导线240也可以跨过其他引线，例如控制信号用引线。
还有，在图8、图9所示的例子中，以使电源（Vcc）和接地（Vss）的电位稳定化（强化）或减小电源-接地间的电感为目的，通过间隔件230将电源用（Vcc）引线的内引线211A间和接地用（Vss）引线的内引线211A间电连接。但是，也可以以改变内引线211A的排列顺序和外引线211B的的排列顺序为目的，通过间隔件230将控制信号用引线和/或输入输出（I/O）用引线的内引线211A间电连接。
（半导体装置200的制造）
图12是表示半导体装置200的制造方法的流程图。下面参照图6～图12来说明半导体装置200的制造方法。
在引线基板210上的想要电连接的内引线211A上的预定位置安装间隔件230（步骤S201）。
其次，在设置于间隔件230的侧面S1、S2上的凹陷230A的位置涂敷导电糊（步骤S202）。再有，导电糊能够通过例如印刷法来涂敷。
其次，在间隔件230上按阶梯状地层叠半导体芯片221～224（步骤S203）。再有，在半导体芯片221～224的层叠中，使用芯片粘接膜等粘接剂膜。其次，通过金属线W将层叠的半导体芯片221～224的电极焊盘221P～224P及引线基板210的内引线211A电连接（步骤S204）。再有，在金属线W的连接中使用现存的线接合装置。
其次，用密封树脂250将引线基板210、半导体芯片221～224、间隔件230、金属线W等密封（步骤S205）。其次，进行从密封树脂250露出的外引线211B的弯曲加工和/或切断加工等（步骤S206）。
如上所述，半导体装置200，在在半导体芯片221的背面221R与多个引线211之间具有将内引线211A间电连接的间隔件230。因此，即使在安装半导体芯片221～224的区域的外侧不存在用于设置将内引线211A间电连接的导线的空间的情况下，也能通过间隔件230将内引线211A间电连接。
此外，在层叠于间隔件230上的半导体芯片221的背面221R设有成为绝缘层的芯片粘接膜F。因此，可防止间隔件230的导体层234与半导体芯片221电接触。
再有，在设置于间隔件230的侧面S1、S2上的凹陷203A中填充有导电体E。因此，气体不会在间隔件230的凹陷230A内滞留。其结果，在将间隔件230安装于引线基板210上时，导电糊容易地填充到凹陷230A内。
（其他实施方式）
如上所述，对本发明的几个实施方式进行了说明，但是上述实施方式仅是例示的，并不意在限定本发明的范围。上述实施方式能以其他各种方式来实施，在不脱离本发明主旨的范围内，能进行各种省略、替换、改变。这些实施方式和变形例包含于本发明的范围和主旨中，同样地，也包含于与记载于技术方案范围中的发明等同的范围中。

Claims (12)

1.一种半导体装置，其中，具备：
多条引线，其具有内引线和外引线；
半导体芯片，其设置于所述多条引线之上；
绝缘层，其覆盖所述半导体芯片的整个背面；
间隔件，其介于所述半导体芯片的背面的一部分与所述多条引线之间，在所述半导体芯片的背面与所述多条引线之间形成间隙；和
导线，其设置于所述间隙中，在所述半导体芯片的背面下方，将所述多条引线中的、与IO信号用引线相邻的电源用引线的内引线间、接地用引线的内引线间及控制信号用引线的内引线间中的至少其中之一以上的内引线间以跨其他内引线的方式电连接，
所述导线所连接的内引线的上表面距所述半导体芯片背面的距离比被所述导线所连接的内引线所夹的内引线的上表面距所述半导体芯片的背面的距离短。
2.一种半导体装置，其中，具备：
多条引线，其具有内引线和外引线；
半导体芯片，其设置于所述多条引线之上；
间隔件，其介于所述半导体芯片与所述多条引线之间，在所述半导体芯片的背面与所述多条引线之间形成间隙；和
导线，其设置于所述间隙中，在所述半导体芯片的背面下方将所述内引线间电连接。
3.根据权利要求2所述的半导体装置，其中，
所述导线将所述多条引线中的电源用引线的内引线间、接地用引线的内引线间及控制信号用引线的内引线间中的至少其中之一以上的内引线间电连接。
4.根据权利要求2或3所述的半导体装置，其中，
所述导线跨其他内引线地将所述内引线间电连接。
5.根据权利要求2或3所述的半导体装置，其中，
所述导线所连接的内引线的上表面距所述半导体芯片的背面的距离比所述导线所连接的内引线所夹的内引线的上表面距所述半导体芯片的背面的距离短。
6.根据权利要求2或3所述的半导体装置，其中，
具备绝缘层，该绝缘层覆盖所述半导体芯片的整个背面，
所述间隔件设置于所述半导体芯片的背面的一部分。
7.一种半导体装置，其中，具备：
多条引线，其具有内引线和外引线；
半导体芯片，其设置于所述多条引线之上；
绝缘层，其覆盖所述半导体芯片的整个背面；
间隔件，其介于所述半导体芯片与所述多条引线之间，在所述半导体芯片的背面下方，将所述多条引线中的、电源用引线的内引线间、接地用引线的内引线间及控制信号用引线的内引线间中的至少其中之一以上的内引线间跨其他内引线地电连接，
所述间隔件有第一、第二主面，并具备：设置于所述第一主面侧的第一粘接层；设置于所述第二主面侧的第二粘接层；设置于所述第一粘接层与所述第二粘接层之间的绝缘体；和设置于所述第一主面侧的导体层，并且在侧面从所述第一主面到所述第二主面设有凹陷。
所述内引线经填充于所述凹陷中的导电体和所述导体层而电连接。
8.一种半导体装置，其中，具备：
多条引线，其具有内引线和外引线；
半导体芯片，其设置于所述多条引线之上；和
间隔件，其介于所述半导体芯片与所述多条引线之间，在所述半导体芯片的背面下方将所述内引线间电连接。
9.根据权利要求8所述的半导体装置，其中，
所述间隔件将所述多条引线中的、电源用引线的内引线间、接地用引线的内引线间及控制信号用引线的内引线间中的至少其中之一以上的内引线间电连接。
10.根据权利要求8或9所述的半导体装置，其中，
所述间隔件跨其他内引线地将所述内引线间电连接。
11.根据权利要求8或9所述的半导体装置，其中，
所述间隔件有第一、第二主面，具备绝缘体和设置于所述第一主面侧的导体层，并且在侧面从所述第一主面到所述第二主面设有凹陷，
所述内引线经填充于所述凹陷中的导电体和所述导体层而电连接。
12.根据权利要求8或9所述的半导体装置，其中，
具备绝缘层，该绝缘层覆盖所述半导体芯片的整个背面。
CN201310328880.0A 2013-03-15 2013-07-31 半导体装置 Pending CN104051418A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP053387/2013 2013-03-15
JP2013053387A JP5814965B2 (ja) 2013-03-15 2013-03-15 半導体装置
JP2013058016A JP5885692B2 (ja) 2013-03-21 2013-03-21 半導体装置
JP058016/2013 2013-03-21

Publications (1)

Publication Number Publication Date
CN104051418A true CN104051418A (zh) 2014-09-17

Family

ID=51504069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310328880.0A Pending CN104051418A (zh) 2013-03-15 2013-07-31 半导体装置

Country Status (2)

Country Link
CN (1) CN104051418A (zh)
TW (1) TWI546918B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752413A (zh) * 2013-12-26 2015-07-01 株式会社东芝 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038374A1 (en) * 2001-08-27 2003-02-27 Shim Jong Bo Multi-chip package (MCP) with spacer
US20110210432A1 (en) * 2010-03-01 2011-09-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038374A1 (en) * 2001-08-27 2003-02-27 Shim Jong Bo Multi-chip package (MCP) with spacer
US20110210432A1 (en) * 2010-03-01 2011-09-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752413A (zh) * 2013-12-26 2015-07-01 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
TW201436133A (zh) 2014-09-16
TWI546918B (zh) 2016-08-21

Similar Documents

Publication Publication Date Title
CN202205748U (zh) 半导体存储装置
JP5337110B2 (ja) 半導体記憶装置
CN103681571B (zh) 半导体存储卡及其制造方法
US8575738B2 (en) Semiconductor memory card
JP2001308262A (ja) 樹脂封止ｂｇａ型半導体装置
US20100187690A1 (en) Semiconductor device
US20130114323A1 (en) Semiconductor device and data storage apparatus
KR20120088013A (ko) 디커플링 반도체 커패시터를 포함하는 반도체 패키지
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
JP5597659B2 (ja) 半導体メモリカード
JP5275019B2 (ja) 半導体装置
CN104051418A (zh) 半导体装置
JPH0485837A (ja) 半導体装置
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
TWI543317B (zh) Semiconductor device
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP5814965B2 (ja) 半導体装置
CN215643699U (zh) 一种存储模块及存储装置
JP5885692B2 (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
KR20120039233A (ko) Ｕｓｂ 메모리 코어 및 이를 포함하는 ｕｓｂ 메모리 어셈블리, 이의 제조 방법
JP2008205320A (ja) 半導体装置
KR20080101209A (ko) 적층 반도체 패키지
KR20130103696A (ko) Ｕｓｂ 메모리 코어를 포함하는 ｕｓｂ 메모리 어셈블리
JP2012093942A (ja) メモリカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140917