JP2012093942A - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP2012093942A
JP2012093942A JP2010240436A JP2010240436A JP2012093942A JP 2012093942 A JP2012093942 A JP 2012093942A JP 2010240436 A JP2010240436 A JP 2010240436A JP 2010240436 A JP2010240436 A JP 2010240436A JP 2012093942 A JP2012093942 A JP 2012093942A
Authority
JP
Japan
Prior art keywords
wiring board
memory
memory chips
memory card
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010240436A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2010240436A priority Critical patent/JP2012093942A/ja
Publication of JP2012093942A publication Critical patent/JP2012093942A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

【課題】 大容量化が可能なメモリカードを提供することである。
【解決手段】 複数の接続パッドを有する配線基板と、それぞれ一方の短辺に沿って複数の電極パッドを有し該電極パッドが露出するように該一方の短辺を階段状にずらして該配線基板上に積層した複数のメモリチップと、該メモリチップの書き込み及び読み出し領域を制御するコントローラチップとを備え、該配線基板上の接続パッドと該メモリチップの電極パッドが金属ワイヤーで接続されているメモリカードであって、該コントローラチップは、該メモリチップが階段状に積層された階段裏の該配線基板上に配設されていることを特徴とする。
【選択図】図２

Description

本発明は、ＳＤメモリカード、スマートメディア、メモリスティック、ＵＳＢメモリ等のメモリカードに関する。
ＮＡＮＤ型フラッシュメモリ等を内蔵するメモリカードは、急速に小型化と大容量化が進められている。小型化されたメモリカードを実現するために、メモリチップやコントローラチップ等の半導体チップは配線基板上に積層して搭載される。
半導体チップの電極パッドはワイヤーボンディングにより配線基板の接続パッドと電気的に接続される。メモリカードの更なる大容量化を測るために、メモリチップを配線基板上に多段に積層するようになってきている。
メモリチップの積層数は増加傾向にあり、メモリカードの記憶容量に応じて８段、更にはそれ以上に積層することが検討されている。多段に積層されたメモリチップに対してワイヤーボンディングを行うためには、例えば片側の短辺に沿って配列された複数の電極パッドをそれぞれ露出させるように、複数のメモリチップをずらして階段状に次々と粘着フィルムを介在して積層する構造が一般的に採用されている。
メモリチップはＮＡＮＤ型フラッシュメモリから一般的に構成されており、ＮＡＮＤ型フラッシュメモリでは、セルを駆動するのに必要な導線を複数のセルで共有している。このため、データの書き込み及び読み出しは、ページと呼ばれる例えば２１１２バイトの複数ビット単位で、消去はブロックと呼ばれる複数のページ単位（例えば６４ページ）で一括して行われる。即ち、ＮＡＮＤ型フラッシュメモリでは、その制御方法として、ページ読み出し、ページ書き込み及びブロック消去が採用されている。
書き込み領域及び読み出し領域を複数のメモリチップから選択して制御するためにコントローラチップが採用されており、従来のメモリカードでは、最上段のメモリチップ上にコントローラチップが配設され、全体が規格で定められた外形となるようにカード状に樹脂封止されている。
特開２００９−１５８７３９号公報
しかし、最上段のメモリチップ上にコントローラチップを積層する構造では、更なるメモリカードの大容量化が図れないという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、メモリチップの積層数を増加可能なメモリカードを提供することである。
本発明によると、複数の接続パッドを有する配線基板と、それぞれ一方の短辺に沿って複数の電極パッドを有し該電極パッドが露出するように該一方の短辺を階段状にずらして該配線基板上に積層した複数のメモリチップと、該メモリチップの書き込み及び読み出し領域を制御するコントローラチップとを備え、該配線基板上の接続パッドと該メモリチップの電極パッドが金属ワイヤーで接続されているメモリカードであって、該コントローラチップは、該メモリチップが階段状に積層された階段裏の該配線基板上に配設されていることを特徴とするメモリカードが提供される。
本発明によると、複数のメモリチップが階段状に積層された階段裏の配線基板上にコントローラチップを配設してメモリカードを構成したので、コントローラチップの厚みが実質的に０になり、コントローラチップの厚み分メモリチップの積層枚数を増加することができる。
樹脂封止を除去した状態の本発明実施形態に係るメモリカードの斜視図である。 図２（Ａ）は配線基板上にコントローラチップを搭載する様子を示す分解斜視図、図２（Ｂ）はコントローラチップが搭載された状態の配線基板の斜視図である。 配線基板上に複数のメモリチップを積層する状態を示す分解斜視図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、本発明実施形態に係る樹脂封止を除去した状態のメモリカード１０の斜視図が示されている。メモリカード１０は、例えば小型フラッシュメモリカードであり、デジタル家電情報を蓄えるメディアとして、ＳＤメモリカード、スマートメディア、メモリスティック、コンパクトフラッシュ（登録商標）等種々提案されており、それぞれ規格でその仕様及び外形寸法等が規定されている。
図２を参照すると、配線基板１２の斜視図が示されている。配線基板１２は、例えば絶縁性樹脂基板の内部や表面に配線部を設けたものであり、具体的にはガラス‐エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線板が採用される。
配線基板１２は概略矩形状の外形を有しており、配線基板１２の裏面１２ａにはメモリカードの入出力端子となる図示しない外部接続端子が形成されている。尚、配線基板１２の裏面１２ａがメモリカード１０の表面に相当する。更に、配線基板１２の裏面１２ａには、外部接続端子の形成領域を除く領域に第１の配線網が設けられている。
配線基板１２の表面１２ｂはチップ搭載部１３と一方の短辺１２ｃに隣接したパッド領域１５とを有しており、パッド領域１５には複数の接続パッド１６と第２の配線網が形成されている。接続パッド１６を含む第２の配線網は、配線基板の内部に形成された内部配線（スルーホール等）を介して、配線基板１２の裏面１２ａに形成された外部接続端子や第１の配線網と電気的に接続されている。
図２（Ａ）に示すように、配線基板１２の他方の短辺１２ｄに隣接して複数の接続パッド１８が形成されており、接続パッド１８と配線基板１２の他方の短辺１２ｄとの間の配線基板１２上にコントローラチップ２０をダイアタッチフィルム（ＤＡＦ）等の粘着フィルムを介して接着し、図２（Ｂ）に示すように、コントローラチップ２０の電極パッド２２と配線基板１２の接続パッド１８とＡｕワイヤー等の金属ワイヤー２３で接続する。
図１を参照すると、１４‐１乃至１４‐６はメモリチップであり、それぞれＮＡＮＤ型フラッシュメモリから形成されている。各メモリチップ１４の一方の短辺１４ａに沿って複数の電極パッド２４が形成されている。
図３に示すように、最下段（一段目）のメモリチップ１４‐１は電極パッド２４を有する電極形成面を上方に向け、配線基板１２のチップ搭載部１３上に接着層（図示せず）を介して接着されている。
接着層には一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂等を主成分とするダイアタッチフィルム（ＤＡＦ）等の粘着フィルムが用いられる。一段目のメモリチップ１４‐１は、電極パッド２４が配線基板１２の接続パッド１６に重ならないように配線基板１２上に接着される。
二段目のメモリチップ１４‐２は、電極パッド２４を有する電極形成面を上方に向け、一段目のメモリチップ１４‐１の電極パッド２４と重ならないように少しずらして一段目のメモリチップ１４‐１上にＤＡＦ等の粘着フィルムを介して接着される。
同様に、残りの４個のメモリチップ（３〜６段目のメモリチップ）１４‐３〜１４‐６は、下段側のメモリチップの電極パッド２４が露出するように階段状にずらし、それぞれＤＡＦ等の粘着フィルムを介して順に接着される。
メモリカード１０の複数のメモリチップ１４‐１〜１４‐６は階段状の積層構造を有するため、各メモリチップ１４の電極パッド２４は、何れも上方に向けて露出した状態でパッド領域１５の近傍に位置している。
メモリチップ１４‐１〜１４‐６の電極パッド２４は、それぞれパッド領域１５に配置された接続パッド１６とＡｕワイヤー等の金属ワイヤー２６を介して電気的に接続されている。
各電極パッド２４の電気特性や信号特性等が等しい場合には、金属ワイヤー２６で順にボンディング接続することができる。各電極２４間のワイヤーボンディングは個別に実施してもよいし、一本の金属ワイヤーで各電極パッド２４間を順に接続してもよい。
メモリカード１０の複数のメモリチップ１４‐１〜１４‐６は階段状の積層構造を有するため、図１に示すように、配線基板１２の他方の短辺１２ｄに隣接した階段裏のスペース１７に配線基板１２に搭載されたコントローラチップ２０が収容される。
このように、複数のメモリチップ１４‐１〜１４‐６を配線基板１２上に階段状に積層し、コントローラチップ２０を階段裏のスペース１７に収容したメモリカード１０は、図示しないエポキシ樹脂等により樹脂封止され、メモリカード１０の規格に合った外形に成形される。
上述した本実施形態のメモリカード１０では、コントローラチップ２０を他方の短辺１２ｄに隣接した配線基板１２上に搭載し、階段状に積層した複数のメモリチップ１４の階段裏のスペース１７に収容したので、コントローラチップ２０の厚みが実質的に０になり、コントローラチップ２０の厚み相当分のメモリチップ１４を余分に積層することができ、メモリカード１０の大容量化を図ることが出来る。
１０ メモリカード
１２ 配線基板
１４‐１〜１４‐６ メモリチップ
１６，１８ 接続パッド
２０ コントローラチップ
２２，２４ 電極パッド
２３，２６ 金属ワイヤー

Claims (1)

  1. 複数の接続パッドを有する配線基板と、それぞれ一方の短辺に沿って複数の電極パッドを有し該電極パッドが露出するように該一方の短辺を階段状にずらして該配線基板上に積層した複数のメモリチップと、該メモリチップの書き込み及び読み出し領域を制御するコントローラチップとを備え、該配線基板上の接続パッドと該メモリチップの電極パッドが金属ワイヤーで接続されているメモリカードであって、
    該コントローラチップは、該メモリチップが階段状に積層された階段裏の該配線基板上に配設されていることを特徴とするメモリカード。
JP2010240436A 2010-10-27 2010-10-27 メモリカード Pending JP2012093942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010240436A JP2012093942A (ja) 2010-10-27 2010-10-27 メモリカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010240436A JP2012093942A (ja) 2010-10-27 2010-10-27 メモリカード

Publications (1)

Publication Number Publication Date
JP2012093942A true JP2012093942A (ja) 2012-05-17

Family

ID=46387201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240436A Pending JP2012093942A (ja) 2010-10-27 2010-10-27 メモリカード

Country Status (1)

Country Link
JP (1) JP2012093942A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543059A (ja) * 2005-05-26 2008-11-27 サンディスク コーポレイション 積層化集積回路を備えた集積回路パッケージとそのための方法
JP2009088217A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置と半導体記憶装置
JP2009111062A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543059A (ja) * 2005-05-26 2008-11-27 サンディスク コーポレイション 積層化集積回路を備えた集積回路パッケージとそのための方法
JP2009088217A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置と半導体記憶装置
JP2009111062A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5193837B2 (ja) 半導体メモリカード
JP4776675B2 (ja) 半導体メモリカード
US7777348B2 (en) Semiconductor device
US8395268B2 (en) Semiconductor memory device
CN102376670B (zh) 半导体封装件
JP2009205613A (ja) 半導体記憶装置
CN100524738C (zh) 多芯片堆叠式封装结构
JP2009158739A (ja) 半導体装置と半導体記憶装置
JP2007096071A (ja) 半導体メモリカード
JP5597659B2 (ja) 半導体メモリカード
JP5150242B2 (ja) 半導体記憶装置
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US7495329B2 (en) Semiconductor memory card
JP4930970B2 (ja) マルチチップモジュール
JP2012093942A (ja) メモリカード
JP2012093941A (ja) メモリカード
JP2010232702A (ja) 積層型半導体装置
JP2009194294A (ja) 積層型半導体装置
JP4489094B2 (ja) 半導体パッケージ
JP2007094718A (ja) 半導体記憶装置の製造方法とそれを適用したｕｓｂメモリ装置の製造方法
CN104051418A (zh) 半导体装置
CN114639663A (zh) 包括层叠的半导体芯片的半导体封装件
CN114639664A (zh) 包括层叠的半导体芯片的半导体封装件
JP2008205320A (ja) 半導体装置
JP2014140086A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729