JP2008543059A - 積層化集積回路を備えた集積回路パッケージとそのための方法 - Google Patents

積層化集積回路を備えた集積回路パッケージとそのための方法 Download PDF

Info

Publication number
JP2008543059A
JP2008543059A JP2008513652A JP2008513652A JP2008543059A JP 2008543059 A JP2008543059 A JP 2008543059A JP 2008513652 A JP2008513652 A JP 2008513652A JP 2008513652 A JP2008513652 A JP 2008513652A JP 2008543059 A JP2008543059 A JP 2008543059A
Authority
JP
Japan
Prior art keywords
integrated circuit
die
circuit die
active surface
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008513652A
Other languages
English (en)
Inventor
ピー． タキアー、ヘム
バガス、シュリカー
チエン ミン ワン、ケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2008543059A publication Critical patent/JP2008543059A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

集積回路パッケージ内で集積回路ダイを積層化するための改良された技術が開示される。これらの改良された技術によれば、集積回路パッケージ内の集積回路ダイの積層化密度をより大きくすることができる。更に改良した積層化技術によれば、従来の接合技術を用いて種々の集積回路ダイを互いに、又は基板に電気的に接続することができる。これら改良された方法は、同じサイズ（多くの場合同じ機能）の集積回路ダイを集積回路パッケージ内に積層化するのに特に有用である。そのような集積回路パッケージの一例として、積層体内に配置される複数の類似したサイズのメモリ保存集積回路ダイを備えた不揮発性メモリ集積回路パッケージが挙げられる。

Description

本発明は、集積回路パッケージに関し、より具体的には、積層化集積回路を備えた集積回路パッケージに関する。
メモリ集積回路（ＩＣ）パッケージがより小さくなり、そのメモリ密度がより大きくなる傾向が進むにつれて、パッケージ集積回路の進歩が求められる。最近の進歩の一つとして、単一のＩＣパッケージ内に複数の集積回路ダイを積層化することが挙げられる。一つの方法において、そのような積層化として、より大きなダイ上に、より小さなダイを積層化することが挙げられる。各ダイは、基板にワイヤボンディングされる。ワイヤボンディングの使用は、各ダイのボンディングパッドへのアクセスの利用を必要とする。そのため、下方のダイ上に積層化される場合、上方のダイは、下方のダイのボンディングパッドへのアクセスを妨げることのないように小さくしなければならない。この種の積層化は、例えば、同じ機能のダイ（例えば、二個のフラッシュメモリダイ）、又は異なる機能のダイ（例えば、一個のフラッシュメモリダイと一個のＳＲＡＭダイ）を用いて行われてきた。二つ又は三つのダイの積層化は、積層化チップ・スケール・パッケージ（積層化ＣＳＰ）と、積層化薄型スモールアウトラインパッケージ（ＴＳＯＰ）とを用いて行われてきた。別の方法において、複数のダイの間にスペーサ、即ち比較的厚い絶縁体を配置することによって、類似サイズのダイを積層化することができる。スペーサは、ワイヤボンディングを実施できるように下方のダイに十分な空間を提供する。しかしながら、そのスペーサによって、集積回路パッケージをより厚くしてしまうか、又は所定サイズの集積回路パッケージ内に取り付けられるダイの数を制限してしまう。
図１は、集積回路ダイの積層体を備えた従来の集積回路パッケージ１００の断面図である。集積回路パッケージ１００は基板１０２を含む。一対の集積回路ダイ１０４，１０６は、基板１０２上に積層化されているが、スペーサダイ１０８によって分離されている。スペーサダイ１０８は、通常、集積回路ダイ１０４及び１０６と同じ厚さを有している。しかしながら、スペーサダイ１０８の幅は、通常、下方の集積回路ダイ１０４のボンディングパッドがワイヤ１１０を介して基板１０２にワイヤボンディングされるように、集積回路ダイ１０４，１０６の幅よりも小さい。また、上方の集積回路ダイ１０６は、ワイヤ１１２を介して基板１０２にもワイヤボンディングされる。従って、集積回路ダイ１０４，１０６間にスペーサダイ１０８を提供することによって、集積回路パッケージ１００を、複数の類似サイズの集積回路ダイによって構成することができる。しかし、スペーサダイ１０８は、集積回路パッケージ１００の全体の高さを増加させてしまう。結果として、集積回路パッケージの全高が制約される場合、集積回路チップの積層化を容易にするスペーサダイの存在により、集積回路パッケージ内に提供される集積回路ダイの数が制限されてしまう。
従って、集積回路パッケージ内に集積回路ダイを積層化するための改良された技術を提供することが求められている。
概括的に言うと、本発明は、集積回路パッケージ内に集積回路ダイを積層化するための改良された技術を提供する。これらの改良技術により、集積回路パッケージ内における集積回路ダイの積層化密度をより大きくすることができる。更に改良された積層化技術によって互いに、又は基板に種々の集積回路ダイを電気的に接続する従来のボンディング技術が可能になる。更に改良された積層化技術により、複数の積層化集積回路ダイを備えた集積回路パッケージの作製に要求される工程数を実質的に減らす。
本発明は、システム、装置、デバイス又は方法などの多数の方法により実施することができる。本発明の幾つかの実施形態を以下で述べる。
集積回路パッケージとして、本発明の一実施形態は、少なくとも、オフセット積層体において各集積回路ダイの間にスペーサダイを備えない集積回路ダイのオフセット積層体と、そのオフセット積層体を支持する基板とを含み、オフセット積層体は基板に接合されている。
集積回路パッケージとして、本発明の別の実施形態は、少なくとも、複数の基板ボンディング領域を備える基板と、活性表面及び非活性面を有する第一集積回路ダイであって、非活性面は基板に付着され、第一集積回路ダイの活性面は、活性面の四つの側部のうちの所定の二つの側部より多くはないが、少なくとも一つに配置される第一ボンディングパッドを備えることと、第一ボンディングパッドと一又は複数の基板ボンディング領域との間に提供される第一ワイヤボンディングと、第一集積回路ダイの活性面の少なくとも一部の上部に提供される第一接着剤層と、活性面及び非活性面を有する第二集積回路ダイであって、第二集積回路ダイの非活性面は第一接着剤層によって第一集積回路ダイの活性面に付着され、第二集積回路ダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くはないが、少なくとも一つに配置される第二ボンディングパッドを備えることとを含む。第二集積回路ダイは、第二集積回路ダイが第一集積回路ダイの第一ボンディングパッド上に付着されないようにオフセット様式で第一集積回路ダイに対し付着されている。
集積回路パッケージとして、本発明の別の実施形態は、少なくとも、複数の基板ボンディング領域を有する基板と、活性面及び非活性面を有する第一集積回路ダイであって、非活性面は基板に付着され、第一集積回路ダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くはないが、少なくとも一つに配置される第一ボンディングパッドを備えることと、第一ボンディングパッドと一又は複数の基板ボンディング領域との間に提供される第一ワイヤボンディングと、活性面及び非活性面を有する第二集積回路ダイであって、第二集積回路ダイの非活性面は第一集積回路ダイの活性面に付着され、第二集積回路ダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くはないが、少なくとも一つに配置される第二ボンディングパッドを備えることとを含む。第二集積回路ダイは、第二集積回路ダイが第一集積回路ダイの第一ボンディングパッド上に付着されないようにオフセット様式で第一集積回路ダイに対し付着されている。
メモリ集積回路パッケージとして、本発明の一実施形態は、少なくとも、複数の基板ボンディング領域を有する基板と、活性面及び非活性面を有する第一メモリダイであって、非活性面は基板に付着され、第一メモリダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くはないが、少なくとも一つに配置される第一ボンディングパッドを備えることと、第一ボンディングパッドと一又は複数の基板ボンディング領域との間に提供される第一ワイヤボンディングと、第一メモリダイの活性面の少なくとも一部の上部に提供される第一接着剤層と、活性面及び非活性面を有する第二メモリダイであって、第二メモリダイの非活性面は第一接着剤層によって第一メモリダイの活性面に付着され、第二メモリダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置される第二ボンディングパッドを備え、第二メモリダイは、第二メモリダイが第一メモリダイの第一ボンディングパッド上に付着されないように、オフセット様式で第一メモリダイに対し付着されることと、第二ボンディングと一又は複数の基板ボンディング領域又は第一ボンディングパッドとの間に提供される第二ワイヤボンディングと、第二メモリダイの活性面の少なくとも一部の上部に提供される第二接着剤層と、活性面及び非活性面を有する第三メモリダイであって、第三メモリダイの非活性面は、第二接着剤層によって第二メモリダイの活性面に付着され、第三メモリダイの活性面は活性面の四つの側部のうちの所定の二つの側部より多くはないが少なくとも一つに配置された第二ボンディングパッドを備え、第三メモリダイは、第三メモリダイが第二メモリダイの第二ボンディングパッド上に付着されないように、オフセット様式で第二メモリダイに対し付着されることと、第三ボンディングパッドと一又は複数の基板ボンディング領域、第一ボンディングパッド又は第二ボンディングパッドとの間に提供される第三ワイヤボンディングと、第三メモリダイの活性面の少なくとも一部の上部に提供される第三接着剤層と、活性面及び非活性面を有する第四メモリダイであって、第四メモリダイの非活性面は第三接着剤層によって第三メモリダイの活性面に付着され、第四メモリダイの活性面は活性面上に配置された第四ボンディングパッドを備え、第四メモリダイは、第四メモリダイが第三メモリダイの第三ボンディングパッド上に付着されないように、オフセット様式で第三メモリダイに対し付着されることとを含む。
複数の積層化集積回路ダイを備えた集積回路パッケージを形成する方法として、本発明の一実施形態は、複数の電気ボンディング領域を有する基板を取得するステップと、ボンディングパッドの組をそれぞれ有する第一、第二、第三及び第四集積回路ダイを取得するステップであって、第一、第二及び第三の集積回路ダイのボンディングパッドは二つの側部より多くはないが、少なくとも一つに限定されるステップと、基板に対して第一の集積回路ダイを配置するステップと、第一及び第二の集積回路ダイ間で用いられる第一接着剤を提供するステップと、その中間の第一接着剤によって第一集積回路ダイ上に第二集積回路ダイをオフセット様式で配置するステップと、第二及び第三の集積回路ダイ間に用いられる第二接着剤を提供するステップと、その中間の第二接着剤によって第二集積回路ダイ上に第三接着剤をオフセット様式で配置するステップと、第三及び第四集積回路ダイの間に用いる第三接着剤を提供するステップと、その中間の第三接着剤によって第三集積回路ダイ上に第四集積回路ダイをオフセット様式で配置するステップと、第一接着剤、第二接着剤及び第三接着剤を同時に硬化させるステップと、次いで、第一集積回路ダイ、第二集積回路ダイ、第三集積回路ダイ、及び第四集積回路ダイのボンディングパッドを電気ボンディング領域及び／又は互いにワイヤボンディングするステップとを含む。
本発明の他の側面と利点は、本発明の原理を例示する添付の図面と共に以下の詳細な説明から明らかになる。
本発明は、集積回路パッケージ内に集積回路ダイを積層化するための改良された技術を提供する。これらの改良技術により、集積回路パッケージ内の集積回路ダイの積層化密度をより大きくすることができる。更に改良された積層化技術によって、種々の集積回路ダイを互いに、又は基板に対して従来のボンディング技法で電気的に接続することができる。更に一層改良された積層化技術によって、複数の積層化集積回路ダイを備えた集積回路パッケージの作製に必要な工程数を実質的に減らすことができる。
これらの技術は、得られる集積回路パッケージがより大きな有用性（即ち、より大きな機能性やより大きな容量）を提供するとの理由から、薄型の集積回路パッケージにとって特に有用である。これらの改良方法は、集積回路パッケージと同じサイズ（及び多くは同じ機能）の集積回路チップを積層化するのに特に有用である。このような集積回路パッケージの一例として、スペーサを必要とせず基板に積層化された複数の類似サイズのメモリ保存集積回路チップを含む非揮発性メモリ集積回路パッケージがある。
本発明は、添付の図面と共に以下の詳細な説明によって容易に理解される。図中、類似の部材番号は、類似の構造要素を示す。以下、本発明の実施形態について図２〜図１０を参照して説明する。しかしながら、本発明の範囲がこれらの限定された実施形態よりも広範囲に及ぶものとして、これらの図面に関する本明細書中の詳細な説明が例示目的であることは、当業者にとって明らかである。
図２は、本発明の一実施形態に従う集積回路パッケージ２００の断面図である。集積回路パッケージ２００は基板２０２を含む。基板２０２は実施例に応じて変更してもよい。例えば、基板２０２は、プリント基板、セラミック基板、リードフレーム、又はテープからなる。
基板２０２上には、複数の集積回路ダイが積層化される。必須ではないが、本実施形態において、全ての集積回路ダイは同じサイズである。集積回路ダイの機能は、全て同じであってもよく、或いは一部又は全てが異なっていてもよい。より具体的には、本実施形態において、第一集積回路ダイ２０４は、基板２０２上において積層化される。第一集積回路ダイ２０４は、接着剤層２０３によって定位置に保持することができる。第二集積回路ダイ２０６は、第一集積回路ダイ２０４上に積層化される。しかし、第二集積回路ダイ２０６は、第一集積回路ダイ２０４上において完全には整列されていない。代わりに、第二集積回路ダイ２０６は、オフセット様式で第一集積回路ダイ２０４上に積層化されている。図２に示すように、第二集積回路ダイ２０６は、第一集積回路ダイ２０４の全幅に対し比較的小さな部分だけ右側にオフセットされている。第二集積回路ダイ２０６は、接着剤層２０５によって定位置に保持することができる。更に第三集積回路ダイ２０８は、オフセット様式で第二集積回路ダイ２０６上に積層化される。この場合第三集積回路ダイ２０８は、第二集積回路ダイ２０６に対して右側にオフセットされている。第三集積回路ダイ２０８は、接着剤層２０７によって定位置に保持することができる。更に第四集積回路ダイ２１０は、オフセット様式で第三集積回路ダイ２０８上に積層化される。第四集積回路ダイ２１０は第三集積回路ダイ２０８に対して右側にオフセットされている。第四集積回路ダイ２１０は、接着剤層２０９によって定位置に保持することができる。本実施形態において、集積回路ダイ２０４〜２１０の積層体は階段式積層体と称される。
各集積回路ダイ２０４〜２１０は、いずれもワイヤボンディング工程によって形成されるワイヤによって基板２０２に対し電気的に接続することができる。各集積回路ダイ２０４〜２１０の上面（又は活性面）の少なくとも一側部上にはボンディングパッドが設けられている。これらのボンディングパッドは、集積回路ダイ２０４〜２１０を基板２０２に電気的に接続するために用いられる。より具体的には、第一集積回路ダイ２０４は、ワイヤ２１２を介して基板２０２にワイヤボンディングされるボンディングパッドを備える。第二集積回路ダイ２０６は、ワイヤ２１４を介して基板２０２にワイヤボンディングされるボンディングパッドを備える。第三集積回路ダイ２０８は、ワイヤ２１６を介して基板２０２にワイヤボンディングされるボンディングパッドを備える。第四集積回路ダイ２１０は、ワイヤ２１８を介して基板２０２にワイヤボンディングされるボンディングパッドを備える。
本実施形態において、図２は、基板２０２のボンディング領域にそれぞれ接合される集積回路ダイ２０４〜２１０のボンディングパッドを例示する。しかし、他の実施形態において、特に集積回路ダイ２０４〜２１０が同じ機能を有する場合、ボンディング工程は、基板２０２のボンディング領域と共に、各集積回路ダイ２０４〜２１０のボンディングパッドを共に接合することができる。即ち、集積回路ダイ２０４〜２１０が同じ機能を有する場合、各集積回路ダイ２０４〜２１０上の対応ボンディングパッドは同じ電気機能を示すため、それゆえに、互いに接合することができる。このような別の接合配置を図５において例示する。
図３は、本発明の別の実施形態に従う集積回路パッケージ３００の断面図である。集積回路パッケージ３００は、基板３０２と、基板３０２上に積層化された複数の集積回路ダイとを含む。より具体的には、本実施形態において、第一集積回路ダイ３０４は基板３０２上に積層化される。第一集積回路ダイ３０４は、接着剤層３０３によって定位置に保持することができる。第二集積回路ダイ３０６は、第一集積回路ダイ３０４上に積層化される。しかし、第二集積回路ダイ３０６は、第一集積回路ダイ３０４上において完全には整列されていない。代わりに、第二集積回路ダイ３０６は、オフセット様式で第一集積回路ダイ３０４上に積層化される。図３に示すように、第二集積回路ダイ３０６は、第一集積回路ダイ３０４の全幅に対して比較的小さな部分だけ右側にオフセットされている。第二集積回路ダイ３０６は、接着剤層３０５によって定位置に保持することができる。更に第三集積回路ダイ３０８は、オフセット様式で第二集積回路ダイ３０６上に積層化される。この場合の第三集積回路ダイ３０８は、第二集積回路ダイ３０６の全幅に対して比較的小さな部分だけ左側にオフセットされている。第三集積回路ダイ３０８は、接着剤層３０７によって定位置に保持することができる。更に第四集積回路ダイ３１０は、オフセット様式で第三集積回路ダイ３０８上に積層化される。第四集積回路ダイ３１０は、第三集積回路ダイ３０８に対して右側にオフセットされている。第四集積回路ダイ３１０は、接着剤層３０９によって定位置に保持することができる。本実施形態において、集積回路ダイ３０４〜３１０の積層体は、オフセットの方向が互い違いであるため、スタガード式積層体と称される。
各集積回路ダイ３０４〜３１０は、いずれもワイヤボンディング工程によって形成されるワイヤによって、基板３０２に対し電気的に接続することができる。各集積回路ダイ３０４〜３１０の上面（又は活性面）の少なくとも一側部上には、ボンディングパッドが設けられている。これらのボンディングパッドは、集積回路ダイ３０４〜３１０を基板３０２に対し電気的に接続するために用いられる。より具体的には、第一集積回路ダイ３０４は、ワイヤ３１２を介して基板３０２にワイヤボンディングされるボンディングパッドを備える。第二集積回路ダイ３０６は、ワイヤ３１４を介して基板３０２にワイヤボンディングされるボンディングパッドを備える。第三集積回路ダイ３０８は、ワイヤ３１６を介して基板３０２にワイヤボンディングされるボンディングパッドを備える。第四集積回路ダイ３１０は、ワイヤ３１８を介して基板３０２にワイヤボンディングされるボンディングパッドを備える。
通常、積層化される集積回路ダイの間には接着剤層などのダイ接着材料が存在しているが、そのようなダイ接着材料は一般的に周知であり、かなり薄くされている。集積回路を基板又は他の集積回路に接着するために用いられる接着剤層は、約０．０２５ｍｍ（〜１ミル）の厚さを有するドライフィルム接着剤であってもよい。上述した集積回路パッケージ２００，３００は、集積回路を基板又は他の集積回路に接着するための接着剤層を用いたが、集積回路は他の方法で接着することもできる。いずれにせよ、図５〜図８Ｂにおいて以下に説明する他の実施形態では接着剤層を示さないが、図２及び図３における実施形態と類似の方法で用いることができる。
必須ではないが、図２及び図３に示す実施形態において、全ての集積回路ダイは同じサイズである。集積回路ダイの機能は全て同じであってもよく、又は一部又は全てが異なっていてもよい。
集積回路パッケージ内に集積回路ダイを積層化する主要な利点として、集積回路パッケージ内における集積回路ダイ密度の増大が挙げられる。集積回路ダイ密度の増大によって、データ記憶密度をより大きくしたり、又は処理力をより大きくしたりすることができる。本発明によれば、積層体内において隣接する集積回路ダイ間にスペーサを用いることはない。
従来の集積回路ダイは、通常、集積回路ダイの少なくとも二つの対向する側部に、場合によっては集積回路ダイの四つの側部全てに配置されるボンディングパッドを備えている。結果として、ボンディングパッドの位置は、積層化を容易にするために変更してもよい。そうした変更は、通常、集積回路ダイの二つの対向しない側部より多くはないが、集積回路ダイの少なくとも一つの側部に、ボンディングパッドのうちの一部又は全てを再配置するのに有用である。そのような変更を実行するための技術は、ボンディングパッド再分配と称される。
図４Ａ、図４Ｂ、図４Ｃは、ボンディングパッド再分配工程と関連する集積回路ダイの平面を示す線図である。
図４Ａは、ボンディングパッドを再分配する前の集積回路ダイ４００の平面図である。集積回路ダイ４００は上面４０２を備える。集積回路ダイ４００は、第一側部４０４、第二側部４０６、第三側部４０８、及び第四側部４１０を備える。図４Ａに示すように、ボンディングパッド４１２の第１組は、第三側部４０８に最も近い上面４０２上において整列され、ボンディングパッド４１４の第２組は、第四側部４１０に最も近い上面４０２上において整列されている。
集積回路ダイ４００の上面４０２上にあるボンディングパッド４１２，４１４は、対向する側部に設けられているため、集積回路ダイ４００は、図２及び図３に示す集積回路パッケージ２００，３００での使用に適していない。しかしながら、図２及び図３に示す集積回路パッケージ２００，３００での使用に適合させるため、集積回路ダイ４００をボンディングパッド再分配工程によって適合させることができる。
図４Ｂは、ボンディングパッド再分配工程を受けている集積回路ダイ４２０の平面図である。本実施例におけるボンディングパッド再分配工程は、第四側部４１０から第二側部４０８にボンディングパッド４１４を再分配するように機能する。そうすることで、金属配線４１６は、最初のボンディングパッド４１４を新規のボンディングパッド４１８に対し電気的に接続するため上面４０２上に提供される。通常、金属配線４１６は、上面４０２上において保護層の間に配置される。以下に、ボンディングパッド再分配処理について図１０を参照して更に詳細に論ずる。
本実施例において注目すべきは、新ボンディングパッド４１８が第二側部４０８において最初のボンディングパッド４１２間に提供されることである。ボンディングパッド４１２の密度がかなり高い場合、新ボンディングパッド４１８の挿置が必ず可能であるとは限らない。従って、別の実施形態において、新ボンディングパッド４１８は、ボンディングパッド４１２の列に隣接する列として提供される。
図４Ｃは、ボンディング再分配工程を受けた集積回路ダイ４４０の平面図である。集積回路ダイ４４０は、ボンディングパッドが集積回路ダイ４４０の単一側部、即ち第二側部４０８に再分配された後の集積回路ダイを示す。
本実施形態において、集積回路ダイ４４０の全ボンディングパッドは、第三側部４０８に配置することができた。しかしながら、そのようなことが不可能であれば、ボンディングパッドは、第一側部４０４又は第二側部４０６などのより大きな側部に全て再分配されるであろう。別の選択肢として、集積回路ダイの二つの側部が対向する側部でない限り、ボンディングパッドが集積回路ダイの二つの側部に存在したとしても、集積回路ダイを積層化することができる。従って、ボンディングパッドは、第一側部４０４と第三側部４０８、第一側部４０４と第四側部４１０、第二側部４０６と第三側部４０８、又は第二側部４０６と第四側部４１０に存在できるであろう。この選択肢では、二つの側部のボンディングパッドへのアクセスが被覆又はブロックされないように、積層化は二つの方向にオフセットされるであろう。
図５は、本発明の別の実施形態に従う集積回路パッケージ５００の断面図である。集積回路パッケージ５００は基板５０２を備える。複数の集積回路ダイ５０４〜５１２は、基板５０２上に積層化される。より具体的には、本実施形態において、第一集積回路ダイ５０４は、基板５０２上に積層化される。第二集積回路ダイ５０６は、第一集積回路ダイ５０４上に積層化される。しかしながら、図２に示す集積回路パッケージ２００のように、第二集積回路ダイ５０６は、第一集積回路ダイ５０４上において完全には整列されていない。代わりに、第二集積回路ダイ５０６は、オフセット様式で第一集積回路ダイ５０４上に積層化される。第三集積回路ダイ５０８は、オフセット様式で第二集積回路ダイ５０６上に積層化される。更に第四集積回路ダイ５１０は、オフセット様式で第三集積回路ダイ５０８上に積層化される。本実施形態において、集積回路ダイ５０４〜５１０の積層体は階段式積層体と称される。更に、より小さな第五集積回路ダイ５１２が、第四集積回路ダイ５１０上に積層化される。第五集積回路ダイ５１２は、積層体の一部又は積層体と別体とみなすことができる。
必須ではないが、集積回路ダイ５０４〜５１０のうちの一部又は全てが同じサイズであってもよい。集積回路ダイの機能は全て同じ、或いは一部又は全てが異なっていてもよい。一実施形態において、集積回路ダイ５０４〜５１０は、全て同じサイズであるとともに同じ機能を実行する。しかしながら、第五集積回路ダイ５１２は実質的により小さなダイであり、集積回路ダイ５０４〜５１０と異なる機能を実行することが多い。
各集積回路ダイ５０４〜５１２は全て、ワイヤボンディング工程によって形成されるワイヤによって基板５０２に対し電気的に接続することができる。各集積回路ダイ５０４〜５１２の上面の少なくとも一側部には、ボンディングパッドが設けられている。これらのボンディングパッドは、集積回路ダイ５０４〜５１２を基板５０２に対し電気的に接続するために用いられる。
本実施例において、各集積回路ダイ５０４〜５１０は、同じ機能及び同じサイズを有している。従って、図５に示すように、ワイヤボンディングは、類似機能のボンディングパッドを互いに電気的に接続する。例えば、各集積回路ダイ５０４〜５１０上の対応するボンディングパッドは互いに接合されるとともに、ボンディングパッド５１４〜５２０によって基板５０２に接合されるであろう。即ち、集積回路ダイ５１０上の特定のボンディングパッドは、ワイヤ５２２を介して集積回路ダイ５０８上の対をなすボンディングパッドに対しワイヤボンディングされるであろう。集積回路ダイ５０８上の対をなすボンディングパッドは、ワイヤ５１８を介して集積回路ダイ５０６上の対をなすボンディングパッドに対しワイヤボンディングされるであろう。同様に、集積回路ダイ５０６上の対をなすボンディングパッドは、ワイヤ５１６を介して集積回路ダイ５０４上の対をなすボンディングパッドに対しワイヤボンディングされるであろう。最後に、集積回路ダイ５０４上の対をなすボンディングパッドは、ワイヤ５１４を介して基板５０２上のボンディング領域に対しワイヤボンディングされるであろう。更に第五集積回路ダイ５１２は、ワイヤ５２２を介して基板５０２に対しワイヤボンディングすることができる。
一実施例において、集積回路パッケージ５００はメモリ集積回路パッケージに関する。メモリ集積回路パッケージはメモリカードと称される。そのような実施形態において、集積回路ダイ５０４〜５１０は通常、データ保存を提供するメモリダイであり、第五集積回路ダイ５１２は、メモリダイへのアクセスを制御する制御装置である。本発明に従う積層化技術によれば、集積回路パッケージ５００が小型で、かつ薄型のメモリ製品であり続けることができ、しかも高いデータ記憶容量を提供することができる。一例として、集積回路パッケージ５００の外形は１．０ｍｍ未満のパッケージ高さを有することができ、しかも、一ギガバイト（ＧＢ）以上のデータ記憶量を提供することができる。実施形態によっては、二つのボンディングワイヤを収容すべくボンディングパッドを僅かに移動させるか、或いはボンディングパッドのサイズを増加させることが望ましい場合もある。これにより、図４Ａ、図４Ｂ及び図４Ｃに関して前述したボンディングパッド再分配工程の一部として達成することができる。
図６は、本発明の別の実施形態に従う集積回路パッケージ６００の断面図である。集積回路パッケージ６００は、図５に示す集積回路パッケージ５００と同じように機能する。しかし、図５で用いられる階段式積層体とは異なり、集積回路パッケージ６００はスタガード式積層体が用いられる。集積回路パッケージ６００は、また、集積回路パッケージ６００が更に別の集積回路ダイを備えることを除いて、図３に示す集積回路パッケージ３００と全般的に類似している。
集積回路パッケージ６００は、基板６０２と、基板６０２上に積層化された複数の集積回路ダイとを含む。より具体的には、本実施形態において、第一集積回路ダイ６０４は、基板６０２上に積層化される。第二集積回路ダイ６０６はオフセット様式で第一集積回路ダイ６０４上に積層化される。第三集積回路ダイ６０８は、オフセット様式で第二集積回路ダイ６０６上に積層化される。更に第四集積回路ダイ６１０は、オフセット様式で第三集積回路ダイ６０８上に積層化される。本実施形態において、集積回路ダイ６０４〜６１０の積層体は、オフセットの方向が互い違いであるため、スタガード式積層体と称される。更に集積回路パッケージ６００は第五集積回路ダイ６１２を備える。第五集積回路ダイ６１２は、第四集積回路ダイ６１０上に積層化される。本実施形態において、第五集積回路ダイ６１２は、集積回路ダイ６０４〜６１０よりも小さい。第五集積回路ダイ６１２は、積層体の一部又は積層体と別体とみなすことができる。
各集積回路ダイ６０４〜６１２は全て、ワイヤボンディング工程によって形成されるワイヤによって基板６０２に対し電気的に接続することができる。各集積回路ダイ６０４〜６１２の上面の少なくとも一側部には、ボンディングパッドが設けられている。これらのボンディングパッドは、集積回路ダイ６０４〜６１２を基板６０２に対し電気的に接続するために用いられる。より具体的には、第一集積回路ダイ６０４は、ワイヤ６１４を介して基板６０２にワイヤボンディングされるボンディングパッドを備える。第二集積回路ダイ６０６は、ワイヤ６１６を介して基板６０２にワイヤボンディングされるボンディングパッドを備える。第三集積回路ダイ６０８は、ワイヤ６１８を介して基板６０２にワイヤボンディングされるボンディングパッドを備える。第四集積回路ダイ６１０は、ワイヤ６２０を介して基板６０２にワイヤボンディングされるボンディングパッドを備える。
必須ではないが、一部又は全ての集積回路ダイ６０４〜６１０は同じサイズであってもよい。集積回路ダイの機能は、全て同じであってもよく、或いは一部又は全てが異なっていてもよい。
一実施形態において、集積回路ダイ６０４〜６１０は、全て同じサイズであるとともに同じ機能を実行する。しかしながら、第五集積回路ダイ６１２は実質的により小さなダイであり、集積回路ダイ６０４〜６１０と異なる機能を実行することが多い。
一実施例において、集積回路パッケージ６００はメモリ集積回路パッケージに関する。メモリ集積回路パッケージはメモリカードと称される。そのような実施形態において、集積回路ダイ６０４〜６１０は通常、データ保存を提供するメモリダイであり、第五集積回路ダイ６１２はメモリダイへのアクセスを制御する制御装置である。本発明に従う積層化技術によれば、集積回路パッケージ６００が小型で、かつ薄型のメモリ製品であり続けることができ、しかも高いデータ記憶容量を提供することができる。一例として、集積回路パッケージ６００の外形は１．０ｍｍ未満のパッケージ高さを有することができ、しかも、１ＧＢ以上のデータ記憶量を提供することができる。
図７Ａ〜図７Ｄは、本発明の他の実施形態に従う集積回路パッケージの断面図である。これらの集積回路パッケージは、集積回路の積層体と、その積層体と別体の少なくとも一つの他の集積回路とを備える。
図７Ａは、本発明の一実施形態に従う集積回路パッケージ７００の断面図である。集積回路パッケージ７００は、基板７０２と、積層で配置された複数の集積回路ダイ７０４〜７１０とを備える。積層体は、図２の積層と同じものが用いられる。集積回路ダイ７０４〜７１０は、共にワイヤボンディングされるか、ワイヤ７１２〜７１８を介して基板にワイヤボンディングされるかの少なくとも一つである。また、集積回路パッケージ７００は、更に別の集積回路ダイ７２０を備える。追加集積回路ダイ７２０は基板７０２に付着されるとともに、ワイヤ７２２を介して基板７０２にワイヤボンディングされる。図７Ａに示すように、追加集積回路ダイ７２０の少なくとも一部は、積層体に関連する張出部７２４の下方に配置されている。積層体の張出部７２４の下方に追加集積回路ダイ７２０の少なくとも一部を配置する利点として、集積回路パッケージ７００の集積回路密度の増大が挙げられる。結果として、集積回路パッケージ７００は、より多くの集積回路を収容することができ、しかも小さくコンパクトな外形寸法を有することができる。
図７Ｂは、本発明の別の実施形態に従う集積回路パッケージ７４０の断面図である。集積回路パッケージ７４０は、追加集積回路７２０がワイヤ７２２だけでなくワイヤ７４２も介して追加集積回路パッケージ７４０の対向する側部上のボンディングパッドから基板７０２にワイヤボンディングされることを除いて、集積回路パッケージ７００に類似している。
図７Ｃは、本発明の別の実施形態に従う集積回路パッケージ７６０の断面図である。集積回路パッケージ７６０は、集積回路パッケージ７６０が更に少なくとも一つの受動電気素子７６２を備えることを除いて、集積回路パッケージ７００に類似している。受動電気素子７６２は、例えば、レジスタ、コンデンサ又は誘導子である。受動電気素子７６２は、一実施形態において、積層の張出部７２４の下方に配置することができる。積層の張出部７２４の下方に受動電気素子７６２を配置する利点として、集積回路が小さくコンパクトな外形寸法を備えることに加え、集積回路パッケージ７００が一又は複数の受動電気素子を収容できることが挙げられる。
図７Ｄは、本発明の別の実施形態に従う集積回路パッケージ７８０の断面図である。集積回路パッケージ７８０は、集積回路７８０が更に第二の追加集積回路ダイ７８２を備えることを除いて、図７Ｂに示す集積回路パッケージ７４０に類似している。第二の追加集積回路ダイ７８２は、追加集積回路ダイ７２０よりも小さく、追加集積回路ダイ７２０上に積層化されている。第二の追加集積回路ダイ７８２は、ワイヤ７８４を介して例えば基板７０２にワイヤボンディングされる。
図８Ａ及び図８Ｂは、集積回路の積層体と、積層体とは別体の少なくとも一つの他の集積回路とを備えた他の集積回路パッケージの断面図である。
図８Ａは、本発明の別の実施形態に従う集積回路パッケージ８００の断面図である。集積回路パッケージ８００は、基板８０２と、積層体中に配置された複数の集積回路ダイ８０４〜８１０とを備える。積層化は、図２の積層体と同じものが用いられる。集積回路ダイ８０４〜８１０は、ワイヤ８１２〜８１８を介して共にワイヤボンディングされるか、基板８０２にワイヤボンディングされるかの少なくとも一つである。また、集積回路パッケージ８００は、更に別の集積回路ダイ８２０を備える。集積回路ダイ８２０は、ハンダバンプ（ボール）８２２によって基板８０２に付着される（即ちボールボンディング）。図８Ａに示すように、追加集積回路ダイ８２０の少なくとも一部は、積層体に関連する張出部８２４の下方に配置されている。積層体の張出部８２４の下方に追加集積回路ダイ８２０の少なくとも一部を配置する利点として、集積回路パッケージ８００の集積回路密度の増大が挙げられる。結果として、集積回路パッケージ８００は、より多くの集積回路を収容することができ、しかも小さくコンパクトな外形寸法を有することができる。
図８Ｂは、本発明の別の実施形態に従う集積回路パッケージ８４０の断面図である。集積回路パッケージ８４０は、集積回路パッケージ８４０が更に別の第二追加集積回路ダイ８４２を備えることを除いて、集積回路パッケージ８００に類似している。図８Ｂに示すように、第二追加集積回路ダイ８４２は、その少なくとも一部を、積層体に関連する張出部８２４の下方に配置することができる。本実施形態において、第二追加集積回路ダイ８４２は、追加集積回路ダイ８２０より小さく、追加集積回路ダイ８２０上に積層化される。第二追加集積回路ダイ８４２は、ワイヤ８４４を介して例えば基板８０２にワイヤボンディングすることができる。
図９Ａ及び図９Ｂは、本発明の一実施形態に従うパッケージ組立て処理９００のフローチャートである。パッケージ組立て処理９００は、四個の集積回路ダイと基板とを使用する。
パッケージ組立て処理９００によれば、最初に、基板上に第一集積回路ダイを配列する（９０２）。この場合、第一集積回路ダイは、接着剤層などによって、基板に付着することができる。次に、第一及び第二の集積回路ダイ間に用いられる第一接着剤量が提供される（９０４）。その後、第二集積回路ダイがオフセット様式で第一集積回路ダイ上に配置される（９０６）。上記のようなオフセット様式によれば、第二集積回路ダイの整列を第一集積回路ダイの左側又は右側に部分的に移すことができる。
次に、第二及び第三の集積回路ダイ間に用いられる第二接着剤量が提供される（９０８）。次に、第三集積回路ダイがオフセット様式で第二集積回路ダイ上に配置される（９１０）。この場合、オフセットは第二集積回路の僅かに左側又は右側にあってもよい。更に、第三集積回路ダイ及び第四集積回路ダイ間に用いられる第三接着剤量が提供される（９１２）。第四集積回路ダイがオフセット様式で第三集積回路ダイ上に配置される（９１４）。この場合もやはりオフセットは第三集積回路の僅かに左側又は右側にあってもよい。この時点で、第一、第二、第三及び第四集積回路ダイは、基板上の積層体内に配置されている。各集積回路ダイ間には、ある程度の量の接着剤が存在している。集積回路ダイ間におけるある程度の量の接着剤は接着剤層と称される。
次に、接着剤が硬化される（９１６）。通常、これは、接着剤を硬化し、それによって集積回路ダイを固定するため、部分的に形成された集積回路パッケージの加熱を含む。接着剤を硬化した後（９１６）、第一、第二、第三及び第四集積回路ダイがワイヤボンディングされる（９１８）。当然のことながら、積層体内の全ての集積回路ダイは、同一の工程中でワイヤボンディングすることが好ましい。例えば、階段式積層体で四個の集積回路ダイを配置する場合、第一、第二、第三及び第四集積回路ダイ、同一の工程段階においてワイヤボンディングすることができる。しかしながら、スタガード式積層体で四個の集積回路ダイを配置する場合、二つの別個のワイヤボンディング工程と、二つの別個の硬化工程が必要とされる（即ち、二個の集積回路ダイを同時にワイヤボンディングする）。
いずれの場合においても、ワイヤボンディング９１８が完了した後、パッケージを成形することができる（９２０）。例えば、カプセル材を成形することによって、集積回路パッケージ１００用の本体を形成することができる。一実施例において、本体の厚さ（ｔ）は１ｍｍより大きくはなり得ない。従って、集積回路パッケージは薄型の外形を有することができる。モールド／カプセル材の硬化後、パッケージをトリミングすることができる（９２２）。パッケージのトリミングにより余分な材料が何れも除去され、そうでなければパッケージを仕上げることができる。パッケージの完成後、パッケージ組立て処理９００は完了し、終了する。
図１０は、本発明の一実施形態に従うボンディングパッド再分配工程のフローチャートである（１０００）。ボンディングパッド再分配工程１０００によれば、まず、同じサイズで、かつ同じ機能を備えるダイのウエハを取得する（１００２）。例えば、集積回路ダイは、同じサイズであり、かつ同じデータ記憶容量を備えるメモリダイである。次に、直接的な積層化を容易にするためにボンディングパッドが再分配される（例えば、階段式積層体やスタガード式積層体）（１００４）。図４Ａ〜図４Ｃに関して前述したように、ボンディングパッドは、積層化を容易にするために一方の側から別の側に再分配することができる。通常、ボンディングパッドは、全てのボンディングパッドが集積回路ダイの単一の側部か、又は二つの側部が対向する側部でなければ多くても集積回路ダイの二つの側部上に存在するように再分配されるであろう。再分配は、複数の工程段階を伴う。一実施例において、これらの工程段階は、（１）まだ存在しなければ、集積回路ダイの上面に保護層を加えるステップと、（２）配線及び新規のボンディングパッドのための保護層を露出及び成長させるステップと、（３）メタライズ層を加えるステップと、（４）成長及びエッチングステップと、（５）任意に保護層を加えるステップと、（６）新規のボンディングパッド部位を提供すべく保護層を成長及びエッチングするステップと、（７）新規のボンディングパッド部位に新規のボンディングパッドを形成するステップとを含む。再分配（１００４）後、ボンディングパッド再分配工程（１０００）は完了する。
本発明に従う集積回路パッケージは、メモリシステムに使用することができる。本発明は、更に、メモリシステムを備えた電子システムに関連することができる。メモリシステムは、通常、種々の電子機器製品に用いられるデジタルデータを記憶するために使用される。多くの場合、メモリシステムは電子システムから取り外せるため、記憶されたデジタルデータを持ち運ぶことができる。これらのメモリシステムはメモリカードと称される。本発明に従うメモリシステムは、比較的小さな形状因子を備えることができ、例えば、カメラ、携帯型又はノートブック型のコンピュータ、ネットワークカード、ネットアプライアンス、セットトップボックス、携帯型又は他の小型のオーディオプレイヤ／レコーダ（例えばＭＰ３デバイス）、及び医療用モニタなどの電子機器製品のデジタルデータを記憶するために用いることができる。メモリカードの例として、ＰＣカード（以前はＰＣＭＣＩＡデバイス）、フラッシュカード、セキュア・デジタル（ＳＤ）カード、マルチメディアカード（ＭＭＣカード）及びＡＴＡカード（例えばコンパクト・フラッシュ・カード）などが挙げられる。一例として、メモリカードは、データを記憶するフラッシュ型又はＥＥＰＲＯＭ型のメモリ電池を使用することができる。より一般的には、メモリシステムは、メモリカードだけでなく、メモリスティック又は他の何らかの半導体メモリ製品に関連することもできる。
本発明の利点は多数存在する。各別の実施形態又は実施例によれば、以下に示す一又は複数の利点をもたらすことができる。本発明の一つの利点として、実質的に同じサイズの集積回路チップを薄型集積回路パッケージ内において積層化できることが挙げられる。本発明の別の利点として、パッケージの全厚は薄く維持され、しかも集積回路チップ密度が著しく増大することが挙げられる。本発明の更に別の利点として、高密度メモリ集積回路パッケージが得られることが挙げられる（例えばフラシュメモリ）。本発明の更に別の利点として、本発明の改良された積層化技術が複数の積層化集積回路ダイを備えた集積回路パッケージの作製に必要な工程数が実質的に減少することが挙げられる。工程段階の減少は、製造処理生産高がより大きくなることを意味する。
本発明の多くの特徴及び利点は記載された明細書から明らかである。それゆえに、添付の特許請求の範囲によって本発明の特徴及び利点全てを含めることを意図している。更に多くの改良及び変更は、当業者にとって容易に想到し得ることから、図示され、記載された構造及び作用に本発明を限定することは望ましくない。従って、適切な改良並びに等価物の全てが、本発明の範囲内に相当するものとして採用することができる。
従来の集積回路パッケージの断面図。 本発明の一実施形態に従う集積回路パッケージの断面図。 本発明の別の実施形態に従う集積回路パッケージの断面図。 ボンディングパッド再分配工程に関連する集積回路ダイの平面図を例示する線図。 ボンディングパッド再分配工程に関連する集積回路ダイの平面図を例示する線図。 ボンディングパッド再分配工程に関連する集積回路ダイの平面図を例示する線図。 本発明の別の実施形態に従う集積回路パッケージの断面図。 本発明の別の実施形態に従う集積回路パッケージの断面図。 本発明の他の実施形態に従う集積回路パッケージの断面図。 本発明の他の実施形態に従う集積回路パッケージの断面図。 本発明の他の実施形態に従う集積回路パッケージの断面図。 本発明の他の実施形態に従う集積回路パッケージの断面図。 積層の集積回路と、積層と別個の少なくとも一個の他の集積回路を備える他の集積回路パッケージの断面図。 集積回路の積層体と、積層体と別体の少なくとも一個の他の集積回路とを備える他の集積回路パッケージの断面図。 本発明の一実施形態に従うパッケージ組立て処理のフローチャート。 本発明の一実施形態に従うパッケージ組立て処理のフローチャート。 本発明の一実施形態に従うボンディングパッド再分配工程のフローチャート。

Claims (50)

  1. 集積回路パッケージであって、
    複数の集積回路ダイからなるオフセット積層体であって、前記オフセット積層体において前記各集積回路ダイ間にスペーサダイを有していないオフセット積層体と、
    前記オフセット積層体を支持する基板であって、前記オフセット積層体が前記基板に接合されている基板と
    を備える集積回路パッケージ。
  2. 請求項１記載の集積回路パッケージにおいて、
    前記各集積回路ダイは、複数のボンディングパッドを備える集積回路パッケージ。
  3. 請求項２記載の集積回路パッケージにおいて、
    前記各集積回路ダイのボンディングパッドは、前記ボンディングパッドのうちの他の一つ、又は前記基板に対しワイヤボンディングされている集積回路パッケージ。
  4. 請求項２記載の集積回路パッケージにおいて、
    前記各集積回路ダイは、活性面の第一側部にのみ複数のボンディングパッドを備える集積回路パッケージ。
  5. 請求項４記載の集積回路パッケージにおいて、
    前記オフセット積層体内の集積回路ダイは、前記集積回路ダイのうちの下方の一つのボンディングパッドが前記集積回路ダイのうちの下方の一つの上部に積層化される前記集積回路ダイのうちの上方の一つによって覆われないように、オフセットされている集積回路パッケージ。
  6. 請求項２記載の集積回路パッケージにおいて、
    前記各集積回路ダイは、活性面のうちの第一側部と第二側部とにのみに複数のボンディングパッドを備え、
    前記第二側部は、前記第一側部と対向する側部ではない集積回路パッケージ。
  7. 請求項６記載の集積回路パッケージにおいて、
    前記オフセット積層体内の集積回路ダイは、前記集積回路ダイのうちの下方の一つのボンディングパッドが前記集積回路ダイのうちの下方の一つの上部に積層化された前記集積回路ダイのうちの上方の一つによって覆われないように、オフセットにされている集積回路パッケージ。
  8. 請求項１〜６のうちいずれか一項に記載の集積回路パッケージは、更に、
    前記オフセット積層体から離れて前記基板に対し物理的に接合された少なくとも一つの追加集積回路ダイを備える集積回路パッケージ。
  9. 請求項８記載の集積回路パッケージにおいて、
    少なくとも一つの前記追加集積回路ダイは、少なくとも一つの前記追加集積回路ダイの一部が前記集積回路ダイのオフセット積層体から生じる張出部の下方に存在するように、前記基板上において配置されている集積回路パッケージ。
  10. 請求項９記載の集積回路パッケージにおいて、
    少なくとも一つの前記追加集積回路ダイは、複数の集積回路ダイからなる積層体である集積回路パッケージ。
  11. 請求項１〜９のうちいずれか一項に記載の集積回路パッケージにおいて、
    前記集積回路ダイは同じサイズであり、かつメモリ集積回路ダイである集積回路パッケージ。
  12. 請求項１記載の集積回路パッケージにおいて、
    前記集積回路パッケージの厚さは１．０ｍｍより大きくない集積回路パッケージ。
  13. 集積回路パッケージであって、
    複数の基板ボンディング領域を有する基板と、
    活性面及び非活性面を有する第一集積回路ダイであって、前記非活性面は前記基板に付着され、前記第一集積回路ダイの前記活性面は前記活性面の四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第一ボンディングパッドを有する第一集積回路ダイと、
    前記第一ボンディングパッドと一又は複数の基板ボンディング領域との間に提供される第一ワイヤボンディングと、
    前記第一集積回路ダイの前記活性面の少なくとも一部に提供される第一接着剤層と、
    活性面及び非活性面を有する第二集積回路ダイであって、前記第二集積回路ダイの前記非活性面は前記第一接着剤層によって前記第一集積回路ダイの前記活性面に付着され、前記第二集積回路ダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第二ボンディングパッドを有する第二集積回路ダイとを備え、
    前記第二集積回路ダイは、前記第二集積回路ダイが前記第一集積回路ダイの前記第一ボンディングパッド上に付着されないように、オフセット様式で前記第一集積回路ダイに対し付着されている集積回路パッケージ。
  14. 請求項１３記載の集積回路パッケージは、
    前記第二ボンディングパッドと一又は複数の前記基板ボンディング領域、又は前記第一ボンディングパッドとの間に提供される第二ワイヤボンディングを備える集積回路パッケージ。
  15. 請求項１４記載の集積回路パッケージは、
    前記第二集積回路ダイの前記活性面の少なくとも一部に提供される第二接着剤層と、
    活性面及び非活性面を有する第三集積回路ダイであって、前記第三集積回路ダイの前記非活性面は前記第二接着剤層によって前記第二集積回路ダイの前記活性面に付着され、前記第三集積回路ダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置される第二ボンディングパッドを有する第三集積回路ダイとを備え、
    前記第三集積回路ダイは、前記第三集積回路ダイが前記第二集積回路ダイの前記第二ボンディングパッド上に付着されないように、オフセット様式で前記第二集積回路ダイに対し付着されている集積回路パッケージ。
  16. 請求項１５記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、第一方向である集積回路パッケージ。
  17. 請求項１５記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向と逆の第二方向である集積回路パッケージ。
  18. 請求項１５記載の集積回路パッケージは、
    前記第三ボンディングパッドと一又は複数の前記基板ボンディング領域、前記第一ボンディングパッド又は前記第二ボンディングパッドとの間に提供される第三ワイヤボンディングを備える集積回路パッケージ。
  19. 請求項１８記載の集積回路パッケージは、
    前記第三集積回路ダイの前記活性面の少なくとも一部の上部に提供される第三接着剤層と、
    活性面及び非活性面を有する第四集積回路ダイであって、前記第四集積回路ダイの前記非活性面は前記第三接着剤層によって前記第三集積回路ダイの前記活性面に付着され、前記第四集積回路ダイの前記活性面は前記活性面上に配置された第四ボンディングパッドを有する第四集積回路ダイとを備え、
    前記第四集積回路ダイは、前記第四集積回路ダイが前記第三集積回路ダイの前記第三ボンディングパッド上に付着されないように、オフセット様式で前記第三集積回路ダイに対し付着されている集積回路パッケージ。
  20. 請求項１９記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向であり、
    前記第三集積回路ダイ上の前記第四集積回路ダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  21. 請求項１９記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向と逆の第二方向であり、
    前記第三集積回路ダイ上の前記第四集積回路ダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  22. 請求項１９記載の集積回路パッケージにおいて、
    前記集積回路パッケージはメモリ集積回路パッケージであり、
    前記第一、第二、第三及び第四集積回路ダイはそれぞれメモリダイである集積回路パッケージ。
  23. 請求項２２記載の集積回路パッケージにおいて、
    前記各メモリダイは同じサイズである集積回路パッケージ。
  24. 請求項１９〜２３のうちいずれか一項に記載の集積回路パッケージにおいて、
    前記集積回路パッケージの厚さは１．０ｍｍより大きくない集積回路パッケージ。
  25. 請求項１９〜２３のうちいずれか一項に記載の集積回路パッケージは、
    前記第四集積回路ダイの前記活性面の少なくとも一部に提供される第四接着剤層と、
    活性面及び非活性面を有する第五集積回路ダイであって、前記第五集積回路ダイの前記非活性面は前記第四接着剤層によって前記第四集積回路ダイの前記活性面に付着され、前記第五集積回路ダイの前記活性面は前記活性面上に配置された第五ボンディングパッドを有する第五集積回路ダイと
    を備える集積回路パッケージ。
  26. 請求項２５記載の集積回路パッケージにおいて、
    前記第五集積回路ダイは、前記第四集積回路ダイより小さく、前記第五集積回路が前記第四集積回路の前記第四ボンディングパッド上を覆わないように、前記第四集積回路ダイに対し付着されている集積回路パッケージ。
  27. 請求項２５又は２６記載の集積回路パッケージにおいて、
    前記集積回路パッケージの前記厚さは１．０ｍｍより大きくない集積回路パッケージ。
  28. 請求項１９記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向であり、
    前記第三集積回路ダイ上の前記第四集積回路ダイの前記オフセットは、前記第一方向であり、
    前記第一、第二、第三及び第四集積回路ダイは、張出部を有する積層体を形成し、
    前記集積回路パッケージは、更に、
    前記基板に付着される第五集積回路ダイを備え、
    前記第五集積回路装置の少なくとも一部が前記張出部の下方に存在する集積回路パッケージ。
  29. 請求項２８記載の集積回路パッケージは、更に、
    前記第五集積回路ダイ上に付着される第六集積回路ダイを備え、
    前記第六集積回路装置の少なくとも一部は前記張出部の下方に存在する集積回路パッケージ。
  30. 請求項２８又は２９記載の集積回路パッケージは、更に、
    前記張出部の下方に設けられ、前記基板上に配置された少なくとも一つの受動電気素子を備える集積回路パッケージ。
  31. 請求項１９〜２３のうちいずれか一項に記載の集積回路パッケージにおいて、
    前記第一、第二、第三及び第四集積回路ダイは、張出部を有する積層体を形成し、
    前記集積回路パッケージは、更に、
    前記基板上において前記張出部の下方に配置された少なくとも一つの受動電気素子を備える集積回路パッケージ。
  32. 集積回路パッケージであって、
    複数の基板ボンディング領域を有する基板と、
    活性面及び非活性面を有する第一集積回路ダイであって、前記非活性面は前記基板に付着され、前記第一集積回路ダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第一ボンディングパッドを有する第一集積回路ダイと、
    前記第一ボンディングパッドと一又は複数の基板ボンディング領域との間に提供される第一ワイヤボンディングと、
    活性面及び非活性面を有する第二集積回路ダイであって、前記第二集積回路ダイの前記非活性面は前記第一集積回路ダイの前記活性面に付着され、前記第二集積回路ダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第二ボンディングパッドを有する第二集積回路ダイとを備え、
    前記第二集積回路ダイは、前記第二集積回路ダイが前記第一集積回路ダイの前記第一ボンディングパッド上に付着されないように、オフセット様式で前記第一集積回路ダイに対し付着されている集積回路パッケージ。
  33. 請求項３２記載の集積回路パッケージは、
    前記第二ボンディングパッドと一又は複数の前記基板ボンディング領域、又は前記第一ボンディングパッドとの間に提供される第二ワイヤボンディングを備える集積回路パッケージ。
  34. 請求項３３記載の集積回路パッケージは、
    活性面及び非活性面を有する第三集積回路ダイであって、前記第二集積回路ダイの前記非活性面は前記第二集積回路ダイの前記活性面に付着され、前記第三集積回路ダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置される第二ボンディングパッドを有する第三集積回路ダイを備え、
    前記第三集積回路ダイは、前記第三集積回路ダイが前記第二集積回路ダイの前記第二ボンディングパッド上に付着されないように、オフセット様式で前記第二集積回路ダイに対し付着されている集積回路パッケージ。
  35. 請求項３４記載の集積回路パッケージは、
    前記第三ボンディングパッドと一又は複数の前記基板ボンディング領域、前記第一ボンディングパッド又は前記第二ボンディングパッドとの間に提供される第三ワイヤボンディングを備える集積回路パッケージ。
  36. 請求項３５記載の集積回路パッケージは、
    活性面及び非活性面を有する第四集積回路ダイであって、前記第四集積回路ダイの前記非活性面は前記第三集積回路ダイの前記活性面に付着され、前記第四集積回路ダイの前記活性面は、前記活性面上に配置された第四ボンディングパッドを有する第四集積回路ダイを備え、
    前記第四集積回路ダイは、前記第四集積回路ダイが前記第三集積回路ダイの前記第三ボンディングパッド上に付着されないように、オフセット様式で前記第三集積回路ダイに対し付着されている集積回路パッケージ。
  37. 請求項３６記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向であり、
    前記第三集積回路ダイ上の前記第四集積回路ダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  38. 請求項３６記載の集積回路パッケージにおいて、
    前記第一集積回路ダイ上の前記第二集積回路ダイの前記オフセットは、第一方向であり、
    前記第二集積回路ダイ上の前記第三集積回路ダイの前記オフセットは、前記第一方向と逆の第二方向であり、
    前記第三集積回路ダイ上の前記第四集積回路ダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  39. 請求項３６〜３８のうちいずれか一項に記載の集積回路パッケージにおいて、
    前記集積回路パッケージはメモリ集積回路パッケージであり、
    前記第一、第二、第三及び第四集積回路ダイはそれぞれメモリダイである集積回路パッケージ。
  40. 請求項３９記載の集積回路パッケージにおいて、
    前記各メモリダイは同じサイズである集積回路パッケージ。
  41. メモリ集積回路パッケージであって、
    複数の基板ボンディング領域を有する基板と、
    活性面及び非活性面を有する第一メモリダイであって、前記非活性面は前記基板に付着され、前記第一メモリダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第一ボンディングパッドを有する第一メモリダイと、
    前記第一ボンディングパッドと、一又は複数の前記基板ボンディング領域との間に提供される第一ワイヤボンディングと、
    前記第一メモリダイの前記活性面の少なくとも一部の上部に提供される第一接着剤層と、
    活性面及び非活性面を有する第二メモリダイであって、前記第二メモリダイの前記非活性面は前記第一接着剤層によって前記第一メモリダイの前記活性面に付着され、前記第二メモリダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第二ボンディングパッドを有し、前記第二メモリダイは、前記第二メモリダイが前記第一メモリダイの前記第一ボンディングパッド上に付着されないように、オフセット様式で前記第一メモリダイに対し付着される第二メモリダイと、
    前記第二ボンディングパッドと、一又は複数の前記基板ボンディング領域又は前記ボンディングパッドとの間に提供される第二ワイヤボンディングと、
    前記メモリダイの前記活性面の少なくとも一部の上部に提供される第二接着剤層と、
    活性面及び非活性面を有する第三メモリダイであって、前記第三メモリダイの前記非活性面は前記第二接着剤層によって前記第二メモリダイの前記活性面に付着され、前記第三メモリダイの前記活性面は前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに配置された第二ボンディングパッドを有し、前記第三メモリダイは、前記第三メモリダイが前記第二メモリダイの前記第二ボンディングパッド上に付着されないように、オフセット様式で前記第二メモリダイに対し付着される第三メモリダイと、
    前記第三ボンディングパッドと、一又は複数の前記基板ボンディング領域、前記第一ボンディングパッド又は前記第二ボンディングパッドとの間に提供される第三ワイヤボンディングと、
    前記第三メモリダイの前記活性面の少なくとも一部の上部に提供される第三接着剤層と、
    活性面及び非活性面を有する第四メモリダイであって、前記第四メモリダイの前記非活性面は前記第三接着剤層によって前記第三メモリダイの前記活性面に付着され、前記第四メモリダイの前記活性面は前記活性面に配置される第四ボンディングパッドを有し、前記第四メモリダイは、前記第四メモリダイが前記第三メモリダイの前記第三ボンディングパッド上に付着されないように、オフセット様式で前記第三メモリダイに対し付着される第四メモリダイと
    を備えるメモリ集積回路パッケージ。
  42. 請求項４１記載の集積回路パッケージにおいて、
    前記第一メモリダイ上の前記第二メモリダイの前記オフセットは、第一方向であり、
    前記第二メモリダイ上の前記第三メモリダイの前記オフセットは、前記第一方向であり、
    前記第三メモリダイ上の前記第四メモリダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  43. 請求項４１記載の集積回路パッケージにおいて、
    前記第一メモリダイ上の前記第二メモリダイの前記オフセットは、第一方向であり、
    前記第二メモリダイ上の前記第三メモリダイの前記オフセットは、前記第一方向と逆の第二方向であり、
    前記第三メモリダイ上の前記第四メモリダイの前記オフセットは、前記第一方向である集積回路パッケージ。
  44. 複数の積層化集積回路ダイを備えた集積回路パッケージを形成するための方法であって、
    複数の電気ボンディング領域を有する基板を取得するステップと、
    ボンディングパッドの組をそれぞれ有する第一、第二、第三及び第四集積回路ダイを取得するステップであって、前記第一、第二及び第三の集積回路ダイの前記ボンディングパッドはその二つの側部より多くないが、少なくとも一つに制限されるステップと、
    前記基板に対して前記第一集積回路ダイを配置するステップと、
    前記第一及び第二の集積回路ダイ間で用いられる第一接着剤を提供するステップと、
    それらの間の前記第一接着剤によってオフセット様式で前記第一集積回路ダイ上に前記第二集積回路ダイを配置するステップと、
    前記第二及び第三の集積回路ダイ間で用いられる第二接着剤を提供するステップと、
    それらの間の前記第二接着剤によってオフセット様式で前記第二集積回路ダイ上に前記第三集積回路ダイを配置するステップと、
    前記第三及び第四集積回路ダイ間で用いられる第三接着剤を提供するステップと、
    それらの間の前記第三接着剤によってオフセット様式で前記第三集積回路ダイ上に前記第四集積回路ダイを配置するステップと、
    前記第一接着剤、前記第二接着剤及び前記第三接着剤を同時に硬化させるステップと、
    続いて、前記第一集積回路ダイ、前記第二集積回路ダイ、前記第三集積回路ダイ及び前記第四集積回路ダイの前記ボンディングパッドを前記電気ボンディング領域に、及び／又は互いにワイヤボンディングするステップと
    を備える方法。
  45. 請求項４４記載の方法は、更に、
    前記第一、第二、第三及び第四集積回路ダイと、前記ワイヤボンディングと、前記基板の少なくとも実質的な部分とを成形材料により密閉するステップを備える方法。
  46. 請求項４４記載の方法は、更に、
    ウエハを取得するステップであって、前記ウエハは前記第一集積回路ダイ、前記第二集積回路ダイ、前記第三集積回路ダイ、及び前記第四集積回路ダイを備えるステップと、
    全ての前記ボンディングパッドが、前記各集積回路ダイの前記活性面の前記四つの側部のうちの所定の二つの側部より多くないが、少なくとも一つに類似の様式で配置されるように、前記第一集積回路ダイ、前記第二集積回路ダイ、前記第三集積回路ダイ及び前記第四集積回路ダイの前記ボンディングパッドを再分配すべく前記ウエハを処理するステップと
    を備える方法。
  47. 請求項４４記載の方法において、
    前記第二集積回路ダイは、前記第一集積回路ダイ上において第一方向にオフセットされ、
    前記第三集積回路ダイは、前記第二集積回路ダイ上において前記第一方向にオフセットされ、
    前記第四集積回路ダイは、前記第三集積回路ダイ上において前記第一方向にオフセットされる方法。
  48. 請求項４４記載の方法において、
    前記第二集積回路ダイは、前記第一集積回路ダイ上において第一方向にオフセットされ、
    前記第三集積回路ダイは、前記第二集積回路ダイ上において前記第一方法と逆の第二方向にオフセットされ、
    前記第四集積回路ダイは、前記第三集積回路ダイ上において前記第一方向にオフセットされる方法。
  49. 請求項４４記載の方法において、
    前記第一、第二、第三及び第四集積回路ダイはそれぞれメモリダイである方法。
  50. 請求項４９記載の方法において、
    前記各メモリダイは同じサイズである方法。
JP2008513652A 2005-05-26 2006-05-23 積層化集積回路を備えた集積回路パッケージとそのための方法 Withdrawn JP2008543059A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/140,608 US20060267173A1 (en) 2005-05-26 2005-05-26 Integrated circuit package having stacked integrated circuits and method therefor
PCT/US2006/020039 WO2006127782A1 (en) 2005-05-26 2006-05-23 Integrated circuit package having stacked integrated circuits and method therefor

Publications (1)

Publication Number Publication Date
JP2008543059A true JP2008543059A (ja) 2008-11-27

Family

ID=36954441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513652A Withdrawn JP2008543059A (ja) 2005-05-26 2006-05-23 積層化集積回路を備えた集積回路パッケージとそのための方法

Country Status (7)

Country Link
US (2) US20060267173A1 (ja)
EP (1) EP1889292A1 (ja)
JP (1) JP2008543059A (ja)
KR (1) KR20080013937A (ja)
CN (1) CN101228628A (ja)
TW (1) TW200721441A (ja)
WO (1) WO2006127782A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012093942A (ja) * 2010-10-27 2012-05-17 Disco Abrasive Syst Ltd メモリカード
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US8487452B2 (en) 2010-07-02 2013-07-16 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
JP2014063966A (ja) * 2012-09-24 2014-04-10 Renesas Electronics Corp 半導体装置
US9287249B2 (en) 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP4411205B2 (ja) * 2002-06-28 2010-02-10 ボストン サイエンティフィック ニューロモデュレイション コーポレイション 内蔵型電源及び双方向性テレメトリ・システムを有する微小刺激装置
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
TWI284971B (en) * 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
WO2007145599A1 (en) * 2006-06-12 2007-12-21 Stats Chippac Ltd Integrated circuit package system with offset stacked die
KR100800149B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 스택 패키지
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7592691B2 (en) * 2006-09-01 2009-09-22 Micron Technology, Inc. High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
US20080105970A1 (en) * 2006-11-02 2008-05-08 Shinichi Togawa Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
WO2008081630A1 (ja) * 2006-12-29 2008-07-10 Sanyo Electric Co., Ltd. 半導体装置およびその製造方法
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
CN101236959B (zh) * 2007-02-02 2010-05-19 南茂科技股份有限公司 多芯片交错堆栈的封装结构
JP5388422B2 (ja) * 2007-05-11 2014-01-15 スパンション エルエルシー 半導体装置及びその製造方法
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
KR101557273B1 (ko) * 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
US20090068790A1 (en) 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4498403B2 (ja) * 2007-09-28 2010-07-07 株式会社東芝 半導体装置と半導体記憶装置
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP2009111062A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 半導体装置及びその製造方法
JP5178213B2 (ja) * 2008-01-23 2013-04-10 株式会社東芝 積層型半導体装置と半導体記憶装置
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
KR100910229B1 (ko) 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7989941B2 (en) * 2008-03-19 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with support structure for die overhang
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
KR101003116B1 (ko) 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지
KR101221869B1 (ko) 2009-08-31 2013-01-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
US8502375B2 (en) 2010-06-29 2013-08-06 Sandisk Technologies Inc. Corrugated die edge for stacked die semiconductor package
KR101695352B1 (ko) 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
KR101394964B1 (ko) 2010-10-12 2014-05-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
WO2013007029A1 (en) * 2011-07-14 2013-01-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Chip-on-package structure for multiple die stacks
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
KR20130104430A (ko) * 2012-03-14 2013-09-25 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
KR20140109134A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치
KR20150009146A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 멀티-칩 패키지
CN104752491A (zh) 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置
DE102014221546A1 (de) * 2014-10-23 2016-04-28 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
KR20170016551A (ko) * 2015-08-03 2017-02-14 삼성전자주식회사 반도체 패키지
KR101685849B1 (ko) * 2015-11-04 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
WO2017095401A1 (en) * 2015-12-02 2017-06-08 Intel Corporation Die stack with cascade and vertical connections
KR102505206B1 (ko) 2015-12-15 2023-03-03 삼성전자주식회사 반도체 패키지
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10872832B2 (en) 2015-12-16 2020-12-22 Intel Corporation Pre-molded active IC of passive components to miniaturize system in package
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20180004413A (ko) 2016-07-04 2018-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR102591618B1 (ko) 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10312219B2 (en) 2017-11-08 2019-06-04 Micron Technology, Inc. Semiconductor device assemblies including multiple shingled stacks of semiconductor dies
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
KR102540050B1 (ko) 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
KR102628536B1 (ko) * 2019-02-01 2024-01-25 에스케이하이닉스 주식회사 적층 칩 구조를 가지는 반도체 패키지
EP3717259A1 (en) 2019-02-06 2020-10-07 Hewlett-Packard Development Company, L.P. Fluid ejection devices including contact pads
KR20210034784A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그 제조 방법
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
WO1996006459A1 (en) * 1994-08-25 1996-02-29 National Semiconductor Corporation Component stacking in multi-chip semiconductor packages
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
JP2002222932A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US6674173B1 (en) * 2003-01-02 2004-01-06 Aptos Corporation Stacked paired die package and method of making the same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487452B2 (en) 2010-07-02 2013-07-16 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
JP2012093942A (ja) * 2010-10-27 2012-05-17 Disco Abrasive Syst Ltd メモリカード
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US9287249B2 (en) 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2014063966A (ja) * 2012-09-24 2014-04-10 Renesas Electronics Corp 半導体装置
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器

Also Published As

Publication number Publication date
EP1889292A1 (en) 2008-02-20
CN101228628A (zh) 2008-07-23
TW200721441A (en) 2007-06-01
US20060267173A1 (en) 2006-11-30
US20070218588A1 (en) 2007-09-20
KR20080013937A (ko) 2008-02-13
WO2006127782A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP2008543059A (ja) 積層化集積回路を備えた集積回路パッケージとそのための方法
US10304808B2 (en) Semiconductor devices including a controller and methods of forming such devices
TWI578467B (zh) 具有記憶體封裝下之控制器之記憶體裝置及相關之系統及方法
TWI634628B (zh) 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法
US7309923B2 (en) Integrated circuit package having stacked integrated circuits and method therefor
US8664780B2 (en) Semiconductor package having plural semiconductor chips and method of forming the same
US20130099393A1 (en) Stacked Semiconductor Package
US20070052079A1 (en) Multi-chip stacking package structure
US20200020667A1 (en) Semiconductor device assemblies including multiple shingled stacks of semiconductor dies
US11961821B2 (en) Semiconductor device assemblies including multiple stacks of different semiconductor dies
KR20160025945A (ko) 전자부품이 내장된 반도체 패키지
TWI730010B (zh) 用以微型化系統級封裝的被動組件之預模鑄主動積體電路
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US8105877B2 (en) Method of fabricating a stacked type chip package structure
KR100567055B1 (ko) 반도체 패키지의 적층방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804