CN104752491A - 用于半导体装置的间隔体层和半导体装置 - Google Patents

Abstract

本技术公开了一种用于半导体装置的间隔体层及半导体装置。该半导体装置包括安装在基板的表面上的诸如控制器裸芯的半导体裸芯。间隔体层也安装在基板上，半导体裸芯适配在穿过间隔体层的相反的第一主表面和第二主表面形成的孔或凹口内。附加的半导体裸芯，例如闪存裸芯，可安装在间隔体层的顶上。

Description

用于半导体装置的间隔体层和半导体装置

技术领域

本技术涉及用于半导体装置的间隔体层和半导体装置。

背景技术

便携式消费电子产品需求上的快速增长驱动了高容量存储装置的需求。诸如闪存存储卡的非易失性半导体存储装置正变得广泛地用于满足日益增长的数字信息存储和交换的需求。它们的轻便性、多功能性和耐久设计以及它们的高可靠性和大容量已经使这样的存储装置理想地用于广泛种类的电子装置，例如包括数字相机、数字音乐播放器、视频游戏控制台、PDA和移动电话。

尽管很多变化的封装构造是已知的，但是闪存存储卡通常可制造为系统级封装（system-in-a-package，SiP）或多芯片模块（MCM），其中多个裸芯（die）安装且互连在小的足印（footprint）基板上。基板通常可包括刚性、电介质基底，具有在一侧或两侧上蚀刻的导电层。电连接形成在裸芯和导电层之间，并且导电层提供电引线结构用于裸芯到主机装置的连接。一旦裸芯和基板之间的电连接制成，该组件然后典型地装入提供保护封装的模制化合物（molding compound）中。

图1和2中示出了传统半导体封装体的截面侧视图和俯视图（图2中没有模制化合物）。典型的封装体包括贴附到基板26的多个半导体裸芯，例如闪存裸芯22和控制器裸芯24。多个裸芯键合衬垫28可在裸芯制造工艺期间形成在半导体裸芯22、24上。类似地，多个接触衬垫30可形成在基板26上。裸芯22可贴附到基板26，然后裸芯24可安装在裸芯22上。然后，所有的裸芯可通过在各裸芯键合衬垫28和接触衬垫30对之间的贴附引线键合件32电连接到基板。一旦所有的电连接制成，则裸芯和引线键合件可包封在模制化合物34中以密封封装体且保护裸芯和引线键合件。

为了最有效地利用封装足印，已知在彼此顶上堆叠半导体裸芯、彼此完全重叠或者如图1和2所示具有偏移。在偏移构造中，一个裸芯堆叠在另一个裸芯的顶上，使得下裸芯的键合衬垫被暴露。偏移构造提供了便利接近堆叠中每个半导体裸芯上的键合衬垫的优点。尽管图1的堆叠中示出了两个存储器裸芯，但是已知在堆叠中提供更多个存储器裸芯，例如，四个或八个存储器裸芯。

为了在保持或减小封装体总体尺寸的同时提高半导体封装体的存储能力，存储器裸芯的尺寸与封装体的总体尺寸相比已经变得很大。为此，通常使存储器裸芯的足印与基板的足印几乎同样大。

控制器裸芯24通常小于存储器裸芯22。因此，控制器裸芯24通常设置在存储器裸芯堆叠的顶部。该构造具有一定的缺点。例如，难以形成从控制器裸芯上的裸芯键合衬垫下至基板的大量的引线键合件。已经知晓在控制器裸芯下方提供插入体（interposer）或重分配层，使得从控制器裸芯至插入体，然后从插入体下至基板，形成引线键合件。然而，这增加了半导体装置制造的成本和复杂性。而且，从控制器裸芯到基板的相对长的引线键合件减慢了半导体装置的操作。

内容

本技术的示例涉及用于半导体装置的间隔体层，间隔体层包括：第一主表面；与第一主表面相反的第二主表面；以及孔和凹口之一，在第一主表面和第二主表面之间形成为穿过间隔体层；其中形成间隔体层的材料来自由单晶半导体元素或化合物以及多晶半导体元素或化合物构成的组。

在另一个示例中，本技术涉及半导体装置，半导体装置包括：基板；第一半导体裸芯，安装到基板的表面；以及第二半导体裸芯，形成安装到基板的该表面的间隔体层，间隔体层包括穿过相反的第一主表面和第二主表面的孔，第一半导体裸芯适配在间隔体层的孔内。

在进一步示例中，本技术涉及半导体装置，半导体装置包括：基板；第一半导体裸芯，直接安装到基板的表面；第二、回收半导体裸芯，包括至少一部分集成电路，回收半导体裸芯的第一主表面直接安装到基板的该表面，并且回收半导体裸芯包括穿过第一主表面和与第一主表面相反的第二主表面的孔，第一半导体裸芯适配在回收半导体裸芯中的孔内；以及一个或多个第三半导体裸芯的组，安装在回收半导体裸芯上。

在另一个示例中，本技术涉及半导体装置，半导体装置包括：基板；第一半导体裸芯，安装到基板的表面；以及第二半导体裸芯，形成安装到基板的该表面的间隔体层，间隔体层包括形成在第二半导体裸芯的边缘中的凹口，该凹口穿过相反的第一主表面和第二主表面，第一半导体裸芯至少部分地适配在间隔体层的凹口内。

附图说明

图1是传统半导体装置的现有技术侧视图，包括以偏移关系堆叠的成对半导体裸芯。

图2是传统半导体装置的现有技术侧视图，包括以重叠关系堆叠且由间隔体层分开的成对半导体裸芯。

图3是根据本技术实施例的形成半导体裸芯的流程图。

图4是根据本技术实施例的半导体装置的制造中的阶段的立体图（perspective view）。

图5是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图。

图6是根据本技术可替换实施例的半导体装置的制造中的阶段的立体图。

图7是根据本技术实施例从半导体晶片形成间隔体层的流程图。

图8、9和10是根据本技术实施例的包括孔的部分处理的晶片的俯视图、后视图和立体图。

图11是根据本技术实施例的用于拾取间隔体层的工具的真空尖端的仰视图。

图12-13是根据本技术实施例的间隔体层的俯视图和立体图。

图14是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图。

图15是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图。

图16是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图.

图17是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图.

图18是根据本技术实施例的半导体装置的制造中的进一步阶段的立体图.

图19-20示出了根据本技术实施例的包括具有缺陷集成电路的回收半导体裸芯的晶片的部分视图。

图21-22示出了根据本技术实施例的间隔体层的可替换实施例的视图。

图23-26是包括传统间隔体层的半导体装置的现有技术视图，该间隔体层设置在基板上用于基板安装半导体裸芯。

图27是与根据本技术另一实施例的基板和基板安装半导体裸芯连同间隔体层的立体图。

图28和29是包括支撑基板上方的半导体裸芯的图27的可替换间隔体层的半导体装置的立体图。

图30是示出包括安装了图27的可替换间隔体层的裸芯堆叠的完成的半导体装置的截面侧视图。

图31是包括根据图27的实施例的凹口的半导体晶片的俯视图。

图32是图31所示晶片的一部分的放大图。

图33是包括根据图27的实施例的凹口的半导体晶片的俯视图。

图34是图33所示晶片的一部分的放大图。

具体实施方式

现在将参考图3至34描述本技术，在实施例中，涉及安装在基板的表面上的包括半导体裸芯的半导体装置，例如控制器。间隔体层也安装在基板上。在一个实施例中，基板安装的半导体裸芯可适配（fit）在穿过间隔体层的相反的第一表面和第二表面而形成的孔内。在另外的实施例中，基板安装半导体裸芯它们安装在穿过间隔体层的边缘的一部分而形成的凹口内。任一实施例的间隔体层可由根据本技术实施例的半导体晶片形成或切割。一旦间隔体层贴附到基板，一个或多个附加的半导体裸芯可安装在间隔体层的顶上。

应理解，本技术可以以许多不同的形式实施，而不应解释为限于在此阐述的实施例。相反，提供这些实施例使本公开透彻且完成，并且将向本领域的技术人员全面传达本技术。实际上，本技术旨在覆盖这些实施例的替换、修改和等同方案，其包括在如所附权利要求限定的本技术的范围和精神内。此外，在本技术的下面的详细描述中，阐述了大量的特定细节以提供对本技术的透彻理解。然而，本领域的普通技术人员应理解，本技术可在没有这些特定细节的情况下实施。

如这里所用的术语“顶”和“底”、“上”和“下”以及“垂直”和“水平”仅为示例和说明的目的，而不旨在限制本技术的描述，这是因为所述项目在位置和方向上可交换。而且，如本文所用，术语“基本上”和/或“约”是指特定的尺寸或参数可在给定应用的可接受制造公差内变化。在一个实施例中，可接受制造公差为±.25%.

现在将参考图3和7的流程图以及图4-6和8-22的视图说明本技术的实施例。尽管附图示出了各半导体装置100或其一部分，但是应理解装置100可与基板面板上的多个其它装置100一起批量加工以实现规模经济。基板面板上半导体装置100的行数和列数可变化。

基板面板可从多个基板102开始（再次地，例如一个这样的基板示出在图4-5中）。基板102可为各种不同的芯片载体介质，包括印刷电路板（PCB）、引线框或带自动键合（TAB）带。基板可包括多个通路孔104、电迹线106和接触衬垫108。基板102可包括许多更多的通路孔104,迹线106和衬垫108（图中仅标示出了其中一部分），并且它们可位于与图中所示不同的位置。

参见图3的流程图，在步骤200中无源元件112可贴附到基板102。一个或多个无源元件例如可包括一个或多个电容器、电阻器和/或电感器，尽管可以考虑其它的元件。所示的无源元件112（图中仅给出其中一个）仅为示例，并且在另外的实施例中可变化数量、类型和位置。无源元件112可在基板102的表面之上延伸。因此，它们可安装在如下所述的间隔体层的足印之外。可替换地，无源元件可位于基板102上以适配在基板上的间隔体层的孔内，如也在下面说明的。

在步骤204中，半导体裸芯114可安装在基板102的表面上。半导体裸芯114也可定位于基板102上以当间隔体层安装在基板上时适配在间隔体层的孔内。半导体裸芯114可为控制器ASIC。然而，裸芯114可为其它类型的半导体裸芯，例如，DRAM或NAND。

图5示出了安装在基板102上的半导体裸芯114。半导体裸芯114包括裸芯键合衬垫116，裸芯键合衬垫116其中之一例如标示在图5中。示出的裸芯键合衬垫116的数量仅为了清楚，应理解在另外的实施例中可有更多的接触衬垫108和裸芯键合衬垫116。而且，尽管在图5中半导体裸芯114示出为在两侧上具有裸芯键合衬垫116，但是应理解在另外的实施例中半导体裸芯114可在半导体裸芯114所有四侧上具有裸芯键合衬垫116，例如如图6所示。在另外的示例中，半导体裸芯114可可替换地在一侧或三侧上具有裸芯键合衬垫116。

根据本技术，在步骤208中，间隔体层120接下来可安装到基板102。间隔体层120形成有在间隔体层120的相反的顶主表面124a和底主表面124b之间延伸穿过间隔体层的孔122。间隔体层120可安装在基板102上使得半导体裸芯114（或者在基板102的表面上的其它可能结构）坐落在孔122内。

本技术的特征在于，间隔体层120可为由半导体晶片形成的半导体裸芯。该特征的一个优点是间隔体层可由与安装在间隔体层上的其它半导体裸芯相同的材料制成，如后面所解释的，从而避免热失配。另一优点是制造半导体装置100的制造工具典型地具有用于处理半导体晶片的工艺和工具。因此，由半导体晶片形成间隔体层120涉及制造工具的最小附加成本和加工步骤。

现在参见图7-10，间隔体层120可由半导体晶片300形成。半导体晶片300可开始作为晶片材料的锭，其可在步骤250形成。在一个示例中，锭可为多晶硅。然而，在另外的实施例中，可以考虑晶片300从其形成的锭可为根据切克劳斯基（Czochralski，CZ）或浮区（FZ）工艺生长的单晶硅。

除了硅，应理解晶片300可由任何其它半导体元素或化合物形成，包括但不限于IV族元素半导体、IV族化合物半导体、VI族元素半导体、III-V半导体、II-VI半导体、I-VII半导体、IV-VI半导体、V-VI半导体和II-V半导体。另外，由于晶片300用于形成提供力学性能的间隔体层120，间隔体层120可为半导体元素或化合物之外的各种材料。

在步骤252中，半导体晶片300可从锭切割，并且在两个主表面被抛光以提供光滑的表面。晶片300可具有第一主表面304（图8）和相反的第二主表面305（图9）。在步骤254中，研磨轮可施加到第二主表面305以背研磨晶片300，例如，从780μm至280μm，然而这些厚度仅为示例性的且可在不同的实施例中变化。因为该步骤可在实施例中跳过因此该步骤以虚线示出。还可想到背研磨步骤254在更后的工艺中执行，例如，在孔122被切割和去除之后，如下面所说明的。

裸芯附着膜（DAF）的层可在在步骤256中施加到晶片300的表面。一旦间隔体层120从晶片300切块，DAF层将用于将间隔体层120附着到基板102，如下面所说明的。

在步骤258中，要形成的孔122的位置（孔122的一部分在图8-10中标号）对准晶片。例如，孔122的位置可设置为与要从晶片切块的半导体裸芯的已知完成位置对齐。此对准可由多种不同的方法完成。在一个示例中，参考位置可限定在晶片300上，并且半导体裸芯和孔122的所有位置可关于这些参考点限定。

例如，晶片300典型地包括平边310（图8-10）用于识别和定向用于加工的晶片的晶体结构。平边310在称为劈开点的点处终止，其中晶片300的圆形部分与平边310相接。第一和第二主表面304、305具有劈开点（cleavepoints）312和314（在图8和9中它们示出为彼此颠倒，因为相晶片300对于图8在图9的视图中翻转）。

所切块的半导体裸芯的位置可相对于一个或两个劈开点312、314限定。之后，孔122的位置可通过以相对于劈开点312和/或314的沿着x轴和y轴的已知距离定位它们而对准半导体裸芯的位置。因此，孔122可精确地定位在每个半导体裸芯内，例如，当从晶片300切块裸芯时，在每个裸芯内居中。

在步骤260中，孔122形成为穿过晶片300，第一主表面304或第二主表面305面向上。孔122的尺寸可根据要坐落在孔内的半导体裸芯114（或者可能的其它元件）的尺寸而变化。在包括半导体裸芯114的一个示例中，如下面所述，半导体裸芯114具有从裸芯114的所有四侧延伸出来的引线键合件，孔122的大小可形成为使得孔122的侧壁和基板102上用于接收来自裸芯114的引线键合件的接触衬垫108之间具有至少250μm的间隔。这些尺寸仅为示例性的且可变化。而且，在引线键合件从裸芯114的小于所有四侧延伸的情况下，孔122的尺寸可较小。

在实施例中，孔可彼此间隔开，使得一旦如下所述晶片300被切块，每个孔122定位在所得的间隔体层120的相同位置。如上所述，在一个实施例中，孔122可在每个间隔体层中居中。可替换地，在另外的实施例中，孔122可改为沿着间隔体层120的长度和/或宽度比相反边缘更靠近一个边缘。图21和22示出了这样的两个示例。

孔122可由各种不同的技术形成。在一个示例中，孔122可用激光器306形成（图10）。激光器306例如可为采用重复短频率脉冲的高功率CO2激光器，以相继较深地切割穿过晶片300和DAF层。在一个实施例中，激光波长可在335nm和395nm之间，并且脉冲可在80KHz至130KHz的频率上循环导通和截止。应理解，此波长范围和频率范围仅为示例性的，并且在另外的实施例中波长和频率中一者或二者可在这些范围以上或以下变化。晶片300可安装在工作台内的卡盘上，工作台可控地在X和Y方向上平移，而激光器保持静止从而以希望的尺寸形成孔122。单一激光器可用于形成晶片300中的每个孔122，或者多于一个的更多个激光器可同时使用以改善产率。

在另外的实施例中，可在晶片300中蚀刻出孔122。孔可以以各种不同的工艺蚀刻，例如包括采用液体蚀刻剂、干等离子体蚀刻剂或气体蚀刻剂。在一个示例中，光致抗蚀剂（未示出）施加在整个第一主表面304（尽管在另外的示例中光致抗蚀剂可施加在第二主表面305）上。在第一主表面304上的光致抗蚀剂上方对准孔掩模（未示出）之后，光致抗蚀剂和孔掩模可暴露于紫外光。然后，显影光致抗蚀剂使得孔掩模的光学图案转移为光致抗蚀剂中的开口窗（未示出）。然后，晶片300的整个第一主表面304暴露于切出穿过晶片300的孔而不影响光致抗蚀剂的选择性蚀刻。光致抗蚀剂在剥离工艺中被去除以产生穿过晶片300的孔122。

在一个实施例中，用于蚀刻孔122的工艺可为各向异性蚀刻，其可导致孔122具有矩形或接近矩形的侧壁。在另外的实施例中，该工艺可为各向同性蚀刻，其可导致孔122具有更圆形的侧壁（在平行于主表面304、305的平面上变圆，和/或在穿过晶片300的截面上变圆）。

在形成孔122后，晶片300可在步骤262中被切块成要用作间隔体层120的单独的半导体裸芯。晶片300可采用已知切块工艺中的锯片切块。

在切块步骤中，晶片300可保持在晶片卡盘上，以包括DAF层的第二主表面305保持抵靠晶片卡盘使得各半导体裸芯在切割后保持在卡盘上的位置。之后，在步骤264中，具有第一真空尖端的拾取和放置机器人可从如前所述切割的孔122内去除晶片部分。在另外的实施例中，可在切割晶片300之前去除孔内部的材料。

在步骤266中，具有第二真空尖端的拾取和放置机器人可从真空卡盘取出半导体裸芯（现在包括完成的间隔体层）并将它们放置在基板上，如下所述。用于从真空卡盘取出间隔体层120的真空尖端320的示例从图11的仰视图示出。真空尖端320包括连接到负压源的真空孔322。真空尖端320还包括开口324，当真空尖端320从真空卡盘拾取间隔体层120时开口324在孔122上面。预期真空尖端320的其它构造。

图12和13示出了包括孔122的完成的隔板120的俯视图和立体图。再一次参见图3的流程图和图14的立体图，间隔体层120可在步骤208中通过固化DAF层而安装到基板102。间隔体层安置在基板102上使得半导体裸芯114安置在孔内。

在实施例中，半导体裸芯114可具有46μm的厚度。贴附半导体裸芯114的裸芯附着膜可具有10μm的厚度。间隔体层120的厚度可为使半导体裸芯114以及半导体裸芯114出来的任何引线键合件完全包含在孔122内（即不在间隔体层120的顶表面124a的平面之上延伸）。在实施例中，间隔体层120可具有102μm的厚度，并且将间隔体层120附着到基板102的DAF层可具有20μm的厚度。在另外的实施例中，在半导体裸芯114和任何来自裸芯114的引线键合件均包含在孔122内的条件下，这些尺寸的每一个都可变化。

在步骤210中，半导体裸芯114上的裸芯键合衬垫116可通过引线键合件118电连接到基板102上的接触衬垫108，图14中标出了其中一个。引线键合可通过引线键合劈刀（未示出）而实现，当延伸穿过孔122时引线键合劈刀形成引线键合件118。接触衬垫108和孔122的侧壁之间的间隔可如前所述足够大，以允许劈刀形成引线键合件而不接触孔122的侧壁。

应理解，半导体裸芯114可采用引线键合之外的技术电耦合到基板102。例如，半导体裸芯114可为焊接到基板102的接触衬垫上的倒装芯片。作为另外的示例，导电引线可由已知的印刷工艺印刷在裸芯键合衬垫和接触衬垫之间以电耦合半导体裸芯114到基板102。

应理解，安装半导体裸芯114的步骤（步骤204）、安装间隔体层120的步骤（步骤208）以及引线键合半导体114的步骤（步骤210）的顺序可在另外的实施例中以不同的顺序执行。例如，间隔体层可首先安装，然后可安装和引线键合半导体裸芯114。作为另一示例，可安装且引线键合半导体裸芯114，然后可安装间隔体层120。

在步骤212中，孔122可填充有液体化合物126，如图15所示。液体化合物126可施加作为A-阶段化合物，其后固化至B-阶段或C-阶段。在一个示例中，液体化合物126可为在产品号Dover DE109H销售的来自在中国深圳具有业务地点的深圳Dover Technology有限公司的环氧（epoxy）。可采用其它的环氧和化合物。在一个实施例中，液体化合物126的热膨胀系数可接近间隔体层126的热膨胀系数。这可在例如由半导体裸芯114加热这些元件时，防止液体化合物126和间隔体层120之间的分离，或者间隔体层的破裂。在另外的实施例中液体化合物126和间隔体层120的热膨胀系数可不同。

液体化合物126可保护半导体裸芯114，并且防止如下所述的安装在间隔体层120上的存储器裸芯堆叠的分层。具体地，如果孔122是敞开的，孔中的空气可在加热半导体裸芯114时受热和膨胀，从而可能使存储器裸芯堆叠分层。然而，在另外的实施例中，可以考虑液体化合物126被省略并且使孔122保持打开。

在步骤214中，一个或多个半导体裸芯140可堆叠在间隔体层120和液体化合物126的顶上，如图16和17所示。半导体裸芯140可以台阶构造堆叠。尽管示出了两个这样的半导体裸芯140，但是在另外的实施例中裸芯堆叠中可具有单一半导体裸芯140或多于两个半导体裸芯。半导体裸芯140可包括集成电路142，例如用作存储器裸芯且更优选为NAND闪存裸芯，但是可以考虑其它类型的半导体裸芯。

在步骤216中，半导体裸芯140可以以已知的引线键合工艺通过引线键合件144引线键合到基板102上的接触衬垫108，例如采用引线键合劈刀（未示出）。

在裸芯堆叠形成且引线键合到基板102上的接触衬垫108之后，半导体装置100可在步骤220中包封在模制化合物150中，并且在步骤224中从面板单片化，以形成完成的半导体装置100，如图18所示。模制化合物150可为例如从Sumitomo公司和Nitto Denko公司（二者总部均在日本）可获得的已知环氧。之后，装置100可在在步骤226中经受电试验和老化试验。在某些实施例中，完成的半导体装置100可在在步骤228中选择性地包封在盖（未示出）内。

半导体装置100可用作LGA（land grid array，焊盘栅格阵列）封装体，从而用作主机装置内的可移动存储器。在这样的实施例中，接触指（未示出）可形成在基板102的下表面，用于在主机装置中插入半导体装置100时匹配主机装置中的插脚。可替换地，半导体装置100可用作BGA（球栅阵列）封装体，从而永久附着到主机装置内的印刷电路板。在这样的实施例中，焊料球（未示出）可形成在基板102的下表面上的接触衬垫上，用于焊接到主机装置的印刷电路板上。

包括孔122的间隔体层120允许诸如控制器的半导体裸芯114安装在基板102的表面上，同时提供大的、平坦的表面用于安装附加的半导体裸芯，例如，存储器裸芯。

而且，由半导体晶片形成间隔体层提供进一步的优点。例如，如上所述，半导体装置制造工具典型地具有处理和加工半导体裸芯的设备。加工晶片300时用于保持晶片300的真空卡盘、用于施加裸芯附着膜到晶片300表面的设备、将晶片300切割成各个间隔体层120的晶片切块设备以及用于传输切割的间隔体层到基板102的拾取和放置机器人全部共同地存在于用于处理其它半导体晶片的半导体装置制造工具中。这允许以对工具很小的附加成本容易地制造间隔体层120。

附加地，通过由半导体晶片形成间隔体层120，间隔体层120可由与半导体裸芯140相同的材料制造。例如，半导体裸芯114在运行时可能产生热，并且该热可导致间隔体层120和半导体裸芯140膨胀。由于间隔体层120和半导体裸芯140可为相同的材料，它们可具有相同的热膨胀系数。因此，当半导体裸芯114加热间隔体层和间隔体层上的半导体裸芯时，它们将膨胀到相同的程度。应理解，间隔体层120可由半导体材料之外的材料形成。这些材料中的一些可具有与半导体材料相同或类似热膨胀系数以防止热失配。

在上面的描述中，间隔体层120没有加工为包括集成电路。然而，在另外的实施例中，间隔体层120可为具有集成电路的半导体裸芯，但其不用作电元件。例如，因为各种原因，在形成集成电路之后或者在加工集成电路的任何阶段，可能发生半导体晶片被确定为有缺陷的。某些缺陷负面影响晶片上的半导体裸芯的电子功能，而另一些缺陷是灾难性的使得晶片上的半导体裸芯不能用于它们的电子功能。

例如，存储器裸芯可根据电子功能性的程度以箱柜（bins）分类。已知良好的裸芯（箱柜1）具有完全的电子功能性，而另外的存储裸芯（例如，箱柜AA或ZZ）由于某种缺陷而具有部分功能性，但是仍可用作存储器裸芯，尽管具有降低的存储容量。相对于完全缺陷的半导体裸芯而言，具有（全部或部分）电子功能性的半导体裸芯在这里称为“工作半导体裸芯”。当前，具有完全缺陷半导体裸芯的半导体晶片的产率约为5%。鉴于制造几百万的晶片，这将导致大量的不能用于它们电子功能的半导体晶片和裸芯。

根据本技术的实施例，不是丢弃具有完全缺陷半导体裸芯的晶片，而是可将这些晶片的半导体裸芯回收并且用作间隔体层120。这些半导体裸芯在这里称为回收半导体裸芯。图19示出了完全缺陷半导体裸芯130，而图20示出了相同的裸芯，用作回收半导体裸芯132。图19和20示出了来自晶片300的单一半导体裸芯，但是晶片300上剩余的半导体裸芯中的一些或全部也可能为完全缺陷的且用作回收半导体裸芯132。所示出的回收半导体裸芯132包括集成电路134和裸芯键合衬垫136，但是由于某些灾难性的缺陷，回收半导体裸芯132不能用作电子元件。

在来自晶片的半导体裸芯确定为完全缺陷的情况下，它们可被回收和用作不需要引线键合到基板102的间隔体层120。图20示出了晶片300，其包括具有孔122的回收半导体裸芯132。孔122可如上所述穿过晶片300的各个回收半导体裸芯132形成，并且晶片切割成间隔体层120。回收半导体裸芯132在用作间隔体层120时可包括不用的集成电路134。在另外的实施例中，在形成孔122之前或之后，缺陷晶片的集成电路134可用砂纸磨掉，然后该晶片切割成间隔体层120并如前所述使用。尽管图19和20示出了所形成的集成电路134，但是应理解在集成电路134的制造中的任何阶段晶片可被确定为完全缺陷的，并且之后回收作为间隔体层120。

在实施例中，晶片总体上可确定为完全缺陷的，并且那个晶片中所有的半导体裸芯可回收作为间隔体层120。然而，在另外的实施例中，在完成晶片300上的集成电路134的制造后，可确定某些半导体裸芯是完全缺陷的，而其它的为工作半导体裸芯。在这样的实施例中，工作半导体裸芯可根据它们的适当的电子功能性而用作电子元件。另一方面，晶片300中确定为具有失效集成电路的那些半导体裸芯可被回收且用作间隔体层120。

在该实施例中，晶片地图可开发为具有工作半导体裸芯和完全缺陷半导体裸芯的位置的地图。利用晶片地图，孔122可形成在完全缺陷半导体裸芯中，而没有孔122形成在工作半导体裸芯中。如上所述，全部裸芯在晶片上的位置是已知的，并且孔的位置（例如，用于接收孔的那些裸芯）已经与半导体裸芯对齐。因此，利用来自晶片地图的完全缺陷裸芯的已知位置，并且利用那些半导体裸芯内的孔122的已知对准，孔122可采用上述技术形成在完全缺陷半导体裸芯中。工作半导体裸芯可保持为没有孔。在一些实施例中，工作半导体裸芯可用保护层遮蔽，而孔形成在完全缺陷半导体裸芯中，保护层在形成孔之后被去除。

在完全缺陷裸芯中形成孔122后，晶片可如上所述被切块。在切块晶片时，拾取和放置机器人可取走工作半导体裸芯以用作电子元件，并且拾取和放置机器人可取走回收半导体裸芯用作间隔体层120。在另一可替换实施例中，在孔形成在完全缺陷裸芯中之前可从晶片取走工作半导体裸芯。在此实施例中，可切块晶片，然后利用工作半导体裸芯的已知的位置，拾取和放置机器人可取走工作半导体裸芯。之后，孔可形成在剩余的、完全缺陷半导体裸芯中，如上所述。然后，拾取和放置机器人可取走用作间隔体层120的那些裸芯。利用上述实施例的回收半导体裸芯132，间隔体层120可以以没有附加材料成本和最小附加工艺成本形成。

在上述的实施例中，诸如控制器的单一半导体裸芯114可安装到基板102，然后包封在间隔体层120的孔122内。然而，应理解，在另外的实施例中，不同的半导体裸芯（例如，包括DRAM、NAND或其它较小的存储器裸芯）和/或其它电子元件可安装在基板上并且定位在孔122内。如所述，在另外的实施例中，除了半导体裸芯114之外，其它的半导体裸芯和/或其它的元件可安装在孔122内。

图23-34涉及本技术的可替换实施例。图23-26示出了传统技术发展水平。具体地，传统的，一般矩形的间隔体层50可安装在基板26上。如前所述，基板26还可包括诸如控制器的基板安装半导体裸芯24。例如在图24的现有技术中可见的，传统间隔体层50的宽度由半导体裸芯24及其到基板的引线键合件限制。

该传统间隔体层50的设计的问题在于，当诸如存储器裸芯的半导体裸芯22安装在间隔体层50的顶上时，最底部的半导体裸芯22外伸出间隔体层50的边缘距离L，如现有技术的图26所示。由于负载向下施加在裸芯堆叠上，诸如例如在封装期间，最底部半导体裸芯的此外伸在最底部半导体裸芯上产生悬臂效应。此悬臂效应在最底部半导体裸外伸出隔板50的线处在最底部半导体裸芯中产生应力，该应力可使得最底部半导体裸芯损坏或破裂。

图27示出了如上所述的包括通路孔104、迹线106、接触衬垫108和无源元件112的基板102。基板102进一步包括表面安装到基板102的半导体裸芯114，如上所述。图27还示出了根据本技术另一实施例的间隔体层180。间隔体层180包括形成在间隔体层180的一个边缘中的凹口182，限定从基底部分186延伸的臂部分184。

除了以凹口182取代孔122外，间隔体层180在全部其它方面类似于上述间隔体层120的任何实施例。如上所述，根据本技术的方面，间隔体层180可由半导体材料形成，例如，如上所述的由晶片300形成。

如图28和29所示，一个或多个半导体裸芯140可堆叠在间隔体层180的顶上。单一半导体裸芯示出在图28和29中，但是在另外的实施例中可为多于一个的半导体裸芯。图30示出了包括八个半导体裸芯140的实施例。半导体裸芯140可以台阶构造堆叠。如上所述，半导体裸芯140可包括例如用作存储器裸芯以及更优选用作NAND闪存裸芯的集成电路，但是可以考虑其它类型的半导体裸芯。

如图29所示，间隔体层180的足印（即，没有凹口182的间隔体层180的长度和宽度）可与最底部半导体裸芯140的足印相同。因此，因此现有技术的设计中发现的悬臂效应和应力由间隔体层180减轻。

图30示出了采用间隔体层180制造的完成的半导体封装100。添加在间隔体层180的顶上的半导体裸芯140示出为引线键合到基板102，并且半导体装置100包封在模制化合物150中，全部如前所述。

图31示出了包括凹口182的晶片300，凹口182可根据前述任何实施例（关于其中孔122的切割方式）从晶片300切割。图32示出了晶片300的放大部分，示出了具有在半导体裸芯的边缘切出的凹口182的两个半导体裸芯。

鉴于凹口182形成在各个半导体裸芯的边缘，两个凹口182可在单个切割工艺中切割，其中第一半导体裸芯中的凹口位于裸芯的底部，而下面相邻半导体裸芯中的凹口位于裸芯的顶部。这样的实施例示出在图33和34的视图中。图33示出了晶片300，其中同时在两个相邻裸芯中进行切割以形成凹口。图34示出300的方式的放大部分，示出了在裸芯的底部具有凹口182的第一半导体裸芯和在裸芯的顶部具有凹口182的第二半导体裸芯。此工艺允许更加有效地切出穿过晶片300的凹口。

本技术前面的具体描述为了示例和描述的目的而给出。描述不旨在是穷举的或将本技术限制到所公开的精确形式。根据上面的教导，多种修改和变型都是可能的。选择所描述的实施例以最好地说明本技术的原理及其实际应用，因此使本领域的技术人员能以适合于（现有或将来的）具体预期应用的不同的实施方式以及各种变型利用本技术。本技术的范围旨在由所附权利要求限定。

Claims (30)

1.一种用于半导体装置的间隔体层，该间隔体层包括：

第一主表面；

第二主表面，与该第一主表面相反；以及

孔和凹口之一，在该第一主表面和该第二主表面之间形成为穿过该间隔体层；

其中形成该间隔体层的材料来自由单晶半导体元素或化合物以及多晶半导体元素或化合物构成的组。

2.如权利要求1所述的间隔体层，其中形成该间隔体层的所述材料是来自由IV族元素半导体、IV族化合物半导体、VI族元素半导体、III-V半导体、II-VI半导体、I-VII半导体、IV-VI半导体、V-VI半导体和II-V半导体构成的组的材料。

3.如权利要求1所述的间隔体层，其中该间隔体层是来自半导体晶片的半导体裸芯。

4.如权利要求1所述的间隔体层，还包括彼此相反且均在该第一主表面和该第二主表面之间延伸的第一边缘和第二边缘，该孔位于该第一边缘和该第二边缘之间。

5.如权利要求1所述的间隔体层，还包括彼此相反且均在该第一主表面和该第二主表面之间延伸的第一边缘和第二边缘，该孔的一侧定位为临近该第一边缘和该第二边缘之一。

6.一种半导体装置，包括：

基板；

第一半导体裸芯，安装到该基板的表面；以及

第二半导体裸芯，形成安装到该基板的该表面的间隔体层，该间隔体层包括穿过相反的第一主表面和第二主表面的孔，该第一半导体裸芯适配在该间隔体层的该孔内。

7.如权利要求6所述的半导体装置，其中该第一半导体裸芯是控制器。

8.如权利要求6所述的半导体装置，还包括一个或多个第三半导体裸芯的组，其安装在该间隔体层的顶上且电连接到该基板。

9.如权利要求8所述的半导体装置，其中该一个或多个第三半导体裸芯是闪存裸芯。

10.如权利要求8所述的半导体装置，其中该间隔体层和一个或多个第三半导体裸芯由相同的材料制成。

11.如权利要求6所述的半导体装置，其中该间隔体层由来自由单晶半导体元素或化合物以及多晶半导体元素或化合物构成的组的材料形成。

12.如权利要求6所述的半导体装置，其中该间隔体层由来自由IV族元素半导体、IV族化合物半导体、VI族元素半导体、III-V半导体、II-VI半导体、I-VII半导体、IV-VI半导体、V-VI半导体和II-V半导体构成的组的材料形成。

13.如权利要求6所述的半导体装置，还包括将该第一半导体裸芯引线键合到该基板的引线键合件，该引线键合件适配在该孔内，不接触该间隔体层的限定该孔的壁。

14.如权利要求13所述的半导体装置，其中该引线键合件延伸离开该半导体裸芯的一侧、两侧、三侧或所有四侧中的一种。

15.如权利要求6所述的半导体装置，还包括填充该孔且包封该第一半导体裸芯的化合物，该化合物具有与该第二主表面共平面的表面。

16.如权利要求15所述的半导体装置，其中该化合物是可固化环氧。

17.如权利要求15所述的半导体装置，其中该化合物是C阶段环氧。

18.一种半导体装置，包括：

基板；

第一半导体裸芯，直接安装到该基板的表面；

第二、回收半导体裸芯，包括集成电路的至少一部分，该回收半导体裸芯具有直接安装到该基板的该表面的第一主表面，并且该回收半导体裸芯包括穿过该第一主表面和与该第一主表面相反的第二主表面的孔，该第一半导体裸芯适配在该回收半导体裸芯中的该孔内；以及

一个或多个第三半导体裸芯的组，安装在该回收半导体裸芯上。

19.如权利要求18所述的半导体装置，其中该回收半导体裸芯来自所有回收半导体裸芯的晶片。

20.如权利要求18所述的半导体装置，其中该回收半导体裸芯来自包括回收半导体裸芯和已知良好裸芯的晶片。

21.如权利要求18所述的半导体装置，其中形成该间隔体层的材料是来自由单晶半导体元素或化合物构成的组的材料。

22.如权利要求18所述的半导体装置，其中形成该间隔体层的材料是来自由IV族元素半导体、IV族化合物半导体、VI族元素半导体、III-V半导体、II-VI半导体、I-VII半导体、IV-VI半导体、V-VI半导体和II-V半导体构成的组的材料。

23.一种半导体装置，包括：

基板；

第一半导体裸芯，安装到该基板的表面；以及

第二半导体裸芯，形成安装到该基板的该表面的间隔体层，该间隔体层包括形成在该第二半导体裸芯的边缘中的凹口，该凹口穿过相反的第一主表面和第二主表面，该第一半导体裸芯至少部分地适配在该间隔体层的该凹口内。

24.如权利要求23所述的半导体装置，其中该第一半导体裸芯是控制器。

25.如权利要求23所述的半导体装置，还包括一个或多个第三半导体裸芯的组，安装在该间隔体层的顶上且电连接到该基板。

26.如权利要求25所述的半导体装置，其中该间隔体层与该一个或多个第三半导体裸芯的半导体裸芯具有相同的足印。

27.如权利要求25所述的半导体装置，其中该一个或多个第三半导体裸芯是闪存裸芯。

28.如权利要求25所述的半导体装置，其中该间隔体层和一个或多个第三半导体裸芯由相同的材料制成。

29.如权利要求23所述的半导体装置，其中该间隔体层由来自由单晶半导体元素或化合物以及多晶半导体元素或化合物构成的组的材料形成。

30.如权利要求23所述的半导体装置，其中该间隔体层由来自由IV族元素半导体、IV族化合物半导体、VI族元素半导体、III-V半导体、II-VI半导体、I-VII半导体、IV-VI半导体、V-VI半导体和II-V半导体构成的组的材料形成。