CN106469657A - 具有间隔体层的半导体装置、其形成方法和间隔体层带 - Google Patents

具有间隔体层的半导体装置、其形成方法和间隔体层带 Download PDF

Info

Publication number
CN106469657A
CN106469657A CN201510500659.8A CN201510500659A CN106469657A CN 106469657 A CN106469657 A CN 106469657A CN 201510500659 A CN201510500659 A CN 201510500659A CN 106469657 A CN106469657 A CN 106469657A
Authority
CN
China
Prior art keywords
spacer layer
substrate panel
layer band
band
bonding agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510500659.8A
Other languages
English (en)
Other versions
CN106469657B (zh
Inventor
陈昌恩
莫金理
严俊荣
张耀威
王丽
王伟利
路昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk SemiConductor Shanghai Co Ltd
Original Assignee
SanDisk SemiConductor Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk SemiConductor Shanghai Co Ltd filed Critical SanDisk SemiConductor Shanghai Co Ltd
Priority to CN201510500659.8A priority Critical patent/CN106469657B/zh
Publication of CN106469657A publication Critical patent/CN106469657A/zh
Application granted granted Critical
Publication of CN106469657B publication Critical patent/CN106469657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

公开了一种半导体装置，以及其制造方法和间隔体层带。该半导体装置和基板面板上的其他半导体装置一起被批量处理，每个半导体装置形成于基板面板中的封装体轮廓上。由间隔体层带施加间隔体到每个封装体轮廓。在间隔体层带中定义间隔体，而后通过间隔体层带上的离散量的粘接剂将间隔体层压到基板面板上。

Description

具有间隔体层的半导体装置、其形成方法和间隔体层带
技术领域
本技术涉及一种具有预成型的间隔体层的半导体装置、其形成方法和间隔体层带。
背景技术
便携式消费电子产品需求上的强劲增长推进了高容量存储装置的需求。非易失性半导体存储装置，例如闪存卡，正广泛地用于满足数字信息存储和交换上日益增长的需求。它们的便携性、多功能性和坚固设计，以及它们的高可靠性和大容量使得这样的存储装置理想地用于广泛种类的电子装置，包括例如数码相机、数字音乐播放器、视频游戏控制台、PDA和移动电话。
尽管已知各式各样的封装配置，但闪存卡通常可制作为系统级封装(SIP)或多裸芯模块(MCM)，其中在小足印(footprint)基板上安装和互连多个裸芯。基板可以通常包括刚性的电介质基底，其一侧或两侧蚀刻有导电层。在裸芯和导电层之间形成电连接，而导电层提供电连线结构以连接裸芯至主机装置。一旦建立了裸芯和基板之间的电连接，则组件被典型地封装在模塑料中以提供保护性封装。
典型的半导体封装体包括存储器裸芯和控制器裸芯。为增加半导体封装体的存储容量而且保持或减小封装体的总体尺寸，存储器裸芯的尺寸已相对于封装体的总体尺寸变大，并且存储器裸芯的足印几乎和基板的足印一样大是常见的。控制器裸芯更小，但典型地包含很多电连接。考虑到这些和其它因素，已知将控制器裸芯安装在基板上，然后将存储器裸芯安装在控制器裸芯上。为了提供存储器裸芯在控制器裸芯上的稳定支撑，已知在控制器裸芯周围的基板上形成间隔体，该间隔体的厚度大于控制器裸芯和任何从控制器裸芯引出的电连接的总高度。
图1是常规的半导体封装体20的一部分的俯视图，其包含控制器裸芯22，从控制器裸芯22引出的引线键合24，以及在控制器裸芯22和引线键合24的周围的间隔体26的常规布置。存储器裸芯(未示出)可随后堆叠在间隔体26的顶部上，在控制器裸芯22上方。在示出的配置中，有8个间隔体。半导体装置形成于多个基板的面板上，通常每个面板包括80个半导体装置。因此，在一种配置中，有8x 80或640个间隔体形成在面板上。目前，间隔体被单独地粘附。因此，大量的间隔体增加了半导体装置制造工艺的时间、成本和复杂度。
发明内容
本技术的一个例子涉及一种形成半导体装置的方法，包括以下步骤：(a)将间隔体层带与基板面板对准，该间隔体层带包含多个间隔体和间隔体层带的表面上的多个离散量的粘接剂，所述离散量的粘接剂的位置对应于所述间隔体的位置；(b)将该间隔体层带层压到该基板面板上以使该间隔体层带的表面上的所述离散量的粘接剂接合至该基板面板；以及(c)剥离部分的该间隔体层带，留下来自该间隔体层带的所述间隔体，其通过所述离散量的粘接剂接合至该基板面板。
在另一个例子中，本技术涉及一种半导体装置，包含安装到基板的多个间隔体以及至少一个安装在基板上的半导体裸芯，该半导体装置通过以下步骤形成于基板面板上：(a)将间隔体层带与该基板面板对准，该间隔体层带包含所述间隔体和在该间隔体层带的表面上的多个离散量的粘接剂，所述粘接剂的位置对应于所述间隔体的位置；(b)将该间隔体层带层压到该基板面板上以使该间隔体层带的表面上的所述离散量的粘接剂接合至该基板面板；以及(c)剥离部分的该间隔体层带，留下来自该间隔体层带的间隔体，其通过所述离散量的粘接剂接合至该基板面板。
在另一个例子中，本技术涉及一种施加于基板面板的间隔体层带，该基板面板包含多个半导体封装体轮廓，在其上制造各个半导体装置，该间隔体层带包括：具有第一主表面和第二主表面的基底层；施加在基底层的第一主表面上的多个离散量的粘接剂，以及定义在该间隔体层带中的多个间隔体，所述离散量的粘接剂以一图案施加，与所述多个间隔体的位置、方向、形状和尺寸相匹配。。
附图说明
图1是包含被多个间隔体包围的半导体裸芯的常规半导体装置的现有技术的俯视图。
图2是根据本技术的实施例形成间隔体层带的流程图。
图3是根据本技术的实施例形成半导体装置的流程图。
图4是根据本技术的实施例的间隔体层带的制造中的一个阶段的仰视图。
图5是根据本技术的实施例的间隔体层带的制造中的又一阶段的仰视图。
图6是通过图5线6-6的截面图。
图7、8和9分别是根据本技术的间隔体层带的制造中的又一阶段的透视图、俯视图和部分边视图。
图10和11分别是根据本技术的间隔体层带的制造中的又一阶段的透视图和边视图。
图12是根据本技术的实施例的缠绕在卷轴上的间隔体层带的视图。
图13和14是根据本技术的实施例的基板面板和间隔体层带的俯视图。
图15是示出了根据本技术的实施例的将间隔体层带与基板面板对准的步骤的流程图。
图16是根据本技术的实施例的半导体装置的制造中的又一阶段中的基板面板和间隔体层带的边视图。
图17是根据本技术的实施例的半导体装置的制造中的又一阶段中的基板面板和间隔体层带的边视图。
图18是根据本技术的实施例的形成有间隔体的基板面板的俯视图。
图19是根据本技术的实施例的间隔体层框架的俯视图。
图20是根据本技术的实施例的形成有间隔体的基板面板的部分透视图。
图21是根据本技术的实施例的形成有间隔体的基板面板的部分俯视图。
图22-26是根据本技术的另外的实施例的形成有间隔体的基板面板部分俯视图。
图27是根据本技术的实施例的半导体装置的侧视图。
图28是根据本技术的实施例的完成的半导体装置的横截边视图。
具体实施方式
现在将参考图2-28来描述本技术，其中的实施例涉及半导体装置，该半导体装置含有包含半导体裸芯，例如安装在基板表面上的控制器，以及形成在基板上半导体裸芯周围的间隔体层。该间隔体层可以由预成型的间隔体的带施加于基板的面板。一旦间隔体层被粘附于基板，一个或多个附加的半导体裸芯可以被安装在间隔体层之上。
应该理解，本发明可以通过很多不同形式来实施，而不应被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开全面完整，并向本领域技术人员充分传达本发明。实际上，本发明旨在覆盖这些实施例的替代、修改和等同物，其包括在如所述权利要求所限定的本发明的范围和精神之内。此外，在关于本发明的以下详细描述中，阐述了众多具体细节以便提供对本发明的透彻理解。然而，对本领域普通技术人员应该清楚的是，本发明可以无需这些具体细节来实施。
本文中可能使用的术语“顶部”和“底部”、“上”和“下”以及“垂直”和“水平”仅是为了方便和示例说明的目的，而并非要限制发明的描述，因为所指代的物品可能发生位置和方向上的交换。同样，如本文中使用的术语“大致上”和/或“大约”意味着所指的尺寸或参数在既定应用中可在可接受的制造公差内变化。在一个实施例中，可接受的制造公差为±.25％。
现在将参考图2、3和15的流程图以及图4-14和16-28的视图来解释本发明的实施例。通常，图4-12示出了间隔体层带100，或其一部分，而图13-14和16-26示出了正被粘附于基板面板150的间隔体层带，或者已经粘附于基板面板150的间隔体层带。该基板面板允许来自基板面板的多个半导体装置180一起批量加工以实现规模经济。应当理解，基板面板150上的半导体装置180的行和列的数量可以变化。如下面所解释的实施例，间隔体层带上的间隔体的配置可以变化以匹配基板面板150上的行和列的配置。
首先参考图2的流程图和图4-6的视图，间隔体层带100可以开始于具有第一主表面102a和第二主表面102b的基底层102。该基底层102可以是由纸、聚酯或例如聚乙烯和聚丙烯的聚合物形成的膜。在另外的实施例中，该基底层102也可以由其它材料形成。在一些实施例中，该基底层102可以是电绝缘和热传导的。因此，当如下文所解释的，由基底层102形成的间隔体支撑基板上的半导体裸芯时，该间隔体可以将半导体裸芯的热量传导走，并防止半导体裸芯的电短路。
图2中的带100可以是如所示的独立单元，或者其可以是多个带100的一部分，首尾相连或并排地对准，其可以形成为如下文所解释的并然后绕在卷轴上。带100的长度为240mm，宽度为47mm，虽然在另外的实施例中，该长度和/或宽度可以变化为大于或小于这些尺寸。
在步骤200中，可以在最终间隔体的图案中的间隔体层带100的表面102a上施加粘接剂。即，以离散的量来施加粘接剂104(图5)，每个量的粘接剂104对应于由间隔体层带100形成的最终间隔体的位置、方向、形状和尺寸。一个这种粘接剂104的离散量在图5和6中标记。该粘接剂(和最终间隔体)的配置是例子并且可变化，如下文所述。在另外的实施例中，每个离散的粘接剂104的量可以对应于最终间隔体的位置、方向、形状和尺寸，但可以具有稍微小的宽度和/或长度，例如小10％，尽管在另外的实施例中，其可以更大或者更小。
如下文所解释，基板面板可以包含多个行和列的封装体轮廓，每个封装体轮廓对应一个单一的半导体封装体。每个粘接剂104的离散量可以形成为重复图案120，其对应于基板面板150上的封装体轮廓的行和列。一个这样的图案在图5和6中标注。因此，在示出的实施例中，每个图案120在形状上包含八个分开的离散量的粘接剂104，其对应于基板面板150上的每个封装体轮廓上的八个最终间隔体的形状和位置。正如所指出的，给定封装体轮廓上的粘接剂104的离散量的数量、位置、方向、形状和/或尺寸仅是例子且可在另外的实施例中变化。
粘接剂104可以通过多种工艺实施于基底层102上。在一个例子中，可以形成模板或掩膜(未示出)，其包含对应于将要施加的离散量的粘接剂的位置、方向、形状和尺寸中的开口。在基底层102被保持在固定位置的情况下，该模板则可在基底层102上对准，例如通过对准基底层102和模板上的基准标记。在一个例子中，该基准标记可以是孔，而且该基准标记可以通过突出穿过基底层102和模板上的基准标记的物理销来对准。在另一个实施例中，该基准标记可以是孔或其它形状，而且该基准标记可以通过光学对准系统对准，例如是传输通过该基准标记的光束或对准相机系统，其提供模板和基底层的一部分的高分辨率图像以允许对准。
一旦模板对准于基底层，可以通过模板中的开口印刷粘接剂，或例如使用刮刀装置通过开口来施加。在施加粘接剂104于开口中之后，可以移除该模板。该粘接剂的粘度可以被设置为B阶段的以使得一旦移除模板其能够保持其位置和形状而不会渗出。可替代地，粘接剂104可以作为A阶段液体施加在模板的开口中，而后在移除模板前部分固化为B阶段粘接剂。
在一些例子中，粘接剂104可以是各种粘接环氧树脂或树脂，例如那些已知的用于裸芯贴附膜(DAF)层的材料。这些粘接剂包括例如双马来酰亚胺(bismaleimides)，PEAM基粘接剂，和这些化合物的混合物，且可以是来自汉高(Henkel)，其在美国加利福尼亚多明戈斯牧场(Rancho Dominguez,California,USA)有营业场所。可以设想粘接剂104的其它材料和制造商。粘接剂104可以是电绝缘和热传导的。
图6示出了通过图5的线6-6的基底层102和粘接剂104的横截面边视图(未按比例)。在一些实施例中，基底层102可以具有100微米(μm)或更大的厚度，而粘接剂104可以具有大约10μm的厚度。在另外的实施例中，基底层102和/或粘接剂104可以更厚或更薄。
参考图2的流程图和图7-9的视图，独立间隔体110(其中之一在各图7-9中被编号)可以接下来在步骤204中由间隔体层带100中切割出。在一个实施例中，可以使用来自二极管泵浦固态激光器108的高能量密度的激光束来切割独立间隔体100。激光器108能够通过间隔体层带100切割全部深度，并能够定义具有直的和/或弯曲的边缘的间隔体110。激光器108的位置定位于带100，以使激光器108在位置、方向、形状和尺寸上对准于带100的第一表面102a上的粘接剂104来切割间隔体110。如前文所述，在另外的实施例中，间隔体100可以稍微大于粘接剂104的离散量。应当理解，可以通过与激光器108不同的方法由间隔体层带100切割独立间隔体110。在另一个实施例中，可以通过冲压工艺切割间隔体110。在从带100中切割间隔体110后，可以在步骤206中检查带100。
在从间隔体层带100中切割间隔体110后，如图9的部分横截面图所示，间隔体110可以保持在带100中的位置。为保持间隔体110在带100中，可以对基底层102施加衬垫112，例如在图10-11所示的步骤208中施加在第二表面102b上。衬垫112可以是粘接膜，例如由聚乙烯(polyethylene)形成，具有大约20μm-40μm的厚度。在另外的实施例中，衬垫112可以由其它材料形成，也可以更厚或更薄。虽然不必要将衬垫112和基底层102对准，衬垫112可以包含基准标记106以帮助间隔体层带100和基板面板150对准，如下文所解释的。
衬垫112被提供为在通过带100全深度切割间隔体后，保持间隔体110在间隔体层带100中。在一些实施例中，间隔体层带100可以与与基板面板分开且并行制作，下文所解释的。一旦衬垫112被粘贴，间隔体层带100可以被运送至基板面板制造现场。在另外的实施例中，间隔体层带和基板面板可以在同样的场所制造。
如上文所述，间隔体层带100可以被制作为独立单元，或作为缠绕在卷轴上的连续带的一部分。如图10所示，衬垫112可以是具有和基底层102同样形状和尺寸的独立单元。如图12中所示，衬垫112可以是缠绕在卷轴118上的连续带。在图12的实施例中，独立间隔体层带100可以首尾相连(或并排)地粘附在衬垫带上
为代替衬垫112，可以设想的是，控制激光器108(或其它切割工艺)来通过带100的深度的大部分来切割间隔体，例如通过深度的90％，但留下小部分的深度不被切割。这将有助于保持间隔体110在带100中，而且一旦层压到基底面板上仍允许保持间隔体与带分离，如下所述。在该实施例中，可以省略衬垫112。
现在参考图3的流程图，一旦完成间隔体层带100，其可以与基板面板150放在一起，使含有粘接剂104的带100的表面102a定位为相对基板面板150。图13和14示出了基板面板150和的间隔体层带100的第二表面102b的视图(省略衬垫112)。基板面板150可以是多种不同的芯片载体基质，包括印制电路板(PCB)，引线框或带式自动键合(TAB)带。基板面板150可以包含多个封装体轮廓152(此轮廓中的一个在图13中编号)。每个封装体轮廓152可以包含接触垫和电路，从而在基板面板被分割为各个半导体封装体后，在安装在其上的一个或多个半导体裸芯(如下文所解释)和主机装置之间传输信号。
在步骤210中，带100可以与基板面板150对准。特别地，间隔体110的每个重复图案120可以与基板面板150的各个封装体轮廓152对准。现将参考图15的流程图来描述对准步骤210另外的细节。在步骤232中，间隔体层带110可以设置在基板面板150上。在基板面板150被保持在固定位置的情况下，间隔体层带100可以在基板面板150上对准，例如将间隔体层带100上的基准标记106和相对应的基板面板150上的基准标记156对准。
在一个例子中，基准标记106/156可以是孔，而且基准标记106/156可以通过突出穿过基底层102和模板上的基准标记的物理销来对准。在另外的例子中，基准标记106/156可以是孔或其它形状，而且该基准标记可以通过光学对准系统对准，例如是传输通过该基准标记的光束或对准相机系统，其提供模板和基底层的一部分的高分辨率图像以允许对准。可以使用物理和光学对准系统的组合。
在步骤234中，带100和面板150的对准可以通过光学对准系统和/或人类技术人员来检测。如果对准被确认，工艺可以继续到分割步骤214，如下文解释。如果在步骤234中检测到了未对准，则在步骤236中计算需要的调整量，而后在步骤238中调整带。工艺回到步骤234以检测正确的对准。控制器可以循环通过步骤234、236和238，直至间隔体层带100和基板面板150的正确对准被确认。在一些实施例中，带100可以在60μm或更小的公差内与面板152对准，尽管在另外的实施例中，该公差可以大于或小于60μm。
再次参考图3的工艺图，一旦带100与面板150对准，可以在步骤214中将带100层压到基板面板150上。在一些实施例中，层压步骤可以包括对带100和面板150中的至少一个的加热，以及对带100和面板150施加压力。在一个实施例中，以大约120℃～150℃的温度加热带100约3分钟。这可以在烤箱中完成，在加热台上支撑基板面板和带100和/或通过加热IR灯加热。在另外的实施例中，温度和加热周期可以变化为高于或低于此些参数。当带100被加热时，或带100被加热后，滚轴160可以施加大约16-32psi的压力，当它滚过间隔体层带100的表面102b时。在另外的实施例中，来自滚160的压力可以大于或小于16-32psi的范围。
步骤214中的加热和/或压力导致带100的第一表面102a上的离散量的粘接剂104与基板面板150的表面紧密的结合。如上文所述，粘接剂104施加于间隔体110下面的间隔体层带，该隔离层带100的剩余部分(那些在表面102a上不具有粘接剂的区域)不与基板面板150接合。在由滚轴118(图12)提供带100的情况下，单独的带100可以在对准步骤210之后以及层压步骤214之前或之后从滚轴中切离。
在隔离层带100的含有粘接剂104的区域固定地接合到基板面板150的情况下，可以在图17所示的步骤216中将间隔体层框架164从基板面板150中剥离，留下粘接剂104上的间隔体110接合在基板面板150上。图18是基板面板150的俯视图，其包含在每个封装体轮廓152中的间隔体110的期望图案120。图19是间隔体层框架164的视图，其包含移除间隔体110后留在基板面板150上的开口166。该间隔体层框架164随后可被丢弃。
在另外的实施例中，替代丢弃间隔体层框架164，该间隔体层框架164自身可以用作形成基板面板150上的间隔体110的模板。在此类实施例中，框架164可以与基板面板150对准，如上文所解释。环氧树脂、树脂或其它材料可以随后以液体或糊状施加在开口166中，例如通过印刷或刮刀。随后可在加热工艺中硬化环氧树脂、树脂或其它材料。随后移除框架154，留下环氧树脂、树脂或其它材料作为间隔体110。
图20是一部分基板面板150的放大透视图，示出了一些包含形成的间隔体110的期望图案120的封装体轮廓152。再次参考图3，在步骤218中，半导体裸芯可以粘附于基板面板150的间隔体110之间的空隙中。图21是图20的基板面板150的一部分的俯视图，进一步包含在步骤218中粘附的半导体裸芯170。该半导体裸芯170(其中之一被编号)可以是控制器ASIC。然而，裸芯170可以是其它类型的半导体裸芯，例如DRAM或NAND。
在图21中示出的实施例，各个封装体轮廓152中的半导体裸芯170可以通过引线键合172与基板基板150电连接。引线键合的数量，以及包含引线键合的裸芯170的边的数量是例子并可在另外的实施例中变化。在另外的实施例中，替代引线键合，各个的半导体裸芯170可以通过其他方式与基板面板电连接，包括通过表面安装(如在QFN封装体中)以及通过倒装芯片键合。虽然单一的半导体裸芯170被示出粘附于基板面板150的每个封装体轮廓，但应当理解的是，一个以上的半导体裸芯170可以粘附于基板面板150的每个封装体轮廓中。
在上文所描述的实施例中，粘附半导体裸芯170于基板面板的步骤218在粘附间隔体110于基板面板的步骤210、214和216后执行。然而，在另外的实施例中，粘附半导体裸芯170于基板面板的步骤可以在粘附间隔体110于基板面板的步骤前执行。
如上文所述，例如图20和21示出的间隔体110的图案120仅是例子。图22-26示出了类似于图21中的基板面板150的一部分，但具有不同的图案120，以及不同的间隔体110的位置、方向、形状和/或尺寸。图24示出了裸芯170周围可以仅有一个间隔体110。图25示出了这些间隔体可以有曲线的边缘。图26示出了另一实施例，其中间隔体为多个小离散垫。图26示出的多个离散垫具有弯曲的边缘，但在另外的实施例中它们也可以具有直的边缘。应当理解的是，图22-26示出的间隔体110仅是例子，而间隔体110可以以多种其它配置的任一种由间隔体层带100形成于基板面板150上。
再次参考图3，在步骤222中，一个或多个附加的半导体裸芯可以粘附于基板面板150，被半导体裸芯170上的间隔体110支撑。图27是半导体装置180的侧视图，示出了来自基板面板150的单一基板158。一个或多个附加的半导体裸芯174被示出由间隔体110支撑，以一定的高度在半导体裸芯170和引线键合172上方。虽然图27示出了单一的半导体装置180，该示出的装置180仍可以是基板面板150的一部分，而基板158是基板面板中的一个基板。
半导体裸芯174可以被堆叠为阶梯式配置，或彼此对准并由裸芯之间的分隔层隔开。虽然示出了两个这样的半导体裸芯174，在另外的实施例中也可以是一个单一的半导体裸芯174或者堆叠形式的多于两个的半导体裸芯。半导体裸芯174可以包含集成电路，其功能例如为存储器裸芯或更特别的为NAND闪存裸芯，但是也可以设想其它类型的半导体裸芯。半导体裸芯174可以在已知的引线键合工艺中经由引线键合176引线键合于基板158上的接触垫，例如使用引线键合劈刀(未示出)。每个基板面板150上的基板158可以具有图27中所示的半导体裸芯170、174和间隔体110的配置。
在形成裸芯堆叠并引线键合于基板面板150后，基板面板150上的各个半导体装置180可以被检查(步骤224)，并如图28中所示被封装在模塑料178中(步骤228)。此后，可以在步骤230中将来自面板150的各个半导体装置180分离，以形成如从图28所见的最终的半导体装置180。模塑料178可以是已知的环氧树脂，例如是来自Sumitomo Corp.and Hitachi Corp，其在日本都具有总部。随后，装置180可经历电测试和烧入。在一些实施例中，最终的半导体装置可选择地封装在盖子中(未示出)。
半导体装置180可以作为LGA(盘栅阵列)封装体使用，以便用作主机装置中的可移除存储器。在这些实施例中，可以在基板158的下表面上形成接触指(未示出)以在将半导体装置180插入主机装置中时与主机装置中的销配合。可替代地，半导体装置180可以作为BGA(球栅阵列)封装体使用，以便永久地粘附于主机装置中的印刷电路板。在这些实施例中，可以在基板158的下表面上的接触垫上形成焊料球(未示出)以焊接于主机装置的印刷电路板。
本技术的间隔体层带允许间隔体110快速和简单的形成在任何配置的基板面板上。它们可以全部一次施加于单一的基板面板以实现高效的处理。可以进一步设想的是，彼此端对端、并排或以阵列对准的多个基板面板以及可以通过全部一次施加来自单一间隔体带的间隔体于多个基板面板以实现进一步的高效。
为了说明和示例的目的，呈现了本发明的前述具体描述。所做描述无意于穷举或将本发明限制到所公开的精确形式。根据上面的教导很多修改和变化是可能的。所描述的实施例选择为最好地解释本发明的原理及其实际应用，因此使本领域技术人员能最好地利用在不同实施例中具有各种修改的本发明的为适用于所预期的特定用途。本发明的范围由所附的权利要求限定。

Claims (20)

1.一种形成半导体装置的方法，包括以下步骤：
(a)将间隔体层带与基板面板对准，该间隔体层带包含多个间隔体和间隔体层带的表面上的多个离散量的粘接剂，所述离散量的粘接剂的位置对应于所述间隔体的位置；
(b)将该间隔体层带层压到该基板面板上以使该间隔体层带的表面上的所述离散量的粘接剂接合至该基板面板；以及
(c)剥离部分的该间隔体层带，留下来自该间隔体层带的所述间隔体，其通过所述离散量的粘接剂接合至该基板面板。
2.如权利要求1所述的方法，所述将间隔体层带与基板面板对准的步骤包括将所述间隔体的重复图案对准于该基板面板上各个封装体轮廓的步骤。
3.如权利要求1所述的方法，所述将间隔体层带与基板面板对准的步骤(a)包括对准间隔体层带的步骤，其中在所述步骤(a)前已经在间隔体层带切割出所述间隔体。
4.如权利要求1所述的方法，所述将该间隔体层带层压到该基板面板上的步骤包括加热至少该间隔体层带和该基板面板之一的步骤。
5.如权利要求1所述的方法，所述将该间隔体层带层压到该基板面板上的步骤包括对该间隔体层带和该基板面板施加压力的步骤。
6.如权利要求1所述的方法，还包括将半导体裸芯粘附于基板面板的步骤。
7.如权利要求6所述的方法，在步骤(a)、(b)和(c)后执行所述将半导体裸芯粘附于基板面板的步骤。
8.如权利要求6所述的方法，在步骤(a)、(b)和(c)前执行所述将半导体裸芯粘附于基板面板的步骤。
9.一种半导体装置，包含安装到基板的多个间隔体以及至少一个安装在基板上的半导体裸芯，该半导体装置通过以下步骤形成于基板面板上：
(a)将间隔体层带与该基板面板对准，该间隔体层带包含所述间隔体和在该间隔体层带的表面上的多个离散量的粘接剂，所述粘接剂的位置对应于所述间隔体的位置；
(b)将该间隔体层带层压到该基板面板上以使该间隔体层带的表面上的所述离散量的粘接剂接合至该基板面板；以及
(c)剥离部分的该间隔体层带，留下来自该间隔体层带的间隔体，其通过所述离散量的粘接剂接合至该基板面板。
10.如权利要求9所述的半导体装置，该半导体裸芯包括特定用途集成电路(ASIC)。
11.如权利要求9所述的半导体装置，其中该半导体裸芯包括第一半导体裸芯，该半导体装置还包括由该第一半导体裸芯上方的所述间隔体支撑的一组第二半导体裸芯，该组第二半导体裸芯包括一个或多个第二半导体裸芯。
12.如权利要求11所述的半导体装置，其中所述第二半导体裸芯包括存储器裸芯。
13.如权利要求9所述的半导体装置，所述将该间隔体层带与该基板面板对准的步骤包括将所述间隔体的重复图案对准于该基板面板上各个封装体轮廓的步骤。
14.如权利要求9所述的半导体装置，所述将该间隔体层带与该基板面板对准的步骤(a)包括对准间隔体层带的步骤，其中在所述步骤(a)前该间隔体层带已经被切割出该间隔体。
15.如权利要求9所述的半导体装置，所述将该间隔体层带层压到该基板面板上的步骤包括加热至少该间隔体层带和该基板面板之一的步骤。
16.如权利要求9所述的半导体装置，所述将该间隔体层带层压到该基板面板上的步骤包括对该间隔体层带和该基板面板施加压力的步骤。
17.一种施加于基板面板的间隔体层带，该基板面板包含多个半导体封装体轮廓，在其上制造各个半导体装置，该间隔体层带包括：
具有第一主表面和第二主表面的基底层；
施加在基底层的第一主表面上的多个离散量的粘接剂，以及
定义在该间隔体层带中的多个间隔体，所述离散量的粘接剂以一图案施加，与所述多个间隔体的位置、方向、形状和尺寸相匹配。
18.如权利要求17所述的间隔体层带，其中所述多个间隔体形成为重复的图案，每个图案对应多个半导体封装体轮廓中的一个封装体轮廓的位置。
19.如权利要求17所述的间隔体层带，其中通过切割该间隔体层带的全部深度以在该间隔体层带中定义所述多个间隔体。
20.如权利要求19所述的间隔体层带，还包括粘接性衬垫以保持切割下的所述多个间隔体在该间隔体层带中。
CN201510500659.8A 2015-08-14 2015-08-14 具有间隔体层的半导体装置、其形成方法和间隔体层带 Active CN106469657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510500659.8A CN106469657B (zh) 2015-08-14 2015-08-14 具有间隔体层的半导体装置、其形成方法和间隔体层带

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510500659.8A CN106469657B (zh) 2015-08-14 2015-08-14 具有间隔体层的半导体装置、其形成方法和间隔体层带

Publications (2)

Publication Number Publication Date
CN106469657A true CN106469657A (zh) 2017-03-01
CN106469657B CN106469657B (zh) 2020-03-31

Family

ID=58213591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510500659.8A Active CN106469657B (zh) 2015-08-14 2015-08-14 具有间隔体层的半导体装置、其形成方法和间隔体层带

Country Status (1)

Country Link
CN (1) CN106469657B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660805A (zh) * 2018-06-28 2020-01-07 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096785A1 (en) * 2001-01-24 2002-07-25 Nec Corporation Semiconductor device having stacked multi chip module structure
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
US20100140780A1 (en) * 2008-12-10 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD Beneath a Semiconductor Die with Direct Connection to External Devices
CN101765911A (zh) * 2007-06-28 2010-06-30 桑迪士克公司 具有重新分布层的半导体芯片
CN202495436U (zh) * 2012-03-07 2012-10-17 苏州晶方半导体科技股份有限公司 半导体封装结构及其模组
CN104752491A (zh) * 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096785A1 (en) * 2001-01-24 2002-07-25 Nec Corporation Semiconductor device having stacked multi chip module structure
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
CN101765911A (zh) * 2007-06-28 2010-06-30 桑迪士克公司 具有重新分布层的半导体芯片
US20100140780A1 (en) * 2008-12-10 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD Beneath a Semiconductor Die with Direct Connection to External Devices
CN202495436U (zh) * 2012-03-07 2012-10-17 苏州晶方半导体科技股份有限公司 半导体封装结构及其模组
CN104752491A (zh) * 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660805A (zh) * 2018-06-28 2020-01-07 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置

Also Published As

Publication number Publication date
CN106469657B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
US8034660B2 (en) PoP precursor with interposer for top package bond pad pitch compensation
US20060166490A1 (en) Forming buried via hole substrates
JP5829378B2 (ja) 平面材料層の一部を除去する方法および多層構造体
US20090146279A1 (en) Method for attaching a semiconductor die to a leadframe, and a semiconductor device
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN108695284A (zh) 包括纵向集成半导体封装体组的半导体设备
US20190035705A1 (en) Semiconductor package with supported stacked die
US8227173B2 (en) Method of manufacturing multi-layer circuit board
CN102376678B (zh) 芯片尺寸封装件的制法
US6703262B2 (en) Method for planarizing circuit board and method for manufacturing semiconductor device
US7759784B2 (en) 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
US9288914B2 (en) Method of manufacturing a printed circuit board with circuit visible
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
CN107295746A (zh) 器件载体及其制造方法
CN106469657A (zh) 具有间隔体层的半导体装置、其形成方法和间隔体层带
CN103762200B (zh) 芯片封装件及其封装方法
US9184065B2 (en) Method of molding semiconductor package
CN105956652B (zh) 一种智能卡及其制造方法
CN101165886B (zh) 可供半导体器件堆栈其上的半导体封装件及其制法
CN105956653B (zh) 一种智能卡及其制造方法
US9041229B1 (en) Merged fiducial for semiconductor chip packages
JPH0212751B2 (zh)
CN102376591A (zh) 芯片尺寸封装件及其制法
CN105976009B (zh) 一种智能卡及其制造方法
JP2003234557A (ja) 電子部品埋込み実装用基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant