CN105956653B - 一种智能卡及其制造方法 - Google Patents
一种智能卡及其制造方法 Download PDFInfo
- Publication number
- CN105956653B CN105956653B CN201610287355.2A CN201610287355A CN105956653B CN 105956653 B CN105956653 B CN 105956653B CN 201610287355 A CN201610287355 A CN 201610287355A CN 105956653 B CN105956653 B CN 105956653B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- circuit board
- area
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 604
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000003466 welding Methods 0.000 claims abstract description 36
- 238000004804 winding Methods 0.000 claims abstract description 32
- 238000010030 laminating Methods 0.000 claims abstract description 22
- 238000003801 milling Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 86
- 238000007639 printing Methods 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 239000013039 cover film Substances 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 description 34
- 230000001070 adhesive effect Effects 0.000 description 34
- 229910000679 solder Inorganic materials 0.000 description 29
- 238000010586 diagram Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000005476 soldering Methods 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004831 Hot glue Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
- G06K19/07741—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part operating as a regular record carrier and a second attachable part that changes the functional appearance of said record carrier, e.g. a contact-based smart card with an adapter part which, when attached to the contact card makes the contact card function as a non-contact card
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本发明公开了一种智能卡及其制造方法,所述方法包括:将IC模块装配到电路板上;在电路板的接触区域的焊盘上放置导电介质;将装配有IC模块的电路板填充到第一基板中;将导线埋在第一基板中并绕制成天线线圈;将天线线圈的两端焊接到电路板上,使天线线圈通过电路板和IC模块连接;在第一基板上贴覆第二基板和/或覆膜,进行层压得到中料;根据接触区域内的焊盘的位置,在中料上铣出凹槽,使接触区域内的焊盘上的导电介质在凹槽底部可见;将载带单元填充到凹槽中,并通过电路板上的导电介质,将载带单元装配到电路板上,使载带单元通过电路板和IC模块连接,得到智能卡。本发明在提高双界面智能卡的生产效率的同时降低了生产成本。
Description
技术领域
本发明涉及智能卡领域,特别涉及一种智能卡及其制造方法。
背景技术
随着智能卡技术的不断发展,出现了集接触式功能和非接触式功能为一体的双界面智能卡。现有技术中,双界面智能卡的制造工艺复杂繁琐,导致双界面智能卡存在生产效率低下和生产成本高等技术问题。
发明内容
本发明解决了:现有技术中,双界面智能卡存在生产效率低和生产成本高的缺陷。
本发明的提供了一种智能卡的制造方法,包括:
步骤s1:将IC模块装配到电路板上;在所述电路板的接触区域的多个焊盘上放置导电介质;将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈;
步骤s2:将所述天线线圈的两端焊接到所述电路板上,使所述天线线圈通过所述电路板和所述IC模块连接;
步骤s3:在所述第一基板上贴覆第二基板和/或覆膜,进行层压,得到中料;
步骤s4:根据所述接触区域内的焊盘的位置,在所述中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见;
步骤s5:将载带单元填充到所述凹槽中,并通过所述电路板的接触区域内的焊盘上的导电介质,将所述载带单元装配到所述电路板上,使所述载带单元通过所述电路板和所述IC模块连接,得到智能卡。
可选地,所述将导线埋在所述第一基板中并绕制成天线线圈具体为:将所述导线埋在所述第一基板的天线区域内并绕制成天线线圈。
可选地,所述将导线埋在所述第一基板中并绕制成天线线圈具体为,采用超声焊的方式将所述导线埋在所述第一基板的天线区域内并绕制成天线线圈。
可选地,所述将装配有所述IC模块的电路板填充到第一基板中,具体为:将装配有所述IC模块的所述电路板填充到所述第一基板的电路板填充区中。
可选地,所述在所述第一基板上贴覆第二基板和/或覆膜具体为:在所述电路板填充区所在的所述第一基板的表面上贴覆第二基板和/或覆膜。
可选地,所述电路板上还包括:芯片区域和非接区域;所述芯片区域与所述接触区域之间具有电连接,所述芯片区域与所述非接区域之间具有电连接;所述将IC模块装配到电路板上,具体为:将所述IC模块装配到所述电路板的所述芯片区域内;所述将所述天线线圈的两端焊接到所述电路板上,具体为:将所述天线线圈的两端焊接到所述电路板的所述非接区域内,使所述天线线圈通过所述电路板和所述IC模块连接。
可选地,所述非接区域包括第一单元区域;所述将所述天线线圈的两端焊接到所述电路板的非接区域内具体为:将所述天线线圈的两端和所述电路板的非接区域的第一单元区域的边接头一一对准并焊接。
可选地,所述非接区域还包括第二单元区域,所述第一单元区域和第二单元区域之间具有电连接;所述将IC模块装配到电路板上之前还包括:将电容装配到所述电路板的非接区域的第二单元区域上,使所述天线线圈和所述电容并联。
可选地,所述得到智能卡之前还包括:在所述中料上贴覆印刷层。
可选地,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈,具体包括:
步骤a1:将所述装配有IC模块的电路板填充到由所述第一基板第二层的镂空区和所述第一基板第一层构成的电路板填充区中;将所述导线埋在所述第一基板第二层中并绕制成天线线圈。
可选地,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈,具体包括:
步骤b1:将所述导线埋在所述第一基板第一层中并绕制成天线线圈;将所述装配有所述IC模块的电路板填充到由所述第一基板第二层的镂空区和所述第一基板第一层构成的电路板填充区中;将所述天线线圈的两端从所述第一基板第二层的镂空区挑出。
可选地,所述步骤s3具体为:在所述第一基板上贴覆具有避空区的第二基板,将所述装配有所述IC模块的所述电路板填充到所述第二基板的所述避空区中,对所述第二基板和所述第一基板进行层压,得到中料。
可选地,所述将所述装配有所述IC模块的所述电路板填充到所述第二基板的所述避空区中具体为:将所述电路板上凸出于所述第一基板平面的部分填充到所述第二基板的所述避空区中。
可选地,所述第二基板包括第二基板第一层和第二基板第二层;所述电路板上还装配有电容;所述第二基板第一层位于所述第一基板和所述第二基板第二层之间;所述将所述装配有所述IC模块的所述电路板填充到所述第二基板的避空区中具体包括:
步骤c1:将所述电容、所述IC模块和所述接触区域上的导电介质填充到所述第二基板第一层的第一避空区中;
步骤c2:将所述IC模块填充到所述第二基板第二层的第二避空区中。
可选地,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈具体包括:
步骤d1:将所述装配有IC模块的所述电路板填充到由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中;
步骤d2:将所述导线埋在第一基板第一层中并绕制成天线线圈。
可选地,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈具体为:将所述导线埋在所述第一基板第二层中绕制成天线线圈;将所述装配有IC模块的所述电路板填充到由所述第一基板第一层和所述第一基板第二层构成的电路板填充区中;将所述天线线圈的两端从所述第一基板第一层的第一镂空区挑出。
可选地,所述将所述装配有IC模块的所述电路板填充到由所述第一基板第一层和所述第一基板第二层构成的电路板填充区中,具体为:将所述电路板上的所述IC模块填充到所述第一基板第二层的第二镂空区中;将所述电路板填充到所述第一基板第一层的第一镂空区中。
本发明还提供了一种智能卡,包括:载带单元、基板以及填充在所述基板中的电路板、天线线圈和IC模块;所述IC模块装配在所述电路板上,所述天线线圈埋在所述基板的天线区域中;所述天线线圈通过所述电路板和所述IC模块连接;所述载带单元填充在所述基板的凹槽中,所述凹槽与所述电路板上的接触区域对应;所述载带单元通过所述接触区域内的焊盘上的导电介质和所述IC模块连接。
可选地,所述电路板上还包括:芯片区域和非接区域;所述芯片区域与所述接触区域之间具有电连接,所述芯片区域与所述非接区域之间具有电连接;所述IC模块位于所述芯片区域内;所述天线线圈的两端位于所述非接区域内。
可选地,所述非接区域包括第一单元区域;所述天线线圈的两端和所述第一单元区域内的各个边接头分别连接。
可选地,所述非接区域还包括第二单元区域,所述第一单元区域和所述第二单元区域之间具有电连接;所述电路板上还装配有电容;所述电容位于所述第二单元区域内,和所述天线线圈并联或串联。
可选地,所述基板上贴覆有印刷层。
可选地,所述基板和所述印刷层之间还贴覆有覆膜。
可选地,所述基板包括第一基板和第二基板;所述第二基板位于所述第一基板之上;所述天线线圈埋在所述第一基板的天线区域内;所述装配有IC模块的电路板位于所述第一基板的电路板填充区和所述第二基板的避空区中。
可选地,所述电路板位于所述第一基板的开槽中,所述IC模块位于所述第二基板的避空区中。
可选地,所述电路板上还装配有电容;所述电容位于所述第二基板的避空区中。
可选地,所述第一基板和/或所述第二基板上贴覆有覆膜。
可选地,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;所述天线线圈埋在所述第一基板第二层的天线区域内;所述电路板位于所述第一基板第二层的镂空区中;所述IC模块位于所述第二基板的避空区中。
可选地,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;所述天线线圈埋在所述第一基板第一层的天线区域内;所述电路板位于所述第一基板第二层的镂空区中;所述IC模块位于所述第二基板的避空区中。
可选地,所述第二基板包括第二基板第一层和第二基板第二层;所述电路板上还装配有电容;所述第二基板第一层位于所述第一基板和所述第二基板第二层之间;所述IC模块位于所述第二基板第一层的第一避空区和所述第二基板第二层的第二避空区中;
所述电容和所述接触区域中的导电介质位于所述第二基板第一层的第一避空区中。
可选地,所述基板上贴覆有覆膜。
可选地,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;所述天线线圈埋在所述第一基板第一层的天线区域内;所述装配有IC模块的电路板位于由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中。
可选地,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;所述天线线圈埋在所述第一基板第二层的天线区域内;所述装配有IC模块的电路板位于由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中。
可选地,所述电路板位于所述第一基板第一层的第一镂空区;所述IC模块位于所述第一基板第二层的第二镂空区中。
可选地,所述电路板上还装配有电容;所述电容位于所述第一基板第二层的第二镂空区中。
本发明的有益效果:本发明和现有技术相比操作简单、成品率高,在提高了双界面智能卡的生产效率的同时降低了双界面智能卡的生产成本。
附图说明
图1为本发明实施例1提供的一种智能卡的制造方法的流程图;
图2为本发明实施例2提供的一种智能卡的制造方法的流程图;
图3为本发明实施例2中的电路板上的焊盘示意图;
图4为本发明实施例2中具有电容的电路板的顶视图;
图5和图6为本发明实施例2中的具有电容和IC模块的电路板的顶视图;
图7为本发明实施例2中的第一基板的示意图;
图8和图9分别为本发明实施例2提供的具有电路板的第一基板的结构图和剖面图;
图10和图11分别为本发明实施例2提供的具有天线线圈和电路板的第一基板的结构图和剖面图;
图12为本发明实施例2中提供的第一基板第一层的示意图;
图13为本发明实施例2中提供的第一基板第二层的示意图;
图14为本发明实施例2中提供的具有天线线圈的第一基板第二层的示意图;
图15和图16分别为本发明实施例2中提供的具有电路板的第一基板第一层和第一基板第二层的结构图和剖面图;
图17为本发明实施例2提供的具有天线线圈的第一基板第一层的示意图;
图18和图19分别为本发明实施例2中提供的具有电路板的第一基板第一层和第一基板第二层的结构图和剖面图;
图20为本发明实施例2提供的第二基板的示意图;
图21和图22分别为本发明实施例2提供的中料的结构图和剖面图;
图23为本发明实施例2中提供的第二基板第一层的结构示意图;
图24为本发明实施例2中提供的第二基板第二层的结构示意图;
图25-图28分别为本发明实施例2提供的中料的剖面图;
图29为本发明实施例2提供的贴覆有印刷层的中料的剖面图;
图30为本发明实施例2提供的具有凹槽800的贴覆有印刷层的中料的平面图;
图31为本发明实施例2提供的沿图30所示的A-A方向观察到的凹槽800的一种剖面图;
图32为本发明实施例2提供的沿图30所示的A-A方向观察到的凹槽800的又一种剖面图;
图33和图34分别为本发明实施例2中的载带单元的顶视图和剖面图;
图35为本发明实施例2制造得到的智能卡的示意图;
图36-39为本发明实施例2提供的智能卡的剖面图;
图40为本发明实施例3提供的一种智能卡的制造方法的流程图;
图41和图42为本发明实施例3中的电路板上的焊盘的顶视图和底视图;
图43为本发明实施例3中具有电容的电路板的顶视图;
图44和图45为本发明实施例3中的具有电容和IC模块的电路板的顶视图;
图46为本发明实施例3中的第一基板的示意图;
图47和图48分别为本发明实施例3提供的具有电路板的第一基板的结构图和剖面图;
图49和图50分别为本发明实施例3提供的具有天线线圈和电路板的第一基板的结构图和剖面图;
图51为本发明实施例3中提供的第一基板第一层的结构示意图;
图52为本发明实施例3中提供的第一基板第二层的结构示意图;
图53为本发明实施例3中提供的具有电路板的第一基板第一层和第一基板第二层的示意图;
图54和图55分别为本发明实施例3中提供的具有天线线圈和电路板的第一基板第一层和第一基板第二层的示意图和剖面图;
图56为本发明实施例3提供的具有天线线圈的第一基板第二层的示意图;
图57和图58分别为本发明实施例3中提供的具有电路板和天线线圈的第一基板第一层和第一基板第二层的结构图和剖面图;
图59和图60分别为本发明实施例3提供的中料的示意图和剖面图;
图61为本发明实施例3提供的贴覆有印刷层的中料的剖面图;
图62为本发明实施例3提供的具有凹槽800的贴覆有印刷层的中料的平面图;
图63为本发明实施例3提供的沿图62所示的A-A方向观察到的凹槽800的一种剖面图;
图64为本发明实施例3提供的沿图62所示的A-A方向观察到的凹槽800的又一种剖面图;
图65和图66分别为本发明实施例3中的载带单元的顶视图和剖面图;
图67为本发明实施例3制造得到的智能卡的示意图;
图68-71为本发明实施例3提供的智能卡的剖面图。
具体实施方式
下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本实施例提供了一种智能卡的制造方法,如图1所示,具体包括:
步骤101:将IC模块装配到电路板上;
电路板上包括芯片区域、接触区域和非接区域。其中,芯片区域内设置有多个焊盘,芯片区域内的焊盘的数量与IC模块的管脚数量相匹配,芯片区域内的各个焊盘之间互相绝缘。接触区域内设置多个焊盘,接触区域内的焊盘的数量和载带单元的管脚的数量相匹配,接触区域内的各个焊盘之间互相绝缘。非接区域内设置有多个边接头(俗称金手指),且非接区域内的金手指的数量和天线线圈的端点数量相匹配,各个金手指之间互相绝缘。
并且,芯片区域与接触区域之间具有电连接,芯片区域与非接区域之间具有电连接。本实施例中,电路板可以为单面电路板或双面电路板或者多层电路板。当电路板为双面电路板时,接触区域、芯片区域和非接区域之间可以通过电路板上的导孔连接。
相应地,本步骤具体为:可以将IC模块倒装到电路板的芯片区域内,也可以将IC模块邦定到电路板的芯片区域内。当将IC模块倒装到电路板的芯片区域内时,可以具体将IC模块通过锡球焊接到电路板的芯片区域内或者使用导电胶将IC模块粘接到电路板的芯片区域内。
步骤102:在电路板的接触区域的多个焊盘上放置导电介质;
具体地,在电路板的接触区域的多个焊盘上植锡球或者涂敷导电胶。
本实施例中,导电介质可以但不限于为锡球或导电胶。
步骤103:将电路板填充到第一基板中;将导线在第一基板中绕制成天线线圈;
具体地,将电路板填充到第一基板的电路板填充区中;将导线通过焊接的方式,埋在第一基板的天线区域中并绕制成天线线圈。
其中,将导线在第一基板中绕制成天线线圈,具体地,将导线埋在第一基板的天线区域中并绕制成天线线圈;优选地,采用超声焊的方式将导线埋在第一基板的天线区域中并绕制成天线线圈。
步骤104:将天线线圈的两端焊接到电路板上,使天线线圈通过电路板和IC模块连接;
具体地,将天线线圈的两端焊接到电路板的非接区域内,使天线线圈和IC模块之间具有电连接。更加具体地,采用点焊的方式将天线线圈的两端和非接区域的金手指一一对准并焊接,使天线线圈和IC模块之间能够通过电路板形成电连接。
本实施例中,非接区域包括第一单元区域;
其中,将天线线圈的两端焊接到电路板的非接区域内具体为:将天线线圈的两端和电路板的非接区域的第一单元区域的边接头一一对准并焊接。
非接区域还可以包括第二单元区域,第一单元区域和第二单元区域之间具有电连接;
将IC模块装配到电路板上之前还可以包括:将电容装配到电路板的非接区域的第二单元区域上,使天线线圈和电容并联。
需说明的是,将IC模块装配到电路板上之前也可以包括:将电容装配到电路板的非接区域的第二单元区域上,使天线线圈和电容串联。
步骤105:在第一基板上贴覆第二基板和/或覆膜;进行层压,得到中料;
具体地,采用粘贴和/或层压的方法在电路板填充区所在的第一基板的表面上贴覆第二基板,对第一基板和第二基板进行层压,得到中料;或者采用粘贴和/或层压的方法在电路板填充区所在的第一基板的表面上贴覆第二基板和覆膜,对第一基板、第二基板和覆膜进行层压,得到中料;再或者采用粘贴和/或层压的方法在电路板填充区所在的第一基板的表面上贴覆覆膜,对第一基板和覆膜进行层压,得到中料。
需说明的是,在中料中可能会很难区分出第一基板和第二基板或者第一基板和覆膜;或者第一基板、第二基板和覆膜之间的层次。
步骤106:根据接触区域内的焊盘的位置,在中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见;
具体地,根据接触区域内的焊盘的位置,在中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见。进一步的,凹槽底部可以是平整的;还可以具有与接触区域内的焊盘上的导电介质对应的凹点。
其中,上述凹槽的底面积不小于载带单元的底面积,上述凹槽的最大深度不小于载带单元的最大厚度。
步骤107:将载带单元填充到凹槽中,并通过电路板的接触区域内的焊盘上的导电介质,将载带单元装配到电路板上,使载带单元通过电路板和IC模块连接,得到智能卡。
载带单元包含多个互相绝缘的触点以及对应各个触点的管脚,各个触点之间互相绝缘,每个触点分别与其对应的管脚连接,且不同的触点对应不同的管脚,载带单元中的管脚的数量与电路板的接触区域内的焊盘的数量相匹配。
相应地,可以在载带单元的管脚上植锡球,将载带单元的各个管脚分别通过锡球与接触区域内对应的焊盘上的锡球对准,将载带单元填充到凹槽中,使得载带单元被焊接到电路板上,使载带单元通过电路板和IC模块连接,得到智能卡。其中,载带单元的不同的管脚分别对应接触区域内的不同的焊盘。
也可以在载带单元的管脚和/或接触区域内的焊盘上的锡球上涂布导电胶,将载带单元的各个管脚分别与接触区域内对应的焊盘上的锡球对准,将载带单元填充到凹槽中,并对载带单元进行加压加热,使得与载带单元贴合的导电胶固化,使载带单元通过电路板和IC模块连接,得到智能卡。其中,载带单元的不同的管脚分别对应接触区域内的不同的焊盘。
还可以在载带单元的管脚和/或接触区域内的焊盘上的导电胶上涂布导电胶,将载带单元的各个管脚分别与接触区域内对应的焊盘上的导电胶对准,将载带单元填充到凹槽中,并对载带单元进行加压加热,使得与载带单元贴合的导电胶固化,使载带单元通过电路板和IC模块连接,得到智能卡。其中,载带单元的不同的管脚分别对应接触区域内的不同的焊盘。
本实施例中,步骤101之后,还可以直接执行步骤103,相应地,步骤107还可以在载带单元的管脚上涂布导电胶和/或接触区域内的焊盘上涂布导电胶,将载带单元填充到凹槽中,并对载带单元进行加压加热,使得与载带单元贴合的导电胶固化,使载带单元通过电路板和IC模块连接,得到智能卡。
本实施例中,得到智能卡之前还可以包括:在中料上贴覆印刷层;
具体地,采用层压和/或粘贴的方法在基板上贴覆印刷层。
需说明的是,可以在步骤106之前在中料上贴覆印刷层;还可以在步骤107之前在中料上贴覆印刷层,还可以在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层。
优选地,在步骤106之前在中料上贴覆印刷层,相应地,步骤106可以具体为:根据接触区域内的焊盘的位置,在贴覆印刷层的中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见。
若在步骤107之前在中料上贴覆印刷层,或者在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层,则印刷层上预设有与凹槽相应的镂空区,使载带单元可以裸露在智能卡的表面。
本实施例还提供了一种智能卡,包括:载带单元、基板以及填充在基板中的电路板、天线线圈和IC模块;IC模块装配在电路板上,天线线圈埋在基板的天线区域中;天线线圈通过电路板和IC模块连接;载带单元填充在基板的凹槽中,凹槽与电路板上的接触区域对应;载带单元通过接触区域内的焊盘上的导电介质和IC模块连接。
其中,电路板上还包括:芯片区域和非接区域;芯片区域与接触区域之间具有电连接,芯片区域与非接区域之间具有电连接;IC模块位于芯片区域内;天线线圈的两端位于非接区域内。
进一步地,非接区域包括第一单元区域;天线线圈的两端和第一单元区域内的各个边接头分别连接。
更进一步地,非接区域还包括第二单元区域,第一单元区域和第二单元区域之间具有电连接;电路板上还装配有电容;电容位于第二单元区域内,和天线线圈并联或串联。
本实施例中,基板上贴覆有印刷层。进一步地,基板和印刷层之间还贴覆有覆膜。
本实施例中,基板具体包括第一基板和第二基板;第二基板位于第一基板之上;天线线圈埋在第一基板的天线区域内;装配有IC模块的电路板位于第一基板的电路板填充区和第二基板的避空区中。
可选地,电路板位于第一基板的开槽中,IC模块位于第二基板的避空区中。
可选地,电路板上还装配有电容;电容位于第二基板的避空区中。
可选地,第一基板和/或第二基板上贴覆有覆膜。
可选地,第一基板包括第一基板第一层和第一基板第二层;第一基板第二层位于第一基板第一层和第二基板之间;天线线圈埋在第一基板第二层的天线区域内;电路板位于第一基板第二层的镂空区中;IC模块位于第二基板的避空区中。
可选地,第一基板包括第一基板第一层和第一基板第二层;第一基板第二层位于第一基板第一层和第二基板之间;天线线圈埋在第一基板第一层的天线区域内;电路板位于第一基板第二层的镂空区中;IC模块位于第二基板的避空区中。
可选地,第二基板包括第二基板第一层和第二基板第二层;电路板上还装配有电容;第二基板第一层位于第一基板和第二基板第二层之间;IC模块位于第二基板第一层的第一避空区和第二基板第二层的第二避空区中;电容和接触区域中的导电介质位于第二基板第一层的第一避空区中。
本实施例中,基板上还可以贴覆有覆膜。
可选地,基板包括第一基板第一层和第一基板第二层;第一基板第一层位于第一基板第二层和覆膜之间;天线线圈埋在第一基板第一层的天线区域内;装配有IC模块的电路板位于由第一基板第一层的第一镂空区和第一基板第二层构成的电路板填充区中。
可选地,基板包括第一基板第一层和第一基板第二层;第一基板第一层位于第一基板第二层和覆膜之间;天线线圈埋在第一基板第二层的天线区域内;装配有IC模块的电路板位于由第一基板第一层的第一镂空区和第一基板第二层构成的电路板填充区中。
进一步地,电路板位于第一基板第一层的第一镂空区;IC模块位于第一基板第二层的第二镂空区中。
更近一步地,电路板上还装配有电容;电容位于第一基板第二层的第二镂空区中。
本实施例中,第一基板或第二基板或覆膜或印刷层适宜采用合成树脂制成的片型材料,第一基板或第二基板或覆膜或印刷层的原材料可为PVC(Polyvinyl chloride,聚氯乙烯)、PC(Polycarbonate,聚碳酸酯)、PETG(Poly(ethylene terephthalateco-1,4-cylclohexylenedimethylene terephthalate),非结晶型共聚酯)、PET(poly(ethyleneterephthalate),聚对苯二甲酸乙二醇酯树脂)或ABS PVC树脂中的至少一种。
实施例2
本实施例提供了一种智能卡的制造方法,如图2所示,具体包括:
步骤201:将电容装配到电路板上;
具体地,将电容通过锡球焊接到电路板上的非接区域内。
如图3所示,电路板100上包括芯片区域110、接触区域120、非接区域130。其中,芯片区域110内设置有多个焊盘,芯片区域110内的焊盘的数量与IC模块200的管脚数量相同,芯片区域110内的各个焊盘之间互相绝缘。接触区域120内设置多个焊盘,接触区域120内的焊盘的数量和载带单元300的管脚320的数量相同,接触区域120内的各个焊盘之间互相绝缘。非接区域130包括第一单元区域和第二单元区域,其中,第一单元区域内设置有多个边接头(俗称金手指),且第一单元区域内的金手指的数量和天线线圈400的端点数量相同,第一单元区域内的各个金手指之间互相绝缘;第二单元区域内设置有多个焊盘,且第二单元区域内的焊盘的数量和电容500的管脚的数量相同,第二单元区域内的各个焊盘之间相互绝缘。
并且,芯片区域110与接触区域120之间具有电连接,芯片区域110与非接区域130之间具有电连接,非接区域130的第一单元区域和第二单元区域之间具有电连接。更进一步地,电路板100的芯片区域110包括第三单元区域和第四单元区域,第三单元区域和第四单元区域中均设置有多个焊盘,第三单元区域与接触区域120之间具有电连接,第四单元区域与非接触区域130之间具有电连接。
相应地,本步骤具体为:在非接区域130的第二单元区域的多个焊盘上植锡球,使用贴片机将电容500的各个管脚分别与第二单元区域内对应的焊盘上的锡球一一对准,将电容500贴装在第二单元区域,使电容500焊接在电路板100上。其中,具有电容500的电路板如图4所示。
需说明的是,本实施例中图3仅为电路板的一种示意图,本实施例提供的电路板的形状和结构;电路板上芯片区域、接触区域和非接区域的形状和位置;接触区域上的焊盘的数量、芯片区域上的焊盘的数量、非接区域内的焊盘和金手指的数量;以及芯片区域和非接区域之间的连接方式,芯片区域和接触区域之间的连接方式均可以但不限于如图3所示。
步骤202:将IC模块装配到电路板上;
具体地,可以将IC模块倒装到电路板的芯片区域内,也可以将IC模块邦定到电路板的芯片区域内。当将IC模块倒装到电路板的芯片区域内时,可以具体将IC模块通过锡球焊接到电路板的芯片区域内或者使用导电胶将IC模块粘接到电路板的芯片区域内。其中,当将IC模块倒装到电路板的芯片区域内后,具有IC模块200和电容500的电路板100如图5所示;当将IC模块邦定到电路板的芯片区域内后,具有IC模块200和电容500的电路板100如图6所示。
步骤203:在电路板的接触区域的多个焊盘上放置导电介质;
具体地,在电路板100的接触区域120的多个焊盘上植上锡球140或者涂敷导电胶。
其中,导电介质可以但不限于为锡球或导电胶,优选地,导电介质为锡球。
步骤204:将电路板填充到第一基板的电路板填充区中;将导线在第一基板中绕制成天线线圈;
其中,将电路板填充到第一基板的电路板填充区中,具体为:提供如图7所示的具有开槽610的第一基板600,使用粘接剂将装配有IC模块200和电容500的电路板100填充到第一基板600的开槽610中,得到如图8所示的填充有电路板100的第一基板600,相应地,填充有电路板100的第一基板600的剖面图如图9所示。优选地,开槽610的形状与电路板100的形状相对应,开槽610的深度和电路板100的厚度相对应。
更加具体地,可以在装配有IC模块200和电容500的电路板100的底部涂敷粘接剂,将电路板100填充到第一基板600的开槽610中;也可以在第一基板600的开槽610中涂敷粘接剂,将装配有IC模块200和电容500的电路板100填充到开槽610中;还可以在装配有IC模块200和电容500的电路板100的底部涂敷粘接剂,且在第一基板600的开槽610中涂敷粘接剂,将装配有IC模块200和电容500的电路板100填充到开槽610中。
将导线在第一基板中绕制成天线线圈;具体为:将导线通过焊接的方式埋在第一基板的天线区域中并绕制成天线线圈。优选地,采用超声焊的方式将导线埋在第一基板600的天线区域中并绕制成天线线圈400,得到如图10所示的结构,与图10所示的结构对应的剖面图如图11所示。需说明的是,天线线圈的位置、形状、间距以及匝数均可以有多种实现方式,可以但不限于如图10所示。还需说明的是,具有天线线圈和电路板的第一基板的剖面图可以但不限于如图11所示,例如,天线线圈可以和第一基板的平面相平,也可以凸出于第一基板的平面,还可以凹陷在第一基板中,另外,在剖面图中还可能显示出IC模块和/或电容的管脚,还有可能显示出电路板上的焊盘和边接头。
进一步地,当第一基板包括多层时,步骤204可以有多种实现方式,例如,第一基板包括如图12所示的第一基板第一层6001和图13所示的第一基板第二层6002时,其中,第一基板第二层6002上具有镂空区6021,步骤204具体包括步骤a1或者步骤b1:
步骤a1:将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中;将导线在第一基板第二层中绕制成天线线圈;
其中,将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中,具体为将第一基板第二层6002置于第一基板第一层6001之上,将装配有电容500和IC模块200的电路板100填充到由第一基板第二层6002的镂空区6021和第一基板第一层6001构成的开槽中,可以使用粘接剂将电路板100固定在第一基板第二层6002的镂空区6021和第一基板第一层6001构成的开槽中。也可以先将电路板填充到第一基板第二层的镂空区中之后,再将第一基板第二层置于第一基板第一层之上。
优选地,第一基板第二层的镂空区和第一基板第一层构成的电路板填充区的形状和电路板的形状相对应,第一基板第二层的镂空区和第一基板第一层构成的电路板填充区的深度和电路板的厚度相对应。
其中,将导线在第一基板第二层中绕制成天线线圈具体为:将导线通过焊接的方式埋在第一基板第二层6002的天线区域中并绕制成天线线圈400,得到如图14所示的结构。优选地,采用超声焊的方式将导线埋在第一基板第二层6002的天线区域中并绕制成天线线圈400。
优选地,第一基板第二层6002的厚度不小于导线的直径。
需说明的是,步骤a1中“将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中”,“将导线在第一基板第二层中绕制成天线线圈”;这两个操作的顺序还可以调换,没有必然的先后顺序。
本实施例中,提供了一种经过步骤a1得到的填充有电路板的第一基板的结构图和剖面图,分别如图15和图16所示。
需说明的是,图16为一种经过步骤a1得到的填充有电路板的第一基板的剖面图的一种示意图,一种经过步骤a1得到的填充有电路板的第一基板的剖面图还可以有多种可能,例如,天线线圈可以和第一基板的平面相平,也可以凸出于第一基板的平面,还可以凹陷在第一基板的中;在剖面图中还可能显示出IC模块和/或电容的管脚,还有可能显示出电路板上的焊盘和边接头。
步骤b1:将导线在第一基板第一层中绕制成天线线圈;将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中;将天线线圈的两端从第一基板第二层的镂空区挑出;
其中,将导线在第一基板第二层中绕制成天线线圈具体为:将导线通过焊接的方式埋在第一基板第一层6001的天线区域中并绕制成天线线圈400,得到如图17所示的结构。优选地,采用超声焊的方式将导线埋在第一基板第一层6001的天线区域中并绕制成天线线圈400。
优选地,第一基板第一层6001的厚度不小于导线的直径。
其中,将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中,具体为将第一基板第二层6002置于第一基板第一层6001之上,将装配有电容500和IC模块200的电路板100填充到由第一基板第二层6002的镂空区6021和第一基板第一层6001构成的开槽中,可以使用粘接剂将电路板400固定在第一基板第二层6002的镂空区6021和第一基板第一层6001构成的开槽中。也可以先将电路板填充到第一基板第二层的镂空区中之后,再将第一基板第二层置于第一基板第一层之上。
优选地,第一基板第二层的镂空区和第一基板第一层构成的电路板填充区的形状和电路板的形状相对应,第一基板第二层的镂空区和第一基板第一层构成的电路板填充区的深度和电路板的厚度相对应。
其中,将天线线圈的两端从第一基板第二层的镂空区挑出;具体为:使用挑线设备将天线线圈的两端从第一基板第二层6002的镂空区6021中挑出。
本实施例中,提供了一种经过步骤b1得到的填充有电路板的第一基板的结构图和剖面图,分别如图18和图19所示。
本实施例中,图19为一种经过步骤b1得到的填充有电路板的第一基板的剖面图的一种示意图,一种经过步骤b1得到的填充有电路板的第一基板的剖面图还可以有多种可能,例如,剖面图中还可能显示出IC模块和/或电容的管脚,还有可能显示出电路板上的焊盘和边接头。
需说明的是,步骤b1中“将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中”,“将导线在第一基板第一层中绕制成天线线圈”;这两个操作的顺序还可以调换,没有必然的先后顺序。“将电路板填充到由第一基板第二层的镂空区和第一基板第一层构成的电路板填充区中”;“将天线线圈的两端从第一基板第二层的镂空区挑出”;这两个操作的顺序还可以调换,没有必然的先后顺序。
还需说明的是,第一基板第一层可以是如图12所示的表面没有开槽或者没有镂空区的结构,也可以具有和第一基板第二层6002的镂空区6021对应的开槽,还可以是镂空的。
步骤205:将天线线圈的两端焊接到电路板上,使天线线圈通过电路板和IC模块连接;
具体地,将天线线圈的两端焊接到电路板的非接区域中,使天线线圈和IC模块之间具有电连接。
更加具体地,采用点焊的方式将天线线圈400的端点和非接区域130的第一单元区域的金手指一一对准并焊接,使天线线圈400和IC模块200之间能够通过电路板100形成电连接。其中,填充有电路板100的第一基板600的结构图和剖面图,分别如图10和图11所示。
当第一基板包括多层时,填充有电路板的第一基板的结构图和剖面图可以分别如图15和16所示;还可以分别如图18和19所示。
步骤206:将电路板填充到第二基板的避空区中,对第二基板和第一基板进行层压,得到中料;
具体地,将电路板上凸出于第一基板平面的部分填充到如图20所示的第二基板700的避空区710中,使用层压机将第一基板600和第二基板700进行高温或中温层压,得到结构图和剖面图分别如图21和图22所示的中料。
优选地,电路板上凸出于第一基板600平面的部分具体为:装配在电路板上的IC模块和电容以及位于电路板的接触区域中的导电介质。
其中,第二基板上的避空区和电路板上凸出于第一基板平面的部分相对应,避空区的高度至少等于电路板上凸出于第一基板平面的部分的高度。优选地,避空区的高度至少等于电路板上的最高的元器件的高度,本实施例中具体为IC模块的高度。避空区可以是镂空的或者非镂空的。
本实施例中,第二基板可以包括一层或者多层,例如,当第二基板包括如图23所示的第二基板第一层7001和如图24所示的第二基板第二层7002;其中,第二基板第一层7001上具有第一避空区7101;第二基板第二层7002上具有第二避空区7102。优选地,第一避空区7101的形状和装配在电路板上的IC模块200和电容500以及位于电路板100的接触区域120中的导电介质相对应,第一避空区7101的高度等于电容500的高度;第二避空区7102的形状和IC模块200的形状相对应,第二避空区的高度等于IC模块200和电容500的高度之差。相应地,步骤206可以具体包括:
步骤c1:将电容、IC模块和接触区域上的导电介质填充到第二基板第一层的第一避空区中;
步骤c2:将IC模块填充到第二基板第二层的第二避空区中;
具体地,将IC模块中凸出于第二基板第一层的平面的部分填充到第二基板第二层的第二避空区中。
步骤c3:对第二基板和第一基板进行层压,得到中料。
相应地,中料的剖面图可以如图25所示,进一步地,当第一基板包括多层时,中料的剖面图可以如图26所示,或者如图27所示。
需说明的是,第二基板包括多层时,经过上述启示,每层的形状和高度有多种,相应地步骤206还有多种实现可能,本实施例中不再赘述。
还需说明的是,对第二基板和第一基板进行层压之后,得到中料之前,还可以在第二基板和/或第一基板上贴覆覆膜,当在第二基板上贴覆覆膜1000之后,中料的剖面图可以如图28所示。
需说明的是,将电路板填充到第二基板的避空区中后,对第二基板和第一基板进行层压之前,还可以使用粘接剂填充电路板上的元器件和第二基板之间的空隙。
步骤207:在中料上贴覆印刷层;
具体地,采用粘贴和/或层压的方法,在第一基板和第二基板的表面上贴覆印刷层900。得到的结构如图29所示。
步骤208:根据接触区域内的焊盘的位置,在贴覆印刷层的中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见;
具体地,根据接触区域内的焊盘的位置,在贴覆印刷层900的中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见,得到平面图如图30所示的结构。进一步的,沿图30所示的结构的A-A方向观察到的凹槽800的结构可以如图31所示,凹槽800底部是平整的;另外,沿图30所示的结构的A-A方向观察到的凹槽800的结构还可以如图32所示,凹槽800底部具有与接触区域内的焊盘上的导电介质对应的凹点810。
其中,上述凹槽800的底面积不小于载带单元300的底面积,上述凹槽800的最大深度不小于载带单元300的最大厚度。
步骤209:将载带单元填充到凹槽中,并通过电路板的接触区域内的焊盘上的导电介质,将载带单元装配到电路板上,得到智能卡。
载带单元300包含多个互相绝缘的触点310以及对应各个触点310的管脚320,各个触点310之间互相绝缘,每个触点310分别与其对应的管脚320连接,且不同的触点310对应不同的管脚320,载带单元300中的管脚320的数量与电路板100的接触区域120内的焊盘的数量相同,其顶视图和剖面图,分别如图33和图34所示。
相应地,可以在载带单元300的管脚320上植锡球,将载带单元300的各个管脚320分别通过锡球与接触区域120内对应的焊盘上的锡球140对准,将载带单元300填充到凹槽800中,使得载带单元300被焊接到电路板100上,得到如图35所示的智能卡,其剖面图如图36或图37所示。其中,载带单元300的不同的管脚320分别对应接触区域120内的不同的焊盘。其中,将载带单元300填充到凹槽800中时,为更好的将载带单元300固定在凹槽800中,还可以在载带单元300和凹槽800之间涂敷热熔粘接剂。
也可以在载带单元300的管脚320和/或接触区域120内的焊盘上的导电胶上涂布导电胶,将载带单元300的各个管脚320分别与接触区域120内对应的焊盘上的导电胶对准或者直接与接触区域120内对应的焊盘上对准,将载带单元300填充到凹槽800中,并对载带单元300进行加压加热,使得与载带单元300贴合的导电胶固化,得到如图35所示的智能卡,其剖面图如图38或图39所示。其中,载带单元300的不同的管脚320分别对应接触区域120内的不同的焊盘。本实施例中,智能卡的剖面图可以但不限于图36或图37或图38或图39所示,例如,天线线圈可以和第一基板的平面相平,也可以凸出于第一基板的平面,还可以凹陷在第一基板的中;在智能卡的剖面图中还可能显示出IC模块和/或电容的管脚,还有可能显示出电路板上的焊盘和边接头。
需说明的是,步骤202之后还可以直接执行步骤204,相应地,步骤209还可以在载带单元300的管脚320涂布导电胶和/或接触区域120内的焊盘上涂布导电胶,将载带单元300的各个管脚320分别与接触区域120内对应的焊盘对准,将载带单元300填充到凹槽800中,并对载带单元300进行加压加热,使得与载带单元300贴合的导电胶固化,得到如图35所示的智能卡。
还需说明的是,步骤207还可以具体为:在第二基板上贴覆印刷层,相应地,步骤206之后,得到智能卡之前,还包括:在第一基板上贴覆印刷层。
本实施例中,206之后,还可以直接执行根据接触区域内的焊盘的位置,在中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见,之后执行步骤209,相应地,得到智能卡之前,还可以包括:在中料上贴覆印刷层。
具体地,采用层压和/或粘贴的方法在中料上贴覆印刷层。
需说明的是,可以在步骤206之后在中料上贴覆印刷层;还可以在步骤209之前在中料上贴覆印刷层,还可以在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层。
若在步骤209之前在中料上贴覆印刷层,或者在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层,则印刷层上预设有与凹槽相应的镂空区,使载带单元可以裸露在智能卡的表面。
实施例3
本实施例提供了一种智能卡的制造方法,如图40所示,具体包括:
步骤301:将电容装配到电路板上;
具体地,将电容通过锡球焊接到电路板上的非接区域内。
图41和图42分别为电路板100的顶视图和底视图,如图41和图42所示,电路板100上包括芯片区域110、接触区域120、非接区域130。其中,芯片区域110内设置有多个焊盘,芯片区域110内的焊盘的数量与IC模块200的管脚数量相同,芯片区域110内的各个焊盘之间互相绝缘。接触区域120内设置多个焊盘,接触区域120内的焊盘的数量和载带单元300的管脚320的数量相同,接触区域120内的各个焊盘之间互相绝缘。非接区域130包括第一单元区域和第二单元区域,第一单元区域通过导孔150与芯片区域110、接触区域120和第二单元区域位于电路板100的两侧。
其中,第一单元区域内设置有多个边接头(俗称金手指),且第一单元区域内的金手指的数量和天线线圈400的端点数量相同,第一单元区域内的各个金手指之间互相绝缘;第二单元区域内设置有多个焊盘,且第二单元区域内的焊盘的数量和电容500的管脚的数量相同,第二单元区域内的各个焊盘之间相互绝缘。
并且,芯片区域110与接触区域120之间具有电连接,芯片区域110与非接区域130之间具有电连接,非接区域130的第一单元区域和第二单元区域之间具有电连接。更进一步地,电路板100的芯片区域110包括第三单元区域和第四单元区域,第三单元区域和第四单元区域中均设置有多个焊盘,第三单元区域与接触区域120之间具有电连接,第四单元区域内与非接触区域130之间具有电连接。
需说明的是,本实施例中图41和图42仅为电路板的一种示意图,本实施例提供的电路板的形状和结构;电路板上芯片区域、接触区域和非接区域的形状和位置;接触区域上的焊盘的数量、芯片区域上的焊盘的数量、非接区域内的焊盘和金手指的数量;以及芯片区域和非接区域之间的连接方式,芯片区域和接触区域之间的连接方式均可以但不限于如图41和图42所示。
相应地,本步骤具体为:在非接区域130的第二单元区域的多个焊盘上植锡球,使用贴片机将电容500的各个管脚分别与第二单元区域内对应的焊盘上的锡球一一对准,将电容500贴装在第二单元区域,使电容500焊接在电路板100上。其中,具有电容500的电路板如图43所示。
步骤302:将IC模块装配到电路板上;
具体地,可以将IC模块倒装到电路板的芯片区域内,也可以将IC模块邦定到电路板的芯片区域内。当将IC模块倒装到电路板的芯片区域内时,可以具体将IC模块通过锡球焊接到电路板的芯片区域内或者使用导电胶将IC模块粘接到电路板的芯片区域内。其中,当将IC模块倒装到电路板的芯片区域内后,具有IC模块200和电容500的电路板100如图44所示;当将IC模块邦定到电路板的芯片区域内后,具有IC模块200和电容500的电路板100如图45所示。
步骤303:在电路板的接触区域的多个焊盘上放置导电介质;
具体地,在电路板100的接触区域120的多个焊盘上植上锡球140或者导电胶。
其中,导电介质可以但不限于为锡球或导电胶,优选地,导电介质为锡球。
步骤304:将电路板填充到第一基板的电路板填充区中;将导线在第一基板中绕制成天线线圈;
具体地,将电路板填充到第一基板的电路板填充区中,将导线通过焊接的方式,埋在第一基板的天线区域中并绕制成天线线圈。
其中,将电路板填充到第一基板的电路板填充区中,具体为:提供如图46所示的具有镂空结构1110的第一基板1100,使用粘接剂将装配有IC模块200和电容500的电路板100填充到第一基板1100的镂空结构1110中,得到如图47所示的填充有电路板100的第一基板1100,相应地,填充有电路板100的第一基板1100的剖面图如图48所示。优选地,镂空结构1110的形状与装配有IC模块200和电容500的电路板100的形状相对应,镂空结构1110的深度和装配有IC模块200和电容500的电路板100的整体厚度相对应。
更加具体地,可以在装配有IC模块200和电容500的电路板100的底部涂敷粘接剂,将电路板100填充到第一基板600的镂空结构1110中;也可以在第一基板1100的镂空结构1110中涂敷粘接剂,将装配有IC模块200和电容500的电路板100填充到镂空结构1110中;还可以在装配有IC模块200和电容500的电路板1100的底部涂敷粘接剂,且在第一基板1100的镂空结构1110中涂敷粘接剂,将装配有IC模块200和电容500的电路板100填充到镂空结构1110中。还需说明的是,本实施例中,电路板填充区还可以是非镂空的。
将导线在第一基板中绕制成天线线圈;具体为:将导线通过焊接的方式埋在第一基板的天线区域中并绕制成天线线圈。优选地,采用超声焊的方式将导线埋在第一基板1100的天线区域中并绕制成天线线圈400,得到如图49所示的结构,与图49所示的结构对应的剖面图如图50所示。
优选地,第一基板包括多层,第一基板包括如图51所示的第一基板第一层1101和如图52所示的第一基板第二层1102。其中,第一基板第一层1101包括第一镂空区1111;第一基板第二层1102包括第二镂空区1112。优选地,第一镂空区1111的形状和电路板100相对应,第一镂空区1111的高度等于电路板100的高度;第二镂空区1112的形状和装配在电路板上的IC模块200和电容500以及位于电路板100的接触区域120中的导电介质相对应,第二镂空区1112的高度等于电路板上的最高的元器件的高度,本实施例中具体为IC模块200的高度。相应地,步骤304具体包括:
步骤d1:将电路板填充到由第一基板第一层的第一镂空区和第一基板第二层构成的电路板填充区中;
具体地,将第一基板第一层1101的第一镂空区1111和第一基板第二层1102的第二镂空区1112上下对应,将具有IC模块200和电容500的电路板100填充到由第一基板第一层1101的第一镂空区1111和第一基板第二层1102的第二镂空区1112构成的电路板填充区中,得到如图53所示的结构。或者将电路板100上的IC模块200和电容500填充到第一基板第二层1102的第二镂空区1112中;将电路板填充到第一基板第一层1101的第一镂空区1111中。
步骤d2:将导线在第一基板第一层中绕制成天线线圈;
具体地,将导线通过焊接的方式埋在第一基板第一层1101的天线区域中并绕制成天线线圈400。优选地,采用超声焊的方式将导线埋在第一基板第一层1101的天线区域中并绕制成天线线圈400,得到如图54所示的结构,与图54所示的结构对应的剖面图如图55所示。
或者,步骤304具体包括:将导线在第一基板第二层中绕制成天线线圈;将电路板填充到由第一基板第一层的第一镂空区和第一基板第二层构成的电路板填充区中;将天线线圈的两端从第一基板第一层的第一镂空区挑出;
具体地,将导线通过焊接的方式埋在第一基板第二层1102的天线区域中并绕制成天线线圈400。优选地,采用超声焊的方式将导线埋在第一基板第二层1102的天线区域中并绕制成天线线圈400,得到如图56所示的结构。将第一基板第一层1101的第一镂空区1111和第一基板第二层1102的第二镂空区1112上下对应,使用挑线设备将天线线圈400的两端从第一基板第一层1101的第一镂空区1111挑出;将具有IC模块200和电容500的电路板100填充到由第一基板第一层1101的第一镂空区1111和第一基板第二层1102的第二镂空区1112构成的电路板填充区中;使用挑线设备将天线线圈的两端从第一基板第一层的第一镂空区1111挑出,得到如图57所示的结构,与图57所示的结构对应的剖面图如图58所示。
优选地,第一基板第二层1102的厚度至少等于导线的直径。
需说明的是,第一基板第二层还可以是非镂空的。
还需说明的是,第一基板包括多层时,经过上述启示,每层的形状和高度有多种,相应地,步骤304有多种实现可能,本实施例中不再赘述。
步骤305:将天线线圈的两端焊接到电路板上,使天线线圈通过电路板和IC模块连接;
具体地,将天线线圈的两端焊接到电路板的非接区域中,使天线线圈和IC模块之间具有电连接。
更加具体地,采用点焊的方式将天线线圈400的端点和非接区域130的第一单元区域的金手指一一对准并焊接,使天线线圈400和IC模块200之间能够通过电路板100形成电连接。
306:将第二基板和/或覆膜,贴覆在第一基板上,进行层压,得到中料;
具体地,将第二基板和/或覆膜,贴覆在电路板填充区所在的第一基板的表面上,使用层压机对第一基板和第二基板和/或覆膜进行高温或者中温层压,得到中料。其中,具有覆膜1000的中料的一种结构图和剖面图分别如图59和图60所示。
步骤307:在中料上贴覆印刷层;
具体地,采用粘贴和/或层压的方法,在中料的表面上贴覆印刷层900。得到的结构如图61所示。
步骤308:根据接触区域内的焊盘的位置,在贴覆印刷层的中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见;
具体地,根据接触区域内的焊盘的位置,在贴覆印刷层的中料上铣出凹槽800,使得接触区域内的焊盘上的导电介质在凹槽底部可见。得到平面图如图62所示的结构。进一步的,沿图62所示的中料的A-A方向观察到的凹槽800的结构可以如图63所示,凹槽800底部是平整的;另外,沿图62所示的中料的A-A方向观察到的凹槽800的结构还可以如图64所示,凹槽800底部具有与接触区域内的焊盘上的导电介质对应的凹点810。
其中,上述凹槽800的底面积不小于载带单元300的底面积,上述凹槽800的最大深度不小于载带单元300的最大厚度。
步骤309:将载带单元填充到凹槽中,并通过电路板的接触区域内的焊盘上的导电介质,将载带单元装配到电路板上,得到智能卡。
载带单元300包含多个互相绝缘的触点310以及对应各个触点310的管脚320,各个触点310之间互相绝缘,每个触点310分别与其对应的管脚320连接,且不同的触点310对应不同的管脚320,载带单元300中的管脚320的数量与电路板100的接触区域120内的焊盘的数量相同,其顶视图和剖面图,分别如图65和图66所示。
相应地,可以在载带单元300的管脚320上植锡球,将载带单元300的各个管脚320分别通过锡球与接触区域120内对应的焊盘上的锡球140对准,将载带单元300填充到凹槽800中,使得载带单元300被焊接到电路板100上,得到如图67所示的智能卡,其剖面图如图68或图69所示。其中,载带单元300的不同的管脚320分别对应接触区域120内的不同的焊盘。其中,将载带单元300填充到凹槽800中时,为更好的将载带单元300固定在凹槽800中,还可以在载带单元300和凹槽800之间涂敷热熔粘接剂。
也可以在载带单元300的管脚320和/或接触区域120内的焊盘上的导电胶上涂布导电胶,将载带单元300的各个管脚320分别与接触区域120内对应的焊盘上的导电胶对准或者与接触区域120内对应的焊盘对准,将载带单元300填充到凹槽800中,并对载带单元300进行加压加热,使得与载带单元300贴合的导电胶固化,得到如图67所示的智能卡,其剖面图如图70或图71所示。其中,载带单元300的不同的管脚320分别对应接触区域120内的不同的焊盘。本实施例中,智能卡的剖面图可以但不限于图68或图69或图70或图71所示,例如,天线线圈可以和第一基板的平面相平,也可以凸出于第一基板的平面,还可以凹陷在第一基板的中;在智能卡的剖面图中还可能显示出IC模块和/或电容的管脚,还有可能显示出电路板上的焊盘和边接头。
需说明的是,步骤302之后还可以直接执行步骤304,相应地,步骤309还可以在载带单元300的管脚320和/或接触区域120内的焊盘上涂布导电胶,将载带单元300的各个管脚320分别与接触区域120内对应的焊盘对准,将载带单元300填充到凹槽800中,并对载带单元300进行加压加热,使得与载带单元300贴合的导电胶固化,得到如图35所示的智能卡。
还需说明的是,步骤307还可以具体为:在第二基板上贴覆印刷层,相应地,步骤306之后,得到智能卡之前,还包括:在第一基板上贴覆印刷层。
本实施例中,306之后,还可以直接执行根据接触区域内的焊盘的位置,在中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见,之后执行步骤309,相应地,得到智能卡之前,还可以包括:在中料上贴覆印刷层。
具体地,采用层压和/或粘贴的方法在中料上贴覆印刷层。
需说明的是,可以在步骤306之后在中料上贴覆印刷层;还可以在步骤309之前在中料上贴覆印刷层,还可以在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层。
若在步骤309之前在中料上贴覆印刷层,或者在将载带单元装配到电路板上之后,得到智能卡之前,在中料上贴覆印刷层,则印刷层上预设有与凹槽相应的镂空区,使载带单元可以裸露在智能卡的表面。
以上,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明公开的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (33)
1.一种智能卡的制造方法,其特征在于,包括:
步骤s1:将IC模块装配到电路板上;在所述电路板的接触区域的多个焊盘上放置导电介质;将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈;
步骤s2:将所述天线线圈的两端焊接到所述电路板上,使所述天线线圈通过所述电路板和所述IC模块连接;
步骤s3:在所述第一基板上贴覆第二基板和/或覆膜,进行层压,得到中料;
步骤s4:根据所述接触区域内的焊盘的位置,在所述中料上铣出凹槽,使得接触区域内的焊盘上的导电介质在凹槽底部可见;
步骤s5:将载带单元填充到所述凹槽中,并通过所述电路板的接触区域内的焊盘上的导电介质,将所述载带单元装配到所述电路板上,使所述载带单元通过所述电路板和所述IC模块连接,得到智能卡;
所述电路板上还包括:芯片区域和非接区域;所述芯片区域与所述接触区域之间具有电连接,所述芯片区域与所述非接区域之间具有电连接;
所述将IC模块装配到电路板上,具体为:将所述IC模块装配到所述电路板的所述芯片区域内;
所述将所述天线线圈的两端焊接到所述电路板上,具体为:将所述天线线圈的两端焊接到所述电路板的所述非接区域内,使所述天线线圈通过所述电路板和所述IC模块连接。
2.根据权利要求1所述的方法,其特征在于,所述将导线埋在所述第一基板中并绕制成天线线圈具体为:将所述导线埋在所述第一基板的天线区域内并绕制成天线线圈。
3.根据权利要求2所述的方法,其特征在于,所述将导线埋在所述第一基板中并绕制成天线线圈具体为:采用超声焊的方式将所述导线埋在所述第一基板的天线区域内并绕制成天线线圈。
4.根据权利要求1所述的方法,其特征在于,所述将装配有所述IC模块的电路板填充到第一基板中,具体为:将装配有所述IC模块的所述电路板填充到所述第一基板的电路板填充区中。
5.根据权利要求4所述的方法,其特征在于,所述在所述第一基板上贴覆第二基板和/或覆膜具体为:在所述电路板填充区所在的所述第一基板的表面上贴覆第二基板和/或覆膜。
6.根据权利要求1所述的方法,其特征在于,所述非接区域包括第一单元区域;
所述将所述天线线圈的两端焊接到所述电路板的非接区域内具体为:将所述天线线圈的两端和所述电路板的非接区域的第一单元区域的边接头一一对准并焊接。
7.根据权利要求6所述的方法,其特征在于,所述非接区域还包括第二单元区域,所述第一单元区域和第二单元区域之间具有电连接;
所述将IC模块装配到电路板上之前还包括:将电容装配到所述电路板的非接区域的第二单元区域上,使所述天线线圈和所述电容并联。
8.根据权利要求1所述的方法,其特征在于,所述得到智能卡之前还包括:在所述中料上贴覆印刷层。
9.根据权利要求1所述的方法,其特征在于,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;
所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈,具体包括:
步骤a1:将所述装配有IC模块的电路板填充到由所述第一基板第二层的镂空区和所述第一基板第一层构成的电路板填充区中;将所述导线埋在所述第一基板第二层中并绕制成天线线圈。
10.根据权利要求1所述的方法,其特征在于,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;
所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈,具体包括:
步骤b1:将所述导线埋在所述第一基板第一层中并绕制成天线线圈;将所述装配有所述IC模块的电路板填充到由所述第一基板第二层的镂空区和所述第一基板第一层构成的电路板填充区中;将所述天线线圈的两端从所述第一基板第二层的镂空区挑出。
11.根据权利要求1或9或10所述的方法,其特征在于,所述步骤s3具体为:在所述第一基板上贴覆具有避空区的第二基板,将所述装配有所述IC模块的所述电路板填充到所述第二基板的所述避空区中,对所述第二基板和所述第一基板进行层压,得到中料。
12.根据权利要求11所述的方法,其特征在于,所述将所述装配有所述IC模块的所述电路板填充到所述第二基板的所述避空区中具体为:将所述电路板上凸出于所述第一基板平面的部分填充到所述第二基板的所述避空区中。
13.根据权利要求11所述的方法,其特征在于,所述第二基板包括第二基板第一层和第二基板第二层;所述电路板上还装配有电容;所述第二基板第一层位于所述第一基板和所述第二基板第二层之间;
所述将所述装配有所述IC模块的所述电路板填充到所述第二基板的避空区中具体包括:
步骤c1:将所述电容、所述IC模块和所述接触区域上的导电介质填充到所述第二基板第一层的第一避空区中;
步骤c2:将所述IC模块填充到所述第二基板第二层的第二避空区中。
14.根据权利要求1所述的方法,其特征在于,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;
所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈具体包括:
步骤d1:将所述装配有IC模块的所述电路板填充到由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中;
步骤d2:将所述导线埋在第一基板第一层中并绕制成天线线圈。
15.根据权利要求1所述的方法,其特征在于,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;
所述将装配有所述IC模块的电路板填充到第一基板中;将导线埋在所述第一基板中并绕制成天线线圈具体为:将所述导线埋在所述第一基板第二层中绕制成天线线圈;将所述装配有IC模块的所述电路板填充到由所述第一基板第一层和所述第一基板第二层构成的电路板填充区中;将所述天线线圈的两端从所述第一基板第一层的第一镂空区挑出。
16.根据权利要求14或15所述的方法,其特征在于,所述将所述装配有IC模块的所述电路板填充到由所述第一基板第一层和所述第一基板第二层构成的电路板填充区中,具体为:将所述电路板上的所述IC模块填充到所述第一基板第二层的第二镂空区中;将所述电路板填充到所述第一基板第一层的第一镂空区中。
17.一种智能卡,其特征在于,包括:载带单元、基板以及填充在所述基板中的电路板、天线线圈和IC模块;所述IC模块装配在所述电路板上,所述天线线圈埋在所述基板的天线区域中;所述天线线圈通过所述电路板和所述IC模块连接;所述载带单元填充在所述基板的凹槽中,所述凹槽与所述电路板上的接触区域对应;所述载带单元通过所述接触区域内的焊盘上的导电介质和所述IC模块连接;
所述电路板上还包括:芯片区域和非接区域;所述芯片区域与所述接触区域之间具有电连接,所述芯片区域与所述非接区域之间具有电连接;
所述IC模块位于所述芯片区域内;所述天线线圈的两端位于所述非接区域内。
18.根据权利要求17所述的智能卡,其特征在于,所述非接区域包括第一单元区域;所述天线线圈的两端和所述第一单元区域内的各个边接头分别连接。
19.根据权利要求18所述的智能卡,其特征在于,所述非接区域还包括第二单元区域,所述第一单元区域和所述第二单元区域之间具有电连接;所述电路板上还装配有电容;
所述电容位于所述第二单元区域内,和所述天线线圈并联或串联。
20.根据权利要求17所述的智能卡,其特征在于,所述基板上贴覆有印刷层。
21.根据权利要求20所述的智能卡,其特征在于,所述基板和所述印刷层之间还贴覆有覆膜。
22.根据权利要求17所述的智能卡,其特征在于,所述基板包括第一基板和第二基板;所述第二基板位于所述第一基板之上;
所述天线线圈埋在所述第一基板的天线区域内;所述装配有IC模块的电路板位于所述第一基板的电路板填充区和所述第二基板的避空区中。
23.根据权利要求22所述的智能卡,其特征在于,所述电路板位于所述第一基板的开槽中,所述IC模块位于所述第二基板的避空区中。
24.根据权利要求22所述的智能卡,其特征在于,所述电路板上还装配有电容;所述电容位于所述第二基板的避空区中。
25.根据权利要求22所述的智能卡,其特征在于,所述第一基板和/或所述第二基板上贴覆有覆膜。
26.根据权利要求22所述的智能卡,其特征在于,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;
所述天线线圈埋在所述第一基板第二层的天线区域内;所述电路板位于所述第一基板第二层的镂空区中;所述IC模块位于所述第二基板的避空区中。
27.根据权利要求22所述的智能卡,其特征在于,所述第一基板包括第一基板第一层和第一基板第二层;所述第一基板第二层位于所述第一基板第一层和所述第二基板之间;
所述天线线圈埋在所述第一基板第一层的天线区域内;所述电路板位于所述第一基板第二层的镂空区中;所述IC模块位于所述第二基板的避空区中。
28.根据权利要求22所述的智能卡,其特征在于,所述第二基板包括第二基板第一层和第二基板第二层;所述电路板上还装配有电容;所述第二基板第一层位于所述第一基板和所述第二基板第二层之间;
所述IC模块位于所述第二基板第一层的第一避空区和所述第二基板第二层的第二避空区中;
所述电容和所述接触区域中的导电介质位于所述第二基板第一层的第一避空区中。
29.根据权利要求17所述的智能卡,其特征在于,所述基板上贴覆有覆膜。
30.根据权利要求29所述的智能卡,其特征在于,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;
所述天线线圈埋在所述第一基板第一层的天线区域内;所述装配有IC模块的电路板位于由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中。
31.根据权利要求29所述的智能卡,其特征在于,所述基板包括第一基板第一层和第一基板第二层;所述第一基板第一层位于所述第一基板第二层和所述覆膜之间;
所述天线线圈埋在所述第一基板第二层的天线区域内;所述装配有IC模块的电路板位于由所述第一基板第一层的第一镂空区和所述第一基板第二层构成的电路板填充区中。
32.根据权利要求30或31所述的智能卡,其特征在于,所述电路板位于所述第一基板第一层的第一镂空区;所述IC模块位于所述第一基板第二层的第二镂空区中。
33.根据权利要求32所述的智能卡,其特征在于,所述电路板上还装配有电容;所述电容位于所述第一基板第二层的第二镂空区中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610287355.2A CN105956653B (zh) | 2016-05-03 | 2016-05-03 | 一种智能卡及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610287355.2A CN105956653B (zh) | 2016-05-03 | 2016-05-03 | 一种智能卡及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105956653A CN105956653A (zh) | 2016-09-21 |
CN105956653B true CN105956653B (zh) | 2020-10-13 |
Family
ID=56913464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610287355.2A Active CN105956653B (zh) | 2016-05-03 | 2016-05-03 | 一种智能卡及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105956653B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107423801A (zh) * | 2017-03-31 | 2017-12-01 | 深圳市文鼎创数据科技有限公司 | 智能卡及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014191123A1 (en) * | 2013-05-28 | 2014-12-04 | Féinics Amatech Teoranta | Antenna modules for dual interface smartcards, booster antenna configurations, and methods |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350073B (zh) * | 2008-08-20 | 2010-06-23 | 北京握奇数据系统有限公司 | 双界面智能卡的生产方法、双界面智能卡及其天线层 |
CN102073898A (zh) * | 2010-12-22 | 2011-05-25 | 上海浦江智能卡系统有限公司 | 一种双界面智能卡inlay的制造方法 |
US9475086B2 (en) * | 2013-01-18 | 2016-10-25 | Féinics Amatech Teoranta | Smartcard with coupling frame and method of increasing activation distance of a transponder chip module |
CN103199024B (zh) * | 2012-12-31 | 2016-06-01 | 深圳市华鑫精工机械技术有限公司 | 一种双界面卡的制造方法与生产装置 |
CN103679258B (zh) * | 2013-12-31 | 2016-08-17 | 北京豹驰智能科技有限公司 | 一种内嵌多层布线式薄膜电容器的rf基卡 |
-
2016
- 2016-05-03 CN CN201610287355.2A patent/CN105956653B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014191123A1 (en) * | 2013-05-28 | 2014-12-04 | Féinics Amatech Teoranta | Antenna modules for dual interface smartcards, booster antenna configurations, and methods |
Also Published As
Publication number | Publication date |
---|---|
CN105956653A (zh) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8689428B2 (en) | Method and system for manufacturing an electronic interface apparatus | |
JP4241147B2 (ja) | Icカードの製造方法 | |
US11222861B2 (en) | Dual-interface IC card module | |
US10592796B2 (en) | Chip card manufacturing method, and chip card obtained by said method | |
JP4043601B2 (ja) | 非接触型icカードとその製造方法、非接触型icカード用基体 | |
CN108885709B (zh) | 制造芯片卡和芯片卡天线支撑件的方法 | |
CN105956652B (zh) | 一种智能卡及其制造方法 | |
CN104978595A (zh) | 双接口ic卡组件及用于制造双接口ic卡组件的方法 | |
JP4285339B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
CN105956653B (zh) | 一种智能卡及其制造方法 | |
JP4170491B2 (ja) | 接触型非接触型共用icカードの製造方法 | |
US7253024B2 (en) | Dual-interface IC card by laminating a plurality of foils and method of same | |
JP4286945B2 (ja) | 接触型非接触型共用icカードとその製造方法 | |
WO2016197935A1 (zh) | 一种智能卡及其制造方法 | |
CN105976009B (zh) | 一种智能卡及其制造方法 | |
JP5701712B2 (ja) | Rfid用アンテナシート、rfid用インレット、非接触型icカード、及び非接触型icタグ | |
EP3079105B1 (en) | Dual-interface ic card components and method for manufacturing the dual-interface ic card components | |
JP2019212018A (ja) | 電磁結合タイプのデュアルインターフェースic媒体 | |
CA2702160A1 (en) | Electronic interface apparatus and method and system for manufacturing same | |
KR20040065589A (ko) | 호일 적층을 통한 개선된 ic 카드 제조방법 | |
WO2009060425A2 (en) | Electronic interface apparatus and method and system for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
OL01 | Intention to license declared |