KR20080013937A - 적층형 집적 회로를 갖는 집적 회로 패키지 및 이를제조하기 위한 방법 - Google Patents

적층형 집적 회로를 갖는 집적 회로 패키지 및 이를제조하기 위한 방법 Download PDF

Info

Publication number
KR20080013937A
KR20080013937A KR1020077027470A KR20077027470A KR20080013937A KR 20080013937 A KR20080013937 A KR 20080013937A KR 1020077027470 A KR1020077027470 A KR 1020077027470A KR 20077027470 A KR20077027470 A KR 20077027470A KR 20080013937 A KR20080013937 A KR 20080013937A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit die
die
active surface
package
Prior art date
Application number
KR1020077027470A
Other languages
English (en)
Inventor
헴 피. 타키아르
슈리카 바가쓰
켄 지앙 밍 왕
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20080013937A publication Critical patent/KR20080013937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

하나의 집적 회로 패키지 내로 집적 회로 다이를 적층시키기 위한 개선된 기법이 제공된다. 이들 개선된 기법에 의해, 하나의 집적 회로 패키지 내에서의 집적 회로 다이의 적층 집적도가 더 커질 수 있다. 덧붙이자면, 개선된 적층 기법에 의해, 다양한 집적 회로 다이를 서로 서로 전기적으로 연결시키기 위한, 또는 기판으로 전기적으로 연결시키기 위한 종래의 본딩 기법이 가능해진다. 이들 개선된 접근법은 동일한 크기(그리고 일반적으로 동일한 기능)의 집적 회로 다이를 집적 회로 패키지 내로 적층시키기 위해 특히 유용하다. 이러한 집적 회로 패키지의 하나의 예로는 하나의 적층에 배열되는 다수의 동일-크기 메모리 저장 집적 회로 다이를 포함하는 비-휘발성 메모리 집적 회로 패키지가 있다.

Description

적층형 집적 회로를 갖는 집적 회로 패키지 및 이를 제조하기 위한 방법{INTEGRATED CIRCUIT PACKAGE HAVING STACKED INTEGRATED CIRCUITS AND METHOD THEREFOR}
본 발명은 집적 회로 패키지에 관한 것이며, 더 세부적으로는, 적층형 집적 회로(stacked integrated circuit)를 포함하는 집적 회로 패키지에 관한 것이다.
메모리 집적 회로(IC)의 패키지는 더 작아지고, 메모리 집적도(memory density)는 더 커지는 경향이 계속됨에 따라, 집적 회로 패키징의 진보가 요구된다. 최근 한 가지 진보는 하나의 단일 IC 패키지 내에 다수의 집적 회로 다이(die)를 적층시키는 것이 있다. 한 가지 접근예에서, 이렇게 적층시키는 것은 좀 더 큰 다이 상에 좀 더 작은 다이를 적층 시키는 것을 포함한다. 각각의 다이는 기판으로 와이어 본딩(wire bond)된다. 와이어 본딩을 사용할 때, 각각의 다이의 본딩 패드로의 접근이 가능해야 하고, 결과적으로, 상부 다이가 하부 다이 상에 적층될 때, 상기 하부 다이의 본딩 패드로의 액세스가 방해되지 않도록 상기 상부 다이는 작아야함이 필수적으로 요구된다. 예를 들어, 이러한 타입의 적층은 동일한 기능의 다이(가령, 두 개의 플래시 메모리 다이), 또는 서로 다른 기능의 다이(가령, 하나의 플래시 메모리 다이와 하나의 SRAM 다이)와 함께 사용되어 왔다. 둘, 또는 세 개의 다이의 적층이 적층형 칩 스케일 패키지(적층형 CSP) 및 적층형 얇은 소형 아우트라인 패키지(TSOP)에 대하여 이뤄져 왔다. 또 다른 접근법에서, 다이들 사이에 스페이서(spacer), 즉, 비교적 두꺼운 절연체를 둠으로써, 동일-크기의 다이가 적층될 수 있다. 상기 스페이서가 와이어 본딩될 수 있도록 하부 다이에게 충분한 공간을 제공함에도 불구하고, 바람직하지 않게도, 상기 스페이서는 집적 회로 패키지를 더 두껍게 만들거나, 주어진 크기의 집적 회로 패키지 내에 장착될 수 있는 다이의 개수를 제한할 수 있다.
도 1은 집적 회로 다이의 적층을 갖는 종래의 집적 회로 패키지(100)의 단면도이다. 상기 집적 회로 패키지(100)는 기판(102)을 포함한다. 한 쌍의 집적 회로 다이(104, 106)가 기판(102) 위에서, 스페이서 다이(108)에 의해 이격된 채 적층된다. 통상적으로 상기 스페이서 다이(108)는 집적 회로 다이(104, 106)와 유사한 두께를 갖는다. 그러나 스페이서 다이(108)의 폭은, 하부 집적 회로 다이(104)의 본드 패드가 와이어(110)를 통해, 기판(102)으로 와이어 본딩될 수 있도록, 집적 회로 다이(104, 106)의 폭보다 작은 것이 통상적이다. 또한 상부 집적 회로 다이(106)는 와이어(112)를 통해 기판(102)으로 와이어 본딩될 수 있다. 따라서 집적 회로 다이(104, 106) 사이에 스페이서 다이(108)를 제공함으로써, 집적 회로 패키지(100)가 다수의 동일-크기 집적 회로 다이를 포함할 수 있다. 그러나 불행하게도, 상기 스페이서 다이(108)는 집적 회로 패키지(100)의 전체 높이를 증가시킨다. 그 결과로서, 집적 회로 패키지의 전체 높이가 제한될 때, 집적 회로 칩의 적층을 촉진시키기 위한 스페이서 다이의 존재가, 집적 회로 패키지 내에 제공될 수 있는 집적 회로 다이의 개수를 제한하는 일을 한다.
따라서 집적 회로 패키지 내에 집적 회로 다이를 적층하기 위한 개선된 기법이 제공될 필요성이 존재한다.
일반적으로, 본 발명은 집적 회로 패키지 내에 집적 회로 다이를 적층하기 위한 개선된 기법을 제공한다. 이들 개선된 기법에 의해, 집적 회로 패키지 내에서의 집적 회로 다이의 적층 집적도가 더 커질 수 있다. 덧붙이자면, 상기 개서된 기법에 의해, 다양한 집적 회로 다이를 서로 전기 연결하거나, 기판으로 전기 연결하기 위한 종래의 본딩 기법이 허용될 수 있다. 덧붙이자면, 개선된 적층 기법이 다수의 적층된 집적 회로 다이를 갖는 집적 회로 패키지를 조립하기 위해 요구되는 공정 단계의 수를 충분히 감소시킬 수 있다.
본 발명은 다양한 방식으로 구현될 수 있으며, 예를 들어, 시스템, 장치, 또는 방법의 측면이 있다. 본 발명의 몇 가지 실시예가 다음에서 설명된다.
집적 회로 패키지로서의 본 발명의 하나의 실시예는, 집적 회로 다이의 어긋남 적층(offset stack)으로서, 상기 어긋남 적층의 각각의 집적 회로 다이 사이에는 스페이서 다이(spacer die)가 포함되지 않는 상기 어긋남 적층(offset stack)과, 상기 어긋남 적층을 지지하는 기판으로서, 이때 상기 어긋남 적층은 상기 기판과 연결되어 있는 상기 기판을 포함한다.
본 발명의 집적 회로 패키지로서의 또 다른 실시예는, 다수의 기판 본딩 영역을 갖는 기판과, 활성 표면과 비-활성 표면을 갖는 제 1 집적 회로 다이로서, 이때 상기 비-활성 표면이 상기 기판으로 부착되며, 상기 제 1 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 1 본딩 패드를 갖는 상기 제 1 집적 회로 다이와, 제 1 본딩 패드와 하나 이상의 기판 본딩 영역 사이에 제공되는 제 1 와이어 본드와, 상기 제 1 집적 회로 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 1 부착 층과, 활성 표면과 비-활성 표면을 갖는 제 2 집적 회로 다이로서, 이때 제 1 부착 층에 의해, 상기 제 2 집적 회로 다이의 비-활성 표면이 상기 제 1 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 2 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 갖는 상기 제 2 집적 회로 다이를 포함하며, 이때 상기 제 2 집적 회로 다이가 상기 제 1 집적 회로 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 집적 회로 다이는 어긋난 방식(offset manner)으로 상기 제 1 집적 회로 다이로 부착되는 것을 특징으로 한다.
본 발명의 집적 회로 패키지로서의 또 다른 실시예는, 다수의 기판 본딩 영역을 갖는 기판과, 활성 표면과 비-활성 표면을 갖는 제 1 집적 회로 다이로서, 이때 상기 비-활성 표면은 상기 기판으로 부착되며, 상기 제 1 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 1 본딩 패드를 갖는 상기 제 1 집적 회로 다이와, 상기 제 1 본딩 패드와, 상기 기판 본딩 영역 중 하나 이상 사이에서 제공되는 제 1 와이어 본드와, 활성 표면과 비-활성 표면을 갖는 제 2 집적 회로 다이로서, 이때, 상기 제 2 집적 회로 다이의 비-활성 표면은 상기 제 1 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 2 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정 측부 상에 배열되는 제 2 본딩 패드를 갖는 상기 제 2 집적 회로 다이를 포함하며, 이때, 상기 제 2 집적 회로 다이는 상기 제 1 집적 회로 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 집적 회로 다이는 어긋남 방식(offset manner)으로 상기 제 1 집적 회로 다이로 부착되는 것을 특징으로 한다.
본 발명의 메모리 집적 회로 패키지로서의 하나의 실시예는, 다수의 기판 본딩 영역을 갖는 기판과, 활성 표면과 비-활성 표면을 갖는 제 1 메모리 다이로서, 이때 상기 비-활성 표면이 상기 기판으로 부착되며, 상기 제 1 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열되는 제 1 본딩 패드를 갖는 상기 제 1 메모리 다이와, 상기 제 1 본딩 패드와, 기판 본딩 영역 중 하나 이상 사이에 제공되는 제 1 와이어 본드와, 상기 제 1 메모리 다이의 활성 표면의 일부분, 또는 전체 상에 제공되는 제 1 부착 층과, 활성 표면과 비-활성 표면을 갖는 제 2 메모리 다이로서, 이때 상기 제 1 부착 층에 의해, 상기 제 2 메모리 다이의 비-활성 표면이 상기 제 1 메모리 다이의 활성 표면으로 부착되며, 상기 제 2 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 가지며, 상기 제 2 메모리 다이가 상기 제 1 메모리 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 메모리 다이는 어긋난 방식(offset manner)으로 상기 제 1 메모리로 부착되는 상기 제 2 메모리 다이와, 기판 본딩 영역, 또는 제 1 본딩 패드 중 하나 이상과, 상기 제 2 본딩 패드 사이에서 제공되는 제 2 와이어 본드와, 상기 제 2 메모리 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 2 부착 층과, 활성 표면 및 비-활성 표면을 갖는 제 3 메모리 다이로서, 이때 제 2 부착 층에 의해, 상기 제 3 메모리 다이의 비-활성 표면은 상기 제 2 메모리 다이의 활성 표면으로 부착되며, 상기 제 3 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 갖고, 상기 제 3 메모리 다이가 상기 제 2 메모리 다이의 제 2 본딩 패드 위로 부착되지 않도록, 상기 제 3 메모리 다이는 어긋난 방식으로 상기 제 2 메모리 다이로 부착되는 상기 제 3 메모리 다이와, 기판 본딩 영역, 또는 제 1 본딩 패드, 또는 제 2 본딩 패드 중 하나 이상과, 제 3 본딩 패드 사이에서 제공되는 제 3 와이어 본드와, 상기 제 3 메모리 다이의 활성 표면의 일부분, 또는 전체 상에 제공되는 제 3 부착 층과, 활성 표면과 비-활성 표면을 갖는 제 4 메모리 다이로서, 이때 상기 제 3 부착 층에 의해, 상기 제 4 메모리 다이의 비-활성 표면은 상기 제 3 메모리 다이의 활성 표면으로 부착되며, 상기 제 4 메모리 다이의 활성 표면은 상기 활성 표면 상에 배열된 제 4 본딩 패드를 갖고, 상기 제 4 메모리 다이가 상기 제 3 메모리 다이의 제 3 본딩 패드 위에 부착되지 않도록, 상기 제 4 메모리 다이가 상기 제 3 메모리 다이로 부착되는 상기 제 4 메모리 다이를 포함하는 것을 특징으로 한다.
본 발명의 다수의 적층된 집적 회로 다이를 갖는 집적 회로 패키지를 형성하기 위한 방법으로서의 하나의 실시예는, 다수의 전기적 본드 영역을 갖는 기판을 획득하는 단계와, 각각 본딩 패드의 세트를 갖는 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이를 획득하는 단계로서, 이때 상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이의 본딩 패드는 하나 이상, 그러나 둘 이하의 측부로 제한되어 위치하는 단계와, 상기 기판에 대하여 제 1 집적 회로 다이를 배열하는 단계와, 상기 제 1 집적 회로 다이와 제 2 집적 회로 다이 사이에서 사용되기 위한 제 1 부착물을 제공하는 단계와, 상기 제 2 집적 회로 다이를 상기 제 1 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 1 부착물이 존재하는 단계와, 제 2 집적 회로 다이와 제 3 집적 회로 다이 사이에서 사용되기 위한 제 2 부착물을 제공하는 단계와, 상기 제 3 집적 회로 다이를 상기 제 2 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 2 부착물이 존재하는 단계와, 제 3 집적 회로 다이와 제 4 집적 회로 다이 사이에서 사용되기 위한 제 3 부착물을 제공하는 단계와, 상기 제 4 집적 회로 다이를 상기 제 3 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 3 부착물이 존재하는 단계와, 상기 제 1 부착물과, 제 2 부착물과, 제 3 부착물을 동시에 경화시키는 단계와, 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이의 본드 패드를, 전기적 본드 영역, 또는 서로에게 중 하나 이상으로 와이어 본딩시키는 단계를 포함하는 것을 특징으로 한다.
도 1은 종래의 집적 회로 패키지의 단면도이다.
도 2는 본 발명의 하나의 실시예에 따르는 집적 회로 패키지의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지의 단면도이다.
도 4A, 4B 및 4C는 본드 패드 재-분포 공정 중의 집적 회로 다이의 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지의 단면도이다.
도 7A-7D는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지의 단면도이다.
도 8A 및 8B는 집적 회로의 적층을 갖거나, 또는 상기 적층으로부터 떨어진 또 다른 집적 회로를 갖는 또 다른 집적 회로 패키지의 단면도이다.
도 9A 및 9B는 본 발명의 하나의 실시예에 따르는 패키지 조립 공정의 흐름도이다.
도 10은 본 발명의 하나의 실시예에 따르는 본드 패드 재-분포 공정의 흐름도이다.
본 발명은 집적 회로 패키지 내에 집적 회로 다이를 적층하기 위한 개선된 기법을 제공한다. 이들 개선된 기법에 의해, 집적 회로 패키지 내에 더 바람직한 집적 회로 다이의 적층 집적도(stacking density)가 가능해진다. 덧붙이자면, 개선 된 적층 기법에 의해, 다양한 집적 회로 다이의 서로에 대한, 또는 기판으로의 전기적 연결을 위한 종래의 본딩 기법이 가능해진다. 덧붙이자면, 개선된 적층 기법은 다수의 적층된 집적 회로 다이를 갖는 집적 회로 패키지를 조립하기 위해 요구되는 공정 단계의 횟수를 충분히 감소시킨다.
이들 기법은 특히, 얇고, 낮은 프로파일의 집적 회로 패키지에 대하여 유용한데, 왜냐하면 최종 집적 회로 패키지가 더 바람직한 효용(즉, 더 바람직한 기능, 또는 더 바람직한 용량)을 제공할 수 있기 때문이다. 이들 개선된 접근법이 또한 동일한 크기의 집적 회로 칩(종종 동일한 기능의 집적 회로)을 집적 회로 패키지에 적층하기에 특히 유용하다. 이러한 집적 회로 패키지의 하나의 예로는 스페이서의 필요성 없이 기판에 적층되는 다수의 동일-크기 메모리 저장 집적 회로 칩을 포함하는 비-휘발성 메모리 집적 회로 패키지가 있다.
다음에서, 도 2-10을 참조하여 본 발명의 실시예가 논의된다. 그러나 당해업계 종사자라면 이들 도면에 관련되어 본원에서 주어지는 상세한 기재는 설명을 위한 것이며, 본 발명은 이들 실시예에 의해 제한받지 않음을 알 것이다.
도 2는 본 발명의 하나의 실시예에 따르는 집적 회로 패키지(200)의 단면도이다. 상기 집적 회로 패키지(200)는 기판(202)을 포함한다. 상기 기판(202)은 구현예에 따라 달라질 수 있다. 예를 들어, 기판(202)은 인쇄 회로 기판, 또는 세라믹 기판, 또는 리드 프레임, 또는 테이프일 수 있다.
다수의 집적 회로 다이가 기판(202) 상에 적층된다. 이 실시예에서, 필수가 아닐지라도, 모든 집적 회로 다이는 동일한 크기이다. 집적 회로 다이의 기능은 모 두 동일하거나, 일부, 또는 전체가 서로 다를 수 있다. 이 실시예에서, 더 세부적으로, 제 1 집적 회로 다이(204)가 기판(202) 상에 적층된다. 부착 층(adhesive layer, 203)에 의해, 제 1 집적 회로 다이(204)는 적절하게 고정될 수 있다. 제 2 집적 회로 다이(206)는 제 1 집적 회로 다이(204) 상에 적층된다. 그러나 제 2 집적 회로 다이(206)는 제 1 집적 회로 다이(204) 위로 완전하게 정렬되지 않는다. 대신, 어긋난 방식(offset manner)으로 제 2 집적 회로 다이(206)가 제 1 집적 회로 다이(204) 상에 적층된다. 도 2에서 나타난 바와 같이, 제 2 집적 회로 다이(206)는 제 1 집적 회로 다이(204)의 전체 폭과 비교할 때 비교적 작은 부분만큼 오른쪽으로 어긋나 있다. 부착 층(205)에 의해, 제 2 집적 회로 다이(206)는 적절하게 고정될 수 있다. 덧붙이자면, 어긋난 방식으로, 제 3 집적 회로 다이(208)가 제 2 집적 회로 다이(206) 상에 적층된다. 이때, 제 3 집적 회로 다이(208)가 제 2 집적 회로 다이(206)에 관련하여 오른쪽으로 어긋나 있다. 부착 충(207)에 의해, 상기 제 3 집적 회로 다이는 적절하게 고정될 수 있다. 덧붙이자면, 어긋난 방식으로, 제 4 집적 회로 다이(210)가 상기 제 3 집적 회로 다이(208) 상에 적층된다. 상기 제 4 집적 회로 다이(210)는 상기 제 3 집적 회로 다이(208)에 관련하여 오른쪽으로 어긋나 있다. 부착 층(209)에 의해, 상기 제 4 집적 회로 다이(210)는 적절하게 고정될 수 있다. 이 실시예에서, 집적 회로 다이(204-210)의 적층은 계단식 적층(staircase stack)이라고 일컬어질 수 있다.
각각의 집적 회로 다이(204-210)는, 와이어 본딩 공정에 의해 형성된 와이어에 의해 모두 기판(202)으로 전기적으로 연결될 수 있다. 각각의 집적 회로 다 이(204-210)는 자신의 상부 표면(즉, 활성 표면)의 하나 이상의 측부 상에 본딩 패드를 갖는다. 이들 본딩 패드는 집적 회로 다이(204-210)를 기판(202)으로 전기적으로 연결하도록 사용된다. 더 세부적으로, 제 1 집적 회로 다이(204)가, 와이어(212)를 통해 기판(202)으로 와이어 본딩되는 본딩 패드를 갖는다. 제 2 집적 회로 다이(206)는 와이어(214)를 통해 기판(202)으로 와이어 본딩되는 본딩 패드를 갖는다. 제 3 집적 회로 다이(208)는 와이어(216)를 통해 기판(202)으로 와이어 본딩되는 본딩 패드를 갖는다. 제 4 집적 회로 다이(210)는 와이어(218)를 통해 기판(202)으로 와이어 본딩되는 본딩 패드를 갖는다.
이 실시예에서, 도 2는 기판(202)의 본딩 영역으로 각각 연결되는 집적 회로 다이(204-210)의 본딩 패드를 도시한다. 그러나 또 다른 실시예에서, 특히, 집적 회로 다이(204-210)가 동일한 기능의 다이일 때, 상기 본딩 공정은 각각의 집적 회로 다이(204-210)의 본딩 패드를 함께 연결할 뿐 아니라, 기판(202)의 본딩 영역으로 연결시킬 수 있다. 다시 말하자면, 집적 회로 다이(204-210)가 동일한 기능을 가질 때, 집적 회로 다이(204-210) 상의 대응하는 본딩 패드가 동일한 전기적 기능을 나타내며, 따라서 서로 연결될 수 있다. 이러한 대아적 연결 배열이 도 5에서 도시된다.
도 3은 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(300)의 단면도이다. 상기 집적 회로 패키지(300)는 기판(302)과, 상기 기판(302) 상에 적층된 다수의 집적 회로 다이를 포함한다. 이 실시예에서, 더 세부적으로, 제 1 집적 회로 다이(304)는 기판(302) 상에 적층된다. 부착 층(303)에 의해, 상기 제 1 집적 회로 다이(304)는 적절하게 고정될 수 있다. 제 2 집적 회로 다이(306)가 상기 제 1 집적 회로 다이(304) 상에 적층된다. 그러나 상기 제 2 집적 회로 다이(306)는 상기 제 1 집적 회로 다이(304) 위에서 완전하게 정렬되지 않는다. 대신, 상기 제 2 집적 회로 다이(306)는 어긋난 방식으로 상기 제 1 집적 회로 다이(304) 상에 적층된다. 도 3에서 나타난 바와 같이, 상기 제 2 집적 회로 다이(306)는 제 1 집적 회로 다이(304)의 전체 폭과 비교할 때 비교적 작은 부분만큼 오른쪽으로 어긋나 있다. 부착 층(305)에 의해 상기 제 2 집적 회로 다이(306)는 적절하게 고정될 수 있다. 덧붙이자면, 어긋난 방식으로, 제 3 집적 회로 다이(308)가 제 2 집적 회로 다이(306) 상에 적층된다. 이때, 상기 제 3 집적 회로 다이(308)는 제 2 집적 회로 다이(306)의 전체 폭과 비교할 때 비교적 작은 부분만큼 왼쪽으로 어긋나 있다. 부착 층(307)에 의해, 상기 제 3 집적 회로 다이(308)가 적절하게 고정될 수 있다. 덧붙이자면, 제 4 집적 회로 다이(310)가 어긋난 방식으로 제 3 집적 회로 다이(308) 상에 적층된다. 상기 제 4 집적 회로 다이(310)는 상기 제 3 집적 회로 다이(308)에 대하여 오른쪽으로 어긋나 있다. 부착 층(309)에 의해, 상기 제 4 집적 회로 다이(310)가 적절하게 고정될 수 있다. 이 실시예에서, 집적 회로 다이(304-310)의 적층은 엇갈림의 방향이 교차적이기 때문에, 교차식 적층(staggered stack)이라고 일컬어질 수 있다.
각각의 집적 회로 다이(304-310)는 모두, 와이어 본딩 공정에 의해 형성된 와이어에 의해 기판(302)으로 전기적으로 연결될 수 있다. 각각의 집적 회로 다이(304-310)는 자신의 상부 표면(즉, 활성 표면)의 하나 이상의 측부 상에서의 본 딩 패드를 갖는다. 이들 본딩 패드는, 집적 회로 다이(304-310)를 기판(302)으로 전기적으로 연결시키기 위해 이용된다. 더욱 세부적으로, 상기 제 1 집적 회로 다이(304)는 와이어(312)를 통해 기판(302)으로 와이어 본딩되는 본딩 패드를 갖는다. 상기 제 2 집적 회로 다이(306)는 와이어(314)를 통해 기판(302)으로 와이어 본딩되는 본딩 패드를 갖는다. 제 3 집적 회로 다이(308)는 와이어(316)를 통해 기판(302)으로 와이어 본딩되는 본딩 패드를 갖는다. 상기 제 4 집적 회로 다이(310)는 와이어(318)를 통해 기판(302)으로 와이어 본딩되는 본딩 패드를 갖는다.
적층되는 집적 회로 다이들 사이에 다이 부착 물질, 가령 부착 층이 존재하는 것이 통상적일지라도, 이러한 다이 부착 물질은 잘 알려져 있고, 다수 얇은 것이 일반적이다. 집적 회로를 기판, 또는 또 다른 집적 회로로 부착시키기 위한 부착 층은 약 0.025mm(~1 mil)의 두께를 갖는 건식 막 부착제(dry film adhesive)일 수 있다. 앞서 언급된 집적 회로 패키지(200, 300)가, 집적 회로를 기판이나 또 다른 집적 회로로 부착시키기 위해 부착 층을 사용할지라도, 집적 회로는 그 밖의 다른 방식으로 부착될 수 있다. 임의의 경우, 도 5~8B에서 논의될 또 다른 실시예는 부착 층을 도시하지 않지만, 이는 도 2 및 도 3의 실시예에서와 유사한 방식으로 사용될 수 있다.
도 2 및 3의 실시예에서 필수가 아닐지라도, 모든 집적 회로 다이는 동일한 크기의 다이이다. 상기 집적 회로 다이의 기능은 모두 동일하거나, 일부, 또는 전부가 서로 다를 수 있다.
하나의 집적 회로 패키지로 집적 회로 다이를 적층하는 것의 기본적인 이점 은 집적 회로 패키지 내에서의 집적 회로 다이의 집적도를 증가시킨다는 것이다. 상기 증가된 집적 회로 다이의 집적도는 더 바람직한 데이터 저장 집적도, 또는 더 바람직한 처리 파워를 야기할 수 있다. 본 발명에 따라, 하나의 스택 내의 인접한 집적 회로 다이 사이에서 스페이서는 사용되지 않는다.
종래의 집적 회로 다이는 집적 회로 다이의 둘 이상의 마주보는 측부, 종종 집적 회로 다이의 4개의 측부 모두에 위치하는 본딩 패드를 갖는 것이 통상적이다. 따라서 적층을 촉진시키기 위해서, 본딩 패드의 배치가 변경될 필요가 있다. 이러한 변경은 일부, 또는 전체의 본딩 패드를 집적 회로 다이의 하나 이상의 측부로(그러나 두 개의 측부보다는 많지 않아야하며, 집적 회로 다이의 마주보지 않는 측부여야 함) 재-위치시키는 기능을 수행할 것이다. 이러한 변경을 수행하기 위한 하나의 기법이 본드 패드 재-분포(bond pad redistribution)라고 일컬어지는 것이다.
도 4A, 4B 및 4C는 본드 패드 재-분포 공정 중의 하나의 집적 회로 다이의 평면도를 도시한 다이어그램이다. 집적 회로 다이(400)는 상부 표면(402)을 갖는다. 상기 집적 회로 다이(400)는 제 1 측부(404)와, 제 2 측부(406)와, 제 3 측부(408)와, 제 3 측부(410)를 포함한다. 도 4A에서 도시된 바와 같이, 본드 패드의 제 1 세트(412)가 상부 표면(402) 상에서, 제 3 측부(408)의 인접부에 정렬되고, 본드 패드의 제 2 세트(414)는 상부 표면(402) 상에서 제 4 측부(410)의 인접부에 정렬된다.
집적 회로 다이(400)의 상부 표면(402) 상의 본드 패드(412, 414)가 마주보는 측부 상으로 제공되지 때문에, 집적 회로 다이(400)는 도 2 및 도 3에서 도시된 집적 회로 패키지(200, 300)와 함께 사용되기에 적합하지 않다. 그러나 상기 집적 회로 다이(400)는 도 2 및 3에서 도시된 집적 회로 패키지(200, 300)와 함께 사용되기에 적합하도록, 본드 패드 재-분포 공정에 의해 적응될 수 있다.
도 4B는 본드 패드 재-분포 공정 중인 집적 회로 다이(420)의 평면도이다. 이 예시에서의 본드 패드 재-분포 공정은 본드 패드(414)를 제 4 측부(410)에서 제 2 측부(408)로 재-분포시키도록 동작한다. 이를 수행하는 중에, 금속 트레이스(416)가 상부 표면(402)으로 제공되어, 본래의 본드 패드(414)를 새로운 본드 패드(418)로 전기적으로 연결시키도록 동작된다. 통상적으로, 금속 트레이스(416)는 상부 표면(402) 상의 패시베이션 층(passivation layer) 사이에 위치할 것이다. 본드 패드 재-분포 공정에 대한 추가적인 세부사항은 도 10을 참조하여 설명된다.
예를 들어, 새로운 본드 패드(418)가 제 2 측부(408)에서 본래의 본드 패드(412) 사이로 제공된다. 본드 패드(412)의 집적도가 다소 높을 경우, 상기 새로운 본드 패드(418)를 끼워 넣는 능력이 항상 가능한 것은 아니다. 따라서 또 다른 실시예에서, 상기 새로운 본드 패드(418)는 본드 패드(412)의 열과 인접한 하나의 열(column)로 제공될 수 있다.
도 4C는 본드 재-분포 공정이 완료된 집적 회로 다이(440)의 평면도이다. 상기 집적 회로 다이(440)는 본드 패드가 하나의 측부, 즉 집적 회로 다이(440)의 제 2 측부(408)로 재-분포된 후의 집적 회로 다이를 나타낸다.
이 실시예에서, 집적 회로 다이(440)에 대한 모든 본드 패드는 제 3 측부(408)에 위치할 수 있다. 그러나 이러한 것이 불가능한 경우, 본드 패드는 모두 측부 이상으로, 가령 제 1 측부(404), 또는 제 2 측부(406)로 재-분포될 수 있다. 또 다른 선택사항으로서, 본드 패드가 집적 회로 다이의 두 개의 측부 상에 존재할지라도, 두 개의 측부가 상기 집적 회로 다이의 마주보는 측부가 아닌 한, 집적 회로 다이를 적층시키는 것이 가능하다. 따라서 본드 패드는 제 1 측부(404) 및 제 3 측부(408) 상에 존재할 수 있고, 제 1 측부(404) 및 제 4 측부(410) 상에 존재하거나, 제 2 측부(406) 및 제 3 측부(408) 상에 존재하거나, 제 2 측부(406) 및 제 4 측부(410) 상에 존재할 수 있다. 이 선택 사항을 이용하여, 적층이 두 개의 방향으로 어긋나서, 두 개의 측부 상의 본드 패드로의 액세스가 덮이거나 차단되지 않을 것이다.
도5는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(500)의 단면도이다. 상기 집적 회로 패키지(500)는 기판(502)을 포함한다. 다수의 집적 회로 다이(504-512)가 기판(502) 상에 적층된다. 더 상세히, 이 실시예에서, 제 1 집적 회로 다이(504)는 기판(502) 상에 적층된다. 제 2 집적 회로 다이(506)가 제 1 집적 회로 다이(504) 상에 적층된다. 그러나 도 2에서 도시된 집적 회로 패키지(200)와 마찬가지로, 상기 제 2 집적 회로 다이(506)도 제 1 집적 회로 다이(504) 위로 완전하게 정렬되지 않는다. 대신, 제 2 집적 회로 다이(506)가 어긋난 방식(offset manner)으로 제 1 집적 회로 다이(504) 상에 적층된다. 제 3 집적 회로 다이(508)이 어긋난 방식으로 제 2 집적 회로 다이(506) 상에 적층된다. 덧붙이자면, 제 4 집적 회로 다이(510)가 어긋난 방식으로 제 3 집적 회로 다이(508) 상에 적층된다. 이 실시예에서, 집적 회로 다이(504-510)의 적층은 계단식 적층이라고 일컬어지는 것이다. 덧붙이자면, 좀 더 작은 제 5 집적 회로 다이(512)가 상기 제 4 집적 회로 다이(510) 상으로 적층된다. 상기 제 5 집적 회로 다이(512)는 적층의 일부분으로, 또는 상기 적층으로부터 분리된 부분이라고 여겨질 수 있다.
필수는 아니지만, 집적 회로 다이(504, 510)의 일부, 또는 전체가 동일한 크기일 수 있다. 집적 회로 다이의 기능은 모두 같거나, 또는 일부나 전체가 서로 다를 수 있다. 하나의 특정 실시예에서, 상기 집적 회로 다이(504-510)가 모두 동일한 크기이며, 동일한 기능을 수행한다. 그러나 제 5 집적 회로 다이(512)는 집적 회로 다이(504-510) 가 수행하는 것과는 충분히 다른 기능을 수행하는 더 작은 다이이다.
각각의 집적 회로 다이(504-512)는 와이어 본딩 공정에 의해 형성된 와이어에 의해 기판(502)으로 모두 전기적으로 연결될 수 있다. 각각의 집적 회로 다이(504-512)는 자신의 표면의 하나 이상의 측부 상에 위치하는 본딩 패드를 갖는다. 이들 본딩 패드는, 집적 회로 다이(504-512)를 기판(502)으로 전기적으로 연결시키기 위해 사용된다.
이 실시예에서, 각각의 집적 회로 다이(504-510)는 동일한 기능과 크기를 갖는다. 따라서 도 5에서 나타난 바와 같이, 와이어 본딩은 동일-기능 본드 패드가 서로 전기적으로 연결되도록 하기 위함이다. 예를 들어, 각각의 집적 회로 다이(504-510) 상에 위치하는 대응하는 본드 패드는, 본드 와이어(514-520)에 의해 서로 서로, 그리고 기판(502)으로 연결될 것이다. 다시 말하자면, 집적 회로 다이(510) 상의 특정 본드 패드가 와이어(522)를 통해, 집적 회로 다이(508) 상의 대 응하는 본드 패드로 와이어 본딩될 것이다. 상기 집적 회로 다이(508) 상의 대응하는 본드 패드는, 와이어(518)를 통해, 상기 집적 회로 다이(506) 상의 대응하는 본드 패드로 와이어 본딩될 것이다. 마찬가지로, 상기 집적 회로 다이(506) 상의 대응하는 본드 패드는, 와이어(516)를 통해 집적 회로 다이(504) 상의 대응하는 본드 패드로 와이어 본딩될 것이다. 마지막으로, 상기 집적 회로 다이(504) 상의 대응하는 본드 패드는, 와이어(514)를 통해, 기판(502) 상의 본드 영역으로 와이어 본딩될 것이다. 덧붙이자면, 제 5 집적 회로 다이(512)는 와이어(522)를 통해, 기판(502)으로 와이어 본딩될 것이다.
하나의 구현예에서, 상기 집적 회로 패키지(500)는 메모리 집적 회로 패키지에 관한 것이다. 상기 메모리 집적 회로 패키지는 메모리 카드라고 일컬어질 수 있다. 이러한 실시예에서, 상기 집적 회로 다이(504-510)는 통상적으로, 데이터 저장을 제공하는 메모리 다이이며, 제 5 집적 회로 다이(512)는 메모리 다이로의 액세스를 제어하는 컨트롤러이다. 본 발명에 따르는 적층 기법에 의해, 상기 집적 회로 패키지(500)는, 증가된 데이터 저장 용량을 여전히 제공하면서 계속 작아질 수 있고, 작은 프로파일 메모리 제품일 수 있다. 예를 들어, 1기가바이트(GB), 또는 그 이상의 데이터 저장소를 여전히 제공하면서, 집적 회로 패키지(500)의 프로파일은 1.0밀리미터(㎜) 이하의 패키지 높이를 가질 수 있다. 일부 실시예에서, 두 개의 본딩 와이어를 수용하기 위해, 본드 패드를 약간 이동시키거나, 그 크기를 증가시키는 것이 바람직할 수 있다. 이는 도 4A, 4B 및 4C와 관련하여 앞서 언급된 바와 같이 본드 패드 재-분포 공정의 일부로서 이뤄질 수 있다.
도 6은 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(600)의 단면도이다. 상기 집적 회로 패키지(600)는 도 5에서 도시된 집적 회로 패키지(500)와 유사하게 기능한다. 그러나 도 5에서 사용된 계단식 적층과는 달리, 집적 회로 패키지(600)는 교차식 적층(staggered stacking)을 이용한다. 상기 집적 회로 패키지(600)는 또한, 상기 집적 회로 패키지(600)가 추가적인 집적 회로 다이를 포함한다는 것을 제외하고는 도 3에서 도시된 집적 회로 패키지(300)와 일반적으로 유사하다.
상기 집적 회로 패키지(600)는 기판(602)과, 상기 기판(602) 상에 적층되는 다수의 집적 회로 다이를 포함한다. 더 세부적으로, 이 실시예에서, 제 1 집적 회로 다이(604)가 기판(602) 상에 적층된다. 제 2 집적 회로 다이(606)가 어긋난 방식(offset manner)으로 상기 제 1 집적 회로 다이(604) 상에 적층된다. 제 2 집적 회로 다이(608)가 어긋난 방식으로, 상기 제 2 집적 회로 다이(606) 상에 적층된다. 덧붙이자면, 제 4 집적 회로 다이(610)가, 어긋난 방식으로, 제 3 집적 회로 다이(608) 상에 적층된다. 이 실시예에서, 상기 집적 회로 다이(604-610)의 적층은, 어긋남의 방향이 교차되기 때문에, 교차식 적층(staggered stack)이라고 일컫는 것이다. 덧붙이자면, 집적 회로 패키지(600)는 제 5 집적 회로 다이(612)를 포함한다. 상기 제 5 집적 회로 다이(612)는 상기 제 4 집적 회로 다이(610) 상에 적층된다. 이 실시예에서, 상기 제 5 집적 회로 다이(612)는 집적 회로 다이(604-610)보다 작다. 상기 제 5 집적 회로 다이(612)는 적층의 일부분, 또는 적층으로부터 분리된 부분으로 여겨질 수 있다.
각각의 집적 회로 다이(604-612)는 모두, 와이어 본딩 공정에 의해 형성된 와이어에 의해, 기판(602)으로 전기적으로 연결될 수 있다. 각각의 집적 회로 다이(604-612)는 자신의 상부 표면의 하나 이상의 측부 상에 본드 패드를 갖는다. 이들 본드 패드는 집적 회로 다이(604-612)를 기판(602)으로 전기적으로 연결시키기 위해 사용된다. 더 세부적으로, 제 1 집적 회로 다이(604)는 와이어(614)를 통해 기판(602)으로 와이어 본딩되는 본드 패드를 갖는다. 제 2 집적 회로 다이(606)는 와이어(616)를 통해 기판(602)으로 와이어 본딩되는 본드 패드를 갖는다. 제 3 집적 회로 다이(608)는 와이어(618)를 통해 기판(602)으로 와이어 본딩되는 본드 패드를 갖는다. 제 4 집적 회로 다이(610)는 와이어(620)를 통해 기판(602)으로 와이어 본딩되는 본드 패드를 갖는다.
필수는 아니지만, 집적 회로 다이(604-610)의 일부, 또는 전부가 동일한 크기일 수 있다. 집적 회로 다이의 기능은 모두 동일하거나, 일부나 전부가 서로 다를 수 있다. 하나의 특정 실시예에서, 상기 집적 회로 다이(604-610)는 모두 동일한 크기이고, 동일한 기능을 수행한다. 그러나 제 5 집적 회로 다이(612)는 집적 회로 다이(604-610)가 수행하는 것과 다른 기능을 수행하는 충분히 더 작은 다이이다.
하나의 구현예에서, 상기 집적 회로 패키지(600)는 메모리 집적 회로 패키지에 관한 것이다. 상기 메모리 집적 회로 패키지는 메모리 카드라고 일컬어 질 수 있다. 이러한 실시예에서, 상기 집적 회로 다이(604-610)는 통상적으로, 데이터 저장을 제공하는 메모리 다이이고, 제 5 집적 회로 다이(612)는 메모리 다이로의ㅏ 액세스를 제어하는 컨트롤러이다. 본 발명에 따르는 적층 기법에 의해, 집적 회로 패키지(600)는, 증가된 데이터 저장 용량은 여전히 제공하면서, 계속 작아질 수 있고, 낮은 프로파일 메모리 제품일 수 있다. 예를 들어, 1기가바이트(GB), 또는 그 이상의 데이터 저장소를 여전히 제공하면서, 상기 집적 회로 패키지(600)의 프로파일은 1.0밀리미터(㎜) 이하의 패키지 높이를 가질 수 있다.
도 7A-7D는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지의 단면도이다. 이들 집적 회로 패키지는 집적 회로의 적층뿐 아니라, 상기 저긍으로부터 분리된 하나 이상의 또 다른 집적 회로를 갖는다.
도 7A는 본 발명의 하나의 실시예에 따르는 집적 회로 패키지(700)의 단면도이다. 상기 집적 회로 패키지(700)는 기판(702)과, 적층으로 배열된 다수의 집적 회로 다이(704-710)를 포함한다. 상기 적층은 도 2에서 사용된 적층과 동일하다. 상기 집적 회로 다이(704-710)는 와이어(712-718)를 통해 서로 서로, 또는 기판으로 와이어 본딩된다. 덧붙이자면, 집적 회로 패키지(700)가 추가적인 집적 회로 다이(720)를 포함한다. 상기 추가적인 집적 회로 다이(720)는 기판(702)에 부착되며, 와이어(722)를 통해, 기판(702)으로 와이어 본딩된다. 도 7A에서 나타나는 바와 같이, 추가적인 집적 회로 다이(720)는 부분적으로, 또는 전체적으로 상기 적층과 연계된 돌출부(724) 아래에 위치된다. 상기 추가적인 집적 회로 다이(720)를 스택의 돌출부(724) 아래에서 부분적으로, 또는 전체적으로 위치시키는 것의 이점은, 집적 회로 패키지(700)의 집적 회로의 집적도가 증가한다는 것이다. 따라서 상기 집적 회로 패키지(700)가, 작고 소형인 전체 크기를 여전히 가지면서, 더 집적된 회로를 내장할 수 있다.
도 7B는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(740)의 단면도이다. 상기 집적 회로 패키지(740)는, 추가적인 집적 회로(720)가, 와이어(722)뿐 아니라 와이어(742)를 통해, 상기 추가적인 집적 회로 패키지(740)의 마주보는 측부 상의 본드 패드로부터 기판(702)으로 와이어 본딩되는 것을 제외하고는, 집적 회로 패키지(700)와 유사하다.
도 7C는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(760)의 단면도이다. 상기 집적 회로 패키지(760)는, 집적 회로 패키지(760)가 하나 이상의 패시브 전기 부품(762)을 추가로 포함한다는 점을 제외하고, 집적 회로 패키지(700)와 유사하다. 예를 들어, 상기 패시브 전기 부품(762)은 저항기, 또는 커패시터, 또는 인덕터이다. 하나의 실시예에서, 상기 패시브 전기 부품(762)은 적층의 돌출부(724) 아래에 위치할 수 있다. 적층의 돌출부(724) 아래에 패시브 전기 부품(762)을 위치시키는 것의 이점은, 작고 소형의 전체 크기는 여전히 가지면서, 집적 회로 패키지(700)가 하나 이상의 패시브 전기 부품뿐 아니라, 집적 회로를 내장할 수 있다는 것이다.
도 7D는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(780)의 단면도이다. 집적 회로 패키지(780)는, 집적 회로 패키지(780)는 제 2 추가적인 집적 회로 다이(782)를 포함한다는 점을 제외하고, 도 7B에서 도시된 집적 회로 패키지(740)와 유사하다. 상기 제 2 추가적인 집적 회로 다이(782)는 추가적인 집적 회로 다이(720)보다 작으며, 추가적인 집적 회로 다이(720) 상에 적층된다. 예를 들 어, 상기 제 2 추가적인 집적 회로 다이(782)는 와이어(784)를 통해 기판(702)으로 와이어 본딩된다.
도 8A 및 8B는 집적 회로의 적층뿐 아니라, 상기 적층으로부터 분리된 하나 이상의 또 다른 집적 회로를 포함하는 집적 회로 패키지의 단면도이다.
도 8A는 본 발명의 도 다른 실시예에 따르는 집적 회로 패키지(800)의 단면도이다. 상기 집적 회로 패키지(800)는 기판(802)과, 하나의 적층으로 배열된 다수의 집적 회로 다이(804-810)를 포함한다. 적층은 도 2에서 사용된 적층과 동일하다. 집적 회로 다이(804-810)는 와이어(812-818)를 통해 서로 서로 와이어 본딩되거나, 기판(802)으로 본딩된다. 덧붙이자면, 상기 집적 회로 패키지(800)가 추가적인 집적 회로 다이(820)를 포함한다. 솔더 범프(볼)(822)에 의해(즉, 볼 본딩에 의해), 상기 집적 회로 다이(820)는 기판(802)에 부착된다. 도 8A에서 도시되는 바와 같이, 추가적인 집적 회로 다이(820)가, 부분적으로, 또는 전체적으로 적층과 연계된 돌출부(824) 아래에서 위치된다. 추가적인 집적 회로 다이(820)가, 부분적으로, 또는 전체적으로 적층과 연계된 돌출부(824) 아래에서 위치시키는 것의 이점은, 집적 회로 패키지(800)의 집적 회로의 집적도가 증가된다는 것이다. 따라서 집적 회로 패키지(800)는, 작고 소형인 전체 크기는 여전히 간직하면서, 더 집적된 회로를 내장할 수 있다.
도 8B는 본 발명의 또 다른 실시예에 따르는 집적 회로 패키지(840)의 단면도이다. 상기 집적 회로 패키지(840)는, 집적 회로 패키지(840)가 제 2 추가적인 집적 회로 다이(842)를 추가로 포함한다는 것을 제외하고는, 집적 회로 패키 지(800)와 유사하다. 도 8B에서 도시된 바와 같이, 제 2 추가적인 집적 호로 다이(842)가 또한, 적층과 연계된 돌출부(824) 하에서 부분적으로, 또는 전체적으로 위치할 수 있다. 이 실시예에서, 제 2 추가적인 집적 회로 다이(842)는 추가적인 집적 회로 다이(820)보다 더 작고, 추가적인 집적 회로 다이(820) 상에 적층된다. 제 2 추가적인 집적 회로 다이(842)는 예를 들어, 와이어(844)를 통해, 기판(802)으로 와이어 본딩될 수 있다.
도 9A 및 9B는 본 발명의 하나의 실시예에 따르는 패키지 조립 공정(900)의 흐름도이다. 상기 패키지 조립 공정(900)은 4개의 집적 회로 다이 및 하나의 기판을 사용한다.
상기 패키지 조립 공정(900)은 우선, 제 1 집적 회로 다이를 기판 상으로 배열한다(902). 이때, 상기 제 1 집적 회로 다이는, 예를 들어 부착 층을 이용하여, 기판에 부착될 수 있다. 그 후, 제 1 집적 회로 다이와 제 2 집적 회로 다이 사이에서 사용되기 위한 제 1 부착물의 양이 제공된다(904). 그 후, 제 2 집적 회로 다이가 어긋난 방식으로 제 1 집적 회로 다이 상으로 위치된다(906). 앞서 설명된 바와 같이, 상기 어긋난 방식에 의해, 제 2 집적 회로 다이의 정렬은 상기 제 1 집적 회로 다이의 왼쪽, 또는 오른쪽으로 부분적으로 이동될 수 있다.
그 후, 제 2 집적 회로 다이와 제 3 집적 회로 다이 사이에서 사용되기 위한 제 2 부착물의 양이 제공된다(908). 그 후, 상기 제 3 집적 회로 다이는 어긋난 방식으로 상기 제 2 집적 회로 다이 상으로 위치된다(910). 이때, 어긋남은 제 2 집적 히로의 약간의 왼쪽, 또는 오른쪽으로일 수 있다. 덧붙이자면, 제 3 집적 회로 다이와 제 4 집적 회로 다이 사이에서 사용되기 위한 제 3 부착물의 양이 제공된다(912). 제 4 집적 회로 다이가 어긋난 방식으로, 제 3 집적 회로 다이 상에 위치될 수 있다(914). 다시, 상기 오프셋은 상기 제 3 집적 회로 다이의 약간의 왼쪽, 또는 오른쪽으로일 수 있다. 이때, 각각의 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 기판 상에서 적층으로 배열된다. 상기 각각의 집적 회로 다이 사이에 상당한 양의 부착물이 존재한다. 집적 회로 다이 사이의 상당한 양의 부착물은 부착물의 층이라고 일컬어질 수 있다.
그 후, 상당한 양의 부착물이 경화된다(916). 통상적으로, 이것에는 부분적으로 형성된 집적 회로 패키지를 가열하여, 부착물이 경화될 수 있고, 이에 따라 집적 회로 다이에 고정될 수 있는 단계가 포함된다. 상기 부착물이 경화된 후(916), 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이가 와이어 본딩된다(918). 동일한 공정 단계 동안, 적층 내의 모든 집적 회로 다이는 와이어 본딩될 수 있는 것이 바람직하다. 예를 들어, 계단식 적층으로 배열된 4개의 집적 회로 다이에 있어서, 각각의 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 동일한 공정 단계에서 와이어 본딩될 수 있다. 그러나 4개의 집적 회로 다이가 교차식 적층으로 배열되는 경우, 2개의 별도의 와이어 본딩 공정 및 2개의 별도의 경화 공정이 요구될 것이다(즉, 2개의 집적 회로 다이를 동시에 와이어 본딩함).
어떠한 경우라도, 와이어 본딩(918)이 완료된 후, 패키지는 몰딩된다(920). 예를 들어, 집적 회로 패키지(100)를 위한 몸체를 형성하기 위해, 인캡슐런 트(encapsulant)가 몰딩될 수 있다. 하나의 구현예에서, 상이 몸체의 두께는 1밀리미터(㎜) 이하일 수 있다. 따라서 상기 집적 회로 패키지는 얇고, 낮은 프로파일을 가질 수 있다. 몰드/인캡슐런트가 경화된 후, 상기 패키지가 깎일 수 있다(922). 상기 패키지를 깎음으로써, 임의의 과도한 물질이 제거될 수 있고, 그렇지 않은 경우 패키지가 마무리될 수 있다. 패키지가 마무리된 후, 상기 패키지 조립 공정(900)은 끝나고 완료된다.
도 10은 본 발명의 하나의 실시예에 따르는 본드 패드 재-분포 공정(1000)의 흐름도이다. 상기 본드 패드 재-분포 공정(1000)은 우선 동일한 크기와 동일한 기능을 갖는 다이의 웨이퍼를 획득한다(1002). 예를 들어, 집적 회로 다이는 동일한 크기와 동일한 데이터 저장 용량을 갖는 메모리 다이일 수 있다. 그 후, 직접 적층(예를 들어, 계단식 적층, 또는 교차식 적층)을 촉진시키기 위해, 본드 패드가 재-분포된다(1004). 도 4A-4C와 관련하여 앞서 논의된 바와 같이, 적층을 촉진시키기 위해, 본드 패드는 하나의 측부에서 또 다른 측부로 재-분포될 수 있다. 통상적으로, 모든 본드 패드가 집적 회로 다이의 하나의 단일 측부 상에 위치하도록, 또는 대안적으로, 집적 회로 다이의 둘 이하의 측부 상에 위치하도록(이때 두 개의 측부는 마주보는 측부가 아님), 상기 본드 패드는 재-분포될 것이다. 상기 재-분포에는 다수의 공정 단계가 포함될 수 있다. 하나의 예를 들면, 이들 공정 단계는, (1) 패시베이션 층(passivation layer)이 아직 존재하지 않는 경우, 집적 회로 다이의 상부 표면으로 추가하는 단계와, (2) 트레이스(trace)와 새로운 본드 패드를 위해, 상기 패시베이션 층을 노출시키고 현상시키는 단계와, (3) 금속화 층(metalization layer)을 추가하는 단계와, (4) 현상 및 식각 단계와, (5) 패시베이션 층을 선택적으로 추가하는 단계와, (6) 새로운 본드 패드 사이트를 제공하기 위해, 상기 패시베이션 층을 현상하고 식각하는 단계와, (7) 상기 새로운 본드 패드를 상기 새로운 본드 패드 사이트에서 형성하는 단계를 포함한다. 재-분포 후(1004), 상기 본드 패드 재-분포 공정(1000)이 완료된다.
본 발명에 따르는 집적 회로 패키지가 메모리 시스템에서 사용될 수 있다. 본 발명은 메모리 시스템을 포함하는 전자 시스템에 추가로 관련되어 있다. 메모리 시스템은 일반적으로 사용되어, 다양한 전자 제품에서 사용되는 디지털 데이터를 저장할 수 있다. 종종, 상기 메모리 시스템은 전자 시스템으로부터 이동가능하며, 따라서 저장된 디지털 데이터는 휴대가 가능하다. 이들 메모리 시스템은 메모리 카드라고 일컬어 질 수 있다. 본 발명에 따르는 메모리 시스템은 비교적 작은 폼 팩터(form factor)를 가질 수 있으며, 카메라, 핸드-헬드(또는 노트북형) 컴퓨터, 네트워크 카드, 네트워크 어플리언스, 셋-톱 박스, 핸드-헬드(또는 그 밖의 다른 소형의) 오디오 플레이어/레코더(가령, MP3 플레이어) 및 의료용 모니터 등의 전자 제품용 디지털 데이터를 저장하기 위해 사용될 수 있다. 메모리 카드의 예로는, PC 카드(이전에는 PCMCIA 장치), 플래시 카드, SD(secure digital) 카드, MMC 카드(Multimedia card), ATA 카드(가령, 컴팩트 플래시 카드)가 있다. 예를 들어, 메모리 카드는 데이터를 저장하기 위해, 플래시 타입, 또는 EEPROM 타입의 메모리 셀을 사용할 수 있다. 더 일반적으로, 메모리 시스템은 메모리 카드에 관련할 뿐 아니라, 메모리 스틱이나 그 밖의 다른 반도체 메모리 제품에 관련할 수 있다.
본 발명의 이점은 다양하다. 여러 다른 실시예, 또는 구현예가 다음의 이점 중 하나 이상을 발생시킬 수 있다. 본 발명의 하나의 이점은 충분히 동일한 크기의 집적 회로 칩이 얇은 집적 회로 패키지 내에 적층될 수 있다는 것이다. 본 발명의 또 다른 이점은, 집적 회로 칩의 집적도는 여전히 상당하게 증가되면서, 전체 패키지 두께가 얇게 유지된다는 것이다. 본 발명의 또 다른 이점은 높은 집적도의 메모리 집적 회로 패키지가 획득될 수 있다는 것(가령 플래시 메모리)이다. 본 발명의 또 다른 이점으로는, 본 발명의 개선된 적층 기법에 의해, 다수의 적층된 집적 회로 다이를 갖는 집적 회로 패키지를 조립하기 위해 요구되는 공정 단계의 수가 충분히 감소될 수 있다는 것이다. 공정 단계의 축소가 더 많은 제조 공정 생산량으로 해석된다.

Claims (50)

  1. - 집적 회로 다이의 어긋남 적층(offset stack)으로서, 상기 어긋남 적층의 각각의 집적 회로 다이 사이에는 스페이서 다이(spacer die)가 포함되지 않는 상기 어긋남 적층(offset stack),
    - 상기 어긋남 적층을 지지하는 기판으로서, 이때 상기 어긋남 적층은 상기 기판과 연결되어 있는 상기 기판
    을 포함하는 것을 특징으로 하는 집적 회로 패키지.
  2. 제 1 항에 있어서, 각각의 집적 회로 다이는 다수의 본딩 패드(bonding pad)를 갖는 것을 특징으로 하는 집적 회로 패키지.
  3. 제 2 항에 있어서, 상기 각각의 집적 회로 다이의 본딩 패드는 서로 서로, 또는 기판으로 와이어 본딩되는 것을 특징으로 하는 집적 회로 패키지.
  4. 제 2 항에 있어서, 상기 각각의 집적 회로 다이는 활성 표면의 단지 제 1 측면 상의 다수의 본딩 패드만을 갖는 것을 특징으로 하는 집적 회로 패키지.
  5. 제 4 항에 있어서, 상기 어긋남 적층 내의 집적 회로 다이들은, 집적 회로 다이의 하부 다이 상에 적층된 집적 회로 다이의 상부 다이에 의해, 집적 회로 다 이 중 하부 다이의 본딩 패드가 덮이지 않도록, 어긋나있는 것을 특징으로 하는 집적 회로 패키지.
  6. 제 2 항에 있어서, 각각의 집적 회로 다이는 활성 표면의 단지 제 1 측부와 제 2 측부 상의 다수의 본딩 패드만을 가지며, 이때 상기 제 2 측부는 상기 제 1 측부와 마주보지 않는 것을 특징으로 하는 집적 회로 패키지.
  7. 제 6 항에 있어서, 상기 어긋남 적층 내의 집적 회로 다이들은, 집적 회로 다이의 하부 다이 상에 적층된 집적 회로 다이의 상부 다이에 의해, 집적 회로 다이 중 하부 다이의 본딩 패드가 덮이지 않도록, 어긋나있는 것을 특징으로 하는 집적 회로 패키지.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는, 상기 어긋남 적층과 떨어진 기판과 물리적으로 연결되어 있는 하나 이상의 추가적인 집적 회로 다이를 더 포함하는 것을 특징으로 하는 집적 회로 패키지.
  9. 제 8 항에 있어서, 상기 하나 이상의 추가적인 집적 회로 다이는, 상기 집적 회로 다이의 상기 어긋남 적층으로부터 생겨난 돌출부(overhang) 아래에서 부분적으로 위치하도록, 기판 상에 위치되는 것을 특징으로 하는 집적 회로 패키지.
  10. 제 9 항에 있어서, 상기 하나 이상의 추가적인 집적 회로 다이는 다수의 집적 회로 다이의 적층(stack)인 것을 특징으로 하는 집적 회로 패키지.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 집적 회로 다이는 동일한 크기를 가지며, 메모리 집적 회로 다이인 것을 특징으로 하는 집적 회로 패키지.
  12. 제 1 항에 있어서, 상기 집적 회로 패키지는 1.0밀리미터 이하의 두께를 갖는 것을 특징으로 하는 집적 회로 패키지.
  13. 집적 회로 패키지에 있어서, 상기 집적 회로 패키지는,
    - 다수의 기판 본딩 영역을 갖는 기판,
    - 활성 표면과 비-활성 표면을 갖는 제 1 집적 회로 다이로서, 이때 상기 비-활성 표면이 상기 기판으로 부착되며, 상기 제 1 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 1 본딩 패드를 갖는 상기 제 1 집적 회로 다이,
    - 제 1 본딩 패드와 하나 이상의 기판 본딩 영역 사이에 제공되는 제 1 와이어 본드,
    - 상기 제 1 집적 회로 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 1 부착 층, 그리고
    - 활성 표면과 비-활성 표면을 갖는 제 2 집적 회로 다이로서, 이때 제 1 부착 층에 의해, 상기 제 2 집적 회로 다이의 비-활성 표면이 상기 제 1 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 2 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 갖는 상기 제 2 집적 회로 다이
    를 포함하며, 이때
    상기 제 2 집적 회로 다이가 상기 제 1 집적 회로 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 집적 회로 다이는 어긋난 방식(offset manner)으로 상기 제 1 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  14. 제 13 항에 있어서, 상기 집적 회로 패키지는
    기판 본딩 영역, 또는 제 1 본딩 패드 중 하나 이상과, 제 2 본딩 패드 사이에서 제공되는 제 2 와이어 본드
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  15. 제 14 항에 있어서, 상기 집적 회로 패키지는
    상기 제 2 집적 회로 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 2 부착 층, 그리고
    활성 표면과 비-활성 표면을 갖는 제 3 집적 회로 다이로서, 이때 제 2 부착 층에 의해, 상기 제 2 집적 회로 다이의 비-활성 표면은 상기 제 2 집적 회로 다이 의 활성 표면으로 부착되며, 상기 제 3 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열되는 제 2 본딩 패드를 갖는 상기 제 3 집적 회로 다이
    를 포함하며, 이때,
    상기 제 3 집적 회로 다이가 상기 제 2 집적 회로 다이의 제 2 본딩 패드 위로 부착되지 않도록, 상기 제 3 집적 회로 다이는 어긋난 방식으로 상기 제 2 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  16. 제 15 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하며,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  17. 제 15 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하며,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 2 방향으로 존재하고, 이때 상기 제 2 방항은 상기 제 1 방향의 반대인 것을 특징으로 하는 집적 회로 패키지.
  18. 제 15 항에 있어서, 상기 집적 회로 패키지는
    기판 본딩 영역, 또는 제 1 본딩 패드, 또는 제 2 본딩 패드 중 하나 이상과 상기 제 3 본딩 패드 사이로 제공되는 제 3 와이어 본드
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  19. 제 18 항에 있어서, 상기 집적 회로 패키지는
    상기 제 3 집적 회로 다이의 활성 표면의 일부분, 또는 전체 상에 제공되는 제 3 부착 층, 그리고
    활성 표면과 비-활성 표면을 갖는 제 4 집적 회로 다이로서, 이때, 제 3 부착 층에 의해, 상기 제 4 집적 회로 다이의 비-활성 표면은 상기 제 3 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 4 집적 회로 다이의 활성 표면이 활성 표면 상에 배열된 제 4 본딩 패드를 갖는 상기 제 4 집적 회로 다이
    를 포함하며, 이때,
    상기 제 4 집적 회로 다이가 상기 제 3 집적 회로 다이의 제 3 본딩 패드 위로 부착되지 않도록, 상기 제 4 집적 회로 다이는 어긋난 방식으로 상기 제 3 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  20. 제 19 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하며,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 3 집적 회로 다이 위에서의 상기 제 4 집적 회로 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  21. 제 19 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 2 방향으로 존재하며, 이때 상기 제 2 방향은 상기 제 1 방향의 반대이고,
    상기 제 3 집적 회로 다이 위에서의 상기 제 4 집적 회로 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  22. 제 19 항에 있어서, 상기 집적 회로 패키지는 메모리 집적 회로 패키지이고,
    상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 각각 메모리 다이임을 특징으로 하는 집적 회로 패키지.
  23. 제 22 항에 있어서, 상기 각각의 메모리 다이는 동일한 크기를 갖는 것을 특징으로 하는 집적 회로 패키지.
  24. 제 19 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지의 두께는 1.0밀리미터 이하인 것을 특징으로 하는 집적 회로 패키지.
  25. 제 19 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는
    상기 제 4 집적 회로 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 4 부착 층, 그리고
    활성 표면과 비-활성 표면을 갖는 제 5 집적 회로 다이로서, 이때, 상기 제 4 부착 층에 의해, 상기 제 5 집적 회로 다이의 비-활성 표면은 상기 제 4 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 5 집적 회로 다이의 활성 표면은 활성 표면 상에 배열된 제 5 본딩 패드를 갖는 상기 제 5 집적 회로 다이
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  26. 제 25 항에 있어서, 상기 제 5 집적 회로가 상기 제 4 집적 회로의 제 4 본딩 패드 위를 덮지 않도록, 상기 제 5 집적 회로 다이는 상기 제 4 집적 회로 다이보다 작고, 상기 제 4 집적 회로 다이로 부착되어 있는 것을 특징으로 하는 집적 회로 패키지.
  27. 제 25 항 내지 제 26 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지의 두께는 1.0밀리미터 이하인 것을 특징으로 하는 집적 회로 패키지.
  28. 제 19 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고, 상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 1 방향으로 존재하며, 상기 제 3 집적 회로 다이 위에서의 상기 제 4 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 적층을 형성하고, 상기 적층은 돌출부를 가지며,
    상기 집적 회로 패키지는 제 5 집적 회로 다이를 더 포함하며, 이때 상기 제 5 집적 회로 다이의 일부분, 또는 전체가 상기 돌출부의 아래에 위치하도록 상기 제 5 집적 회로 다이가 상기 기판으로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  29. 제 28 항에 있어서, 상기 집적 회로 패키지는 상기 제 5 집적 회로 다이의 상부로 부착된 제 6 집적 회로 다이를 더 포함하며, 이때 상기 제 6 집적 회로 장치의 일부분, 또는 전체가 상기 돌출부 아래에서 위치하는 것을 특징으로 하는 집적 회로 패키지.
  30. 제 28 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 상기 기판 상에서, 상기 돌출부 아래에서 위치하는 하나 이상의 패시브 전기 부품 을 더 포함하는 것을 특징으로 하는 집적 회로 패키지.
  31. 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 돌출부를 갖는 적층을 형성하며,
    상기 집적 회로 패키지는 상기 기판 상에, 그리고 상기 돌출부 아래에서 위치하는 하나 이상의 전기적 부품을 더 포함하는 것을 특징으로 하는 집적 회로 패키지.
  32. 집적 회로 패키지에 있어서, 상기 집적 회로 패키지는
    - 다수의 기판 본딩 영역을 갖는 기판,
    - 활성 표면과 비-활성 표면을 갖는 제 1 집적 회로 다이로서, 이때 상기 비-활성 표면은 상기 기판으로 부착되며, 상기 제 1 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 1 본딩 패드를 갖는 상기 제 1 집적 회로 다이,
    - 상기 제 1 본딩 패드와, 상기 기판 본딩 영역 중 하나 이상 사이에서 제공되는 제 1 와이어 본드, 그리고
    - 활성 표면과 비-활성 표면을 갖는 제 2 집적 회로 다이로서, 이때, 상기 제 2 집적 회로 다이의 비-활성 표면은 상기 제 1 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 2 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정 측부 상에 배열되는 제 2 본딩 패드를 갖는 상기 제 2 집적 회로 다이
    를 포함하며, 이때, 상기 제 2 집적 회로 다이는 상기 제 1 집적 회로 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 집적 회로 다이는 어긋남 방식(offset manner)으로 상기 제 1 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  33. 제 32 항에 있어서, 상기 집적 회로 패키지는
    기판 본딩 영역, 또는 제 1 본딩 패드 중 하나 이상과 상기 제 2 본딩 패드 사이에서 제공되는 제 2 와이어 본드
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  34. 제 33 항에 있어서, 상기 집적 회로 패키지는
    활성 표면과 비-활성 표면을 갖는 제 3 집적 회로 다이로서, 상기 제 2 집적 회로 다이의 비-활성 표면은 상기 제 2 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 3 집적 회로 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 갖는 상기 제 3 집적 회로
    를 포함하며, 이때
    상기 제 3 집적 회로 다이가 상기 제 2 집적 회로 다이의 제 2 본딩 패드 위 에 부착되지 않도록, 상기 제 3 집적 회로 다이가 어긋남 방식으로 상기 제 2 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  35. 제 34 항에 있어서, 상기 집적 회로 패키지는
    상기 기판 본딩 영역, 또는 제 1 본딩 패드, 또는 제 2 본딩 패드 중 하나 이상과 상기 제 3 본딩 패드 사이로 제공되는 제 3 와이어 본드
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  36. 제 35 항에 있어서, 상기 집적 회로 패키지는
    활성 표면 및 비-활성 표면을 갖는 제 4 집적 회로 다이로서, 상기 제 4 집적 회로 다이의 비-활성 표면은 상기 제 3 집적 회로 다이의 활성 표면으로 부착되며, 상기 제 4 집적 회로 다이의 활성 표면은 상기 활성 표면 상에 배열되는 제 4 본딩 패드를 갖는 상기 제 4 집적 회로 다이
    를 포함하며, 이때, 상기 제 3 집적 회로 다이가 상기 제 2 집적 회로 다이의ㅏ k제 2 본딩 패드 위로 접착되지 않도록, 상기 제 4 집적 회로 다이는 어긋남 방식으로 상기 제 3 집적 회로 다이로 부착되는 것을 특징으로 하는 집적 회로 패키지.
  37. 제 36 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하며,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 3 집적 회로 다이 위에서의 상기 제 4 집적 회로 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  38. 제 36 항에 있어서,
    상기 제 1 집적 회로 다이 위에서의 상기 제 2 집적 회로 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 2 집적 회로 다이 위에서의 상기 제 3 집적 회로 다이의 어긋남은 제 2 방향으로 존재하며, 이때 상기 제 2 방향은 상기 제 1 방향의 반대이고,
    상기 제 3 집적 회로 다이 위에서의 상기 제 4 집적 회로 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  39. 제 36 항 내지 제 38 항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 메모리 집적 회로 패키지이고,
    상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 각각 메모리 다이임을 특징으로 하는 집적 회로 패키지.
  40. 제 39 항에 있어서, 상기 각각의 메모리 다이는 동일한 크기를 갖는 것을 특 징으로 하는 집적 회로 패키지.
  41. 메모리 집적 회로 패키지에 있어서, 상기 집적 회로 패키지는
    다수의 기판 본딩 영역을 갖는 기판,
    활성 표면과 비-활성 표면을 갖는 제 1 메모리 다이로서, 이때 상기 비-활성 표면이 상기 기판으로 부착되며, 상기 제 1 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열되는 제 1 본딩 패드를 갖는 상기 제 1 메모리 다이,
    상기 제 1 본딩 패드와, 기판 본딩 영역 중 하나 이상 사이에 제공되는 제 1 와이어 본드,
    상기 제 1 메모리 다이의 활성 표면의 일부분, 또는 전체 상에 제공되는 제 1 부착 층,
    활성 표면과 비-활성 표면을 갖는 제 2 메모리 다이로서, 이때 상기 제 1 부착 층에 의해, 상기 제 2 메모리 다이의 비-활성 표면이 상기 제 1 메모리 다이의 활성 표면으로 부착되며, 상기 제 2 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 가지며, 상기 제 2 메모리 다이가 상기 제 1 메모리 다이의 제 1 본딩 패드 위로 부착되지 않도록, 상기 제 2 메모리 다이는 어긋난 방식(offset manner)으로 상기 제 1 메모리로 부착되는 상기 제 2 메모리 다이,
    기판 본딩 영역, 또는 제 1 본딩 패드 중 하나 이상과, 상기 제 2 본딩 패드 사이에서 제공되는 제 2 와이어 본드,
    상기 제 2 메모리 다이의 활성 표면의 일부분, 또는 전체 상에서 제공되는 제 2 부착 층,
    활성 표면 및 비-활성 표면을 갖는 제 3 메모리 다이로서, 이때 제 2 부착 층에 의해, 상기 제 3 메모리 다이의 비-활성 표면은 상기 제 2 메모리 다이의 활성 표면으로 부착되며, 상기 제 3 메모리 다이의 활성 표면은 상기 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정된 측부 상에 배열된 제 2 본딩 패드를 갖고, 상기 제 3 메모리 다이가 상기 제 2 메모리 다이의 제 2 본딩 패드 위로 부착되지 않도록, 상기 제 3 메모리 다이는 어긋난 방식으로 상기 제 2 메모리 다이로 부착되는 상기 제 3 메모리 다이,
    기판 본딩 영역, 또는 제 1 본딩 패드, 또는 제 2 본딩 패드 중 하나 이상과, 제 3 본딩 패드 사이에서 제공되는 제 3 와이어 본드,
    상기 제 3 메모리 다이의 활성 표면의 일부분, 또는 전체 상에 제공되는 제 3 부착 층, 그리고
    활성 표면과 비-활성 표면을 갖는 제 4 메모리 다이로서, 이때 상기 제 3 부착 층에 의해, 상기 제 4 메모리 다이의 비-활성 표면은 상기 제 3 메모리 다이의 활성 표면으로 부착되며, 상기 제 4 메모리 다이의 활성 표면은 상기 활성 표면 상에 배열된 제 4 본딩 패드를 갖고, 상기 제 4 메모리 다이가 상기 제 3 메모리 다이의 제 3 본딩 패드 위에 부착되지 않도록, 상기 제 4 메모리 다이가 상기 제 3 메모리 다이로 부착되는 상기 제 4 메모리 다이
    를 포함하는 것을 특징으로 하는 집적 회로 패키지.
  42. 제 41 항에 있어서,
    상기 제 1 메모리 다이 위에서의 상기 제 2 메모리 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 2 메모리 다이 위에서의 상기 제 3 메모리 다이의 어긋남은 제 1 방향으로 존재하며,
    상기 제 3 메모리 다이 위에서의 상기 제 4 메모리 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  43. 제 41 항에 있어서,
    상기 제 1 메모리 다이 위에서의 상기 제 2 메모리 다이의 어긋남은 제 1 방향으로 존재하고,
    상기 제 2 메모리 다이 위에서의 상기 제 3 메모리 다이의 어긋남은 제 2 방향으로 존재하며, 상기 제 2 방향은 상기 제 1 방향의 반대이고,
    상기 제 3 메모리 다이 위에서의 상기 제 4 메모리 다이의 어긋남은 제 1 방향으로 존재하는 것을 특징으로 하는 집적 회로 패키지.
  44. 다수의 적층된 집적 회로 다이를 갖는 집적 회로 패키지를 형성하기 위한 방법에 있어서, 상기 방법은
    다수의 전기적 본드 영역을 갖는 기판을 획득하는 단계,
    각각 본딩 패드의 세트를 갖는 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이를 획득하는 단계로서, 이때 상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이의 본딩 패드는 하나 이상, 그러나 둘 이하의 측부로 제한되어 위치하는 단계,
    상기 기판에 대하여 제 1 집적 회로 다이를 배열하는 단계,
    상기 제 1 집적 회로 다이와 제 2 집적 회로 다이 사이에서 사용되기 위한 제 1 부착물을 제공하는 단계,
    상기 제 2 집적 회로 다이를 상기 제 1 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 1 부착물이 존재하는 단계,
    제 2 집적 회로 다이와 제 3 집적 회로 다이 사이에서 사용되기 위한 제 2 부착물을 제공하는 단계,
    상기 제 3 집적 회로 다이를 상기 제 2 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 2 부착물이 존재하는 단계,
    제 3 집적 회로 다이와 제 4 집적 회로 다이 사이에서 사용되기 위한 제 3 부착물을 제공하는 단계,
    상기 제 4 집적 회로 다이를 상기 제 3 집적 회로 다이 상에 어긋난 방식(offset manner)으로 배열하는 단계로서, 이때 상기 다이들 사이에 제 3 부착물 이 존재하는 단계,
    상기 제 1 부착물과, 제 2 부착물과, 제 3 부착물을 동시에 경화시키는 단계, 그리고
    제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이의 본드 패드를, 전기적 본드 영역, 또는 서로에게 중 하나 이상으로 와이어 본딩시키는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  45. 제 44 항에 있어서, 상기 방법은
    제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이와, 와이어 본드와, 기판의 일부분, 또는 전체를 몰딩 물질(molding material)로 인캡슐레이팅(encapsulating)하는 단계
    를 더 포함하는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  46. 제 44 항에 있어서, 상기 방법은
    제 1 집적 회로 다이를 갖는 웨이퍼를 획득하는 단계로서, 이때 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이가 그 위에 포함되는 단계, 그리고
    각각의 집적 회로 다이의 활성 표면의 4개의 측부 중 하나 이상의, 그러나 둘 이하의 지정 측부 상에 본드 패드가 모두 유사한 방식으로 배열되도록, 상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이의 본드 패드를 재-분포시키기 위해 웨이퍼를 처리하는 단계
    를 더 포함하는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  47. 제 44 항에 있어서,
    상기 제 2 집적 회로 다이는 상기 제 1 집적 회로 다이 위에서 제 1 방향으로 어긋나 있으며,
    상기 제 3 집적 회로 다이는 상기 제 2 집적 회로 다이 위에서 제 1 방향으로 어긋나 있고,
    상기 제 4 집적 회로 다이는 상기 제 2 집적 회로 다이 위에서 제 1 방향으로 어긋나 있는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  48. 제 44 항에 있어서,
    상기 제 2 집적 회로 다이는 상기 제 1 집적 회로 다이 위에서 제 1 방향으로 어긋나 있으며,
    상기 제 3 집적 회로 다이는 상기 제 2 집적 회로 다이 위에서 제 2 방향으로 어긋나 있으며, 이때 상기 제 2 방향은 제 1 방향의 반대이고,
    상기 제 4 집적 회로 다이는 상기 제 3 집적 회로 다이 위에서 제 1 방향으 로 어긋나 있는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  49. 제 44 항에 있어서, 상기 제 1 집적 회로 다이, 제 2 집적 회로 다이, 제 3 집적 회로 다이 및 제 4 집적 회로 다이는 각각 메모리 다이인 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
  50. 제 49 항에 있어서, 상기 각각의 메모리 다이는 동일한 크기를 갖는 것을 특징으로 하는 집적 회로 패키지를 형성하기 위한 방법.
KR1020077027470A 2005-05-26 2006-05-23 적층형 집적 회로를 갖는 집적 회로 패키지 및 이를제조하기 위한 방법 KR20080013937A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/140,608 2005-05-26
US11/140,608 US20060267173A1 (en) 2005-05-26 2005-05-26 Integrated circuit package having stacked integrated circuits and method therefor

Publications (1)

Publication Number Publication Date
KR20080013937A true KR20080013937A (ko) 2008-02-13

Family

ID=36954441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027470A KR20080013937A (ko) 2005-05-26 2006-05-23 적층형 집적 회로를 갖는 집적 회로 패키지 및 이를제조하기 위한 방법

Country Status (7)

Country Link
US (2) US20060267173A1 (ko)
EP (1) EP1889292A1 (ko)
JP (1) JP2008543059A (ko)
KR (1) KR20080013937A (ko)
CN (1) CN101228628A (ko)
TW (1) TW200721441A (ko)
WO (1) WO2006127782A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044395B2 (en) 2008-08-08 2011-10-25 Hynix Semiconductor Inc. Semiconductor memory apparatus for controlling pads and multi-chip package having the same
KR101119031B1 (ko) * 2008-11-11 2012-03-16 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8304895B2 (en) 2009-08-31 2012-11-06 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
US8455992B2 (en) 2010-10-12 2013-06-04 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8487452B2 (en) 2010-07-02 2013-07-16 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
KR20150132051A (ko) * 2015-11-04 2015-11-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
KR20180046990A (ko) * 2016-10-28 2018-05-10 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR20200095841A (ko) * 2019-02-01 2020-08-11 에스케이하이닉스 주식회사 적층 칩 구조를 가지는 반도체 패키지

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP4411205B2 (ja) * 2002-06-28 2010-02-10 ボストン サイエンティフィック ニューロモデュレイション コーポレイション 内蔵型電源及び双方向性テレメトリ・システムを有する微小刺激装置
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
TWI284971B (en) * 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
WO2007145599A1 (en) * 2006-06-12 2007-12-21 Stats Chippac Ltd Integrated circuit package system with offset stacked die
KR100800149B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 스택 패키지
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7592691B2 (en) * 2006-09-01 2009-09-22 Micron Technology, Inc. High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
US20080105970A1 (en) * 2006-11-02 2008-05-08 Shinichi Togawa Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
WO2008081630A1 (ja) * 2006-12-29 2008-07-10 Sanyo Electric Co., Ltd. 半導体装置およびその製造方法
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
CN101236959B (zh) * 2007-02-02 2010-05-19 南茂科技股份有限公司 多芯片交错堆栈的封装结构
JP5388422B2 (ja) * 2007-05-11 2014-01-15 スパンション エルエルシー 半導体装置及びその製造方法
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
KR101557273B1 (ko) * 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
US20090068790A1 (en) 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4498403B2 (ja) * 2007-09-28 2010-07-07 株式会社東芝 半導体装置と半導体記憶装置
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP2009111062A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 半導体装置及びその製造方法
JP5178213B2 (ja) * 2008-01-23 2013-04-10 株式会社東芝 積層型半導体装置と半導体記憶装置
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
KR100910229B1 (ko) 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7989941B2 (en) * 2008-03-19 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with support structure for die overhang
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
US8502375B2 (en) 2010-06-29 2013-08-06 Sandisk Technologies Inc. Corrugated die edge for stacked die semiconductor package
JP2012093942A (ja) * 2010-10-27 2012-05-17 Disco Abrasive Syst Ltd メモリカード
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
WO2013007029A1 (en) * 2011-07-14 2013-01-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Chip-on-package structure for multiple die stacks
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
KR20130104430A (ko) * 2012-03-14 2013-09-25 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9287249B2 (en) 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
JP5865220B2 (ja) * 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
KR20140109134A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치
KR20150009146A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 멀티-칩 패키지
CN104752491A (zh) 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置
DE102014221546A1 (de) * 2014-10-23 2016-04-28 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
KR20170016551A (ko) * 2015-08-03 2017-02-14 삼성전자주식회사 반도체 패키지
WO2017095401A1 (en) * 2015-12-02 2017-06-08 Intel Corporation Die stack with cascade and vertical connections
KR102505206B1 (ko) 2015-12-15 2023-03-03 삼성전자주식회사 반도체 패키지
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10872832B2 (en) 2015-12-16 2020-12-22 Intel Corporation Pre-molded active IC of passive components to miniaturize system in package
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20180004413A (ko) 2016-07-04 2018-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
KR102591618B1 (ko) 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10312219B2 (en) 2017-11-08 2019-06-04 Micron Technology, Inc. Semiconductor device assemblies including multiple shingled stacks of semiconductor dies
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
JP6462926B2 (ja) * 2018-03-05 2019-01-30 東芝メモリ株式会社 ストレージ装置、及び電子機器
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
KR102540050B1 (ko) 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
EP3717259A1 (en) 2019-02-06 2020-10-07 Hewlett-Packard Development Company, L.P. Fluid ejection devices including contact pads
KR20210034784A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그 제조 방법
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
WO1996006459A1 (en) * 1994-08-25 1996-02-29 National Semiconductor Corporation Component stacking in multi-chip semiconductor packages
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
JP2002222932A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US6674173B1 (en) * 2003-01-02 2004-01-06 Aptos Corporation Stacked paired die package and method of making the same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044395B2 (en) 2008-08-08 2011-10-25 Hynix Semiconductor Inc. Semiconductor memory apparatus for controlling pads and multi-chip package having the same
US8759968B2 (en) 2008-08-08 2014-06-24 SK Hynix Inc. Semiconductor memory apparatus for controlling pads and multi-chip package having the same
KR101119031B1 (ko) * 2008-11-11 2012-03-16 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8304895B2 (en) 2009-08-31 2012-11-06 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8697491B2 (en) 2009-08-31 2014-04-15 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8487452B2 (en) 2010-07-02 2013-07-16 Samsung Electronics Co., Ltd. Semiconductor package having a stacked structure
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
US8455992B2 (en) 2010-10-12 2013-06-04 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8633057B2 (en) 2010-10-12 2014-01-21 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
KR20150132051A (ko) * 2015-11-04 2015-11-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
KR20180046990A (ko) * 2016-10-28 2018-05-10 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR20200095841A (ko) * 2019-02-01 2020-08-11 에스케이하이닉스 주식회사 적층 칩 구조를 가지는 반도체 패키지

Also Published As

Publication number Publication date
EP1889292A1 (en) 2008-02-20
JP2008543059A (ja) 2008-11-27
CN101228628A (zh) 2008-07-23
TW200721441A (en) 2007-06-01
US20060267173A1 (en) 2006-11-30
US20070218588A1 (en) 2007-09-20
WO2006127782A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
KR20080013937A (ko) 적층형 집적 회로를 갖는 집적 회로 패키지 및 이를제조하기 위한 방법
US7309923B2 (en) Integrated circuit package having stacked integrated circuits and method therefor
US8723302B2 (en) Integrated circuit package system with input/output expansion
US7199458B2 (en) Stacked offset semiconductor package and method for fabricating
JP7253601B2 (ja) ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ
US20070126122A1 (en) Semiconductor device with a wiring substrate and method for producing the same
US20100109138A1 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
TW200939361A (en) Integrated circuit package system with interposer
JP2003516637A (ja) 二重ダイ集積回路パッケージ
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US20070052079A1 (en) Multi-chip stacking package structure
US6580618B2 (en) Low-profile multi-chip module
US11410969B2 (en) Semiconductor device assemblies including multiple stacks of different semiconductor dies
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US20100148350A1 (en) Semiconductor device and method for manufacturing the same
CN113053858A (zh) 具有扇出边沿的面对面半导体装置
US20180350746A1 (en) Rectangular semiconductor package and a method of manufacturing the same
US11456279B2 (en) Integrated electronic element module, semiconductor package, and method for fabricating the same
US20230011439A1 (en) Semiconductor Device Package Die Stacking System and Method
KR100567055B1 (ko) 반도체 패키지의 적층방법
CN115547940A (zh) 包括支撑结构的半导体封装件
KR20240032303A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20050012591A (ko) 반도체 패키지 및 이를 적층시킨 패키지 모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid