KR20050012591A - 반도체 패키지 및 이를 적층시킨 패키지 모듈 - Google Patents

반도체 패키지 및 이를 적층시킨 패키지 모듈

Info

Publication number
KR20050012591A
KR20050012591A KR1020030051591A KR20030051591A KR20050012591A KR 20050012591 A KR20050012591 A KR 20050012591A KR 1020030051591 A KR1020030051591 A KR 1020030051591A KR 20030051591 A KR20030051591 A KR 20030051591A KR 20050012591 A KR20050012591 A KR 20050012591A
Authority
KR
South Korea
Prior art keywords
bump
semiconductor chip
bonding pads
semiconductor
package
Prior art date
Application number
KR1020030051591A
Other languages
English (en)
Inventor
김종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030051591A priority Critical patent/KR20050012591A/ko
Publication of KR20050012591A publication Critical patent/KR20050012591A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

본 발명은 경박단소화시켜 용량 증대가 가능한 반도체 패키지 및 이를 적층시킨 패키지 모듈을 개시하며, 개시된 본 발명의 반도체 패키지는 다수의 본딩패드 및 상기 본딩패드에 각각 형성된 제 1범프가 구비된 반도체 칩과, 상면에 상기 반도체 칩이 실장되며, 가장자리 부위에 상기 제 1범프와 대응되는 각각의 제 2범프가 구비된 기판과, 상기 반도체 칩과 상기 기판을 덮으며, 상기 제 1범프와 제 2범프를 연결시키는 필름을 포함하여 구성된 것을 특징으로 한다.

Description

반도체 패키지 및 이를 적층시킨 패키지 모듈{SEMICONDUCTOR PACKAGE AND PACKAGE MODULE STACKING IT}
본 발명은 반도체 패키지 및 이를 적층시킨 패키지 모듈에 관한 것으로서, 보다 상세하게는, 경박단소화시켜 용량 증대가 가능한 반도체 패키지 및 이를 적층시킨 패키지 모듈에 관한 것이다.
전기·전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 연구되고 있으며, 이러한 연구는주로 패키지의 크기를 줄이는 방향으로 진행되고 있다. 예를들어, 칩 사이즈 패키지(Chip Size Package) 및 볼 그리드 어레이 패키지(Ball Grid Array Package) 등은 크기 감소를 통해 실장 가능한 패키지의 수를 증가시킨 것이다. 또한, 패키지의 크기를 줄인 예로서는 TSOP(Thin Small Outline Package)이 있으며, 이하에 상기 TSOP의 구조를 도 1을 참조하여 설명하도록 한다.
도 1에 도시된 바와 같이, TSOP(10)은 양측으로 이격·분리되어 배치된 리드 프레임(1) 상에 에지 어레이 타입(edge array type)으로 본드패드들(2a)이 구비된 반도체 칩(2)이 부착되고, 이 본드패드(2a)와 리드 프레임(1)의 인너리드(1a)가 금속 와이어(3)에 의해 전기적으로 접속되며, 그리고, 상기 반도체 칩(2) 및 이에 와이어 본딩된 인너리드(1a)를 포함한 공간적 영역이 에폭시 몰딩 컴파운드와 같은 봉지제(4)로 봉지된 구조이다.
그러나, 종래 기술에 따른 TSOP은 금속 와이어를 사용함에 따라, 금속 와이어 루프 높이(loop height)를 줄여 패키지 두께를 얇게 제조하는 데에는 한계가 있으며, 금속 와이어의 쓰러짐(sweep) 등의 문제점이 있다.
또한, 종래의 TSOP는 크기 감소를 통해 실장 가능한 패키지의 수를 증가시킬 수 있다는 잇점은 있으나, 기본적으로 하나의 반도체 칩이 탑재되는 구조이므로, 용량 증가에 한계가 있고, 그래서, 이러한 TSOP으로는 대용량 시스템의 구현이 곤란하다.
따라서, 패키지의 용량 증대를 위해서 하나의 패키지에 두 개 이상의 반도체칩을 탑재시키거나, 또는, 두 개 이상의 패키지들을 적층시키는 적층 패키지가 제조되고 있는데, 이러한 적층 패키지에 TSOP이 적용된 경우, 적층된 TSOP들에서의 리드 프레임들에 대한 전기적 연결이 각각 이루어져야 하므로, 전체적인 공정 시간이 길고, 특히, 솔더 조인트(solder joint)의 신뢰성이 확보되지 못하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속 와이어가 탑재된 필름을 사용함으로써, 제품의 두께를 얇게 제조가능한 반도체 패키지를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 상기 반도체 패키지를 적층시켜 용량을 증대시킬 수 있는 패키지 모듈을 제공하는 것이다.
도 1은 종래의 TSOP(Thin Small Outline Package)을 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 사시도.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 각 구성요소를 각각 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지의 사시도.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 2개 적층시킨 반도체 모듈의 사시도.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지는 다수의 본딩패드 및 상기 본딩패드에 각각 형성된 제 1범프가 구비된 반도체 칩과, 상면에 상기 반도체 칩이 실장되며, 가장자리 부위에 상기 제 1범프와 대응되는 각각의 제 2범프가 구비된 기판과, 상기 반도체 칩과 상기 기판을 덮으며, 상기 제 1범프와 제 2범프를 연결시키는 필름을 포함하여 구성된 것을 특징으로 한다.
이때, 상기 본딩패드는 상기 반도체 칩의 가장자리 부분에 일정간격으로 배열되거나, 센터 부분에 일정간격으로 배열된다.
또한, 상기 필름은 상기 제 1범프와 제 2범프와 대응된 부분에 각각 형성된제 1및 제 2개구부와, 상기 제 1및 제 2개구부 사이에 형성되어 상기 제 1및 제 2범프를 전기적으로 연결시키는 금속와이어가 구비된다.
상기 다른 목적을 달성하기 위한 본 발명의 패키지 모듈은 다수의 제 1본딩패드 및 상기 제 1본딩패드에 각각 형성된 제 1범프가 구비된 제 1반도체 칩과, 상기 제 1반도체 칩 위에 적층되며 다수의 제 2본딩패드 및 상기 제 2본딩패드에 각각 형성된 제 2범프가 구비된 제 2반도체 칩과, 상면에 상기 제 1및 제 2반도체 칩이 적층되어 실장되며, 가장자리 부위에는 상기 제 1및 제 2범프와 대응되는 각각의 제 3범프가 구비된 기판과, 상기 제 1반도체 칩과 상기 기판을 덮으며 상기 제 1범프와 제 3범프를 연결시키는 제 1필름과, 상기 제 2반도체 칩과 상기 제 1필름을 덮으며 상기 제 2범프와 제 3범프를 연결시키는 제 2필름을 포함하여 구성된 것을 특징으로 한다.
이때, 상기 제 1및 제 2본딩패드는 상기 제 1및 제 2반도체 칩의 가장자리 부분 또는 센터 부분에 일정간격으로 배열된다.
또한, 상기 제 1필름은 상기 제 1범프와 제 3범프와 대응된 부분이 개구되고 상기 개구된 부위의 사이에 형성되어 상기 제 1및 제 3범프를 전기적으로 연결시키는 금속와이어가 구비되고, 상기 제 2필름은 상기 제 2범프와 제 3범프와 대응된 부분이 개구되고 상기 개구된 부위의 사이에 형성되어 상기 제 1및 제 3범프를 전기적으로 연결시키는 금속와이어가 구비된다.
(실시예)
이하, 첨부된 도면을 참조해서 본 발명의 바람직한 실시예를 보다 상세하게설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 사시도이다.
또한, 도 3 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 각 구성요소를 각각 도시한 도면으로서, 도 3은 범프가 구비된 반도체 칩을, 도 4는 기판을, 그리고 도 5는 금속 와이어가 구비된 필름을 각각 나타낸 것이다.
본 발명의 일 실시예에 따른 반도체 패키지는, 도 2에 도시된 바와 같이, 반도체 칩(20)과, 반도체 칩(20)이 실장되는 기판(30)과, 상기 반도체 칩(20)과 기판(30)을 전기적으로 연결시키는 필름(40)을 포함한다.
상기 반도체 칩(20)은 상부면 가장자리 부위에 본딩패드(미도시)가 다수개 배열되며, 상기 본딩패드에는 각각 제 1범프(21)가 부착되어 있다.
상기 기판(30)은 상기 반도체 칩(20)의 제 1범프(21)와 대응되는 위치에 각각 제 2범프(21)가 형성되어 있다.
상기 필름(40)은 반도체 칩(20)과 기판(30)의 일부를 덮으며, 상기 제 1범프(21)와 제 2범프(31)와 대응된 부분을 개구시키는 각각의 제 1및 제 2개구부(42)(43)가 형성되고, 상기 제 1및 제 2개구부(42)(43)를 수평으로 연결시켜 제 1및 제 2범프(21)(31)를 전기적으로 연결시키는 금속와이어(41)가 형성되어 있다.
상기 구성을 가진 본 발명의 일 실시예에 따른 반도체 패키지 제조는, 먼저 제 1범프(21)가 부착된 반도체 칩(20) 및 제 2범프(31)가 부착된 기판(30)을 제공한다. 이어, 기판(30) 위에 반도체 칩(20)을 안착시키고 나서, 필름(40)을 기판 및반도체 칩의 일부에 부착시킨다. 이때, 상기 필름(40)은 양측 가장자리 부위에 각각 제 1및 제 2개구부(42)(43)가 형성되며, 상기 제 1개구부(42)를 통해 반도체 칩의 제 1범프(21)가 노출되고, 상기 제 2개구부(43)을 통해 기판(30)의 제 2범프(41)가 노출된다.
그런 다음, 상기 반도체 칩(20)의 제 1범프(21)와 기판(30)의 제 2범프(31) 사이를 금속 와이어(41)로 본딩시킨다. 상기 금속 와이어(41)는 도전필름 재질이 이용된다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지의 사시도이다.
본 발명의 다른 실시예에서는 본 발명의 일 실시예와 동일하되, 센터 부분에 본딩패드가 배열된 반도체 칩을 패키징한 것을 보인 것이다.
도 6에 도시된 바와 같이, 반도체 칩(20)은 상부면의 센터 부분에 다수의 본딩패드(미도시) 및 본딩패드에 제 1범프(미도시)가 부착된다. 또한, 기판(30)은 반도체 칩(20)의 제 1범프와 대응되는 위치에 각각 제 2범프가 부착된다.
상기 필름(40)은 제 1범프와 대응된 위치에 제 1개구부(42)가 형성되고, 제 2범프와 대응된 위치에 제 2개구부(43)가 형성되며, 상기 제 1개구부(42)를 통해 제 1범프가 노출되고 제 2개구부(43)를 통해 제 2범프가 노출된다. 또한, 제 1및 제 2범프는 도전필름 재질의 금속 와이어(41)에 의해 전기적으로 연결된다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 2개 적층시킨 반도체 모듈의 사시도이다.
본 발명의 패키지 모듈은 본 발명의 일 실시예에서 제작된 반도체 패키지를2층 구조로 적층시킨 것이다.
본 발명의 패키지 모듈은, 도 7에 도시된 바와 같이, 적층된 제 1반도체 칩(20)과 제 2반도체 칩(50)과, 상기 제 1및 제 2반도체 칩들이 실장되는 기판(30)과, 제 1반도체 칩(20)과 기판(30)을 전기적으로 연결시키는 제 1필름과, 제 2반도체 칩(50)과 기판(30)을 전기적으로 연결시키는 제 2필름을 포함한다.
상기 제 1반도체 칩(20)은 다수의 제 1본딩패드(미도시) 및 상기 제 1본딩패드에 각각 형성된 제 1범프(미도시)가 구비되며, 상기 제 2반도체 칩(50)도 제 1반도체 칩(20) 위에 적층되며 다수의 제 2본딩패드(미도시) 및 상기 제 2본딩패드에 각각 형성된 제 2범프가 구비된다. 여기서, 제 1및 제 2반도체 칩(20)(50)에서, 제 1및 제 2본딩패드는 칩의 가장자리 부분 또는 센터 부분에 일정간격으로 배열된다.
상기 기판(30)은 상면에 상기 제 1및 제 2반도체 칩(20)(50)이 실장되며, 제 1및 제 2범프와 대응된 위치에 각각의 제 3범프가 구비된다.
상기 제 1필름(40)은 제 1반도체 칩(20)과 기판(30)의 일부를 덮으며, 제 1범프와 제 3범프와 대응된 부분에 각각 형성된 제 1및 제 2개구부(42)(43)와, 상기 제 1및 제 3범프를 전기적으로 연결시키는 제 1금속 와이어(41)가 구비된다.
상기 제 2필름(60)은 제 2반도체 칩(50)과 제 1필름(40)을 덮으며, 상기 제 1필름(40)과 동일 구조를 가진다. 즉, 제 2필름(60)은 제 2범프와 제 3범프와 대응된 부분에 각각 형성된 제 1및 제 2개구부(62)(63)와, 상기 제 2및 제 3범프를 전기적으로 연결시키는 제 2금속 와이어(61)가 구비된다.
이상에서와 같이, 본 발명은 도전필름 재질의 와이어를 적용시킨 반도체 패키지 구조를 가짐으로써, 기존의 금속 와이어가 차지하는 와이어 높이만큼 패키지 두께를 얇게 제조 가능하며, 또한 기존의 금속 와이어의 쓰러짐 등의 문제를 해결할 수 있다.
한편, 본 발명은 상기 구조의 반도체 패키지를 적층시켜 패키지 모듈을 형성함으로써, 두께를 최소화하고 대용량을 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 다수의 본딩패드 및 상기 본딩패드에 각각 형성된 제 1범프가 구비된 반도체 칩과,
    상면에 상기 반도체 칩이 실장되며, 가장자리 부위에 상기 제 1범프와 대응되는 각각의 제 2범프가 구비된 기판과,
    상기 반도체 칩과 상기 기판을 덮으며, 상기 제 1범프와 제 2범프를 연결시키는 필름을 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 본딩패드는 상기 반도체 칩의 가장자리 부분에 일정간격으로 배열되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 본딩패드는 상기 반도체 칩의 센터 부분에 일정간격으로 배열된 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서, 상기 필름은 상기 제 1범프와 제 2범프와 대응된 부분에 각각 형성된 제 1및 제 2개구부와, 상기 제 1및 제 2개구부 사이에 형성되어 상기 제 1및 제 2범프를 전기적으로 연결시키는 금속와이어가 구비된 것을 특징으로 하는 반도체 패키지.
  5. 다수의 제 1본딩패드 및 상기 제 1본딩패드에 각각 형성된 제 1범프가 구비된 제 1반도체 칩과,
    상기 제 1반도체 칩 위에 적층되며, 다수의 제 2본딩패드 및 상기 제 2본딩패드에 각각 형성된 제 2범프가 구비된 제 2반도체 칩과,
    상면에 상기 제 1및 제 2반도체 칩이 적층되어 실장되며, 가장자리 부위에는 상기 제 1및 제 2범프와 대응되는 각각의 제 3범프가 구비된 기판과,
    상기 제 1반도체 칩과 상기 기판을 덮으며, 상기 제 1범프와 제 3범프를 연결시키는 제 1필름과,
    상기 제 2반도체 칩과 상기 제 1필름을 덮으며, 상기 제 2범프와 제 3범프를 연결시키는 제 2필름을 포함하여 구성된 것을 특징으로 하는 패키지 모듈.
  6. 제 5항에 있어서, 상기 제 1및 제 2본딩패드는 상기 제 1및 제 2반도체 칩의 가장자리 부분에 일정간격으로 배열된 것을 특징으로 하는 패키지 모듈.
  7. 제 5항에 있어서, 상기 제 1및 제 2본딩패드는 상기 제 1및 제 2반도체 칩의 센터 부분에 일정간격으로 배열된 것을 특징으로 하는 패키지 모듈.
  8. 제 5항에 있어서, 상기 제 1필름은 상기 제 1범프와 제 3범프와 대응된 부분이 개구되고, 상기 개구된 부위의 사이에 형성되어 상기 제 1및 제 3범프를 전기적으로 연결시키는 금속와이어가 구비되고,
    상기 제 2필름은 상기 제 2범프와 제 3범프와 대응된 부분이 개구되고, 상기 개구된 부위의 사이에 형성되어 상기 제 1및 제 3범프를 전기적으로 연결시키는 금속와이어가 구비된 것을 특징으로 하는 패키지 모듈.
KR1020030051591A 2003-07-25 2003-07-25 반도체 패키지 및 이를 적층시킨 패키지 모듈 KR20050012591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051591A KR20050012591A (ko) 2003-07-25 2003-07-25 반도체 패키지 및 이를 적층시킨 패키지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051591A KR20050012591A (ko) 2003-07-25 2003-07-25 반도체 패키지 및 이를 적층시킨 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20050012591A true KR20050012591A (ko) 2005-02-02

Family

ID=37224537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051591A KR20050012591A (ko) 2003-07-25 2003-07-25 반도체 패키지 및 이를 적층시킨 패키지 모듈

Country Status (1)

Country Link
KR (1) KR20050012591A (ko)

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7312519B2 (en) Stacked integrated circuit package-in-package system
US7298038B2 (en) Integrated circuit package system including die stacking
US7205651B2 (en) Thermally enhanced stacked die package and fabrication method
US7884460B2 (en) Integrated circuit packaging system with carrier and method of manufacture thereof
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7683467B2 (en) Integrated circuit package system employing structural support
US20070114677A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US20080174030A1 (en) Multichip stacking structure
KR20040062764A (ko) 칩 스케일 적층 패키지
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
US20080073759A1 (en) Semiconductor package
US7759783B2 (en) Integrated circuit package system employing thin profile techniques
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR20090043945A (ko) 스택 패키지
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20050012591A (ko) 반도체 패키지 및 이를 적층시킨 패키지 모듈
KR20060128376A (ko) 칩 스택 패키지
KR20060005713A (ko) 업-다운 타입 칩 스택 패키지
KR100708050B1 (ko) 반도체패키지
KR20060133802A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid