CN101228628A - 具有堆叠的集成电路的集成电路封装及其方法 - Google Patents

具有堆叠的集成电路的集成电路封装及其方法 Download PDF

Info

Publication number
CN101228628A
CN101228628A CNA200680026976XA CN200680026976A CN101228628A CN 101228628 A CN101228628 A CN 101228628A CN A200680026976X A CNA200680026976X A CN A200680026976XA CN 200680026976 A CN200680026976 A CN 200680026976A CN 101228628 A CN101228628 A CN 101228628A
Authority
CN
China
Prior art keywords
integrated circuit
small pieces
circuit
circuit small
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200680026976XA
Other languages
English (en)
Inventor
赫姆·P·塔基阿尔
什里卡·巴加斯
肯·简明·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101228628A publication Critical patent/CN101228628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示用于在集成电路封装内堆叠集成电路电路小片的改进的技术。这些改进的技术实现集成电路封装内集成电路电路小片的较大堆叠密度。另外，所述改进的堆叠技术允许使用常规接合技术将各个集成电路电路小片彼此电连接或将其电连接到衬底。这些改进的方法尤其可用于在集成电路封装内堆叠相同尺寸(且通常相同功能)的集成电路电路小片。此类集成电路封装的一个实例是非易失性存储器集成电路封装，其包含设置成堆叠形式的多个相似尺寸的存储器存储集成电路电路小片。

Description

具有堆叠的集成电路的集成电路封装及其方法
技术领域
本发明涉及集成电路封装，且更明确地说涉及包含堆叠的集成电路的集成电路封装。
背景技术
随着存储器集成电路(IC)封装变小且其存储器密度变大的趋势不断持续，需要在封装集成电路方面有所进步。一项新近的进步涉及在单个IC封装内堆叠多个集成电路电路小片。在一种方法中，这种堆叠涉及在较大电路小片上堆叠较小电路小片。电路小片的每一者均引线接合到衬底。引线接合的使用必然需要可以接达电路小片的每一者的接合衬垫；因此，上部电路小片当堆叠在下部电路小片上时必须较小以便不会防碍接达下部电路小片的接合衬垫。这种类型的堆叠已(例如)用于相同功能的电路小片(例如，两个快闪存储器电路小片)或不同功能的电路小片(例如，一个快闪存储器电路小片和一个SRAM电路小片)。对于堆叠芯片级封装(堆叠CSP)和堆叠薄型小尺寸封装(TSOP)，已进行了两个或三个电路小片的堆叠。在另一方法中，可通过将间隔件(即，相对较厚的绝缘体)放置在电路小片之间来堆叠相似尺寸的电路小片。尽管所述间隔件为下部电路小片提供充足的空间使得可对其进行引线接合，但所述间隔件不利地使集成电路封装变厚或限制了可配合在给定尺寸的集成电路封装内的电路小片的数目。
图1是具有集成电路电路小片堆叠的常规集成电路封装100的横截面图。集成电路封装100包含衬底102。一对集成电路电路小片104和106堆叠在衬底102上，但通过间隔件电路小片(spacer die)108分隔。间隔件电路小片108通常具有与集成电路电路小片104和106类似的厚度。然而，间隔件电路小片108的宽度通常小于集成电路电路小片104和106的宽度，使得下部集成电路电路小片104的接合衬垫可经由引线110而引线接合到衬底102。上部集成电路电路小片106也可经由引线112而引线接合到衬底102。因此，通过在集成电路电路小片104与106之间提供间隔件电路小片108，集成电路封装100能够包含多个尺寸相似的集成电路电路小片。然而，不幸的是，间隔件电路小片108增加了集成电路封装100的总高度。因此，当集成电路封装的总高度受限时，用于帮助堆叠集成电路芯片的间隔件电路小片的存在会起到限制可提供在集成电路封装内的集成电路电路小片的数目的作用。
因此，仍然需要提供用于在集成电路封装内堆叠集成电路电路小片的改进的技术。
发明内容
概括地说，本发明提供用于在集成电路封装内堆叠集成电路电路小片的改进的技术。这些改进的技术实现集成电路封装内集成电路电路小片的较大的堆叠密度。另外，所述改进的堆叠技术允许使用常规接合技术将各个集成电路电路小片彼此电连接或将其电连接到衬底。再者，所述改进的堆叠技术大大减少了制造具有多个堆叠的集成电路电路小片的集成电路封装所需的工艺步骤的数目。
本发明可以许多方式实施，包含作为系统、设备、装置或方法来实施。下文论述本发明的若干实施例。
作为集成电路封装，本发明的一个实施例至少包含：集成电路电路小片的偏移堆叠，所述偏移堆叠中的集成电路电路小片的每一者之间不具有间隔件电路小片；以及衬底，其支撑所述偏移堆叠，所述偏移堆叠耦合到所述衬底。
作为集成电路封装，本发明的另一实施例至少包含：衬底，其具有多个衬底接合区域；第一集成电路电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一集成电路电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第一接合衬垫；第一引线接合，其提供在所述第一接合衬垫与衬底接合区域的一者或一者以上之间；第一粘合层，其提供在第一集成电路电路小片的有源表面的至少一部分上；以及第二集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的无源表面通过第一粘合层附接到第一集成电路电路小片的有源表面，且所述第二集成电路电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第二接合衬垫。第二集成电路电路小片以偏移方式附接到第一集成电路电路小片，使得第二集成电路电路小片不附接在第一集成电路电路小片的第一接合衬垫上。
作为集成电路封装，本发明的另一实施例至少包含：衬底，其具有多个衬底接合区域；第一集成电路电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一集成电路电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第一接合衬垫；第一引线接合，其提供在所述第一接合衬垫与衬底接合区域的一者或一者以上之间；以及第二集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的无源表面附接到第一集成电路电路小片的有源表面，且所述第二集成电路电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第二接合衬垫。第二集成电路电路小片以偏移方式附接到第一集成电路电路小片，使得第二集成电路电路小片不附接在第一集成电路电路小片的第一接合衬垫上。
作为存储器集成电路封装，本发明的一个实施例至少包含：衬底，其具有多个衬底接合区域；第一存储器电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一存储器电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第一接合衬垫；第一引线接合，其提供在所述第一接合衬垫与衬底接合区域的一者或一者以上之间；第一粘合层，其提供在第一存储器电路小片的有源表面的至少一部分上；第二存储器电路小片，其具有有源表面和无源表面，所述第二存储器电路小片的无源表面通过第一粘合层附接到第一存储器电路小片的有源表面，且所述第二存储器电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第二接合衬垫，第二存储器电路小片以偏移方式附接到第一存储器电路小片，使得第二存储器电路小片不附接在第一存储器电路小片的第一接合衬垫上；第二引线接合，其提供在所述第二接合衬垫与衬底接合区域或第一接合衬垫的一者或一者以上之间；第二粘合层，其提供在第二存储器电路小片的有源表面的至少一部分上；第三存储器电路小片，其具有有源表面和无源表面，所述第三存储器电路小片的无源表面通过第二粘合层附接到第二存储器电路小片的有源表面，且所述第三存储器电路小片的有源表面具有设置在有源表面的四个侧的至少一个但不多于两个预定侧上的第二接合衬垫，第三存储器电路小片以偏移方式附接到第二存储器电路小片，使得第三存储器电路小片不附接在第二存储器电路小片的第二接合衬垫上；第三引线接合，其提供在所述第三接合衬垫与衬底接合区域、第一接合衬垫或第二接合衬垫的一者或一者以上之间；第三粘合层，其提供在第三存储器电路小片的有源表面的至少一部分上；以及第四存储器电路小片，其具有有源表面和无源表面，所述第四存储器电路小片的无源表面通过第三粘合层附接到第三存储器电路小片的有源表面，且所述第四存储器电路小片的有源表面具有设置在有源表面上的第四接合衬垫，第四存储器电路小片以偏移方式附接到第三存储器电路小片，使得第四存储器电路小片不附接在第三存储器电路小片的第三接合衬垫上。
作为形成具有多个堆叠的集成电路电路小片的集成电路封装的方法，本发明的一个实施例包含以下动作：获得具有多个电接合区域的衬底；获得具有相应组的接合衬垫的第一、第二、第三和第四集成电路电路小片，所述第一、第二和第三集成电路电路小片的接合衬垫限制于其至少一侧但多于两个侧；相对于衬底设置第一集成电路电路小片；提供第一粘合剂以供在第一与第二集成电路电路小片之间使用；以偏移方式将第二集成电路电路小片放置在第一集成电路电路小片上，第一粘合剂在其之间；提供第二粘合剂以供在第二与第三集成电路电路小片之间使用；以偏移方式将第三集成电路电路小片放置在第二集成电路电路小片上，第二粘合剂在其之间；提供第三粘合剂以供在第三与第四集成电路电路小片之间使用；以偏移方式将第四集成电路电路小片放置在第三集成电路电路小片上，第三粘合剂在其之间；同时固化第一粘合剂、第二粘合剂和第三粘合剂；以及随后将第一集成电路电路小片、第二集成电路电路小片、第三集成电路电路小片和第四集成电路电路小片引线接合到电接合区域和/或彼此引线接合。
从结合附图作出的以下具体实施方式中将了解本发明的其它方面和优点，附图以举例方式说明本发明的原理。
附图说明
接合附图通过以下具体实施方式将容易理解本发明，附图中相似参考标号表示相似结构的元件，且其中：
图1是常规集成电路封装的横截面图。
图2是根据本发明一个实施例的集成电路封装的横截面图。
图3是根据本发明另一实施例的集成电路封装的横截面图。
图4A、图4B和图4C是说明在接合衬垫再分布工艺的背景下集成电路电路小片的俯视图的图式。
图5是根据本发明另一实施例的集成电路封装的横截面图。
图6是根据本发明另一实施例的集成电路封装的横截面图。
图7A图7D是根据本发明其它实施例的集成电路封装的横截面图。
图8A和图8B是具有集成电路堆叠以及与所述堆叠分离的至少一个其它集成电路的其它集成电路封装的横截面图。
图9A和图9B是根据本发明一个实施例的封装组装处理的流程图。
图10是根据本发明一个实施例的接合衬垫再分布工艺的流程图。
具体实施方式
本发明提供用于在集成电路封装内堆叠集成电路电路小片的改进的技术。这些改进的技术实现集成电路封装内集成电路电路小片的较大的堆叠密度。另外，所述改进的堆叠技术允许使用常规接合技术将各个集成电路电路小片彼此电连接或将其电连接到衬底。再者，所述改进的堆叠技术大大减少了制造具有多个堆叠的集成电路电路小片的集成电路封装所需的工艺步骤的数目。
这些技术尤其可用于薄或低型面的集成电路封装，因为所得的集成电路封装可提供较大效用(即，较大功能能力或较大容量)。这些改进的方法还尤其可用于在集成电路封装内堆叠相同尺寸(且通常相同功能)的集成电路芯片。此类集成电路封装的一个实例是非易失性存储器集成电路封装，其包含堆叠在衬底上而不需要间隔件的多个相似尺寸的存储器存储集成电路芯片。
下文参看图2-图10论述本发明的实施例。然而，所属领域的技术人员将容易了解，本文参看这些图式给出的详细描述用于阐释性目的，因为本发明延伸超越了这些有限的实施例。
图2是根据本发明一个实施例的集成电路封装200的横截面图。集成电路封装200包含衬底202。衬底202可依据实施方案而变化。举例来说，衬底202可以是印刷电路板、陶瓷衬底、引线框或带。
多个集成电路电路小片堆叠在衬底202上。在此实施例中，所有集成电路电路小片具有相同尺寸，但不是必须的。集成电路电路小片的功能可全部相同，或者可一些或全部不同。更明确地说，在此实施例中，第一集成电路电路小片204堆叠在衬底202上。第一集成电路电路小片204可通过粘合层203而固持在适当位置。第二集成电路电路小片206堆叠在第一集成电路电路小片204上。然而，第二集成电路电路小片206不完全对准在第一集成电路电路小片204上。而是，第二集成电路电路小片206以偏移方式堆叠在第一集成电路电路小片204上。如图2所示，第二集成电路电路小片206与第一集成电路电路小片204的总宽度相比向右偏移相对较小部分。第二集成电路电路小片206可通过粘合层205而固持在适当位置。另外，第三集成电路电路小片208以偏移方式堆叠在第二集成电路电路小片206上。此处，第三集成电路电路小片208相对于第二集成电路电路小片206向右偏移。第三集成电路电路小片208可通过粘合层207而固持在适当位置。再者，第四集成电路电路小片210以偏移方式堆叠在第三集成电路电路小片208上。第四集成电路电路小片210相对于第三集成电路电路小片208向右偏移。第四集成电路电路小片210可通过粘合层209而固持在适当位置。在此实施例中，集成电路电路小片204-210的堆叠可称为阶梯式堆叠(staircase stack)。
集成电路电路小片204-210的每一者都可通过由引线接合工艺形成的引线而电连接到衬底202。集成电路电路小片204-210的每一者在其顶部表面(或有源表面)的至少一侧上具有接合衬垫。这些接合衬垫用于将集成电路电路小片204-210电连接到衬底202。更明确地说，第一集成电路电路小片204具有经由引线212引线接合到衬底202的接合衬垫。第二集成电路电路小片206具有经由引线214引线接合到衬底202的接合衬垫。第三集成电路电路小片208具有经由引线216引线接合到衬底202的接合衬垫。第四集成电路电路小片210具有经由引线218引线接合到衬底202的接合衬垫。
在此实施例中，图2说明集成电路电路小片204-210的接合衬垫分别连接到衬底202的接合区域。然而，在其它实施例中，尤其当集成电路电路小片204-210具有相同功能时，接合工艺可将各个集成电路电路小片204-210的接合衬垫连接在一起以及连接到衬底202的接合区域。换句话说，当集成电路电路小片204-210为相同功能时，各个集成电路电路小片204-210上的相应接合衬垫提供相同的电功能，且因此可彼此连接。图5中说明这种替代性连接设置。
图3是根据本发明另一实施例的集成电路封装300的横截面图。集成电路封装300包含衬底302，和堆叠在衬底302上的多个集成电路电路小片。更明确地说，在此实施例中，第一集成电路电路小片304堆叠在衬底302上。第一集成电路电路小片304可通过粘合层303而固持在适当位置。第二集成电路电路小片306堆叠在第一集成电路电路小片304上。然而，第二集成电路电路小片306不完全对准在第一集成电路电路小片304上。而是，第二集成电路电路小片306以偏移方式堆叠在第一集成电路电路小片304上。如图3所示，第二集成电路电路小片306与第一集成电路电路小片304的总宽度相比向右偏移相对较小部分。第二集成电路电路小片306可通过粘合层305而固持在适当位置。另外，第三集成电路电路小片308以偏移方式堆叠在第二集成电路电路小片306上。此处，第三集成电路电路小片308与第二集成电路电路小片306的总宽度相比向左偏移相对较小部分。第三集成电路电路小片308可通过粘合层307而固持在适当位置。再者，第四集成电路电路小片310以偏移方式堆叠在第三集成电路电路小片308上。第四集成电路电路小片310相对于第三集成电路电路小片308向右偏移。第四集成电路电路小片310可通过粘合层309而固持在适当位置。在此实施例中，集成电路电路小片304-310的堆叠由于偏移方向是交错的而可称为交错式堆叠(staggered stack)。
集成电路电路小片304-310的每一者都可通过由引线接合工艺形成的引线而电连接到衬底302。集成电路电路小片304-310的每一者在其顶部表面(或有源表面)的至少一侧上具有接合衬垫。这些接合衬垫用于将集成电路电路小片304-310电连接到衬底302。更明确地说，第一集成电路电路小片304具有经由引线312引线接合到衬底302的接合衬垫。第二集成电路电路小片306具有经由引线314引线接合到衬底302的接合衬垫。第三集成电路电路小片308具有经由引线316引线接合到衬底302的接合衬垫。第四集成电路电路小片310具有经由引线318引线接合到衬底302的接合衬垫。
尽管所堆叠的集成电路电路小片之间通常将存在电路小片附接材料(例如，粘合层)，但此电路小片附接材料通常是众所周知的且相当薄。用于将集成电路粘合到衬底或粘合到其它集成电路的粘合层可以是干膜粘合剂，其可具有约0.025mm(～1密耳)的厚度。尽管上文论述的集成电路封装200和300使用粘合层将集成电路粘合到衬底或粘合到其它集成电路，但可以其它方式粘合集成电路。在任一情况下，下文在图5-8B中论述的其它实施例未描绘粘合层，但可以与图2和图3中的实施例中相似的方式利用这些粘合层。
在图2和图3中说明的实施例中，所有集成电路电路小片具有相同尺寸，但不是必须的。集成电路电路小片的功能可全部相同，或者可一些或全部不同。
在集成电路封装内堆叠集成电路电路小片的主要优点是，增加集成电路封装内的集成电路电路小片密度。集成电路电路小片密度增加可导致较大的数据存储密度或较大的处理能力。根据本发明，堆叠内的邻近的集成电路电路小片之间不利用间隔件。
常规集成电路电路小片通常具有放置在集成电路电路小片的至少两个相对侧，且有时放置在集成电路电路小片的所有四个侧处的接合衬垫。因此，可能需要改变接合衬垫的放置以有助于堆叠。所述改变通常将用于将一些或所有接合衬垫再定位到集成电路电路小片的至少一侧但不多于集成电路电路小片的两个非相对侧。一种用于执行此类改变的技术称为接合衬垫再分布。
图4A、图4B和图4C是说明在接合衬垫再分布工艺的背景下集成电路电路小片的俯视图的图式。
图4A是接合衬垫再分布之前的集成电路电路小片400的俯视图。集成电路电路小片400具有顶部表面402。集成电路电路小片400包含第一侧404、第二侧406、第三侧408和第四侧410。如图4A中所说明，第一组接合衬垫412对准于顶部表面402上处于第三侧408附近，且第二组接合衬垫414对准于顶部表面402上处于第四侧410附近。
由于集成电路电路小片400的顶部表面402上的接合衬垫412和414提供在相对侧上，所以集成电路电路小片400不适宜用于图2和图3中所说明的集成电路封装200和300。然而，集成电路电路小片400可通过接合衬垫再分布工艺进行修改，使得其适宜用于图2和图3中所说明的集成电路封装200和300。
图4B是正经历接合衬垫再分布工艺的集成电路电路小片420的俯视图。此实例中的接合衬垫再分布工艺操作以将接合衬垫414从第四侧410再分布到第二侧408。在此过程中，在顶部表面402上提供金属迹线416，其操作以将原始接合衬垫414电连接到新的接合衬垫418。通常，金属迹线416将放置在顶部表面402上的钝化层之间。下文参看图10论述关于接合衬垫再分布处理的额外细节。
注意，此实例中，新的接合衬垫418提供在第二侧408处原始接合衬垫412之间。如果接合衬垫412的密度相当高，那么可能并非始终能够实现插入新的接合衬垫418的能力。因此，在另一实施例中，新的接合衬垫418可能提供在邻近于接合衬垫412的列的列中。
图4C是已经历接合再分布工艺的集成电路电路小片440的俯视图。集成电路电路小片440表示接合衬垫已再分布到集成电路电路小片440的单个侧(即，第二侧408)之后的集成电路电路小片。
在此实施例中，集成电路电路小片440的所有接合衬垫均已能够被放置在第三侧408上。然而，如果这不可能，那么接合衬垫可全部再分布到所述侧中的较大的一侧，例如第一侧404或第二侧406。作为另一选择，即使接合衬垫存在于集成电路电路小片的两个侧上，也可能堆叠集成电路电路小片，只要所述两个侧不是集成电路电路小片的相对侧即可。因此，接合衬垫可存在于第一侧404和第三侧408、第一侧404和第四侧410、第二侧406和第三侧408，或第二侧406和第四侧410。通过此选择，堆叠将在两个方向上偏移，使得到达两个侧上的接合衬垫的通路不会被覆盖或阻断。
图5是根据本发明另一实施例的集成电路封装500的横截面图。集成电路封装500包含衬底502。多个集成电路电路小片504-512堆叠在衬底502上。更明确地说，在此实施例中，第一集成电路电路小片504堆叠在衬底502上。第二集成电路电路小片506堆叠在第一集成电路电路小片504上。然而，与图2中说明的集成电路封装200类似，第二集成电路电路小片506不完全对准在第一集成电路电路小片504上。而是，第二集成电路电路小片506以偏移方式堆叠在第一集成电路电路小片504上。第三集成电路电路小片508以偏移方式堆叠在第二集成电路电路小片506上。此外，第四集成电路电路小片510以偏移方式堆叠在第三集成电路电路小片508上。在此实施例中，集成电路电路小片504-510的堆叠可称为阶梯式堆叠。再者，较小的第五集成电路电路小片512堆叠在第四集成电路电路小片510上。第五集成电路电路小片512可认为是堆叠的一部分或与所述堆叠分离。
集成电路电路小片504-510中的一些或全部可为相同尺寸，但不是必须的。集成电路电路小片的功能可全部相同，或者可一些或全部不同。在一个特定实施例中，集成电路电路小片504-510全部为相同尺寸并执行相同功能；然而，第五集成电路电路小片512是大体上较小的电路小片，其通常与集成电路电路小片504-510执行不同的功能。
集成电路电路小片504-512的每一者都可通过由引线接合工艺形成的引线而电连接到衬底502。集成电路电路小片504-512的每一者在其顶部表面的至少一侧上具有接合衬垫。这些接合衬垫用于将集成电路电路小片504-512电连接到衬底502。
在此实施例中，集成电路电路小片504-510的每一者具有相同功能和尺寸。因此，如图5所示，引线接合使得相似功能的接合衬垫彼此电连接。举例来说，集成电路电路小片504-510的每一者上的相应接合衬垫将通过接合引线514-520彼此连接并连接到衬底502。换句话说，集成电路电路小片510上的特定接合衬垫将经由引线522引线接合到集成电路电路小片508上的对应的接合衬垫。集成电路电路小片508上的对应的接合衬垫将经由引线518引线接合到集成电路电路小片506上的对应的接合衬垫。类似地，集成电路电路小片506上的对应的接合衬垫将经由引线516引线接合到集成电路电路小片504上的对应的接合衬垫。最后，集成电路电路小片504上的对应的接合衬垫将经由引线514引线接合到衬底502上的接合区域。另外，第五集成电路电路小片512可经由引线522引线接合到衬底502。
在一个实施方案中，集成电路封装500涉及存储器集成电路封装。存储器集成电路封装可称为存储器卡。在此类实施例中，集成电路电路小片504-510通常是提供数据存储的存储器电路小片，且第五集成电路电路小片512是控制对存储器电路小片的存取的控制器。根据本发明的堆叠技术使集成电路封装500能够持续作为较小的低型面存储器产品，但提供增加的数据存储容量。例如，集成电路封装500的型面可具有小于1.0毫米(mm)的封装高度，但提供一千兆字节(GB)或更大的数据存储。在一些实施例中，可能需要稍许移动或增大接合衬垫的尺寸以容纳两个接合引线。这可作为如先前参看图4A、图4B和图4C描述的接合衬垫再分布工艺的一部分来实现。
图6是根据本发明另一实施例的集成电路封装600的横截面图。集成电路封装600类似于图5中说明的集成电路封装500起作用。然而，不同于图5中利用的阶梯式堆叠，集成电路封装600利用交错式堆叠。集成电路封装600还大体上类似于图3中说明的集成电路封装300，只是集成电路封装600进一步包含额外的集成电路电路小片。
集成电路封装600包含衬底602，和堆叠在衬底602上的多个集成电路电路小片。更明确地说，在此实施例中，第一集成电路电路小片604堆叠在衬底602上。第二集成电路电路小片606以偏移方式堆叠在第一集成电路电路小片604上。第三集成电路电路小片608以偏移方式堆叠在第二集成电路电路小片606上。再者，第四集成电路电路小片610以偏移方式堆叠在第三集成电路电路小片608上。在此实施例中，集成电路电路小片604-610的堆叠由于偏移方向是交错的而可称为交错式堆叠。另外，集成电路封装600包含第五集成电路电路小片612。第五集成电路电路小片612堆叠在第四集成电路电路小片610上。在此实施例中，第五集成电路电路小片612小于集成电路电路小片604-610。第五集成电路电路小片612可认为是堆叠的一部分或与所述堆叠分离。
集成电路电路小片604-612的每一者都可通过由引线接合工艺形成的引线而电连接到衬底602。集成电路电路小片604-612的每一者在其顶部表面的至少一侧上具有接合衬垫。这些接合衬垫用于将集成电路电路小片604-612电连接到衬底602。更明确地说，第一集成电路电路小片604具有经由引线614引线接合到衬底602的接合衬垫。第二集成电路电路小片606具有经由引线616引线接合到衬底602的接合衬垫。第三集成电路电路小片608具有经由引线618引线接合到衬底602的接合衬垫。第四集成电路电路小片610具有经由引线620引线接合到衬底602的接合衬垫。
集成电路电路小片604-610中的一些或全部可为相同尺寸，但不是必须的。集成电路电路小片的功能可全部相同，或者可一些或全部不同。在一个特定实施例中，集成电路电路小片604-610全部为相同尺寸并执行相同功能；然而，第五集成电路电路小片612是相当较小的电路小片，其通常与集成电路电路小片604-610执行不同的功能。
在一个实施方案中，集成电路封装600涉及存储器集成电路封装。存储器集成电路封装可称为存储器卡。在此类实施例中，集成电路电路小片604-610通常是提供数据存储的存储器电路小片，且第五集成电路电路小片612是控制对存储器电路小片的存取的控制器。根据本发明的堆叠技术使集成电路封装600能够持续作为较小的低型面存储器产品，但提供增加的数据存储容量。例如，集成电路封装600的型面可具有小于1.0毫米(mm)的封装高度，但提供一千兆字节(GB)或更大的数据存储。
图7A-7D是根据本发明其它实施例的集成电路封装的横截面图。这些集成电路封装具有集成电路堆叠以及与所述堆叠分离的至少一个其它集成电路。
图7A是根据本发明一个实施例的集成电路封装700的横截面图。集成电路封装700包含衬底702和排列成堆叠形式的多个集成电路电路小片704-710。所述堆叠与图2中利用的堆叠相同。集成电路电路小片704-710经由引线712-718引线接合在一起和/或引线接合到衬底。另外，集成电路封装700包含额外的集成电路电路小片720。额外的集成电路电路小片720附接到衬底702并经由引线722引线接合到衬底702。如图7A所示，额外的集成电路电路小片720至少部分定位在与堆叠相关联的悬置部分(overhang)724下方。将额外的集成电路电路小片720至少部分放置在堆叠的悬置部分724下方的优点是，集成电路封装700的集成电路密度增加。因此，集成电路封装700可容纳更多的集成电路，但具有小而紧致的总体尺寸。
图7B是根据本发明另一实施例的集成电路封装740的横截面图。集成电路封装740类似于集成电路封装700，只是额外的集成电路720不仅经由引线722而且经由引线742从额外集成电路封装740的相对侧上的接合衬垫引线接合到衬底702。
图7C是根据本发明另一实施例的集成电路封装760的横截面图。集成电路封装760类似于集成电路封装700，只是集成电路封装760进一步包含至少一个无源电组件762。无源电组件762是(例如)电阻器、电容器或电感器。在一个实施例中，无源电组件762可放置在堆叠的悬置部分724下方。将无源电组件762放置在堆叠的悬置部分724下方的优点是，集成电路封装700可容纳一个或一个以上无源电组件以及集成电路，但具有小而紧致的总体尺寸。
图7D是根据本发明另一实施例的集成电路封装780的横截面图。集成电路封装780类似于图7B中说明的集成电路封装740，只是集成电路封装780进一步包含第二额外的集成电路电路小片782。第二额外的集成电路电路小片782小于额外的集成电路电路小片720，且堆叠在额外的集成电路电路小片720上。第二额外的集成电路电路小片782经由引线784引线接合(例如)到衬底702。
图8A和图8B是具有集成电路堆叠以及与所述堆叠分离的至少一个其它集成电路的其它集成电路封装的横截面图。
图8A是根据本发明另一实施例的集成电路封装800的横截面图。集成电路封装800包含衬底802和排列成堆叠形式的多个集成电路电路小片804-810。所述堆叠与图2中利用的堆叠相同。集成电路电路小片804-810经由引线812-818引线接合在一起和/或引线接合到衬底802。另外，集成电路封装800包含额外的集成电路电路小片820。集成电路电路小片820通过焊料凸块(球)822附接到衬底802(即，球接合)。如图8A所示，额外的集成电路电路小片820至少部分定位在与堆叠相关联的悬置部分824下方。将额外的集成电路电路小片820至少部分放置在堆叠的悬置部分824下方的优点是，集成电路封装800的集成电路密度增加。因此，集成电路封装800可容纳更多的集成电路，但具有小而紧致的总体尺寸。
图8B是根据本发明另一实施例的集成电路封装840的横截面图。集成电路封装840类似于集成电路封装800，只是集成电路封装840进一步包含第二额外的集成电路电路小片842。如图8B所示，第二额外的集成电路电路小片842也可至少部分定位在与堆叠相关联的悬置部分824下方。在此实施例中，第二额外的集成电路电路小片842小于额外的集成电路电路小片820，且堆叠在额外的集成电路电路小片820上。第二额外的集成电路电路小片842可经由引线844引线接合(例如)到衬底802。
图9A和图9B是根据本发明一个实施例的封装组装处理900的流程图。封装组装处理900利用四个集成电路电路小片和一衬底。
封装组装处理900首先在衬底上设置902第一集成电路电路小片。此处，第一集成电路电路小片可例如通过粘合层而附着到衬底。接着，提供904用于第一与第二集成电路电路小片之间的第一粘合剂量。接着，将第二集成电路电路小片以偏移方式放置906在第一集成电路电路小片上。如上文所论述，偏移方式可将第二集成电路电路小片的对准部分地向第一集成电路电路小片的左侧或右侧移位。
接着，提供908用于第二与第三集成电路电路小片之间的第二粘合剂量。接着将第三集成电路电路小片以偏移方式放置910在第二集成电路电路小片上。此处，偏移可稍许向第二集成电路的左侧或右侧。此外，提供912用于第三集成电路电路小片与第四集成电路电路小片之间的第三粘合剂量。可将第四集成电路电路小片以偏移方式放置914在第三集成电路电路小片上。再次，偏移可稍许向第三集成电路电路小片的左侧或右侧。此时，已将第一、第二、第三和第四集成电路电路小片的每一者以堆叠形式设置在衬底上。集成电路电路小片的每一者之间是一定量的粘合剂。集成电路电路小片之间的所述量的粘合剂可称为粘合剂层。
接着，固化916所述量的粘合剂。通常，这涉及加热部分成形的集成电路封装使得粘合剂可固化并藉此固定集成电路电路小片。粘合剂已固化916之后，将第一、第二、第三和第四集成电路电路小片引线接合918。应注意，堆叠内的所有集成电路电路小片可优选地在相同工艺步骤期间引线接合。举例来说，在四个集成电路电路小片设置成阶梯式堆叠的情况下，第一、第二、第三和第四集成电路电路小片的每一者可在相同工艺步骤中引线接合。然而，如果四个集成电路电路小片设置成交错式堆叠，那么将需要两个单独的引线接合工艺和两个单独的固化工艺(即，一次将两个集成电路电路小片引线接合)。
在任一情况下，已完成引线接合918之后，可模制920封装。举例来说，可模制囊封物以形成集成电路封装100的本体。在一个实施方案中，本体的厚度(t)可不大于1毫米(mm)。因此，集成电路封装可具有薄或低型面。模具/囊封物已固化之后，可修整922封装。对封装的修整可去除任何过量材料，且换句话说最后确定所述封装。最后确定所述封装之后，封装组装处理900完成并结束。
图10是根据本发明一个实施例的接合衬垫再分布工艺1000的流程图。接合衬垫再分布工艺1000首先获得1002具有相同尺寸和相同功能的电路小片的晶片。举例来说，集成电路电路小片可以是具有相同尺寸和相同数据存储容量的存储器电路小片。接着再分布1004接合衬垫以有助于直接堆叠(例如，阶梯式堆叠或交错式堆叠)。如上文参看图4A-4C所论述，可将接合衬垫从一侧再分布到另一侧以有助于堆叠。通常，将使接合衬垫再分布，以使得所有接合衬垫处于集成电路电路小片的单侧，或者处于集成电路电路小片的最多两个侧(条件是所述两个侧不是相对侧)。再分布可涉及多个工艺步骤。在一个实例中，这些工艺步骤包含：(1)将钝化层添加到集成电路电路小片的顶部表面上(如果尚未处于该处的话)；(2)暴露并显影钝化层以用于迹线和新的接合衬垫；(3)添加金属化层；(4)显影和蚀刻；(5)视需要添加钝化层；以及(6)显影和蚀刻钝化层以提供新的接合衬垫部位；以及(7)在新的接合衬垫部位处形成新的接合衬垫。在再分布1004之后，接合衬垫再分布工艺1000完成。
根据本发明的集成电路封装可用于存储器系统中。本发明可进一步涉及一种包含存储器系统的电子系统。存储器系统通常用于存储用于各种电子产品的数字数据。通常，可从电子系统移除存储器系统，因此所存储的数字数据是便携式的。这些存储器系统可称为存储器卡。根据本发明的存储器系统可具有相对较小的形状因数，且用于存储用于电子产品的数字数据，所述电子产品例如相机、手持式或笔记本计算机、网卡、网络设备、机顶盒、手持式或其它小型音频播放器/记录器(例如，MP3装置)和医疗监视器。存储器卡的实例包含PC卡(之前的PCMCIA装置)、快闪卡、安全数字(SD)卡、多媒体卡(MMC卡)和ATA卡(例如，紧致快闪卡)。例如，存储器卡可使用快闪型或EEPROM型存储器单元来存储数据。更一般地，存储器系统可不仅涉及存储器卡而且涉及存储器棒或某一其它半导体存储器产品。
本发明的优点众多。不同的实施例或实施方案可产生以下优点中的一者或一者以上。本发明的一个优点是大体相同尺寸的集成电路芯片能够堆叠在薄集成电路封装内。本发明的另一优点是，封装总厚度保持较薄，但集成电路芯片密度大大增加。本发明的又一优点是，可获得高密度存储器集成电路封装(例如，快闪存储器)。本发明的再一优点是，本发明的改进的堆叠技术可大大减少制造具有多个堆叠的集成电路电路小片的集成电路封装所需的工艺步骤的数目。工艺步骤的减少转化成较大的制造处理良率。
从书面描述中显而易见本发明的许多特征和优点，且因此所附权利要求书希望涵盖本发明的所有此类特征和优点。此外，由于所属领域的技术人员将容易构思出许多修改和变化，所以不希望将本发明限于所说明和描述的精确构造和操作。因此，所有适宜的修改和等效物在本发明范围内时均可采用。

Claims (50)

1.一种集成电路封装，其包括：
集成电路电路小片的偏移堆叠，所述偏移堆叠中的所述集成电路电路小片的每一者之间不具有间隔件电路小片；以及
衬底，其支撑所述偏移堆叠，所述偏移堆叠耦合到所述衬底。
2.根据权利要求1所述的集成电路封装，其中所述集成电路电路小片的每一者具有多个接合衬垫。
3.根据权利要求2所述的集成电路封装，其中所述集成电路电路小片的每一者的所述接合衬垫引线接合到所述接合衬垫中的其它者或引线接合到所述衬底。
4.根据权利要求2所述的集成电路封装，其中所述集成电路电路小片的每一者仅在有源表面的第一侧上具有多个接合衬垫。
5.根据权利要求4所述的集成电路封装，其中所述偏移堆叠内的所述集成电路电路小片偏移以使得所述集成电路电路小片的下部集成电路电路小片的所述接合衬垫不被所述集成电路电路小片的上部集成电路电路小片覆盖，所述上部集成电路电路小片堆叠在所述集成电路电路小片的所述下部集成电路电路小片上。
6.根据权利要求2所述的集成电路封装，其中所述集成电路电路小片的每一者仅在有源表面的第一侧和第二侧上具有多个接合衬垫，所述第二侧不是所述第一侧的相对侧。
7.根据权利要求6所述的集成电路封装，其中所述偏移堆叠内的所述集成电路电路小片偏移以使得所述集成电路电路小片的下部集成电路电路小片的所述接合衬垫不被所述集成电路电路小片的上部集成电路电路小片覆盖，所述上部集成电路电路小片堆叠在所述集成电路电路小片的所述下部集成电路电路小片上。
8.根据权利要求1-6所述的集成电路封装，其中所述集成电路封装进一步包括物理上耦合到所述衬底并与所述偏移堆叠分开的至少一个额外集成电路电路小片。
9.根据权利要求8所述的集成电路封装，其中所述至少一个额外集成电路电路小片定位在所述衬底上，使得所述至少一个额外电路电路小片部分地处于由于所述集成电路电路小片的所述偏移堆叠而产生的悬置部分下方。
10.根据权利要求9所述的集成电路封装，其中所述至少一个额外集成电路电路小片是多个集成电路电路小片的堆叠。
11.根据权利要求1-9所述的集成电路封装，其中所述集成电路电路小片为相同尺寸且是存储器集成电路电路小片。
12.根据权利要求1所述的集成电路封装，其中所述集成电路封装具有不大于1.0毫米的厚度。
13.一种集成电路封装，其包括：
衬底，其具有多个衬底接合区域；
第一集成电路电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一集成电路电路小片的所述有源表面具有第一接合衬垫，所述第一接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上；
第一引线接合，其提供在所述第一接合衬垫与所述衬底接合区域的一者或一者以上之间；
第一粘合层，其提供在所述第一集成电路电路小片的所述有源表面的至少一部分上；以及
第二集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的所述无源表面通过所述第一粘合层附接到所述第一集成电路电路小片的所述有源表面，且所述第二集成电路电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，
其中所述第二集成电路电路小片以偏移方式附接到所述第一集成电路电路小片，使得所述第二集成电路电路小片不附接在所述第一集成电路电路小片的所述第一接合衬垫上。
14.根据权利要求13所述的集成电路封装，其中所述集成电路封装包括：
第二引线接合，其提供在所述第二接合衬垫与所述衬底接合区域或所述第一接合衬垫的一者或一者以上之间。
15.根据权利要求14所述的集成电路封装，其中所述集成电路封装包括：
第二粘合层，其提供在所述第二集成电路电路小片的所述有源表面的至少一部分上；以及
第三集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的所述无源表面通过所述第二粘合层附接到所述第二集成电路电路小片的所述有源表面，且所述第三集成电路电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，
其中所述第三集成电路电路小片以偏移方式附接到所述第二集成电路电路小片，使得所述第三集成电路电路小片不附接在所述第二集成电路电路小片的所述第二接合衬垫上。
16.根据权利要求15所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，且
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在所述第一方向上。
17.根据权利要求15所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，且
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在第二方向上，所述第二方向与所述第一方向相反。
18.根据权利要求15所述的集成电路封装，其中所述集成电路封装包括：
第三引线接合，其提供在所述第三接合衬垫与所述衬底接合区域、所述第一接合衬垫或所述第二接合衬垫的一者或一者以上之间。
19.根据权利要求18所述的集成电路封装，其中所述集成电路封装包括：
第三粘合层，其提供在所述第三集成电路电路小片的所述有源表面的至少一部分上；以及
第四集成电路电路小片，其具有有源表面和无源表面，所述第四集成电路电路小片的所述无源表面通过所述第三粘合层附接到所述第三集成电路电路小片的所述有源表面，且所述第四集成电路电路小片的所述有源表面具有设置在所述有源表面上的第四接合衬垫，
其中所述第四集成电路电路小片以偏移方式附接到所述第三集成电路电路小片，使得所述第四集成电路电路小片不附接在所述第三集成电路电路小片的所述第三接合衬垫上。
20.根据权利要求19所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在所述第一方向上，且
其中所述第四集成电路电路小片在所述第三集成电路电路小片上的所述偏移是在所述第一方向上。
21.根据权利要求19所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在第二方向上，所述第二方向与所述第一方向相反，且
其中所述第四集成电路电路小片在所述第三集成电路电路小片上的所述偏移是在所述第一方向上。
22.根据权利要求19所述的集成电路封装，其中所述集成电路封装是存储器集成电路封装，且
其中所述第一、第二、第三和第四集成电路电路小片每一者是存储器电路小片。
23.根据权利要求22所述的集成电路封装，其中所述存储器电路小片的每一者为相同尺寸。
24.根据权利要求19-23所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。
25.根据权利要求19-23所述的集成电路封装，其中所述集成电路封装包括：
第四粘合层，其提供在所述第四集成电路电路小片的所述有源表面的至少一部分上；以及
第五集成电路电路小片，其具有有源表面和无源表面，所述第五集成电路电路小片的所述无源表面通过所述第四粘合层附接到所述第四集成电路电路小片的所述有源表面，且所述第五集成电路电路小片的所述有源表面具有设置在所述有源表面上的第五接合衬垫。
26.根据权利要求25所述的集成电路封装，其中所述第五集成电路电路小片小于所述第四集成电路电路小片并附接到所述第四集成电路电路小片，使得所述第五集成电路不覆盖在所述第四集成电路的所述第四接合衬垫上。
27.根据权利要求25-26所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。
28.根据权利要求19所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在所述第一方向上，且所述第四集成电路电路小片在所述第三集成电路电路小片上的所述偏移是在所述第一方向上，
其中所述第一、第二、第三和第四集成电路电路小片形成堆叠，所述堆叠具有悬置部分，且
其中所述集成电路封装进一步包括第五集成电路电路小片，所述第五集成电路电路小片附接到所述衬底，使得所述第五集成电路装置的至少一部分处于所述悬置部分下方。
29.根据权利要求28所述的集成电路封装，其中所述集成电路封装进一步包括第六集成电路电路小片，所述第六集成电路电路小片附接在所述第五集成电路电路小片的顶部上，其中所述第六集成电路装置的至少一部分处于所述悬置部分下方。
30.根据权利要求28-29所述的集成电路封装，其中所述集成电路封装进一步包括定位在所述衬底上并处于所述悬置部分下方的至少一个无源电组件。
31.根据权利要求19-23所述的集成电路封装，
其中所述第一、第二、第三和第四集成电路电路小片形成堆叠，所述堆叠具有悬置部分，且
其中所述集成电路封装进一步包括定位在所述衬底上并处于所述悬置部分下方的至少一个无源电组件。
32.一种集成电路封装，其包括：
衬底，其具有多个衬底接合区域；
第一集成电路电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一集成电路电路小片的所述有源表面具有第一接合衬垫，所述第一接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上；
第一引线接合，其提供在所述第一接合衬垫与所述衬底接合区域的一者或一者以上之间；以及
第二集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的所述无源表面附接到所述第一集成电路电路小片的所述有源表面，且所述第二集成电路电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，
其中所述第二集成电路电路小片以偏移方式附接到所述第一集成电路电路小片，使得所述第二集成电路电路小片不附接在所述第一集成电路电路小片的所述第一接合衬垫上。
33.根据权利要求32所述的集成电路封装，其中所述集成电路封装包括：
第二引线接合，其提供在所述第二接合衬垫与所述衬底接合区域或所述第一接合衬垫的一者或一者以上之间。
34.根据权利要求33所述的集成电路封装，其中所述集成电路封装包括：
第三集成电路电路小片，其具有有源表面和无源表面，所述第二集成电路电路小片的所述无源表面附接到所述第二集成电路电路小片的所述有源表面，且所述第三集成电路电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，
其中所述第三集成电路电路小片以偏移方式附接到所述第二集成电路电路小片，使得所述第三集成电路电路小片不附接在所述第二集成电路电路小片的所述第二接合衬垫上。
35.根据权利要求34所述的集成电路封装，其中所述集成电路封装包括：
第三引线接合，其提供在所述第三接合衬垫与所述衬底接合区域、所述第一接合衬垫或所述第二接合衬垫的一者或一者以上之间。
36.根据权利要求35所述的集成电路封装，其中所述集成电路封装包括：
第四集成电路电路小片，其具有有源表面和无源表面，所述第四集成电路电路小片的所述无源表面附接到所述第三集成电路电路小片的所述有源表面，且所述第四集成电路电路小片的所述有源表面具有设置在所述有源表面上的第四接合衬垫，
其中所述第四集成电路电路小片以偏移方式附接到所述第三集成电路电路小片，使得所述第三集成电路电路小片不附接在所述第二集成电路电路小片的所述第二接合衬垫上。
37.根据权利要求36所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在所述第一方向上，且
其中所述第四集成电路电路小片在所述第三集成电路电路小片上的所述偏移是在所述第一方向上。
38.根据权利要求36所述的集成电路封装，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的所述偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的所述偏移是在第二方向上，所述第二方向与所述第一方向相反，且
其中所述第四集成电路电路小片在所述第三集成电路电路小片上的所述偏移是在所述第一方向上。
39.根据权利要求36-38所述的集成电路封装，其中所述集成电路封装是存储器集成电路封装，且
其中所述第一、第二、第三和第四集成电路电路小片每一者是存储器电路小片。
40.根据权利要求39所述的集成电路封装，其中所述存储器电路小片的每一者为相同尺寸。
41.一种存储器集成电路封装，其包括：
衬底，其具有多个衬底接合区域；
第一存储器电路小片，其具有有源表面和无源表面，所述无源表面附接到所述衬底，所述第一存储器电路小片的所述有源表面具有第一接合衬垫，所述第一接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上；
第一引线接合，其提供在所述第一接合衬垫与所述衬底接合区域的一者或一者以上之间；
第一粘合层，其提供在所述第一存储器电路小片的所述有源表面的至少一部分上；
第二存储器电路小片，其具有有源表面和无源表面，所述第二存储器电路小片的所述无源表面通过所述第一粘合层附接到所述第一存储器电路小片的所述有源表面，且所述第二存储器电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，所述第二存储器电路小片以偏移方式附接到所述第一存储器电路小片，使得所述第二存储器电路小片不附接在所述第一存储器电路小片的所述第一接合衬垫上；
第二引线接合，其提供在所述第二接合衬垫与所述衬底接合区域或所述第一接合衬垫的一者或一者以上之间；
第二粘合层，其提供在所述第二存储器电路小片的所述有源表面的至少一部分上；
第三存储器电路小片，其具有有源表面和无源表面，所述第三存储器电路小片的所述无源表面通过所述第二粘合层附接到所述第二存储器电路小片的所述有源表面，且所述第三存储器电路小片的所述有源表面具有第二接合衬垫，所述第二接合衬垫设置在所述有源表面的四个侧的至少一个但不多于两个预定侧上，所述第三存储器电路小片以偏移方式附接到所述第二存储器电路小片，使得所述第三存储器电路小片不附接在所述第二存储器电路小片的所述第二接合衬垫上；
第三引线接合，其提供在所述第三接合衬垫与所述衬底接合区域、所述第一接合衬垫或所述第二接合衬垫的一者或一者以上之间；
第三粘合层，其提供在所述第三存储器电路小片的所述有源表面的至少一部分上；以及
第四存储器电路小片，其具有有源表面和无源表面，所述第四存储器电路小片的所述无源表面通过所述第三粘合层附接到所述第三存储器电路小片的所述有源表面，且所述第四存储器电路小片的所述有源表面具有设置在所述有源表面上的第四接合衬垫，所述第四存储器电路小片以偏移方式附接到所述第三存储器电路小片，使得所述第四存储器电路小片不附接在所述第三存储器电路小片的所述第三接合衬垫上。
42.根据权利要求41所述的集成电路封装，
其中所述第二存储器电路小片在所述第一存储器电路小片上的所述偏移是在第一方向上，
其中所述第三存储器电路小片在所述第二存储器电路小片上的所述偏移是在所述第一方向上，且
其中所述第四存储器电路小片在所述第三存储器电路小片上的所述偏移是在所述第一方向上。
43.根据权利要求41所述的集成电路封装，
其中所述第二存储器电路小片在所述第一存储器电路小片上的所述偏移是在第一方向上，
其中所述第三存储器电路小片在所述第二存储器电路小片上的所述偏移是在第二方向上，所述第二方向与所述第一方向相反，且
其中所述第四存储器电路小片在所述第三存储器电路小片上的所述偏移是在所述第一方向上。
44.一种形成具有多个堆叠的集成电路电路小片的集成电路封装的方法，所述方法包括：
获得具有多个电接合区域的衬底；
获得具有相应组的接合衬垫的第一、第二、第三和第四集成电路电路小片，所述第一、第二和第三集成电路电路小片的所述接合衬垫限制于其至少一侧但不多于两个侧；
相对于所述衬底设置所述第一集成电路电路小片；
提供第一粘合剂以供在所述第一与第二集成电路电路小片之间使用；
以偏移方式将所述第二集成电路电路小片放置在所述第一集成电路电路小片上，所述第一粘合剂在其之间；
提供第二粘合剂以供在所述第二与第三集成电路电路小片之间使用；
以偏移方式将所述第三集成电路电路小片放置在所述第二集成电路电路小片上，所述第二粘合剂在其之间；
提供第三粘合剂以供在所述第三与第四集成电路电路小片之间使用；
以偏移方式将所述第四集成电路电路小片放置在所述第三集成电路电路小片上，所述第三粘合剂在其之间；
同时固化所述第一粘合剂、所述第二粘合剂和所述第三粘合剂；以及
随后将所述第一集成电路电路小片、所述第二集成电路电路小片、所述第三集成电路电路小片和所述第四集成电路电路小片的所述接合衬垫引线接合到所述电接合区域和/或彼此引线接合。
45.根据权利要求44所述的方法，其中所述方法进一步包括：
用模制材料囊封所述第一、第二、第三和第四集成电路电路小片、所述引线接合以及所述衬底的至少大部分。
46.根据权利要求44所述的方法，其中所述方法进一步包括：
获得上面包含所述第一集成电路电路小片、所述第二集成电路电路小片、所述第三集成电路电路小片和所述第四集成电路电路小片的晶片；以及
处理所述晶片以再分布所述第一集成电路电路小片、所述第二集成电路电路小片、所述第三集成电路电路小片和所述第四集成电路电路小片的所述接合衬垫，使得所述接合衬垫全部以相似方式设置在所述各个集成电路电路小片的有源表面的四个侧的至少一个但不多于两个预定侧上。
47.根据权利要求44所述的方法，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的偏移是在所述第一方向上，且
其中所述第四集成电路电路小片在所述第二集成电路电路小片上的偏移是在所述第一方向上。
48.根据权利要求44所述的方法，
其中所述第二集成电路电路小片在所述第一集成电路电路小片上的偏移是在第一方向上，
其中所述第三集成电路电路小片在所述第二集成电路电路小片上的偏移是在第二方向上，所述第二方向与所述第一方向相反，且
其中所述第四集成电路电路小片在所述第三集成电路电路小片上的偏移是在所述第一方向上。
49.根据权利要求44所述的方法，其中所述第一、第二、第三和第四集成电路电路小片每一者是存储器电路小片。
50.根据权利要求49所述的存储器，其中所述存储器电路小片的每一者为相同尺寸。
CNA200680026976XA 2005-05-26 2006-05-23 具有堆叠的集成电路的集成电路封装及其方法 Pending CN101228628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/140,608 2005-05-26
US11/140,608 US20060267173A1 (en) 2005-05-26 2005-05-26 Integrated circuit package having stacked integrated circuits and method therefor

Publications (1)

Publication Number Publication Date
CN101228628A true CN101228628A (zh) 2008-07-23

Family

ID=36954441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200680026976XA Pending CN101228628A (zh) 2005-05-26 2006-05-23 具有堆叠的集成电路的集成电路封装及其方法

Country Status (7)

Country Link
US (2) US20060267173A1 (zh)
EP (1) EP1889292A1 (zh)
JP (1) JP2008543059A (zh)
KR (1) KR20080013937A (zh)
CN (1) CN101228628A (zh)
TW (1) TW200721441A (zh)
WO (1) WO2006127782A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681640A (zh) * 2012-09-10 2014-03-26 株式会社东芝 叠层型半导体装置及其制造方法
CN106852140A (zh) * 2014-10-23 2017-06-13 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法
CN107611099A (zh) * 2016-07-12 2018-01-19 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
CN111512435A (zh) * 2017-12-29 2020-08-07 美光科技公司 包含不同半导体裸片的多重堆叠的半导体装置组合件

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US20040098068A1 (en) * 2002-06-28 2004-05-20 Rafael Carbunaru Chair pad charging and communication system for a battery-powered microstimulator
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
TWI284971B (en) * 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
TWI429054B (zh) * 2006-06-12 2014-03-01 Stats Chippac Ltd 具有偏置堆疊之積體電路封裝系統
KR100800149B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 스택 패키지
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US7592691B2 (en) * 2006-09-01 2009-09-22 Micron Technology, Inc. High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
US20080105970A1 (en) * 2006-11-02 2008-05-08 Shinichi Togawa Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
WO2008081630A1 (ja) * 2006-12-29 2008-07-10 Sanyo Electric Co., Ltd. 半導体装置およびその製造方法
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
CN101236959B (zh) * 2007-02-02 2010-05-19 南茂科技股份有限公司 多芯片交错堆栈的封装结构
JP5388422B2 (ja) * 2007-05-11 2014-01-15 スパンション エルエルシー 半導体装置及びその製造方法
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
KR101557273B1 (ko) * 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
US20090068790A1 (en) 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4498403B2 (ja) * 2007-09-28 2010-07-07 株式会社東芝 半導体装置と半導体記憶装置
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP5178213B2 (ja) * 2008-01-23 2013-04-10 株式会社東芝 積層型半導体装置と半導体記憶装置
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP2009111062A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 半導体装置及びその製造方法
KR100910229B1 (ko) 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
US8004071B2 (en) 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US7989941B2 (en) * 2008-03-19 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with support structure for die overhang
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
KR101003116B1 (ko) 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
KR20100109243A (ko) 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR20100117977A (ko) * 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR101715426B1 (ko) 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지
KR101221869B1 (ko) 2009-08-31 2013-01-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
US8502375B2 (en) 2010-06-29 2013-08-06 Sandisk Technologies Inc. Corrugated die edge for stacked die semiconductor package
KR101695770B1 (ko) 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
KR101695352B1 (ko) 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
KR101394964B1 (ko) 2010-10-12 2014-05-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
JP2012093942A (ja) * 2010-10-27 2012-05-17 Disco Abrasive Syst Ltd メモリカード
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US20130015589A1 (en) * 2011-07-14 2013-01-17 Chih-Chin Liao Chip-on-package structure for multiple die stacks
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
KR20130104430A (ko) * 2012-03-14 2013-09-25 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP5979565B2 (ja) 2012-04-11 2016-08-24 パナソニックＩｐマネジメント株式会社 半導体装置
JP5865220B2 (ja) * 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
KR20140109134A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치
KR20150009146A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 멀티-칩 패키지
CN104752491A (zh) 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
KR20170016551A (ko) * 2015-08-03 2017-02-14 삼성전자주식회사 반도체 패키지
KR101685849B1 (ko) * 2015-11-04 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
WO2017095401A1 (en) * 2015-12-02 2017-06-08 Intel Corporation Die stack with cascade and vertical connections
KR102505206B1 (ko) 2015-12-15 2023-03-03 삼성전자주식회사 반도체 패키지
WO2017101037A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Pre‐molded active ic of passive components to miniaturize system in package
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20180004413A (ko) 2016-07-04 2018-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR102591618B1 (ko) 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10312219B2 (en) 2017-11-08 2019-06-04 Micron Technology, Inc. Semiconductor device assemblies including multiple shingled stacks of semiconductor dies
JP6462926B2 (ja) * 2018-03-05 2019-01-30 東芝メモリ株式会社 ストレージ装置、及び電子機器
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
KR102540050B1 (ko) 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
KR102628536B1 (ko) * 2019-02-01 2024-01-25 에스케이하이닉스 주식회사 적층 칩 구조를 가지는 반도체 패키지
BR112021014834A2 (pt) 2019-02-06 2021-10-05 Hewlett-Packard Development Company, L.P. Dispositivos de ejeção de fluido, incluindo almofadas de contato
KR20210034784A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그 제조 방법
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
EP0725981B1 (en) * 1994-08-25 2002-01-02 National Semiconductor Corporation Component stacking in multi-chip semiconductor packages
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
JP2002222932A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US6674173B1 (en) * 2003-01-02 2004-01-06 Aptos Corporation Stacked paired die package and method of making the same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681640A (zh) * 2012-09-10 2014-03-26 株式会社东芝 叠层型半导体装置及其制造方法
CN103681640B (zh) * 2012-09-10 2016-08-10 株式会社东芝 叠层型半导体装置及其制造方法
CN106852140A (zh) * 2014-10-23 2017-06-13 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法
CN106852140B (zh) * 2014-10-23 2019-07-19 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法
CN107611099A (zh) * 2016-07-12 2018-01-19 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
CN111512435A (zh) * 2017-12-29 2020-08-07 美光科技公司 包含不同半导体裸片的多重堆叠的半导体装置组合件
CN111512435B (zh) * 2017-12-29 2023-10-31 美光科技公司 包含不同半导体裸片的多重堆叠的半导体装置组合件

Also Published As

Publication number Publication date
JP2008543059A (ja) 2008-11-27
US20060267173A1 (en) 2006-11-30
TW200721441A (en) 2007-06-01
EP1889292A1 (en) 2008-02-20
WO2006127782A1 (en) 2006-11-30
KR20080013937A (ko) 2008-02-13
US20070218588A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
CN101228628A (zh) 具有堆叠的集成电路的集成电路封装及其方法
US7187068B2 (en) Methods and apparatuses for providing stacked-die devices
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
US8617924B2 (en) Stacked integrated circuit package-in-package system and method of manufacture thereof
US7482203B2 (en) Stacked integrated circuit package-in-package system
US8723302B2 (en) Integrated circuit package system with input/output expansion
KR101685057B1 (ko) 반도체 소자의 적층 패키지
US20110140283A1 (en) Integrated circuit packaging system with a stackable package and method of manufacture thereof
CN107004663A (zh) 具有存储器封装下的控制器的存储器装置及相关的系统及方法
US7279785B2 (en) Stacked die package system
US20100155919A1 (en) High-density multifunctional PoP-type multi-chip package structure
US20130181342A1 (en) Semiconductor package
US11410969B2 (en) Semiconductor device assemblies including multiple stacks of different semiconductor dies
US6943438B2 (en) Memory card having a control chip
KR102503233B1 (ko) 반도체 패키지 및 그 제조 방법
KR20110124064A (ko) 적층형 반도체 패키지
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR20120005340A (ko) 반도체 칩 및 적층 칩 패키지
KR102628536B1 (ko) 적층 칩 구조를 가지는 반도체 패키지
KR20100028960A (ko) 반도체 패키지 제조용 몰드 금형 및 이를 이용한 반도체 패키지의 몰드 방법
US20240153835A1 (en) Semiconductor package including preformed support structure
KR20220154517A (ko) 패키지 기판을 가지는 반도체 패키지
KR100900238B1 (ko) 멀티 칩 패키지 및 그의 제조방법
CN105826280B (zh) 台阶形基板和具有其的半导体装置
KR20240032303A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080723