JP2007094718A - 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 - Google Patents
半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 Download PDFInfo
- Publication number
- JP2007094718A JP2007094718A JP2005282692A JP2005282692A JP2007094718A JP 2007094718 A JP2007094718 A JP 2007094718A JP 2005282692 A JP2005282692 A JP 2005282692A JP 2005282692 A JP2005282692 A JP 2005282692A JP 2007094718 A JP2007094718 A JP 2007094718A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- usb
- memory device
- semiconductor memory
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】USBメモリの小型化を実現すると共に、製造コストの低減を図る。
【解決手段】複数の装置形成領域を有する回路基板2の第1の主面2aにUSB端子3を形成すると共に、第1の主面2aとは反対側の第2の主面2bにメモリ素子5を実装する。USB端子3の形成およびメモリ素子5の実装は、複数の装置形成領域に対してそれぞれ実施する。複数の装置形成領域に実装されたメモリ素子5を一括して封止するように、回路基板2の第2の主面2bに封止樹脂9をモールドする。次いで、回路基板2に電子部品4を実装する。このような回路基板2を封止樹脂9と共に複数の装置形成領域に応じて切断して、個片化された半導体記憶装置1を作製する。
【選択図】図3
【解決手段】複数の装置形成領域を有する回路基板2の第1の主面2aにUSB端子3を形成すると共に、第1の主面2aとは反対側の第2の主面2bにメモリ素子5を実装する。USB端子3の形成およびメモリ素子5の実装は、複数の装置形成領域に対してそれぞれ実施する。複数の装置形成領域に実装されたメモリ素子5を一括して封止するように、回路基板2の第2の主面2bに封止樹脂9をモールドする。次いで、回路基板2に電子部品4を実装する。このような回路基板2を封止樹脂9と共に複数の装置形成領域に応じて切断して、個片化された半導体記憶装置1を作製する。
【選択図】図3
Description
本発明は、半導体記憶装置の製造方法とそれを適用したUSBメモリ装置の製造方法に関する。
フラッシュメモリとUSB(Universal Serial Bus)コネクタとを一体化したUSBメモリは、各種機器との接続性、情報の書き込み性、携帯性等に優れ、さらに記憶容量自体も大きいことから、PCやその周辺機器、携帯型の通信機器やオーディオプレイヤ、ハードディスクレコーダやDVDレコーダ等の記憶メディアとして急速に普及している。一般的なUSBメモリの構造としては、USBコネクタ部品とフラッシュメモリを搭載した回路基板とを接続して一体化したものが知られている。
USBコネクタ部品は、USBポートに差し込む金属ケース(USBプラグシェル)内に、入出力端子としての金属端子を樹脂板で保持した部品を配置した構造を有する。回路基板にはメモリ素子やコントローラ素子を含むICパッケージ(TSOPやQFP等)と共に、コンデンサや抵抗等の電子部品が表面実装される。これらを接続・一体化したUSBメモリは、各部品を実装した基板サイズにUSBコネクタ部品のサイズを足した大きさが必要であるため、装置の大型化が避けられない。
USBメモリはPCやその周辺機器等のUSBポートに差し込んで使用される。このため、USBメモリ自体が大型であると不要な方向にわずかな力が加わっただけで、接続部等が破損しやすい。このため、使用者はUSBメモリに不用意に衝撃や力が加わらないように注意を払う必要がある。さらに、大型でかつ部品点数が多い従来のUSBメモリは、製造工数の増加や製造効率の低下等を招きやすい。このため、従来のUSBメモリは製造コストが増大するという難点を有している。
そこで、USBメモリをより小型化することが検討されている。例えば、特許文献1には回路基板の一端側にUSBコネクタの入出力端子を設置すると共に、回路基板の端子設置面にメモリ素子やコントローラ素子を搭載したUSBメモリが記載されている。しかしながら、ここではメモリ素子やコントローラ素子をICパッケージとして実装しており、メモリカードと同様な構造が採用されているため、従来のUSBメモリと同様に十分に小型化することはできない。また、USBメモリの製造コストも増大しやすい。
特許文献2には、USBコネクタケース内に配置した回路基板の上面側にUSBコネクタの入出力端子を配置すると共に、回路基板の下面側にメモリ素子とコントローラ素子を有する半導体デバイスを配置したUSBメモリが記載されている。ただし、ここでは基板上に積層したメモリ素子やコントローラ素子を実装してマルチチップパッケージを作製し、これを入出力端子が設置された回路基板の下面側に実装している。メモリ素子やコントローラ素子を含むマルチチップパッケージは、それ自体の厚さや大きさの大型化が避けられない。従って、USBコネクタケース内に配置する回路基板に実装するためには、マルチチップパッケージ自体の大きさが障害となるおそれがある。
特開2003-331249号公報
米国特許公開第2004/0153595号公報
本発明の目的は、USBメモリの小型化を実現すると共に、製造コストの低減を図ることを可能にした半導体記憶装置の製造方法、さらにそのような半導体記憶装置の製造方法を適用したUSBメモリ装置の製造方法を提供することにある。
本発明の一態様に係る半導体記憶装置の製造方法は、複数の装置形成領域を有する回路基板の第1の主面に、前記複数の装置形成領域に対してそれぞれUSB端子を形成する工程と、前記回路基板の第1の主面とは反対側の第2の主面に、前記複数の装置形成領域に対してそれぞれメモリ素子を実装する工程と、前記複数の装置形成領域に実装されたメモリ素子を一括して封止するように、前記回路基板の第2の主面に封止樹脂をモールドする工程と、前記回路基板の前記USB端子の形成領域および前記メモリ素子の実装領域を除く部分に電子部品を実装する工程と、前記回路基板を前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体記憶装置を作製する工程とを具備することを特徴としている。
本発明の一態様に係るUSBメモリ装置の製造方法は、上記した本発明の一態様に係る半導体記憶装置の製造方法で作製した半導体記憶装置を、USBプラグシェル内に収容してUSBメモリ装置を作製することを特徴としている。
本発明の一態様に係る半導体記憶装置の製造方法およびUSBメモリ装置の製造方法によれば、USBメモリの小型化と製造コストの低減を図ることができる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
まず、本発明の一実施形態による半導体記憶装置の製造方法を適用して作製した半導体記憶装置の構成について説明する。図1および図2は本発明の一実施形態による製造方法を適用して作製した半導体記憶装置の構成を示す図であり、図1は半導体記憶装置の斜視図、図2は半導体記憶装置の長手方向に沿った断面図である。これらの図に示す半導体記憶装置1はUSBメモリ装置の本体部分を構成するものであり、これをUSBプラグシェル内に収容することによってUSBメモリ装置が作製される。
図1および図2に示す半導体記憶装置1は、端子形成基板とメモリ素子等の実装基板とを兼ねる回路基板2を有している。回路基板2は後に詳述するUSBプラグシェル内に挿入可能な幅を有している。回路基板2は、端子形成面となる第1の主面2aと、第1の主面2aとは反対側の第2の主面2bとを備えている。回路基板2は樹脂基板、セラミックス基板、ガラス基板等の各種絶縁基板に内部配線や表面配線による配線網(図示せず)を設けたものであり、具体的にはガラス−エポキシ樹脂やBT樹脂(ビスマレイミド・トリアジン樹脂)等を使用したプリント配線基板を適用することができる。
上述した回路基板2の第1の主面2aには、USBコネクタの入出力端子となるUSB端子3が形成されている。すなわち、この実施形態のUSBメモリ1においては、回路基板2の第1の主面2aにUSB規格に基づく導体層を形成することによって、USBコネクタを構成するUSB端子3が設けられている。USB端子3は回路基板2の配線網と電気的に接続されている。回路基板2の第1の主面2aには、USB端子3の形成領域を除く基板領域に、コンデンサや抵抗等の表面実装部品4が実装されている。表面実装部品4はUSBメモリを構成するのに必要な電子部品である。
このようなUSB端子3が設けられた回路基板2の第1の主面(端子形成面/表面)2aとは反対側の第2の主面(裏面)2bには、NAND型フラッシュメモリ等のメモリ素子5が実装されている。メモリ素子5は回路基板2の第2の主面2bにベアチップ実装されている。すなわち、メモリ素子5はベアチップの状態で例えば絶縁性接着剤(図示せず)を介して回路基板2の第2の主面2bに接着されている。メモリ素子5はボンディングワイヤ6を介して回路基板2の接続パッド(図示せず)と電気的に接続されている。
回路基板2の第2の主面2bには、さらにコントローラ素子7が実装されている。コントローラ素子7はメモリ素子5と同様に、ベアチップの状態で例えば絶縁性接着剤(図示せず)を介して回路基板2の第2の主面2bに接着されている。コントローラ素子7はボンディングワイヤ8を介して回路基板2の電極パッドと電気的に接続されている。コントローラ素子7は、USB端子3を通して受け取ったデータのメモリ素子5への書き込み、メモリ素子5に記憶されたデータの読み出し等を行うものであり、USBインターフェース部、バッファ部、メモリ制御部等を有している。
メモリ素子5とコントローラ素子7が実装された回路基板2の第2の主面2bには、エポキシ樹脂等の封止樹脂9がモールドされている。すなわち、メモリ素子5とコントローラ素子7は封止樹脂(モールド樹脂)9で一体的に封止されている。このように、回路基板2の第2の主面2bに直接実装されたメモリ素子5やコントローラ素子7を封止樹脂9で封止することによって、USB端子3が形成された回路基板2を使用したパッケージを形成している。言い換えると、半導体記憶装置1はUSB端子3が形成された回路基板2を利用してシステムインパッケージ(SiP)を有している。
上述したように、USB端子3が形成された回路基板2の端子形成面(第1の主面2a)とは反対側の面(第2の主面2b)にメモリ素子5やコントローラ素子7を直接実装することによって、回路基板2の大きさを大幅に小さくすることができる。従って、USBメモリの本体部分を構成する半導体記憶装置1の小型化を図ることが可能となる。さらに、回路基板2の第2の主面2b側に封止樹脂9をモールドし、各素子5、7を封止してパッケージ(SiP)を形成することによって、半導体記憶装置1の小型化と高信頼性化を両立させることが可能となる。
ここで、回路基板2の第1の主面2aに形成されたUSB端子3は、半導体記憶装置1を後述するUSBプラグシェル内に収容してUSBメモリを構成した際に、その高さがUSBコネクタ高さに至るように調整されている。具体的には、封止樹脂9はUSB端子3の高さがUSBコネクタ高さを確保することが可能な厚さを有している。このように、回路基板2の厚さを考慮した上で封止樹脂9の厚さを調節することによって、USB端子3にUSBコネクタとしての機能を付与することができる。
次に、上述した半導体記憶装置1の製造工程について、図3ないし図8を参照して説明する。図3は本発明の一実施形態による半導体記憶装置1の製造工程を示している。まず、図3(a)に示すように、回路基板2の第1の主面2aにUSB端子3と表面実装部品4の実装パッド11を形成すると共に、反対側の第2の主面2bにメモリ素子5やコントローラ素子7との接続パッド12を形成する。ここで、図3は1個の半導体記憶装置1に対応する回路基板2を示しているが、実際には回路基板2は複数の装置形成領域を有する回路基板パネルとして半導体記憶装置1の製造工程に供給される。
図4は複数の装置形成領域を有する回路基板パネル13の一例を示している。回路基板パネル13は1個の半導体記憶装置1に相当する装置形成領域14を複数有しており、これらは格子状に設けられたダイシング領域15で区画されている。図4に示す回路基板パネル13は、6個の装置形成領域14を一括して樹脂モールドするモールド領域16を有しており、このようなモールド領域16が三連構造(16A、16B、16C)とされている。なお、一括して樹脂モールドする装置形成領域14の数やモールド領域16の連結数は、製造工程や製造装置等を考慮して適宜に設定することができる。
上述したような回路基板パネル13の各装置形成領域14、14…に対して、図5に示すようにUSB端子3と実装パッド11と接続パッド12を形成する。なお、図5(a)は1個の装置形成領域14の表面(回路基板2の第1の主面2a)を、図5(b)はその裏面(第2の主面2b)を示している。USB端子3、実装パッド11および接続パッド12の形成には、例えば金メッキが適用される。この際、USB端子3は機器側のUSBポートに繰り返し差し込んで使用されるため、耐磨耗性を高めることが求められる。このため、USB端子3は電解硬質金メッキで形成することが好ましい。
一方、実装パッド11は表面実装部品4との接合強度を高めるために、パッド厚を薄くすることが可能な無電解金メッキで形成することが好ましい。接続パッド12には金ワイヤ等がボンディングされる。このような金同士の接合性を高める上で、接続パッド12は比較的柔らかいパッドの形成が可能な電解軟質金メッキで形成することが好ましい。このように、USB端子3と実装パッド11と接続パッド12は、それぞれに求められる特性や機能に応じた金メッキ法を適用して形成することが好ましい。
上述した複数の金メッキ法(無電解金メッキ、電解硬質金メッキ、電解軟質金メッキ)を適用したUSB端子3、実装パッド11および接続パッド12の形成工程は、例えば以下のようにして実施される。まず、回路基板パネル13の裏面(回路基板2の第2の主面2b)をマスキングした後、回路基板パネル13の表面(回路基板2の第1の主面2a)側の各装置形成領域14、14…に無電解金メッキを施して、例えば厚さが0.03〜0.5μmの無電解金メッキ層からなる実装パッド11を形成する。
次いで、回路基板パネル13の表面のUSB端子3の形成領域を除く部分をマスキングした後、回路基板パネル13の表面側の各装置形成領域14、14…に電解硬質金メッキを施して、例えば厚さが0.5〜1.5μmの電解硬質金メッキ層からなるUSB端子3を形成する。この後、回路基板パネル13の全体もしくは裏面のマスキングを除去し、表面全体にマスキングを施した後、回路基板パネル13の裏面側の各装置形成領域14、14…に電解軟質金メッキを施して、例えば厚さが0.5〜1.5μmの電解軟質金メッキ層からなる接続パッド12を形成する。
上述したメッキ工程でUSB端子3、実装パッド11および接続パッド12を形成した回路基板パネル13は、図3(b)に示す半導体素子の実装工程に送られる。半導体素子の実装工程においては、まず回路基板パネル13の裏面(回路基板2の第2の主面2b)側に、ベアチップ状態のメモリ素子5を例えばフィルム状の絶縁性接着剤17を用いて接着する。次いで、メモリ素子5に対してワイヤボンディングを施し、ボンディングワイヤ6を介してメモリ素子5の各電極を装置形成領域14(回路基板2)の接続パッド12と電気的に接続する。なお、後述するように複数のメモリ素子5を積層して実装する場合には、メモリ素子5の実装工程とワイヤボンディング工程とを繰り返し実施する。
次いで、回路基板パネル13の裏面(回路基板2の第2の主面2b)側に、ベアチップ状態のコントローラ素子7を例えばフィルム状の絶縁性接着剤18を用いて接着する。次いで、コントローラ素子7に対してワイヤボンディングを施し、ボンディングワイヤ8を介してコントローラ素子7の各電極を装置形成領域14(回路基板2)の接続パッド12と電気的に接続する。メモリ素子5およびコントローラ素子7の実装は各装置形成領域14に対して実施する。そして、メモリ素子5およびコントローラ素子7を実装した回路基板パネル13は、図3(c)に示す樹脂モールド工程に送られる。
樹脂モールド工程においては、図6および図7に示すように、複数の装置形成領域14に実装されたメモリ素子5およびコントローラ素子7を一括して封止するように、封止樹脂9を回路基板パネル13の裏面(回路基板2の第2の主面2b)にモールドする。この実施形態では、6個の装置形成領域14を一括して樹脂モールドするモールド領域16毎に封止樹脂9をモールド成形している。また、この実施形態ではモールド領域16を三連構造とした回路基板パネル13を用いているため、これらモールド領域16A、16B、16Cに対して順に封止樹脂9をモールド成形する。
次に、図3(d)に示すように、回路基板パネル13の表面(回路基板2の第1の主面2a)側の各装置形成領域14、14…に表面実装部品4を実装する。表面実装部品4は回路基板2の第1の主面2aの端子形成領域を除く部分に実装される。また、表面実装部品4の実装は、回路基板パネル13の各装置形成領域14に対して実施される。そして、各部品4、5、7を実装した回路基板パネル13を、封止樹脂9と共に切断する。回路基板パネル13の切断工程においては、図8に示すように、各装置形成領域14を区画するダイシング領域15に沿って、回路基板パネル13を封止樹脂9と共に切断する。このようにして、個片化された回路基板2を有する半導体記憶装置1を作製する。
この実施形態の半導体記憶装置1の製造方法によれば、USB端子3が形成された回路基板2にメモリ素子5やコントローラ素子7を直接実装しているため、半導体記憶装置1を小型化すると共に、部品点数を削減することが可能となる。部品点数の削減は製造コストの低減に寄与する。さらに、メモリ素子5やコントローラ素子7を封止樹脂9でモールドするにあたって、回路基板パネル13の複数の装置形成領域14に一括して樹脂モールドしているため、封止樹脂9の形成に要するコストを低減することができる。これらによって、半導体記憶装置1の小型化と製造コストの低減を図ることが可能となる。
上述した実施形態の半導体記憶装置1においては、回路基板2に1個のメモリ素子5を実装した構成を示したが、例えば図9に示すように複数個のメモリ素子5を積層して回路基板2の第2の主面2bに実装してもよい。回路基板2に実装するメモリ素子5の個数は、各素子の記憶容量やUSBメモリ1の設定容量等に応じて適宜に設定することができる。コントローラ素子7は例えば図10に示すように、メモリ素子5上に積層してもよい。さらに、図11に示すように、積層したメモリ素子5上にコントローラ素子7を配置してもよい。このように、メモリ素子5の実装数やコントローラ素子7の実装形態は種々に変形することが可能である。
さらに、表面実装部品4の実装位置についても、回路基板2の第1の主面2aに限られるものではない。例えば、図12に示すように、表面実装部品4の一部は回路基板2の第2の主面2bの素子実装領域を除く部分に実装してもよい。また、図13に示すように、電子部品4の一部は回路基板2内に配置することも可能である。さらに、図14に示すように、全ての表面実装部品4を回路基板2の第2の主面2bの素子実装領域を除く部分に実装してもよい。このように、表面実装部品4は回路基板2の第1の主面2aの端子形成領域を除く部分、第2の主面2bの素子実装領域を除く部分、あるいは回路基板2内のいずれに実装してもよい。回路基板2の第2の主面2bに実装された部品4は、メモリ素子5等と共に封止樹脂9で封止される。
上述した実施形態の半導体記憶装置1は、USBメモリの本体部分を構成するものである。例えば図15および図16に示すように、半導体記憶装置1をUSBプラグシェル21内に収容することによって、この実施形態のUSBメモリ22が構成される。USBプラグシェル21は、USBのコネクタ規格に基づく幅および高さを有している。これらの寸法は従来のUSBコネクタ部品におけるケースと同一である。言い換えると、従来のUSBメモリではUSBコネクタ部品とは別にメモリ素子やコントローラ素子等を含むICパッケージが実装された回路基板が必要であったのに対して、この実施形態のUSBメモリ22は従来のUSBコネクタ部品の大きさのみで装置全体を構成している。
この実施形態のUSBメモリ22は、USBメモリ本体としての半導体記憶装置1をUSBプラグシェル21内に収容し、このUSBプラグシェル21の大きさで装置全体を構成している。従って、USBメモリ22によれば従来のUSBメモリに比べて大幅に小型化することが可能となる。USBメモリ22の小型化は、機器側のUSBポートとの接続信頼性や携帯性等の向上のみならず、例えば回路基板2の小型化等に基づいて製造コストの低減にも寄与する。すなわち、この実施形態によれば小型化と低コスト化を実現し、かつ実用性、利便性、信頼性等に優れるUSBメモリ22を提供することが可能となる。
ここで、USBメモリ本体としての半導体記憶装置1を単にUSBプラグシェル21内に挿入しただけでは、半導体記憶装置1が前後もしくは上下に移動するおそれがある。半導体記憶装置1は接着剤等でUSBプラグシェル21に固定してもよいが、例えばUSBプラグシェル21に設けた仕切り23に表面実装部品4を突き当てることによって、半導体記憶装置1の前方への移動を防ぐことができる。なお、仕切り23を突き当てる部品は、実働させる表面実装部品4に限らず、ダミーの電子部品であってもよい。
半導体記憶装置1の後方側については、例えば図17および図18に示すにように、USBプラグシェル21の後方側端部にキャップ部材24を装着する。これによって、半導体記憶装置1の後方への移動および上下方向の移動を防ぐことができる。半導体記憶装置1の後方側は、例えば図19および図20に示すにように、外装ケース25に収容するようにしてもよい。これによっても、半導体記憶装置1の後方への移動および上下方向の移動を防ぐことができる。なお、USBプラグシェル21は半導体記憶装置1の全体を収容するものに限らず、その一部を収容するものであってもよい。
本発明は上記した各実施形態に限定されるものではなく、回路基板の一方の主面にUSB端子を形成すると共に、それとは反対側の主面にメモリ素子を実装した半導体記憶装置およびUSBメモリ装置に適用することができる。そのような装置も本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
1…半導体記憶装置、2…回路基板、3…USB端子、4…表面実装部品、5…メモリ素子、6,8…ボンディングワイヤ、7…コントローラ素子、9…封止樹脂、11…実装パッド、12…接続パッド、13…回路基板パネル、14…装置形成領域、21…USBプラグシェル、22…USBメモリ。
Claims (5)
- 複数の装置形成領域を有する回路基板の第1の主面に、前記複数の装置形成領域に対してそれぞれUSB端子を形成する工程と、
前記回路基板の第1の主面とは反対側の第2の主面に、前記複数の装置形成領域に対してそれぞれメモリ素子を実装する工程と、
前記複数の装置形成領域に実装されたメモリ素子を一括して封止するように、前記回路基板の第2の主面に封止樹脂をモールドする工程と、
前記回路基板の前記USB端子の形成領域および前記メモリ素子の実装領域を除く部分に電子部品を実装する工程と、
前記回路基板を前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体記憶装置を作製する工程と
を具備することを特徴とする半導体記憶装置の製造方法。 - 請求項1記載の半導体記憶装置の製造方法において、
前記回路基板の前記第2の主面側にコントローラ素子を実装し、前記メモリ素子と共に前記封止樹脂で封止することを特徴とする半導体記憶装置の製造方法。 - 請求項1または請求項2記載の半導体記憶装置の製造方法において、
前記電子部品の一部を、前記回路基板の前記第2の主面における前記メモリ素子の実装領域を除く部分に実装し、前記メモリ素子と共に前記封止樹脂で封止することを特徴とする半導体記憶装置の製造方法。 - 請求項1ないし請求項3のいずれか1項記載の半導体記憶装置の製造方法において、
前記回路基板に前記電子部品の実装パッドを無電解金メッキで形成する工程と、前記回路基板の第1の主面に前記USB端子を電解硬質金メッキで形成する工程と、前記回路基板の第2の主面に前記メモリ素子との接続パッドを電解軟質金メッキで形成する工程とを具備することを特徴とする半導体記憶装置の製造方法。 - 請求項1ないし請求項4のいずれか1項記載の半導体記憶装置の製造方法で作製した半導体記憶装置を、USBプラグシェル内に収容してUSBメモリ装置を作製することを特徴とするUSBメモリ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282692A JP2007094718A (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282692A JP2007094718A (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007094718A true JP2007094718A (ja) | 2007-04-12 |
Family
ID=37980369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282692A Withdrawn JP2007094718A (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007094718A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248862A (ja) * | 2010-05-28 | 2011-12-08 | Walton Advanced Engineering Inc | データ記憶装置 |
CN101471270B (zh) * | 2007-12-27 | 2012-08-15 | 桑迪士克股份有限公司 | 低轮廓线接合通用串行总线装置 |
JP2016085670A (ja) * | 2014-10-28 | 2016-05-19 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-09-28 JP JP2005282692A patent/JP2007094718A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101471270B (zh) * | 2007-12-27 | 2012-08-15 | 桑迪士克股份有限公司 | 低轮廓线接合通用串行总线装置 |
US8947883B2 (en) | 2007-12-27 | 2015-02-03 | Sandisk Technologies Inc. | Low profile wire bonded USB device |
US9218953B2 (en) | 2007-12-27 | 2015-12-22 | Sandisk Technologies Inc. | Low profile wire bonded USB device |
JP2011248862A (ja) * | 2010-05-28 | 2011-12-08 | Walton Advanced Engineering Inc | データ記憶装置 |
JP2016085670A (ja) * | 2014-10-28 | 2016-05-19 | 株式会社東芝 | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4886308B2 (ja) | Usbメモリ装置 | |
US7850087B2 (en) | Semiconductor device and method of manufacturing the same | |
US7675157B2 (en) | Thermal enhanced package | |
KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
US7855441B2 (en) | Semiconductor card package and method of forming the same | |
US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
JP5193837B2 (ja) | 半導体メモリカード | |
US20080316696A1 (en) | Semiconductor memory device and semiconductor memory card using the same | |
US20080083960A1 (en) | Package structure and packaging method of mems microphone | |
US20070045873A1 (en) | Semiconductor memory card and method for manufacturing semiconductor memory card | |
KR20140080136A (ko) | 반도체 패키지 | |
JP2008545255A (ja) | パッケージング・ロジックおよびメモリ集積回路 | |
JP4930699B2 (ja) | 半導体装置 | |
JP2003141485A (ja) | 半導体装置、電子カード及びパッド再配置基板 | |
US6963135B2 (en) | Semiconductor package for memory chips | |
JP2007128953A (ja) | 半導体装置とそれを用いたメモリカード | |
JP2007094718A (ja) | 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法 | |
KR101959395B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20080182434A1 (en) | Low Cost Stacked Package | |
JP2005167286A (ja) | 半導体装置およびその製造方法 | |
JP4343727B2 (ja) | 半導体装置 | |
JP3799120B2 (ja) | 高容量メモリモジュール | |
TWI706528B (zh) | 電子封裝裝置 | |
JP3491606B2 (ja) | 半導体デバイスとその製造方法 | |
CN104051418A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |