CN102376670B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN102376670B
CN102376670B CN201110234077.1A CN201110234077A CN102376670B CN 102376670 B CN102376670 B CN 102376670B CN 201110234077 A CN201110234077 A CN 201110234077A CN 102376670 B CN102376670 B CN 102376670B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor chip
chip
dish
nude film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110234077.1A
Other languages
English (en)
Other versions
CN102376670A (zh
Inventor
张元基
朴泰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102376670A publication Critical patent/CN102376670A/zh
Application granted granted Critical
Publication of CN102376670B publication Critical patent/CN102376670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装件，所述半导体封装件可包括封装基底，所述封装基底具有第一表面和可由封装基底的边缘限定的边界。封装件还包括具有前表面和后表面的第一半导体芯片。第一半导体芯片的第一部分的后表面可设置在封装基底的第一表面上，第一半导体芯片的第二部分的后表面延伸超过封装基底的限定的边界。半导体封装件还可包括第二半导体芯片，第二半导体芯片设置在第一半导体芯片的延伸超过封装基底的限定的边界的第二部分的后表面上。

Description

半导体封装件
本申请要求于2010年8月12日在韩国知识产权局提交的第10-2010-0077815号韩国专利申请和于2011年3月27日在美国专利商标局提交的第13/072,746号美国专利申请的权益，这些申请的公开通过引用全部包含于此。
技术领域
本发明构思大体上涉及一种半导体封装基底和一种具有该半导体封装基底的半导体封装件。
背景技术
现在，对既具有较小的尺寸又具有较强的数据处理能力的电子装置的需求一直在增加。虽然已经提出各种方法来提高这种电子装置中使用的半导体器件的集成度和数据处理能力，但是这些方法面临若干问题和缺点，例如半导体器件中的数据不稳定性和不可靠性。
发明内容
在一个实施例中，半导体封装件包括具有第一表面和可由封装基底的边缘限定的边界的封装基底。封装件还包括具有前表面和后表面的第一半导体芯片。第一半导体芯片的第一部分的后表面可设置在封装基底的第一表面上，第一半导体芯片的第二部分的后表面延伸超过封装基底的限定的边界。半导体封装件还可包括第二半导体芯片，第二半导体芯片设置在第一半导体芯片的延伸超过封装基底的限定的边界的第二部分的后表面上。
在一些实施例中，封装基底可以是引线框架的裸片置盘(diepaddle)。在另一实施例中，封装基底可以是印刷电路板(PCB)基底。
通过这些方面，尤其是当半导体封装件中包括多个半导体芯片时，可减小半导体封装件的总厚度和体积。
附图说明
通过下面结合附图进行的详细描述，本发明构思的示例性实施例将被更清楚地理解，在附图中：
图1至图5是示出根据本发明构思的实施例的引线框架的俯视图；
图6至图9是根据本发明构思的第一实施例的半导体封装件的剖视图；
图10至图14是示出根据本发明构思的第二实施例的半导体封装件及其制造方法的剖视图；
图15是根据本发明构思的第二实施例的半导体封装件的俯视图；
图16是根据本发明构思的第一实施例的变型例的半导体封装件的剖视图；
图17至图20是示出根据本发明构思的第三实施例的半导体封装件及其制造方法的剖视图；
图21至图26是根据本发明构思的第四实施例的半导体封装件及其制造方法的剖视图；
图27至图30是根据本发明构思的第五实施例的半导体封装件及其制造方法的剖视图；
图31至图34是根据本发明构思的第六实施例的半导体封装件及其制造方法的剖视图；
图35至图38是根据本发明构思的第七实施例的半导体封装件及其制造方法的剖视图；
图39是根据本发明构思的第八实施例的半导体封装件的剖视图；
图40是根据本发明构思的第九实施例的半导体封装件的剖视图；
图41是根据本发明构思的第十实施例的半导体封装件的剖视图；
图42是根据本发明构思的第十一实施例的半导体封装件的剖视图；
图43是根据本发明构思的实施例的存储卡的框图；
图44是根据本发明构思的实施例的电子系统的框图；
图45A是根据一些实施例的半导体封装件的大致示意性剖视图。
图45B是以俯视图示出图45A中的半导体封装件的特定组件的大致示意图，用以说明一些实施例的其它方面。
图45C是以俯视图示出的半导体封装件的特定组件的其它示意图，用以说明可选实施例的各方面。
具体实施方式
现在将参照附图更充分地描述根据本发明构思的实施例的半导体封装件和引线框架，在附图中示出了本发明构思的示例性实施例。然而，本领域技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，在此可以进行形式和细节上的各种改变。由于本发明构思允许各种改变和多种实施例，所以将在附图中示出具体的实施例，并在书面描述中详细地描述这些具体的实施例。然而，这不意图将本发明构思限定为具体的实施模式，应该理解的是，不脱离本发明构思的精神和技术范围的所有改变、等同物和替换物均包含在本发明构思中。
应该理解的是，当元件或层被称作“在”另一元件或层“上”时，该元件或层可以直接在另一元件或层上，或者可存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”时，不存在中间元件或中间层。
本说明书中使用的术语仅用于描述具体的实施例，而不意图限制本发明构思。以单数形式使用的表达方式包括复数形式的表达方式，除非上下文中它具有明确的其它意思。在本说明书中，应该理解的是，例如“包括”或“具有”等的术语意图表示在说明书中记载的特征、构件、步骤、动作、组件、部分或它们的组合的存在，而不意图排除可以存在或可以增加一个或多个其它特征、构件、步骤、动作、组件、部分或它们的组合的可能性。
除非另有限定，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还应理解的是，除非这里明确地如此限定，否则术语(例如在通用字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不应该以理想的或者过于形式化的含义来解释。
图45A和图45B是示出本发明构思的一些实施例的半导体封装件结构的一部分。例如，半导体封装件2包括封装基底22，封装基底22具有第一表面23和限定的边界24。例如，可通过封装基底22的边缘限定边界24。更具体地说，可通过围绕开口29形成的边缘来限定边界24，开口29例如是延伸穿过封装基底22的通孔或凹口(例如，形成在封装基底22的周边中的凹口)，这将在下面进一步解释。
在一些实施例中，封装基底22可以是例如如图42和图45A-图45B中示出的印刷电路板(PCB)基底。可选地，封装基底22可以是引线框架的裸片置盘。在图1至图41中示出了一些示例裸片置盘结构。
另外，半导体封装件2可包括具有前表面25a和后表面25b的第一半导体芯片25。后表面25b可包括第一半导体芯片25的第一部分25-1的后表面25b1以及第一半导体芯片25的第二部分25-2的后表面25b2。第一半导体芯片25的第一部分25-1的后表面25b1可设置在封装基底22的第一表面23的一部分上。另一方面，第一半导体芯片25的第二部分25-2的后表面25b2可延伸超过例如如图45A至图45B中示出的封装基底22的限定的边界24。
如果形成限定的边界24的边缘围绕穿过封装基底22延伸的通孔而形成，则后表面25b2可延伸超过限定的边界24的一部分，如图45B所示。如果限定的边界24由封装基底22的外边缘或由布置在封装基底22的周边中的凹口限定，则第一半导体芯片25的后表面25b2可延伸越过封装基底22的外边缘，如图45C中所示。
如图45B至图45C中所示，半导体封装件2还可包括设置在第一半导体芯片25的第二部分25-2的后表面25b2的区域上的第二半导体芯片26，其中，所述后表面25b2延伸越过封装基底22的限定的边界24并通过封装基底22暴露。
所得的结构可容纳在模塑料中，例如环氧模塑料27中。然而，也可使用其它合适的包封件或等同结构来容纳所得的结构，以形成半导体封装件。
另外，半导体芯片25、26可通过各种连接方法(例如，引线键合或倒装芯片技术)连接到半导体封装件。在图45A中，第一半导体芯片25可通过导电凸块33结合到半导体封装基底22，第二半导体芯片26通过导电凸块或芯片间连接端子34等结合到第一半导体芯片25的第二部分25-2的后表面25b。
另外，虽然未在图45A中示出，但是一个或多个附加的半导体芯片可堆叠在第一半导体芯片25或第二半导体芯片26上。
在一些实施例中，虽然未示出，但是可在第一半导体芯片25和封装基底22之间设置底填结构，以提供凸块保护并获得高可靠性的性能。
因此，本申请的实施例可包括半导体封装件结构，在这样的半导体封装件结构中，半导体芯片附着到另一半导体芯片的后表面的一部分上，该部分后表面通过诸如半导体封装基底的凹口或通孔的开口而暴露，或超过半导体封装基底的边缘。
结果，能够减小半导体封装件的总厚度和体积，尤其是在半导体封装件中可包括多个半导体芯片时。
图1至图5是示出根据本发明构思的一些实施例的引线框架的俯视图。在描述图1至图5中示出的根据本发明构思的实施例的引线框架时，可省略任何多余的解释。
图1是根据本发明构思的实施例的引线框架100a的俯视图。
参照图1，引线框架100a包括裸片置盘110和布置在裸片置盘110周围的多条引线120。在裸片置盘110中形成有开口，在该情况下为通孔150。引线框架100a可由诸如铜的金属形成。
如图1中所示，裸片置盘110可具有矩形形状。然而，根据将要附着到裸片置盘110的半导体芯片(未示出)的形状、种类和数量，裸片置盘110可具有不同的形状。裸片置盘110可包括半导体芯片附着区110-C1和外围区110-E，下面描述的半导体芯片(或第一半导体芯片)附着到半导体芯片附着区100-C1，外围区100-E围绕半导体芯片附着区100-C1。
这里，该半导体芯片表示附着在裸片置盘110上的第一半导体芯片。因此，如果多个半导体芯片堆叠在裸片置盘110上，则该半导体芯片表示最接近裸片置盘110的最底部的半导体芯片。
如图1中所示，多条引线120可布置为邻近第一边缘112和第二边缘114，第一边缘112和第二边缘114是裸片置盘110的两个相对的边缘。可选地，例如在图2中，多条引线120可布置为邻近裸片置盘110的全部边缘。
在制造半导体封装件之前的引线框架100a中，裸片置盘110和多条引线120可彼此连接。然而，在利用引线框架100a制造半导体封装件之后，裸片置盘110和多条引线120可以被切割并彼此分开。
开口150可以是形成在裸片置盘110中的通孔。在这种情况下，开口150可穿过裸片置盘110而形成，且开口150的边界与裸片置盘110的周边分开。开口150可布置为邻近裸片置盘110的第一边缘112。换言之，开口150可布置为接近布置在第一边缘112附近的一部分引线120。开口150可形成为比下面描述的辅助半导体芯片的尺寸稍大。即，辅助半导体芯片的顶表面的面积可小于开口150的面积，使得辅助半导体芯片可容易地插入到开口150中。这里，辅助半导体芯片的顶表面指的是辅助半导体芯片的两个相对的表面中的其上形成有各个电子器件的有源表面。
开口150可在半导体芯片附着区110-C1和外围区110-E之间延伸。因此，可暴露插入到开口150中并延伸超过附着在半导体芯片附着区110-C1上的半导体芯片的辅助半导体芯片的一部分。
多条引线120中的一部分，例如邻近开口150的引线120，可通过键合线电连接到辅助半导体芯片，如例如图6中示出的。因此，可基于通过键合线电连接到辅助半导体芯片的引线120的布置来确定裸片置盘110中的开口150的位置。
图2是根据本发明构思的另一实施例的引线框架100b的俯视图。
参照图2，引线框架100b包括裸片置盘110和布置在裸片置盘110周围的多条引线120。裸片置盘110可包括第一边缘112和与第一边缘112相对的第二边缘114以及彼此相对并连接第一边缘112和第二边缘114的第三边缘116和第四边缘118。
为了制造四侧引脚扁平封装件(QFP)，多条引线120可布置为邻近第一边缘112、第二边缘114、第三边缘116和第四边缘118。
开口150可布置为接近裸片置盘110的第一边缘112和邻近第一边缘112的第三边缘116。换言之，如果裸片置盘110具有矩形形状，则开口150可布置为接近裸片置盘110的角部。在这种情况下，将要插入到开口150中的辅助半导体芯片可通过键合线电连接到接近第一边缘112和第三边缘116的引线120。
图3是根据本发明构思的另一实施例的引线框架100c的俯视图。
参照图3，引线框架100c包括裸片置盘110和布置在裸片置盘110周围的多条引线120。在本实施例中，开口150是布置在裸片置盘110的周边中的凹口。开口150可从裸片置盘110的第一边缘112向裸片置盘110的中心向内延伸。
比较图1中的引线框架100a与图3中的引线框架100c，图1中示出的开口150是形成在裸片置盘110中的通孔，而图3中示出的开口150是从裸片置盘110的第一边缘112向内延伸的凹口。相似地，虽然未示出，但是图2中示出的开口150可改变为同时从裸片置盘110的第一边缘112和第三边缘116延伸。换言之，开口150也可以是形成在裸片置盘110的角部中的凹口。
图4是根据本发明构思的另一实施例的引线框架100d的俯视图。
参照图4，引线框架100d包括裸片置盘110和布置在裸片置盘110周围的多条引线120。开口150形成在裸片置盘110中。开口150可以是形成在裸片置盘110中的通孔。
参照图1至图4，与图1至图3中示出的引线框架100a、100b和100c不同，在图4中示出的引线框架100d中，开口150可形成在裸片置盘110的中心。换言之，图4中示出的开口150可整个布置在裸片置盘110的半导体芯片附着区110-C1中。
如下面所述，在图1至图3中示出的引线框架110a、110b和110c中，在半导体芯片(未示出)附着在裸片置盘上110时，仅开口150的一部分可被半导体芯片覆盖，并且可暴露开口150的其余部分。然而，在图4中示出的引线框架100d中，在半导体芯片(未示出)附着在裸片置盘110上时，整个开口150可被半导体芯片覆盖。
图5是根据本发明构思的另一实施例的引线框架100e的俯视图。
参照图5，引线框架100e包括裸片置盘110和布置在裸片置盘110周围的多条引线120。开口150形成在裸片置盘110中。开口150可以是从裸片置盘110的第一边缘112向内延伸的凹口。
参照图3至图5，与图3中示出的引线框架100c不同，在引线框架100e中，图5中示出的开口150可以朝裸片置盘110的中心或越过裸片置盘110的中心进一步向内延伸。另外，虽然在图4中示出的实施例中的开口150是形成在引线框架100d中的裸片置盘110中的通孔，但是在图5中示出的引线框架100e中，本实施例的开口150具有从第一边缘112向内延伸的凹陷形状，并且多条引线120中的一部分120e延伸到开口150中。
在多条引线120中，延伸到开口150中的每条引线可被称作长引线120e，其余的多条引线120中的每条可被称作短引线120a。这里，与引线120一起使用的术语“长”和“短”不表示每条引线120的绝对长度，而是表示每条引线120是否延伸到开口150中。
在下文中，将示出并描述应用了在图1至图5中示出的引线框架100a、100b、100c、100d和100e的半导体封装件。然而，每个半导体器件可以选择性地应用在图1至图5中示出的引线框架100a、100b、100c、100d和100e的全部或一部分，并且不限于在图1至图5中示出的引线框架100a、100b、100c、100d和100e的形状。
图6至图9是根据本发明构思的实施例的半导体封装件的剖视图。图6示出了应用图1或图2中示出的引线框架的半导体封装件，图7至图9示出了分别应用在图3至图5中示出的引线框架的半导体封装件。在描述根据一些实施例的半导体封装件的过程中，可省略多余的解释。
图6是示出根据本发明构思的实施例的半导体封装件1的剖视图。
参照图6，半导体封装件1包括引线框架和半导体芯片10，引线框架具有其中形成有开口150的裸片置盘110以及多条引线120，半导体芯片10附着在引线框架的第一表面102上，即，在裸片置盘110的第一表面102上。
半导体芯片10可附着在裸片置盘110上以局部地覆盖开口150。半导体芯片10可附着在裸片置盘100上，使得其上形成有各个电子器件的有源表面面向与裸片置盘110相反的方向。辅助半导体芯片30通过开口150附着在半导体芯片10上。换言之，辅助半导体芯片30可附着在半导体芯片10的通过开口150暴露并面对裸片置盘10(即，面对与半导体芯片10的有源表面相反的方向)的表面上。
辅助半导体芯片30可被布置为在开口150的未被半导体芯片10覆盖的部分与开口150的被半导体芯片10覆盖的部分之间延伸。换言之，辅助半导体芯片30可被布置为使得辅助半导体芯片30部分地通过开口150暴露。
此外，用于将辅助半导体芯片30电连接到外部的键合焊盘(未示出)可形成在辅助半导体芯片30的通过开口150暴露的部分上。在这种情况下，辅助半导体芯片30的其上形成有各个电子器件的有源表面可面向半导体芯片10。键合焊盘(未示出)可用于连接到下面描述的键合线。
半导体芯片10或辅助半导体芯片30可通过将其上形成有半导体器件的晶片进行背研磨或背减薄并通过将晶片切割成各个裸片来形成。
作为辅助半导体芯片30的厚度的第一厚度t-c可小于或等于作为包括裸片置盘110的引线框架的厚度的第二厚度t-1。例如，当第二厚度t-1为125μm时，第一厚度t-c可为大约60μm至大约125μm。换言之，在背研磨或背减薄的过程中，辅助半导体芯片30可具有小于或等于第二厚度t-1的厚度。
因此，辅助半导体芯片30可被容纳在位于开口150内的空间中。换言之，相对于裸片置盘110的第二表面104，辅助半导体芯片30可以不突出。因此，即使增加了辅助半导体芯片30，也可以不增加半导体封装件1的总厚度。
这里，引线框架的整个第一表面102或第二表面104可以不定位在同一面上。换言之，虽然引线框架的第一表面102或第二表面104的对应于裸片置盘110的部分可以定位在同一面上，但是第一表面102或第二表面104的其它部分可以定位在不同的面上。引线框架的第一表面102或第二表面104最初在制造引线框架时可定位在同一面上。然而，在制造半导体封装件1的过程中，如果需要，引线框架(更具体地说，引线120)可以弯曲。因此，引线框架的第一表面102和第二表面104可表示在最初制造引线框架时曾经在同一面上的表面。
半导体芯片10可利用粘合剂(例如，粘合层60，即裸片附着膜、裸片附着浆料等)来附着在裸片置盘110上。例如，在半导体芯片10通过粘合层60(例如裸片附着膜)附着的情况下，粘合层60可被形成为覆盖半导体芯片10的面对裸片置盘110的表面。
在这种情况下，辅助半导体芯片30可通过粘合层60的粘结到半导体芯片10并通过开口150暴露的一部分被附着到半导体芯片10。因此，辅助半导体芯片30可附着在半导体芯片10上而不需要单独的粘合材料。
半导体芯片10、辅助半导体芯片30和引线120可通过设置在它们之间的键合线42、44和46彼此电连接。键合线42、44和46可直接连接到形成在半导体芯片10和辅助半导体芯片30的有源表面上的键合焊盘(未示出)。换言之，虽然未示出，但是键合焊盘可形成在半导体芯片10和辅助半导体芯片30的附着有键合线42、44和46的部分上。
键合线42、44和46可包含例如金。为了方便起见，键合线42、44和46可分别被描述为将半导体芯片10和引线120互连的第一键合线42、将半导体芯片10和辅助半导体芯片30互连的第二键合线44，以及将辅助半导体芯片30和引线120互连的第三键合线46。
然而，为了半导体芯片10和辅助半导体芯片30的操作，键合线42、44和46可以以不同的方式布置。换言之，只要键合线42、44和46保持半导体芯片10、辅助半导体芯片30和引线120之间的电连接，就可以以各种方式布置键合线42、44和46。
将辅助半导体芯片30和引线120电互连的第三键合线46可形成在引线框架的第一表面102上。换言之，第三键合线46可连接到辅助半导体芯片30的像裸片置盘110的第一表面102一样暴露的一部分(例如，键合焊盘(未示出))。因此，半导体封装件1中的所有键合线42、44和46均可形成在同一表面上。
另外，可形成围绕半导体芯片10、辅助半导体芯片30、裸片置盘110、键合线42、44和46以及引线120的一部分的模塑层80。模塑层80可由例如环氧模塑料(EMC)形成。
如在图1至图5中的引线框架100a、100b、100c、100d和100e中所示，开口150的顶部的面积可小于裸片置盘110的将要附着半导体芯片10的顶表面的面积，更具体地说，半导体芯片附着区110-C1的面积。因此，虽然在图6至图9中仅示出了剖视图，但是辅助半导体芯片30的顶表面的面积可小于半导体芯片10的顶表面的面积。这里，半导体芯片10的顶表面表示半导体芯片10的有源表面。
半导体芯片10可以是包括例如闪存器件的存储芯片。辅助半导体芯片30可以是用于控制半导体芯片10的半导体芯片或用于与半导体芯片10一起执行独立的控制功能的半导体芯片。
如果半导体芯片10是例如NAND(与非门)闪存芯片的闪存芯片，则辅助半导体芯片30可以是控制器，例如对半导体芯片10执行磨损均衡(wearing-leveling)、错误校正码(ECC)、缺陷块控制、坏块映射、读取擦除和读取干扰管理(readscrubbing&readdisturbmanagement)、读取和写入缓存以及无用存储单元收集的半导体芯片。换言之，辅助半导体芯片30可以是为了确保数据、使寿命最大化和改善半导体芯片10的性能而执行功能的半导体芯片。辅助半导体芯片30可以是其它已知的控制器。
图7是根据一些实施例的另一半导体封装件1的剖视图。
参照图1、3、6和7，在图1和图6中示出的开口150可以是通孔，而在图3和图7中示出的开口150可以是形成在裸片置盘110的周边中的凹口。换言之，在图6中示出的辅助半导体芯片30容纳在位于开口150中的空间中并且完全被裸片置盘110围绕。然而，在图7中，虽然辅助半导体芯片30也容纳在位于开口150中的空间中，但是辅助半导体芯片30仅部分地被裸片置盘110围绕。
除了上面描述的区别之外，图6中示出的半导体封装件1的形状与图7中示出的半导体封装件1的形状可基本上彼此相同。因此，在下面对半导体封装件的描述中，除非有显著的不同，否则使用图1中示出的引线框架100a和使用图3中的引线框架100c之间可没有不同之处。换言之，除非另有声明，否则图3中示出的引线框架100c可被选择性地应用于使用图1中示出的引线框架100a的半导体封装件中，反之亦然。
图8是根据一些实施例的另一半导体封装件1的剖视图。
参照图1、4、6和8，在图1和图6中示出的开口150可邻近裸片置盘110的边缘，而图4和图8中示出的开150可被布置在裸片置盘110的中心附近。
另外，虽然在图6中示出的半导体芯片10附着在裸片置盘110上以部分地覆盖开口150，但是在图8中示出的半导体芯片10附着在裸片置盘110上以完全覆盖开口150。因此，图8中示出的辅助半导体芯片30可被在裸片置盘110的第一表面102上的半导体芯片10完全覆盖。在这种情况下，辅助半导体芯片30的有源表面可以背对面向半导体芯片10的表面。
将辅助半导体芯片30和引线120电互连的第三键合线46可形成在引线框架的第二表面104上。将半导体芯片10和引线120电互连的第一键合线42可形成在引线框架的第一表面102上。因此，可通过在不同的表面上形成第一键合线42和第三键合线46来减少由于键合线42和46之间不期望的接触而导致的缺陷。
图9是根据一些实施例的另一半导体封装件1的剖视图。
参照图4、5、8和9，图5和图9中示出的引线120既包括长引线120e又包括短引线120a。因此，在图9中示出的将辅助半导体芯片30和引线120电互连的键合线46可比在图8中示出的第三键合线46短。
因此，除了第三键合线46的长度之外，图8中示出的半导体封装件1的形状与图9中示出的半导体封装件1的形状基本上彼此相同。因此，在下面给出的对半导体封装件的描述中，除非具有显著的区别之处，否则使用图4中示出的引线框架100d的情况与使用图5中示出的引线框架100e的情况可以没有不同。换言之，除非另有声明，否则在图5中示出的引线框架100e可被选择性地应用于使用图4中示出的引线框架100d的半导体封装件中，反之亦然。
因此，根据本申请的一些实施例，半导体封装件可包括引线框架，所述引线框架包括裸片置盘，裸片置盘具有第一表面和限定的边界。半导体封装件还可包括具有前表面和后表面的第一半导体芯片。第一半导体芯片的后表面可设置在裸片置盘的第一表面上，以延伸越过裸片置盘的限定的边界。另外，第二半导体芯片可设置在第一半导体芯片的后表面上，所述后表面处于第一半导体芯片的延伸越过裸片置盘的限定的边界的一部分中。
如上所示，例如，在图1中，裸片置盘110的限定的边界围绕穿过裸片置盘110延伸的通孔开口150。如图6中所示，第一半导体芯片可至少部分地与通孔开150叠置。
在一些实施例中，例如如图3中所示，裸片置盘110的限定的边界提供布置在裸片置盘110的周边中的凹口开口150。
在一些实施例中，如在图5中所示，多条引线120的一部分延伸至凹口开150中。
图10至图14是示出根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图10是示出根据一些实施例的为了制造半导体封装件而准备引线框架的工艺的剖视图。
参照图10，引线框架100包括裸片置盘110和布置在裸片置盘110周围的多条引线120。开口150形成在裸片置盘110中。
开口150可以是形成在裸片置盘110中的通孔。开口150可以布置在裸片置盘110的第一边缘112附近。引线框架100可以是分别在图1和图2中示出引线框架100a和100b。可选地，引线框架100可由图3中示出的引线框架100c替代。
引线框架100的形状(更具体地说，引线120的弯曲形状)可在本步骤或在后面的步骤中形成。另外，裸片置盘110和多条引线120可彼此连接并在后面的步骤中切割而彼此分开。图10中示出的引线120的形状仅仅是示例，本发明构思不限于此。
图11是示出根据一些实施例的为了制造半导体封装件而堆叠第一半导体芯片和第二半导体芯片的工艺的剖视图。
参照图11，可在裸片置盘110的第一表面102上附着第一半导体芯片10。可在裸片置盘110上附着第一半导体芯片10以部分地覆盖开口150。然后，可在第一半导体芯片10上堆叠至少一个第二半导体芯片20。这里，可在第一半导体芯片10上堆叠一个第二半导体芯片20或多个第二半导体芯片20。
第二半导体芯片20可堆叠在第一半导体芯片10上并相对于第一半导体芯片10偏置，使得第一半导体芯片10的顶表面的至少一部分被暴露。因此，第二半导体芯片20可延伸越过第一半导体芯片10的边缘。如果堆叠多个第二半导体芯片20，则每个第二半导体芯片20可被堆叠成相对于其下方的半导体芯片偏置，使得其下方的半导体芯片的至少一部分被暴露。多个第二半导体芯片20中的每个可相对于前一芯片偏置预定距离，使得后续的第二半导体芯片20相对于第一半导体芯片10偏置越来越大的距离。
第一半导体芯片10和多个第二半导体芯片20可以以阶梯形状堆叠。例如，每个第二半导体芯片20可堆叠在前一芯片上，使得后续的第二半导体芯片20以距离第一边缘112更远的距离偏置。
换言之，当多个第二半导体芯片20顺序地堆叠时，多个第二半导体芯片22、24和26中的每个可相对于直接在其下方的半导体芯片偏置预定距离。例如，在堆叠三个第二半导体芯片20的情况下，最上面的第二半导体芯片26可相对于中间第二半导体芯片24偏置预定距离，使得中间第二半导体芯片24的顶表面的至少一部分被暴露，而中间第二半导体芯片24可相对于最下面的第二半导体芯片22偏置预定距离，使得最下面的第二半导体芯片22的顶表面的至少一部分被暴露。
第二半导体芯片20可延伸越过第一半导体芯片10的位于裸片置盘110第一侧的边缘。开口150的不被第一半导体芯片10覆盖的一部分可布置在裸片置盘110的第二侧，所述第二侧与裸片置盘110的第一侧相对地布置。第一半导体芯片10和第二半导体芯片22、24和26可通过粘合层60、62、64和66附着。粘合层60、62、64和66可由诸如环氧树脂的粘合剂形成，或者可由诸如裸片附着膜或裸片附着浆料的粘合层60形成。
当第一半导体芯片10通过诸如裸片附着膜的粘合层60附着在裸片置盘110上以部分地覆盖开口150时，用于附着第一半导体芯片10的粘合层60的一部分可通过开口150暴露。
图12是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的步骤的剖视图。
参照图12，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，可将辅助半导体芯片30附着在第一半导体芯片10的面对裸片置盘110的表面上。
在这种情况下，辅助半导体芯片30可通过粘合层60附着在第一半导体芯片10上，所述粘合层60附着在第一半导体芯片10的通过开口150暴露的后表面上。因此，辅助半导体芯片30可附着在第一半导体芯片10上而不需要单独的粘合材料。
辅助半导体芯片30可被布置为在开口150的未被第一半导体芯片10覆盖的部分与开口150的被第一半导体芯片10覆盖的部分之间延伸。换言之，辅助半导体芯片30可被布置为使得辅助半导体芯片30通过开口150被部分地暴露。
可在将第一半导体芯片10附着在裸片置盘110上的步骤与如下所述的形成键合线的步骤之间的工艺中的任意步骤附着辅助半导体芯片30。然而，如果第一半导体芯片10和第二半导体芯片20是相同类型的半导体芯片并且相继地堆叠时，则可在第一半导体芯片10和第二半导体芯片20堆叠之后附着辅助半导体芯片30。
图13是示出根据一些实施例的为了制造半导体封装件而形成键合线的工艺的剖视图。
参照图13，通过键合线42、44和46将第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30和引线120彼此电连接。
由于开口150的未被第一半导体芯片10覆盖的部分位于裸片置盘110的一侧，所述一侧与裸片置盘110的其中第二半导体芯片20延伸越过第一半导体芯片的边缘的另一侧相对，所以辅助半导体芯片30的一部分可延伸超过第一半导体芯片10和第二半导体芯片20两者。因此，将第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30和引线120电互连的键合线44和46可形成在引线框架100的同一表面上，即第一表面102上。
图14是根据一些实施例的半导体封装件1的剖视图。
参照图14，通过形成包封第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42、44和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
例如，第一半导体芯片10和至少一个第二半导体芯片20可以是诸如动态随机存取存储器(DRAM)或闪存器件的存储芯片。辅助半导体芯片30可以是用于控制第一半导体芯片10和至少一个第二半导体芯片20的半导体芯片，或用于与第一半导体芯片10和第二半导体芯片20一起执行独立的控制功能的半导体芯片。
如果第一半导体芯片10和第二半导体芯片20是NAND闪存芯片，则辅助半导体芯片30可以是对第一半导体芯片10和第二半导体芯片20执行磨损均衡、错误校正码(ECC)或缺陷块控制的半导体芯片。换言之，辅助半导体芯片30可以是为了例如确保数据、使寿命最大化和改善第一半导体芯片10和第二半导体芯片20的性能而执行功能的半导体芯片。
第一半导体芯片10和至少一个第二半导体芯片20可以是多级单元(MLC)NAND闪存芯片。MLCNAND闪存芯片中包括的每个闪存单元具有不同电平的电势，从而可在一个闪存单元中存储超过1比特的数据。因此，根据应用，可期望的是，精确地控制电势以区分并保持不同电平的电势。
因此，当第一半导体芯片10和第二半导体芯片20是MLCNAND闪存芯片时，辅助半导体芯片30可执行例如多级ECC功能，多级ECC功能用于区分和保持包括在第一半导体芯片10和至少一个第二半导体芯片20中的每个闪存单元中存储的电势的电平。
具体地说，当第一半导体芯片10和至少一个第二半导体芯片20是在一个闪存单元中存储2比特、3比特或更多比特的数据的MLCNAND闪存芯片时，用于形成除了NAND单元之外的电路的区域会增大。因此，可通过在辅助半导体芯片30上形成除了NAND单元之外的电路的一部分来减小第一半导体芯片10和至少一个第二半导体芯片20的体积，因此，可简化制造第一半导体芯片10和至少一个第二半导体芯片20的整个工艺。
可选地，当第一半导体芯片10和至少一个第二半导体芯片20是同类型的半导体芯片(例如，同类型的NAND闪存芯片)时，可通过在辅助半导体芯片30上形成除了NAND单元之外的电路的一部分来减小第一半导体芯片10和第二半导体芯片20的体积，因此可简化制造第一半导体芯片10和第二半导体芯片20的整个工艺。
因此，根据一些实施例，为了形成半导体封装件，提供诸如引线框架或PCB基底的封装基底，封装基底具有第一表面和由封装基底的边缘限定的边界。然后，提供具有前表面和后表面的第一半导体芯片。第一半导体芯片的第一部分的后表面设置在封装基底的第一表面上，第一半导体芯片的第二部分的后表面延伸超过封装基底的限定的边界。然后，将第二半导体芯片设置在第一半导体芯片的延伸超过封装基底的限定的边界的第二部分的后表面上。
图15是根据一些实施例的半导体封装件的俯视图。这里，图14是沿图15的线XIV-XIV截取的剖视图。
参照图15，第一半导体芯片10和至少一个第二半导体芯片20堆叠在裸片置盘110的第一表面102上。此外，辅助半导体芯片30插入到裸片置盘110的开口150中，并且暴露辅助半导体芯片30的一部分。多个第二半导体芯片22、24和26中的每个可被堆叠为相对于其下方的半导体芯片偏置，从而暴露其下方的半导体芯片的一部分。键合焊盘10P、22P、24P、26P和30P分别形成在第一半导体芯片10、多个第二半导体芯片22、24和26以及辅助半导体芯片30上。
辅助半导体芯片30上的键合焊盘30P可邻近于辅助半导体芯片30的未被第一半导体芯片10覆盖的部分的一侧按行布置。虽然未示出，但是如果辅助半导体芯片30插入到图2中示出的引线框架100b的开口150中，则辅助半导体芯片30上的键合焊盘30P可在辅助半导体芯片30的未被第一半导体芯片10覆盖的部分的两个垂直侧上按行布置，形成L形。换言之，图2中示出的开口150是通孔并设置在裸片置盘110的角部，使得辅助半导体芯片30的暴露的侧形成L形。
键合线42、44和46可将第一半导体芯片10、多个第二半导体芯片22、24和26、辅助半导体芯片30及引线120电互连。键合线42、44和46中的每个可通过键合焊盘10P、22P、24P、26P和30P选择性地电连接到第一半导体芯片10、多个第二半导体芯片22、24和26以及辅助半导体芯片30。换言之，键合线42、44和46与第一半导体芯片10之间的连接表示键合线42、44和46与第一半导体芯片10的键合焊盘10P之间的连接以及键合线42、44和46与第一半导体芯片10内的各个电子器件之间的连接。键合线42、44和46可以以相同的方式连接到多个第二半导体芯片20和辅助半导体芯片30。
键合线42、44和46的一部分可通过多个第二半导体芯片22、24和26以及第一半导体芯片10以指定顺序连接到引线120。键合线42可直接连接最上方的第二半导体芯片26和引线120。
此外，键合线42、44和46的另一部分可通过多个第二半导体芯片20、第一半导体芯片10和辅助半导体芯片30以指定顺序连接到引线120。因此，在辅助半导体芯片30上的键合焊盘30P可形成在辅助半导体芯片30的未被第一半导体芯片30覆盖的部分上。
可在第一半导体芯片10、多个第二半导体芯片22、24和26以及辅助半导体芯片30上形成分别电连接到键合焊盘10P、22P、24P、26P和30P的重新布线导线(未示出)。
图16是根据本发明构思的实施例的变型例的半导体封装件1的剖视图。
参照图16，半导体封装件1还可包括跳跃键合线48。图14中示出的半导体封装件包括顺序地连接最上面的第二半导体芯片26、中间第二半导体芯片24、最下面的第二半导体芯片22和第一半导体芯片10的键合线44。然而，图16中示出的半导体封装件1还包括跳过中间第二半导体芯片24并直接连接最上面的第二半导体芯片26和最下面的第二半导体芯片22的跳跃键合线48。
换言之，与连接一对相邻的半导体芯片(例如，最上面的第二半导体芯片26和中间第二半导体芯片24)的键合线44不同，跳跃键合线48连接不相邻的一对半导体芯片，例如最上面的第二半导体芯片26和最下面的第二半导体芯片22。
此外，虽然未示出，但是跳跃键合线48可连接最上面的第二半导体芯片26和第一半导体芯片10或者可连接中间第二半导体芯片24和第一半导体芯片10。由于可通过跳跃键合线48来缩短自引线120开始的电通路，所以可提高堆叠有多个半导体芯片的半导体封装件的速度。
图17至图20是示出根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图17是示出根据一些实施例的为了制造半导体封装件而将第一半导体芯片和至少一个第二半导体芯片堆叠的步骤的剖视图。
参照图17，在裸片置盘110的第一表面102上顺序地堆叠第一半导体芯片10和至少一个第二半导体芯片20。至少一个第二半导体芯片20可被堆叠为相对于第一半导体芯片10偏置，使得第一半导体芯片10的顶表面的至少一部分被暴露。如果堆叠多个第二半导体芯片20，则每个第二半导体芯片20可被堆叠为相对于其下面的半导体芯片偏置，使得其下面的半导体芯片的至少一部分被暴露。第一半导体芯片10和多个第二半导体芯片22、24和26可分别通过粘合层60、62、64和66堆叠。
开口150可布置在裸片置盘110的中心，第一半导体芯片10可附着在裸片置盘110上以完全覆盖开口150。
图17中示出的引线框架可以是图5中示出的引线框架100e。可选地，图4中示出的引线框架100d可替代图17中示出的引线框架。
图18是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的工艺的剖视图。
参照图18，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，可沿着面对裸片置盘110的方向将辅助半导体芯片30附着在第一半导体芯片10的暴露的表面上。可通过粘合层60将辅助半导体芯片30附着在第一半导体芯片10上，粘合层60附着在第一半导体芯片10的通过开口150暴露的后表面上。因此，辅助半导体芯片30可附着在第一半导体芯片10上而不需要单独的粘合材料。
在裸片置盘110的第一表面102上的第一半导体芯片10可完全覆盖辅助半导体芯片30。因此，辅助半导体芯片30的有源表面可以背对面向第一半导体芯片10的表面。
图19是示出根据一些实施例的为了制造半导体封装件而形成键合线的工艺的剖视图。
参照图19，通过键合线42、44和46将第一半导体芯片10、第二半导体芯片20、辅助半导体芯片30和引线120彼此电连接。连接到第一半导体芯片10和第二半导体芯片20的键合线(即，第一键合线42和第二键合线44)与连接到辅助半导体芯片30的键合线(即，第三键合线46)可形成在引线框架100的不同的表面上。换言之，第一键合线42和第二键合线44与第三键合线46可分别形成在第一表面102和第二表面104上。
因此，在形成第一键合线42之后，可将第一半导体芯片10和第二半导体芯片20反转，并且可在其上形成第三键合线46。形成第一键合线42和第三键合线46的顺序可以颠倒。
图20是根据一些实施例的半导体封装件1的剖视图。
参照图20，可通过形成包封第一半导体芯片10、第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
辅助半导体芯片30可完全被第一半导体芯片10的一部分覆盖。另外，连接到辅助半导体芯片30的第三键合线46可形成在与其上形成有第一键合线42的表面不同的表面上。
图21至图26是根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图21是示出根据一些实施例的为了制造半导体封装件而附着第一半导体芯片的工艺的剖视图。
参照图21，在其中形成有开口150的裸片置盘110的第一表面102上附着第一半导体芯片10。可通过粘合层60将第一半导体芯片10附着在裸片置盘110上。
开口150可被布置为在半导体芯片附着区和外围区(未示出)之间延伸，第一半导体芯片10可附着在裸片置盘110上以部分地覆盖开口150。
图21中示出的引线框架可以是图1和图2中示出的引线框架100a或100b。可选地，图3中示出的引线框架100c可替代图21中示出的引线框架。
图22是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的工艺的剖视图。
参照图22，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，辅助半导体芯片30可附着在第一半导体芯片10的面对裸片置盘110的暴露表面上。
在这种情况下，可通过粘合层60将辅助半导体芯片30附着在第一半导体芯片10上，所述粘合层60附着在第一半导体芯片10的通过开口150暴露的后表面上。因此，辅助半导体芯片30可附着在第一半导体芯片10上而不需要单独的粘合材料。可在附着下面描述的第二半导体芯片之前将辅助半导体芯片30附着在第一半导体芯片10上。
辅助半导体芯片30可被布置为在开口150的被第一半导体芯片10暴露的部分与开口150的被第一半导体芯片10覆盖的部分之间延伸。换言之，辅助半导体芯片30可被布置为使得辅助半导体芯片30通过开口150被部分地暴露。
图23是示出根据一些实施例的为了制造半导体封装件而形成键合线以将第一半导体芯片、辅助半导体芯片和引线电连接的工艺的剖视图。
参照图23，形成用于电连接第一半导体芯片10、辅助半导体芯片30和引线120的键合线42和46。键合线42和46可形成在第一半导体芯片10和引线120之间以及辅助半导体芯片30和引线120之间。虽然未示出，但是键合线可选择性地形成在第一半导体芯片10和辅助半导体芯片30之间。
图24是示出根据一些实施例的为了制造半导体封装件而形成第二半导体芯片以及将第二半导体芯片和引线电连接的键合线的工艺的剖视图。
参照图24，可在第一半导体芯片10上堆叠第二半导体芯片22。第一半导体芯片10和第二半导体芯片22可沿着基本上同一中心轴竖直地堆叠。
为了将第二半导体芯片22附着在第一半导体芯片10上，可将分隔件72形成为置于第一半导体芯片10和第二半导体芯片22之间。分隔件72可被形成为具有预定厚度，使得连接到第一半导体芯片10的键合线42不与第二半导体芯片22直接接触。可将粘合材料涂覆到分隔件72的两个相对表面。
此外，可在形成连接到第一半导体芯片10的键合线42之前预先将分隔件72选择性地附着在第一半导体芯片10上。
在第二半导体芯片22附着在分隔件72上之后，可形成将第二半导体芯片22和引线120电互连的键合线42。另外，虽然未示出，但是键合线可以选择性地形成在第二半导体芯片22和辅助半导体芯片30之间。
图25是示出形成多个第二半导体芯片和用于将所述多个第二半导体芯片和引线电互连的键合线的工艺的剖视图。
参照图25，可将多个如图24中所描述的分隔件72和多个第二半导体芯片22交替地彼此附着，使得多个分隔件72、74和76以及多个第二半导体芯片22、24和26可堆叠在第一半导体芯片10上。第一半导体芯片10和多个第二半导体芯片22、24和26可沿着基本上同一中心轴竖直地堆叠。
图26是根据一些实施例的半导体封装件1的剖视图。
参照图26，通过形成包封第一半导体芯片10、第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
虽然根据如图10至图20中示出的前述实施例，在半导体封装件中多个半导体芯片可以以阶梯形状堆叠，但是可选地，在根据如图21至图26中示出的一些实施例的半导体封装件中，多个半导体芯片可以沿着基本上同一中心轴上竖直地堆叠，使得多个半导体芯片竖直地对准。
因此，包括竖直地堆叠的多个半导体芯片的半导体封装件1可使用辅助半导体芯片30，而不增加半导体封装件1的总厚度和总体积。
图27至图30是根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图27是示出根据一些实施例的为了制造半导体封装件而堆叠第一半导体芯片和第二半导体芯片的工艺的剖视图。
参照图27，在裸片置盘110的第一表面102上堆叠第一半导体芯片10和至少一个第二半导体芯片20。可通过粘合层60将第一半导体芯片10附着在裸片置盘110上。第一半导体芯片10可附着在裸片置盘110上以部分地覆盖开口150。第一半导体芯片10及多个第二半导体芯片22、24和26可沿着基本上同一中心轴上竖直地堆叠。
第一半导体芯片10和第二半导体芯片20中的每个可利用穿过第一半导体芯片10及多个第二半导体芯片22、24和26的穿过电极(throughelectrodes)或硅穿孔(through-silicon-vias(TSV))28来彼此电连接。另外，第一半导体芯片10及多个第二半导体芯片22、24和26还可包括形成在穿过电极或TSV28的每个之间的芯片间导电凸块52。因此，第一半导体芯片10及多个第二半导体芯片22、24和26可彼此电连接而不需要键合线。
图28是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的工艺的剖视图。
参照图28，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，辅助半导体芯片30可附着在第一半导体芯片10的面对裸片置盘110的表面上。
在这种情况下，可通过粘合层60将辅助半导体芯片30附着在第一半导体芯片10上，所述粘合层60附着在第一半导体芯片10的通过开口150暴露的后表面上。因此，辅助半导体芯片30可附着在第一半导体芯片10上而不需要单独的粘合材料。
辅助半导体芯片30可被布置为在开口150的被第一半导体芯片10暴露的部分与开口150的被第一半导体芯片10覆盖的部分之间延伸。换言之，辅助半导体芯片30可被布置为使得辅助半导体芯片30通过开口150被部分地暴露。
图29是示出根据一些实施例的为了制造半导体封装件而形成键合线的工艺的剖视图。
参照图29，通过键合线42和46将第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30和引线120彼此电连接。键合线42和46均可形成在引线框架100的同一表面(即，第一表面102)上。连接到至少一个第二半导体芯片20的键合线42与连接到引线120的键合线46通过引线120彼此电连接，因此第一半导体芯片10、至少一个第二半导体芯片20和辅助半导体芯片30可彼此电连接。
图30是根据一些实施例的半导体封装件1的剖视图。
参照图30，通过形成包封第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
包括多个半导体芯片的半导体封装件1可使用辅助半导体芯片30，而不增大半导体封装件1的总厚度和总体积，其中，穿过电极28穿过所述多个半导体芯片而形成。
图31至图34是根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图31是示出根据一些实施例的为了制造半导体封装件而堆叠第一半导体芯片和至少一个第二半导体芯片的工艺的剖视图。
参照图31，将第一半导体芯片10和至少一个第二半导体芯片20附着在其中形成有开口150的裸片置盘110的第一表面102上。可通过粘合层60将第一半导体芯片10附着在裸片置盘110上。第一半导体芯片10可附着在裸片置盘110上以完全覆盖开口150。
第一半导体芯片10和多个第二半导体芯片22、24和26可沿着基本上同一中心轴竖直地堆叠。第一半导体芯片10和第二半导体芯片20中的每个可利用穿过电极28彼此电连接，穿过电极28包括第一穿过电极或第一硅穿孔(TSV)28m和辅助穿过电极28s。另外，第一半导体芯片10和第二半导体芯片20还可包括形成在第一穿过电极或第一TSV28m中的每个之间的芯片间导电凸块52。
图32是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的工艺的剖视图。
参照图32，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，辅助半导体芯片30可附着在第一半导体芯片10的面对裸片置盘110的表面上。
可通过凸块53将辅助半导体芯片30电连接到第一半导体芯片10。辅助半导体芯片30的有源表面可以背对面向第一半导体芯片10的表面。辅助半导体芯片30可包括穿过辅助半导体芯片30的第二穿过电极38。
可将辅助半导体芯片30附着在第一半导体芯片10上，使得辅助穿过电极28s与第二穿过电极38彼此对应。这里，可将凸块53置于第一半导体芯片10的辅助穿过电极28s和辅助半导体芯片30的第二穿过电极38之间，因此第一半导体芯片10和辅助半导体芯片30彼此电连接。换言之，第一半导体芯片10、第二半导体芯片20和辅助半导体芯片30可通过辅助穿过电极28s和第二穿过电极38彼此电连接。
图33是示出根据一些实施例的为了制造半导体封装件而形成键合线的工艺的剖视图。
参照图33，形成键合线42和46，以分别将第二半导体芯片20和短引线120a电互连以及将辅助半导体芯片30和长引线120e电互连。
在第一半导体芯片10、至少一个第二半导体芯片20和辅助半导体芯片30利用第一穿过电极28和第二穿过电极38彼此电连接的情况下，可省略将第二半导体芯片20和短引线120a电互连的键合线42或将辅助半导体芯片30和长引线120e电互连的键合线46。
图34是根据一些实施例的半导体封装件1的剖视图。
参照图34，可通过形成包封第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
图35至图38是根据本发明构思的另一实施例的半导体封装件及其制造方法的剖视图。
图35是示出根据一些实施例的为了制造半导体封装件而堆叠第一半导体芯片和至少一个第二半导体芯片的工艺的剖视图。
参照图35，将第一半导体芯片10和至少一个第二半导体芯片20堆叠在其中形成有开口150的裸片置盘110的第一表面102上。可通过粘合层60将第一半导体芯片10附着在裸片置盘110上。第一半导体芯片10可附着在裸片置盘110上以部分地覆盖开口150。第一半导体芯片10和多个第二半导体芯片22、24和26可沿着基本上同一中心轴竖直地堆叠。
第一半导体芯片10和至少一个第二半导体芯片20中的每个可通过穿过电极28彼此电连接。另外，第一半导体芯片10和至少一个第二半导体芯片20还可包括形成在每个穿过电极28之间的芯片间导电凸块52。
图36是示出根据一些实施例的为了制造半导体封装件而附着辅助半导体芯片的工艺的剖视图。
参照图36，可通过开口150将辅助半导体芯片30附着在第一半导体芯片10上。换言之，辅助半导体芯片30可附着在第一半导体芯片10的通过开口150暴露并面对裸片置盘110的表面上。
在这种情况下，辅助半导体芯片30可通过粘合层60附着在第一半导体芯片10上，所述粘合层60附着在第一半导体芯片10的通过开口150暴露的后表面上。因此，辅助半导体芯片30可附着在第一半导体芯片10上而不用单独的粘合材料。
辅助半导体芯片30可被布置为在开口150的被第一半导体芯片10暴露的部分和开口150的被第一半导体芯片10覆盖的部分之间延伸。换言之，辅助半导体芯片30可被布置为使得辅助半导体芯片30部分地通过开口150被暴露。
图37是示出根据一些实施例的为了制造半导体封装件而形成键合线的工艺的剖视图。
参照图37，通过键合线42、44和46将第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30和引线120彼此电连接。键合线42、44和46均可形成在引线框架100的同一表面(即，第一表面102)上。
虽然在图29中示出的前述实施例中，至少一个第二半导体芯片20和辅助半导体芯片30通过引线120连接而不是在它们之间直接设置键合线，但是在图37中示出的实施例中，可以另外形成将至少一个第二半导体芯片20和辅助半导体芯片30直接互连的第二键合线44。
因此，第一半导体芯片10、至少一个第二半导体芯片20和辅助半导体芯片30之间的电连接不限于上述电连接，键合线可以以各种形状中的任意形状连接，只要可以获得所需的电连接及其性能即可。
图38是根据一些实施例的半导体封装件1的剖视图。
参照图38，通过形成包封第一半导体芯片10、至少一个第二半导体芯片20、辅助半导体芯片30、裸片置盘110、键合线42、44和46以及引线120的一部分的模塑层80来形成半导体封装件1。模塑层80可由例如环氧模塑料(EMC)形成。
图39是根据本发明构思的另一实施例的半导体封装件1的剖视图。
参照图39，半导体封装件1包括堆叠在裸片置盘110的两个背对表面上的第一半导体芯片10a、至少一个第二半导体芯片20a、第三半导体芯片10b、至少一个第四半导体芯片20b。在这种情况下，辅助半导体芯片30不仅可对堆叠在裸片置盘110的第一表面102上的第一半导体芯片10a和至少一个第二半导体芯片20a执行用于确保数据、使寿命最大化和改善性能的功能，而且可对堆叠在裸片置盘110的第二表面104上的第三半导体芯片10b和至少一个第四半导体芯片20b执行用于确保数据、使寿命最大化和改善性能的功能。
在引线框架的同一表面上堆叠大量半导体芯片方面会存在若干困难，例如与键合线的连接相关的问题。在这种情况下，多个半导体芯片可堆叠在引线框架的两个背对表面上，并且同一辅助半导体芯片30可控制这些半导体芯片。这样的在引线框架的两个背对表面上堆叠多个半导体芯片的半导体封装件1可使用辅助半导体芯片30而不增加半导体封装件1的总厚度。
虽然图39示出了根据图26中示出的前述实施例的半导体封装件1的变型例，其中半导体芯片堆叠在引线框架的两个背对表面上，但是也可以修改根据图14、20、30和38中示出的前述实施例的半导体封装件1，使得半导体芯片堆叠在引线框架的两个背对表面上。
图40是根据本发明构思的另一实施例的半导体封装件的剖视图。
参照图40，半导体封装件包括第一半导体封装件1和第二半导体封装件2。
第一半导体封装件1包括第一引线框架，第一引线框架包括其中形成有第一开口150-1的第一裸片置盘110-1，以及布置在第一裸片置盘110-1周围的多条第一引线120-1。第一半导体芯片10-1附着在第一裸片置盘110-1上并且可覆盖第一开口150-1的至少一部分。另外，至少一个第二半导体芯片20-1可堆叠在第一半导体芯片10-1上。第一辅助半导体芯片30-1可通过第一开口150-1附着在第一半导体芯片10-1上。另外，第一裸片置盘110-1、第一半导体芯片10-1、至少一个第二半导体芯片20-1、第一辅助半导体芯片30-1和第一引线120-1的一部分可被第一模塑层80-1包封。
包括在第一半导体封装件1中的第一开口150-1、第一裸片置盘110-1、第一引线120-1、第一辅助半导体芯片30-1和第一模塑层80-1也可分别称作开口150-1、裸片置盘110-1、引线120-1、辅助半导体芯片30-1和模塑层80-1。
第二半导体封装件2包括第二引线框架，第二引线框架包括第二裸片置盘110-2以及布置在第二裸片置盘110-2周围的多条第二引线120-2。第三半导体芯片10-2附着在第二裸片置盘110-2上，至少一个第四半导体芯片20-2可堆叠在第三半导体芯片10-2上。第二裸片置盘110-2、第三半导体芯片10-2、至少一个第四半导体芯片20-2和第二引线120-2的一部分可被第二模塑层80-2围绕。
第一半导体封装件1和第二半导体封装件2可以是用作单个半导体封装件的层叠封装件(package-on-package，PoP)，其中，第一引线120-1接触第二引线120-2。
当半导体封装件被制造为PoP时，包括在半导体封装件中的一部分半导体芯片可被形成为部分封装件，并且可检查该部分封装件是否是已知合格封装件(known-good-package，KGP)。因此，可减少与有缺陷半导体芯片形成封装件并且不需要被设置的合格半导体芯片的数量。因此，可显著提高制造半导体封装件的良率。
虽然图40示出了第一半导体封装件1包括两个半导体芯片10-1和20-1，但是第一半导体封装件1可被替换为根据图6-9、14、20、30、34、38和39所示的前述实施例的任何半导体封装件1。
另外，虽然图40示出了第一半导体封装件1和第二半导体封装件2中的每个包括两个半导体芯片10-1和20-1或10-2和20-2，但是第一半导体封装件1和第二半导体封装件2可包括任意数量的半导体芯片。
虽然第一半导体封装件1包括第一辅助半导体芯片30-1，但是第二半导体封装件2可不包括任何辅助半导体芯片。在这种情况下，包括在第一半导体封装件1和第二半导体封装件2中的所有半导体芯片(即，第一半导体芯片10-1、第二半导体芯片20-1、第三半导体芯片10-2和第四半导体芯片20-2)均可由第一辅助半导体芯片30-1控制。
当第一半导体芯片10-1、第二半导体芯片20-1、第三半导体芯片10-2和第四半导体芯片20-2是NAND闪存芯片时，第一辅助半导体芯片30-1可以是控制器芯片，例如对第一半导体芯片10-1、第二半导体芯片20-1、第三半导体芯片10-2和第四半导体芯片20-2执行磨损均衡、错误校正码(ECC)或缺陷块控制的半导体芯片。换言之，第一辅助半导体芯片30-1可以是为了确保数据、使寿命最大化和改善第一半导体芯片10-1、第二半导体芯片20-1、第三半导体芯片10-2和第四半导体芯片20-2的性能而执行功能的半导体芯片。
图41是根据本发明构思的另一实施例的半导体封装件的剖视图。
参照图41，半导体封装件包括第一封装件1a和第二封装件1b。与图40中示出的第二半导体封装件2不同，图41中示出的第二封装件1b包括单独的第二辅助半导体芯片30b。因此，第二封装件1b的第二裸片置盘110b包括第二开口150b。
第一封装件1a和第二封装件1b可被替换为根据图6-9、14、20、30、34、38和39中示出的前述实施例的任意半导体封装件1。
换言之，包括在第一封装件1a中的第一半导体芯片10a和至少一个第二半导体芯片20a以及包括在第二封装件1b中的第三半导体芯片10b和至少一个第四半导体芯片20b可由单独的辅助半导体芯片(即，第一辅助半导体芯片30a和第二辅助半导体芯片30b)控制。
第一封装件1a的第一引线120a的一部分可断开并形成第一断开部分120a-X。此外，虽然未示出，但是第二封装件1b的第二引线120b也可断开并形成第二断开部分(未示出)。接触其上形成有第一断开部分120a-X的第一引线120a的第二引线120b仍然可将第二封装件1b和外部电互连，而不管第一封装件1a是否具有第一断开部分120a-X。相反，接触其上形成有第二断开部分的第二引线120b的第一引线120a仍然可将第一封装件1a和外部装置电互连，而与具有第二断开部分的第二封装件1b无关。
这里，虽然为了便于解释，图41示出了形成在第一辅助半导体芯片30a和第一引线120a之间的键合线46a连接到其上形成有第一断开部分120a-X的第一引线120a，然而本发明构思不限于此。
换言之，正如形成在第二辅助半导体芯片30b和第二引线120b之间的键合线46b连接到未断开的第二引线120b，形成在第一辅助半导体芯片30a和第一引线120a之间的键合线46a可连接到相邻的未断开的第一引线120a(未示出)。
图42是根据本发明构思的另一实施例的半导体封装件3的剖视图。
参照图42，半导体封装件3包括印刷电路板(PCB)200。PCB200包括其中形成有开口250的绝缘层210、形成在绝缘层210的顶表面212和底表面214上的导电布线220，以及例如金属层230的导电层。金属层230形成在绝缘层210中并选择性地将形成在绝缘层210的顶表面212和底表面214上的导电布线222和224互连。
绝缘层210可由例如环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪(BT)、阻燃剂4(FR-4)、FR-5、陶瓷、硅或玻璃形成。
形成在绝缘层210的顶表面212上的导电布线222的一部分可以是键合焊盘或键合指。另外，形成在绝缘层210的底表面214上的导电布线224的一部分可以是焊球焊盘。诸如焊球240的导电球可附着在焊球焊盘上。
此外，半导体芯片10可附着在PCB200的绝缘层210的顶表面212上的半导体芯片附着区200-C1上，以部分地覆盖开口250。此外，辅助半导体芯片30通过开口250附着在半导体芯片10上。
参照图6和图42，图6中示出的半导体封装件1使用包括裸片置盘110和引线120的引线框架，而图42中示出的半导体封装件3使用PCB200。
因此，图6中示出的半导体封装件1中的连接有键合线42、44和46的引线120可对应于键合焊盘，所述键合焊盘是形成在图42中示出的半导体封装件3中的绝缘层210的顶表面212上的导电布线222的一部分。
此外，图6中示出的半导体封装件1可通过引线120连接到外部装置，而图42中示出的半导体封装件3可通过焊球240连接到外部装置。
除了上述区别之外，图6中示出的半导体封装件1与图42中示出的半导体封装件3具有多方面的共同特征。因此，将省略对共同特征的描述。
包括在图42中示出的半导体封装件3中的PCB200的开口250与图1和图2中示出的引线框架100a和100b的开口150相似。然而，具有与图3和图4中示出的引线框架100c和100d或其它前述实施例的开口150相似的开口的PCB也可应用于半导体封装件3。
图43是根据本发明构思的实施例的存储卡900的框图。
参照图43，存储卡900可包括容纳在壳体930中的控制器910和存储器920。控制器910和存储器920可交换电信号。例如，存储器920和控制器910可根据控制器910的指令交换数据。因此，存储卡900可将数据存储在存储器920中或将数据从存储器920输出至外部。
例如，存储器920和/或控制器可包括在前述的任意半导体封装件中。存储卡900可用作各种便携式装置的数据存储介质。例如，存储卡900可以是多媒体卡(MMC)或安全数字卡(SD)。
如果前述任意半导体封装件被用作存储器920，则可减小存储卡900的厚度或体积。
图44是根据本发明构思的实施例的电子系统1000的框图。
参照图44，电子系统1000可包括处理器1010、输入/输出装置1030和存储芯片1020，其中，处理器1010、输入/输出装置1030和存储芯片1020可通过使用总线1040来执行彼此间的数据通信。处理器1010可执行程序并控制电子系统1000。输入/输出装置1030可用于将数据输入至电子系统1000/从电子系统1000输出数据。电子系统1000可通过使用输入/输出装置1030连接至外部装置(例如个人计算机或网络)并可与外部装置交换数据。存储芯片1020可存储用于处理器1010的操作的代码或程序。
电子系统1000可具体化为需要存储器1020的各种电子控制系统，并且例如可被用于移动电话、MP3播放器、导航装置、固态盘/驱动器(SSD)或家用电器。
在前述任意半导体装置被用作存储芯片1020的情况下，可减小电子系统1000的厚度或体积。
根据一些实施例，处理器1010可以是任何种类，其包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)或它们的组合。处理器1010可包括处理器核(未示出)，其可包括浮点单元(FPU)、运算逻辑单元(ALU)和数字信号处理核(DSP核)或它们的组合。处理器1010还可包括寄存器(未示出)。根据应用场合，存储控制器1050也可与处理器1010一同使用，或者存储控制器1050可以是处理器1010的内部部件。
例如，存储芯片1020、存储控制器1050和/或处理器1010可包括参照图6-9、14、20、26、30、34、38、39、40、41和42描述的任意半导体封装件。
系统1000还可包括接口总线(未单独示出)，以有助于从各种接口装置(例如，输出接口、外围接口和通信接口)向系统1000的通信。输出接口可被构造为与诸如显示器或扬声器的各种外部装置进行通信。外围接口可被构造为与外部装置或其它外围装置(例如打印机、传真机、扫描仪等)进行通信。
根据一些实施例，系统可包括封装件，所述封装件包括封装基底，封装基底具有第一表面和由封装基底的边缘限定的边界。封装件还包括具有前表面和后表面的第一半导体芯片。第一半导体芯片的第一部分的后表面设置在封装基底的第一表面上，第一半导体芯片的第二部分的后表面延伸超过封装基底的限定的边界。在该封装件中，第二半导体芯片可设置在第一半导体芯片的延伸超过封装基底的限定的边界的第二部分的后表面上。系统还包括连接到封装件的输入/输出装置(例如键盘、鼠标、笔、声音输入装置、触摸输入装置等)。
系统1000可被实现为便携式(或可移动)电子装置(例如个人媒体播放器装置、无线上网装置、个人头戴式装置或包括上述功能中的任意功能的混合装置)的一部分。另外，系统1000可被实现为无线基站或其它无线系统或装置的一部分。
本申请的实施例还可用于形成ASIC、PLD/门阵列、DSP、图形和PC芯片组。另外，本发明的实施例可被用于形成企业用笔记本PC和亚笔记本(sub-notebook)、超便携式PC(UMPC)和平板PC的存储装置。
在整个本说明书中“一个实施例”或“实施例”的描述表示结合该实施例描述的具体的特征、结构或特性被包括在本发明的至少一个实施例中。因此，在整个本说明书中的各个位置出现的表述“在一个实施例中”或“在实施例中”不是必然全部表示同一实施例。此外，具体的特征、结构或特性可以以任何合适的方式在一个或多个实施例中组合。
各种操作将被描述为按照最有助于理解本发明的方式执行的多个不连续的步骤。然而，这些步骤被描述的顺序不意味着这些操作依赖于该顺序或者执行这些步骤的顺序必须是这些步骤出现的顺序。
虽然已经参照本发明构思的示例性实施例具体示出并描述了本发明构思，但是应该理解的是，在不脱离权利要求的精神和范围的情况下，在此可以做出形式和细节上的各种改变。

Claims (28)

1.一种半导体封装件，所述半导体封装件包括：
封装基底，具有第一表面和通过围绕形成在封装基底的周边中的凹口的边缘限定的边界；
第一半导体芯片，具有前表面和后表面，其中，第一半导体芯片的第一部分的后表面设置在封装基底的第一表面上，第一半导体芯片的第二部分的后表面延伸超过封装基底的限定的边界；
第二半导体芯片，设置在第一半导体芯片的延伸超过封装基底的限定的边界的第二部分的后表面上。
2.如权利要求1所述的半导体封装件，其中，封装基底包括引线框架的裸片置盘。
3.如权利要求1所述的半导体封装件，其中，封装基底包括印刷电路板基底。
4.一种半导体封装件，所述半导体封装件包括：
引线框架，具有裸片置盘，裸片置盘具有第一表面和通过围绕形成在裸片置盘的周边中的凹口的边缘限定的边界；
第一半导体芯片，具有前表面和后表面，第一半导体芯片的后表面设置在裸片置盘的第一表面上以延伸越过裸片置盘的限定的边界；
第二半导体芯片，设置在第一半导体芯片的延伸越过裸片置盘的限定的边界的部分的后表面上。
5.如权利要求4所述的半导体封装件，其中，裸片置盘的限定的边界提供了布置在裸片置盘的周边中的凹口，其中，第一半导体芯片至少部分地与所述凹口叠置。
6.如权利要求5所述的半导体封装件，其中，引线框架还包括多条引线，其中，所述多条引线中的至少一部分延伸至凹口中。
7.一种半导体封装件，所述半导体封装件包括：
引线框架，具有布置成彼此背对的第一表面和第二表面，引线框架包括裸片置盘和布置在裸片置盘周围的多条引线，所述裸片置盘具有延伸穿过裸片置盘的开口，裸片置盘具有第一边缘和与第一边缘相对的第二边缘；
第一半导体芯片，置于引线框架的第一表面上并覆盖所述开口的至少一部分；
辅助半导体芯片，通过所述开口附着在第一半导体芯片上。
8.如权利要求7所述的半导体封装件，其中，辅助半导体芯片的厚度小于或等于裸片置盘的厚度。
9.如权利要求7所述的半导体封装件，其中，辅助半导体芯片的顶表面的面积小于第一半导体芯片的顶表面的面积。
10.如权利要求7所述的半导体封装件，其中，辅助半导体芯片被布置成在开口的被第一半导体芯片覆盖的部分与开口的未被第一半导体芯片覆盖的另一部分之间延伸。
11.如权利要求10所述的半导体封装件，所述半导体封装件还包括将辅助半导体芯片的一部分与所述多条引线中的一条引线电互连的键合线，其中，辅助半导体芯片通过开口的未被第一半导体芯片覆盖的另一部分暴露。
12.如权利要求7所述的半导体封装件，其中，开口是形成在裸片置盘中的通孔。
13.如权利要求12所述的半导体封装件，其中，开口被第一半导体芯片完全覆盖。
14.如权利要求7所述的半导体封装件，其中，开口从裸片置盘的第一边缘延伸。
15.如权利要求7所述的半导体封装件，所述半导体封装件还包括堆叠在第一半导体芯片上的至少一个第二半导体芯片。
16.如权利要求15所述的半导体封装件，其中，第二半导体芯片堆叠在第一半导体芯片上并相对于第一半导体芯片偏置，使得第二半导体芯片延伸越过第一半导体芯片的边缘，并使得第一半导体芯片的顶表面的至少一部分被暴露。
17.如权利要求16所述的半导体封装件，其中，所述开口的未被第一半导体芯片覆盖的一部分位于裸片置盘的一侧，所述一侧被布置成与裸片置盘的其中第二半导体芯片延伸越过第一半导体芯片的边缘的一侧相对。
18.如权利要求15所述的半导体封装件，其中，至少一个第二半导体芯片包括多个第二半导体芯片，所述多个第二半导体芯片顺序地堆叠，
半导体封装件还包括键合线和跳跃键合线，所述键合线将第一半导体芯片和多个第二半导体芯片中的两个相邻的半导体芯片电互连，所述跳跃键合线将第一半导体芯片和多个第二半导体芯片中的彼此隔开布置的两个半导体芯片电互连。
19.如权利要求15所述的半导体封装件，其中，第一半导体芯片和第二半导体芯片沿着同一中心轴竖直地堆叠。
20.如权利要求19所述的半导体封装件，其中，第一半导体芯片和第二半导体芯片利用穿过电极彼此连接。
21.如权利要求20所述的半导体封装件，其中，第一半导体芯片和第二半导体芯片还包括辅助穿过电极，第一半导体芯片和第二半导体芯片通过辅助穿过电极电连接到辅助半导体芯片。
22.如权利要求21所述的半导体封装件，所述半导体封装件还包括置于第一半导体芯片的辅助穿过电极与辅助半导体芯片之间的凸块。
23.如权利要求15所述的半导体封装件，所述半导体封装件还包括：
第三半导体芯片，附着在裸片置盘的背对裸片置盘的其上附着有第一半导体芯片的表面的表面上；
至少一个第四半导体芯片，堆叠在所述第三半导体芯片上。
24.如权利要求15所述的半导体封装件，其中，第一半导体芯片和第二半导体芯片是闪存芯片，
其中，辅助半导体芯片是控制器。
25.如权利要求24所述的半导体封装件，其中，控制器对第一半导体芯片和第二半导体芯片执行从多种功能中选择的至少一种功能，所述多种功能包括磨损均衡、错误校正码和缺陷块控制。
26.如权利要求25所述的半导体封装件，其中，第一半导体芯片和第二半导体芯片是多级单元与非门闪存芯片。
27.一种半导体封装件，所述半导体封装件包括：
第一封装件，所述第一封装件包括：第一引线框架，具有彼此背对的第一表面和第二表面，第一引线框架还包括其中形成有开口并具有第一边缘和与第一边缘相对的第二边缘的第一裸片置盘以及布置在第一裸片置盘周围的多条第一引线；第一半导体芯片，在第一引线框架的第一表面上附着在第一裸片置盘上并覆盖所述开口的至少一部分；辅助半导体芯片，通过所述开口附着在第一半导体芯片上；至少一个第二半导体芯片，堆叠在第一半导体芯片上；第一模塑层，围绕第一裸片置盘、第一半导体芯片、辅助半导体芯片和所述至少一个第二半导体芯片；
第二封装件，所述第二封装件包括：第二引线框架，具有第二裸片置盘和布置在第二裸片置盘周围的多条第二引线；第三半导体芯片，附着在第二裸片置盘上；至少一个第四半导体芯片，堆叠在第三半导体芯片上；第二模塑层，围绕第二裸片置盘、第三半导体芯片和所述至少一个第四半导体芯片，
其中，第一封装件的多条第一引线的至少一部分接触第二封装件的多条第二引线的至少一部分，使得第一封装件和第二封装件彼此电连接。
28.如权利要求27所述的半导体封装件，其中，另一开口形成在第二裸片置盘中，
第三半导体芯片附着在第二裸片置盘上以覆盖所述另一开口的至少一部分，
所述第二封装件还包括另一辅助半导体芯片，所述另一辅助半导体芯片通过所述另一开口附着在第三半导体芯片上。
CN201110234077.1A 2010-08-12 2011-08-12 半导体封装件 Active CN102376670B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100077815A KR101695352B1 (ko) 2010-08-12 2010-08-12 리드 프레임 및 이를 갖는 반도체 패키지
KR10-2010-0077815 2010-08-12
US13/072,746 2011-03-27
US13/072,746 US8338962B2 (en) 2010-08-12 2011-03-27 Semiconductor package substrate and semiconductor package having the same

Publications (2)

Publication Number Publication Date
CN102376670A CN102376670A (zh) 2012-03-14
CN102376670B true CN102376670B (zh) 2015-11-25

Family

ID=45564227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110234077.1A Active CN102376670B (zh) 2010-08-12 2011-08-12 半导体封装件

Country Status (3)

Country Link
US (1) US8338962B2 (zh)
KR (1) KR101695352B1 (zh)
CN (1) CN102376670B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014047471A1 (en) * 2012-09-20 2014-03-27 Silego Technology, Inc. Extremely thin package
TWI500130B (zh) * 2013-02-27 2015-09-11 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
US20170047274A1 (en) 2015-08-12 2017-02-16 Texas Instruments Incorporated Double Side Heat Dissipation for Silicon Chip Package
WO2018119782A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Techniques for windowed substrate integrated circuit packages
CN110444528B (zh) 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
US11348863B2 (en) * 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer
CN110648991B (zh) * 2019-09-30 2021-08-31 华天科技(南京)有限公司 一种用于框架封装芯片的转接板键合结构及其加工方法
CN111540725B (zh) * 2020-07-10 2021-09-14 甬矽电子(宁波)股份有限公司 引线框架、方形扁平无引脚封装结构及封装方法
CN112701050B (zh) * 2020-12-22 2022-04-22 杰群电子科技（东莞）有限公司 一种内嵌元件的封装方法及封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057597A (en) * 1997-12-15 2000-05-02 Micron Technology, Inc. Semiconductor package with pre-fabricated cover
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
CN101364579A (zh) * 2007-08-10 2009-02-11 三星电子株式会社 半导体封装及其制造方法和包括该半导体封装的系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047405A (ko) * 2001-12-10 2003-06-18 삼성전자주식회사 멀티 칩 패키지와 그 제조 방법
US20060267173A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
KR20070038798A (ko) 2005-10-07 2007-04-11 삼성전자주식회사 확장형 적층 반도체 패키지 및 이의 제조 방법
KR100681263B1 (ko) * 2006-01-17 2007-02-09 삼성전자주식회사 반도체 패키지
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
US7420269B2 (en) 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7550834B2 (en) 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
KR20080002449A (ko) 2006-06-30 2008-01-04 주식회사 하이닉스반도체 패키지 인 패키지
KR100875955B1 (ko) 2007-01-25 2008-12-26 삼성전자주식회사 스택 패키지 및 그의 제조 방법
KR101473313B1 (ko) 2007-04-04 2014-12-17 삼성전자주식회사 적층 패키지, 그의 제조 방법 및 적층 패키지를 갖는디지털 기기
JP5150243B2 (ja) 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR100920052B1 (ko) * 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057597A (en) * 1997-12-15 2000-05-02 Micron Technology, Inc. Semiconductor package with pre-fabricated cover
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
CN101364579A (zh) * 2007-08-10 2009-02-11 三星电子株式会社 半导体封装及其制造方法和包括该半导体封装的系统

Also Published As

Publication number Publication date
KR20120015592A (ko) 2012-02-22
KR101695352B1 (ko) 2017-01-12
US8338962B2 (en) 2012-12-25
CN102376670A (zh) 2012-03-14
US20120038035A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102376670B (zh) 半导体封装件
US9853016B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
US7605457B2 (en) Semiconductor device and method of manufacturing the same
US7968990B2 (en) Semiconductor device and method of fabricating the same
KR101766725B1 (ko) 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법
KR102579877B1 (ko) 반도체 패키지 및 그 제조 방법
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
US9466593B2 (en) Stack semiconductor package
TW201622092A (zh) 包含複數個堆疊晶片之半導體封裝
US8169066B2 (en) Semiconductor package
TW202044520A (zh) 包括互連結構的堆疊封裝件
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
JP2012093942A (ja) メモリカード
JP2012093941A (ja) メモリカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant