TW202044520A - 包括互連結構的堆疊封裝件 - Google Patents

包括互連結構的堆疊封裝件 Download PDF

Info

Publication number
TW202044520A
TW202044520A TW108140991A TW108140991A TW202044520A TW 202044520 A TW202044520 A TW 202044520A TW 108140991 A TW108140991 A TW 108140991A TW 108140991 A TW108140991 A TW 108140991A TW 202044520 A TW202044520 A TW 202044520A
Authority
TW
Taiwan
Prior art keywords
pad
bonding
semiconductor die
pads
finger
Prior art date
Application number
TW108140991A
Other languages
English (en)
Other versions
TWI826584B (zh
Inventor
崔福奎
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202044520A publication Critical patent/TW202044520A/zh
Application granted granted Critical
Publication of TWI826584B publication Critical patent/TWI826584B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06138—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

一種堆疊封裝件包括：具有接合指的封裝基板以及第一半導體晶粒和第二半導體晶粒的堆疊。第一半導體晶粒包括第一焊墊、第二焊墊以及將第一焊墊和第二焊墊彼此連接的第一重新分配線。第二半導體晶粒包括第三焊墊、第四焊墊以及將第三焊墊和第四焊墊彼此連接的第二重新分配線。第一焊墊和第三焊墊藉由接合到接合指的第一互連件彼此連接，並且第二焊墊和第四焊墊藉由第二互連件彼此連接。

Description

包括互連結構的堆疊封裝件
本公開的實施方式涉及半導體封裝技術，更具體地，涉及包括互連結構的堆疊封裝件。 相關申請的交叉引用
本申請主張於2019年5月28日提交的韓國申請No. 10-2019-0062712的優先權，其整體內容透過引用併入本文。
已經針對各自包括多個半導體晶粒的半導體封裝結構的開發進行了許多努力。多個半導體晶粒可以垂直堆疊以實現高度整合的半導體封裝件。隨著垂直堆疊的半導體晶粒的數量增加，用於將半導體晶粒連接到封裝基板的互連構件的長度也可能增加。例如，如果垂直堆疊的半導體晶粒的數量增加，則將半導體晶粒連接到封裝基板的接合引線的長度也可能增加。
根據一個實施方式，一種堆疊封裝件包括：包括第一接合指的封裝基板、設置在封裝基板上的第一半導體晶粒和堆疊在第一半導體晶粒上的第二半導體晶粒。第一半導體晶粒包括彼此隔開的第一焊墊和第二焊墊，以及將第一焊墊和第二焊墊彼此連接的第一重新分配線，並且第二半導體晶粒包括彼此隔開的第三焊墊和第四焊墊，以及將第三焊墊和第四焊墊彼此連接的第二重新分配線。第一互連件設置成將第一焊墊和第三焊墊彼此連接，並且接合到第一接合指。第二互連件設置成將第二焊墊和第四焊墊彼此連接。
根據另一實施方式，一種堆疊封裝件包括：包括第一接合指的封裝基板、設置在封裝基板上的第一半導體晶粒和堆疊在第一半導體晶粒上的第二半導體晶粒。第一半導體晶粒包括彼此隔開的第一焊墊和第二焊墊、設置在第一焊墊和第二焊墊之間的多個第九焊墊以及繞過多個第九焊墊以將第一焊墊和第二焊墊彼此連接的第一重新分配線。第二半導體晶粒包括彼此隔開的第三焊墊和第四焊墊、設置在第三焊墊和第四焊墊之間的多個第十焊墊以及繞過多個第十焊墊以將第三焊墊和第四焊墊彼此連接的第二重新分配線。第一互連件被設置成將第一焊墊和第三焊墊彼此連接，並且接合到第一接合指。第二互連件被設置成將第二焊墊和第四焊墊彼此連接。
根據又一實施方式，一種堆疊封裝件包括：封裝基板，其包括接合指；多個半導體晶粒，其依次堆疊在封裝基板上；以及多個互連件，其被設置成將多個半導體晶粒彼此電連接，並且連接到接合指中的相應接合指。每一個半導體晶粒包括：多個電源焊墊；接地焊墊，其設置在多個電源焊墊之間；訊號焊墊，其設置在電源焊墊和接地焊墊之間；電源重新分配線，其將電源焊墊彼此連接；以及接地重新分配線，其將接地焊墊彼此連接。
根據又一實施方式，一種堆疊封裝件包括：封裝基板，其包括接合指；多個半導體晶粒，其依次堆疊在封裝基板上；以及多個互連件，其被設置成將多個半導體晶粒彼此電連接，並且連接到接合指中的相應接合指。每一個半導體晶粒包括：多個電源焊墊；接地焊墊，其設置在多個電源焊墊之間；訊號焊墊，其設置在電源焊墊和接地焊墊之間；第一電源重新分配線，其將電源焊墊中的第一電源焊墊彼此連接；第二電源重新分配線，其將電源焊墊中的第二電源焊墊彼此連接；以及接地重新分配線，其將接地焊墊彼此連接。藉由第一電源重新分配線彼此連接的第一電源焊墊的數量等於藉由第二電源重新分配線彼此連接的第二電源焊墊的數量。
本文使用的術語可以對應於考慮到它們在實施方式中的功能而選擇的詞語，並且根據實施方式所屬技術領域中具有通常知識者，可以對術語的含義進行不同解釋。如果進行了具體定義，則可以根據這些定義來解釋術語。除非另有定義，否則本文使用的術語（包括技術術語和科學術語）具有與實施方式所屬技術領域中具有通常知識者通常理解的含義相同的含義。
應當理解，儘管可能在本文中使用術語“第一”、“第二”、“第三”等來描述各種元件，但這些元件不應受到這些術語的限制。這些術語僅用於區分一個元件和另一元件，而不用於定義僅元件本身或表示特定順序。
還應理解，當一個元件或層被稱為在另一元件或層“之上”、“上方”、“下方”，“之下”或“外部”時，該元件或層可以直接接觸另一元件或層，或者可以存在中間元件或層。應該以類似的方式來解釋用於描述元件或層之間的關係的其它詞語（例如，“在…之間”與“直接在…之間”，或“與…相鄰”與“與…直接相鄰”）。
諸如“之下”、“下方”、“下”、“上方”、“上”、“頂”、“底”等空間相對術語可能用於例如按圖中所示來描述一個元件和/或特徵與另一元件和/或特徵的關係。應當理解，空間相對術語旨在包括除了圖中所示取向之外的裝置在使用和/或操作中的不同取向。例如，當翻轉圖中的裝置時，被描述為在其它元件或特徵下方和/或之下的元件將取向為在其它元件或特徵上方。裝置可以以其它方式取向（旋轉90度或其它取向），並且可以對本文使用的空間相對描述進行相應解釋。
堆疊封裝件可以對應於半導體封裝，並且半導體封裝可以包括諸如半導體晶片或半導體晶粒的電子元件。半導體晶片或半導體晶粒可以藉由使用晶粒切割製程將諸如晶圓的半導體基板分成多片來獲得。半導體晶片可以對應於記憶體晶片、邏輯晶片或特殊應用積體電路（ASIC）晶片。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體（DRAM）電路、靜態隨機存取記憶體（SRAM）電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁性隨機存取記憶體（MRAM）電路、電阻隨機存取記憶體（ReRAM）電路、鐵電隨機存取記憶體（FeRAM）電路或相變隨機存取記憶體（PcRAM）電路。半導體封裝件可以用於諸如移動電話、與生物技術或醫療保健相關聯的電子系統或可穿戴電子系統的通信系統。半導體封裝可以應用於物聯網（IoT）。
在整個說明書中，相同的附圖標記表示相同的元件。即使沒有參照一個附圖提及或描述某個附圖標記，也可以參照另一附圖提及或描述該附圖標記。此外，即使一個附圖中未示出某個附圖標記，也可以參照另一附圖來提及或描述該附圖標記。
圖1是示出根據一個實施方式的堆疊封裝件10的立體圖。
參照圖1，堆疊封裝件10可以被配置成包括封裝基板100、半導體晶粒300的堆疊300S和互連件（interconnector）900。半導體晶粒300的堆疊300S可以設置在封裝基板100的表面101上。囊封劑層（encapsulant layer，未顯示）可以設置在封裝基板100的表面101上，以覆蓋和保護半導體晶粒300的堆疊300S。
囊封劑層可以由諸如環氧模塑料（EMC）材料的囊封劑材料形成。封裝基板100可以被配置成包括將半導體晶粒300電連接到外部裝置的電路互連結構。例如，封裝基板100可以是印刷電路板（PCB）或中介層（interposer）等。在一個實施方式中，半導體晶粒300可以是記憶體元件。
半導體晶粒300可以垂直堆疊以提供階梯狀結構。半導體晶粒300的第一半導體晶粒350可以藉由第一黏合層401附接到封裝基板100的表面101。半導體晶粒300的第二半導體晶粒360可以藉由第二黏合層402附接到第一半導體晶粒350。第二半導體晶粒360對應於上半導體晶粒，並且第一半導體晶粒350對應於下半導體晶粒。上半導體晶粒可以堆疊在下半導體晶粒上，以相對於下半導體晶粒橫向偏移，從而露出下半導體晶粒的邊緣區域（即，第一半導體晶粒350的350E）。這樣，多個半導體晶粒300可以依次堆疊以橫向偏移，從而提供階梯狀結構並且構成堆疊300S。儘管圖1示出了堆疊的半導體晶粒300的數量為八個的示例，但是本公開不限於此。例如，在一些其它實施方式中，堆疊的半導體晶粒300的數量可以小於或大於八個。半導體晶粒300可以具有相同的形狀或相同的功能。或者是，半導體晶粒300可以具有不同的形狀或不同的功能。
互連件900可以是將半導體晶粒300電連接到封裝基板100的連接構件。例如，互連件900可以是接合引線。封裝基板100可包括設置在表面101上的多個接合指200。互連件900可分別被接合並且連接到接合指200。
每一個半導體晶粒300可以包括設置在其表面上的導電焊墊。例如，第一半導體晶粒350可以包括設置在邊緣區域350E上的多個導電焊墊500。類似地，第二半導體晶粒360可以包括設置在第二半導體晶粒360的邊緣區域360E上的多個導電焊墊600。互連件900可以將接合指200電連接到第一半導體晶粒350的導電焊墊500，並且可以延伸以將第一半導體晶粒350的導電焊墊500電連接到第二半導體晶粒360的導電焊墊600。互連件900可以進一步延伸以將第二半導體晶粒360電連接到堆疊在第二半導體晶粒360上的半導體晶粒300。
每一個半導體晶粒300可以包括佈置在其表面上以將其一些導電焊墊彼此電連接的重新分配線（redistributed line）。例如，第一半導體晶粒350可以包括設置在邊緣區域350E上以將一些導電焊墊500彼此電連接的第一重新分配線750和第三重新分配線850。類似地，第二半導體晶粒360可以包括設置在邊緣區域360E上以將一些導電焊墊600彼此電連接的第二重新分配線760和第四重新分配線860。
圖2是示出圖1所示的堆疊封裝件10的一部分的放大圖。圖3是圖示被包括在圖1的堆疊封裝件10中的第一半導體晶粒350的邊緣區域350E的平面圖。圖4是圖示被包括在圖1的堆疊封裝件10中的第二半導體晶粒360的邊緣區域360E的平面圖。
參照圖2和圖3，第一半導體晶粒350可以包括對應於一些導電焊墊500的第一焊墊511和第二焊墊512。第一焊墊511和第二焊墊512可以佈置為彼此分隔開。第一重新分配線750可以設置在第一半導體晶粒350的表面上以將第一焊墊511電連接到第二焊墊512。第一焊墊511和第二焊墊512可以是用於向第一半導體晶粒350提供電力（例如，電源電壓）的端子。導電焊墊500可以包括額外焊墊513和514。第一重新分配線750可以延伸以將第二焊墊512電連接到額外焊墊513和514。如上所述，第一重新分配線750可以延伸以將導電焊墊500中的三個或更多個焊墊彼此電連接。
參照圖2和圖4，第二半導體晶粒360可以包括對應於一些導電焊墊600的第三焊墊611和第四焊墊612。第三焊墊611和第四焊墊612可以設置成彼此分隔開。第二重新分配線760可以設置在第二半導體晶粒360的表面上，以將第三焊墊611電連接到第四焊墊612。第三焊墊611和第四焊墊612可以是用於向第二半導體晶粒360提供電力（例如，電源電壓）的端子。
參照圖2，對應於互連件900中的一個的第一互連件910可以電連接到對應於封裝基板100的接合指200中的一個的第一接合指211。第一互連件910可以包括將第一半導體晶粒350的第一焊墊511電連接到第二半導體晶粒360的第三焊墊611的第一子部分915。
第一互連件910還可以包括從第一子部分915延伸以將第一焊墊511電連接到第一接合指211的第二子部分916。第一互連件910可以是將第一焊墊511和第三焊墊611彼此電連接並且接合到第一接合指211的接合引線。如圖1所示，第一互連件910可以進一步延伸以電連接到堆疊在第二半導體晶粒360上的半導體晶粒300。
對應於互連件900中的另一個的第二互連件920可以設置成與第一互連件910分隔開。第二互連件920可以包括將第一半導體晶粒350的第二焊墊512電連接到第二半導體晶粒360的第四焊墊612的第一子部分925。
第二互連件920還可以包括從第一子部分925延伸以將第二焊墊512電連接到第二接合指212的第二子部分926。第二接合指212可以是接合指200中的一個，並且可以設置成與第一接合指211分隔開。第二互連件920可以是將第二焊墊512和第四焊墊612彼此電連接並且接合到第二接合指212的接合引線。如圖1所示，第二互連件920可以進一步延伸以電連接到堆疊在第二半導體晶粒360上的半導體晶粒300。
再次參照圖3，第一半導體晶粒350的導電焊墊500還可以包括第五焊墊521和第六焊墊522。第五焊墊521和第六焊墊522可以設置成彼此分隔開。第五焊墊521可以設置在第一焊墊511和第二焊墊512之間。第六焊墊522可以位於第二焊墊512的與第五焊墊521相對的一側。第三重新分配線850可以設置成將第五焊墊521電連接到第六焊墊522。第五焊墊521和第六焊墊522可以是用於向第一半導體晶粒350提供接地電壓的端子。
被包括在導電焊墊500中的額外焊墊523可以設置成作為另一接地端子。額外焊墊523可以設置成與第六焊墊522分隔開。第三重新分配線850可以進一步延伸以將第六焊墊522電連接到額外焊墊523。如上所述，第三重新分配線850可以延伸以將導電焊墊500中的三個或更多個焊墊彼此電連接。
再次參照圖4，第二半導體晶粒360的導電焊墊600還可以包括第七焊墊621和第八焊墊622。第七焊墊621和第八焊墊622可以設置成彼此分隔開。第七焊墊621可以設置在第三焊墊611和第四焊墊612之間。第八焊墊622可以位於第四焊墊612的與第七焊墊621相對的一側。第四重新分配線860可以設置成將第七焊墊621電連接到第八焊墊622。第七焊墊621和第八焊墊622可以是用於向第二半導體晶粒360提供接地電壓的端子。
再次參照圖2，對應於互連件900中的另一個的第三互連件930可以設置在第一互連件910和第二互連件920之間。第三互連件930可以包括將第一半導體晶粒350的第五焊墊521電連接到第二半導體晶粒360的第七焊墊621的第五子部分935。
第三互連件930還可以包括從第五子部分935延伸以將第五焊墊521電連接到第三接合指221的第六子部分936。第三接合指221可以是接合指200中的一個，並且可以設置在第一接合指211和第二接合指212之間。第三互連件930可以是將第五焊墊521和第七焊墊621彼此電連接並且接合到第三接合指221的接合引線。
對應於互連件900中的另一個的第四互連件940可以設置在第二互連件920的與第三互連件930相對的一側。第四互連件940可以包括將第一半導體晶粒350的第六焊墊522電連接到第二半導體晶粒360的第八焊墊622的第七子部分945。
第四互連件940還可以包括從第七子部分945延伸以將第六焊墊522電連接到第四接合指222的第八子部分946。第四接合指222可以是接合指200中的一個，並且可以設置在第二接合指212的與第三接合指221相對的一側。第四互連件940可以是將第六焊墊522和第八焊墊622彼此電連接並且接合到第四接合指222的接合引線。
第三互連件930和第四互連件940可以是向第一半導體晶粒350和第二半導體晶粒360提供接地電壓的接地互連件。第一互連件910和第二互連件920可以是向第一半導體晶粒350和第二半導體晶粒360提供電源電壓的電源互連件。
再次參照圖3，第一半導體晶粒350的導電焊墊500還可以包括多個第九焊墊530。一些第九焊墊530可以設置在第一焊墊511和第二焊墊512之間。一些第九焊墊530可以設置在第二焊墊512和第五焊墊521之間。第五焊墊521可以設置在第九焊墊530中的兩個之間。
在一個實施方式中，第一重新分配線750可以繞過第九焊墊530和第五焊墊521延伸。第三重新分配線850可以繞過第九焊墊530和第二焊墊512延伸。第三重新分配線850可以位於一些第九焊墊530的與第一重新分配線750相對的一側。因此，第一重新分配線750和第三重新分配線850可以彼此電隔離。在一個實施方式中，第一重新分配線750和第三重新分配線850可以彼此沒有任何接觸或連接。
再次參照圖4，第二半導體晶粒360的導電焊墊600還可以包括多個第十焊墊630。一些第十焊墊630可以設置在第三焊墊611和第四焊墊612之間。一些第十焊墊630可以設置在第四焊墊612和第七焊墊621之間。第七焊墊621可以設置在第十焊墊630中的兩個之間。第二重新分配線760可以繞過第十焊墊630和第七焊墊621延伸。第四重新分配線860可以繞過第十焊墊630和第四焊墊612延伸。第四重新分配線860可以位於一些第十焊墊630的與第二重新分配線760相對的一側。因此，第二重新分配線760和第四重新分配線860可以彼此電隔離。在一個實施方式中，第二重新分配線760和第四重新分配線860可以彼此沒有任何接觸或連接。
再次參照圖2，對應於一些互連件900的第五互連件950中的一個可以設置在第一互連件910和第三互連件930之間或者第三互連件930和第二互連件920之間。第五互連件950可以是將第一半導體晶粒350的第九焊墊530電連接到第二半導體晶粒360的第十焊墊630的接合引線。第五互連件950可以延伸以將第九焊墊530和第十焊墊630電連接到封裝基板100的第五接合指230。
第五接合指230可以設置在第一接合指211和第三接合指221之間或者在第二接合指212和第三接合指221之間。第三接合指221可以設置在第五接合指230中的位於第一接合指211和第二接合指212之間的兩個接合指之間。第九焊墊530可以是用於向第一半導體晶粒350施加數據訊號的端子，並且第十焊墊630可以是用於向第二半導體晶粒360施加數據訊號的端子。
圖5是示出由被包括在圖1的堆疊封裝件10中的互連件900組成的互連結構的一部分的立體圖，並且圖6是示出根據一個示例的堆疊封裝件12的互連結構的立體圖。圖5示出了圖2所示的封裝基板100的第一接合指211和第二半導體晶粒360的第三焊墊611之間的電通路（electrical path）。圖6所示的比較例可以對應於排除了圖5的第一重新分配線750和第二重新分配線760的示例。
參照圖5，封裝基板100的第一接合指211和第二半導體晶粒360的第三焊墊611之間的電通路可以包括將第一接合指211直接連接到第三焊墊611的第一通路P1和從第一通路P1分支以與第一互連件910的第一子部分915並聯連接的第二通路P2。第一通路P1可以是包括第一互連件910的第二子部分916和第一子部分915的通路。第二通路P2可以是包括第一重新分配線750的將第一焊墊511連接到第二焊墊512的部分、第二互連件920的第一子部分925以及第二重新分配線760的將第三焊墊611連接到第四焊墊612的部分的通路。封裝基板100的第一接合指211和第二半導體晶粒360的第三焊墊611之間的電通路的總電阻值R_total可以由第一通路P1的電阻值和第二通路P2的電阻值來表示。
如果第一互連件910的第二子部分916的電阻值是“R1”，並且第一互連件910的第一子部分915的電阻值是“R2”，則第一通路P1的電阻值可以由關係式“R1+R2”來表示。如果第一重新分配線750的將第一焊墊511連接到第二焊墊512的部分的電阻值是“R3”，第二互連件920的第一子部分925的電阻值是“R4”，並且第二重新分配線760的將第三焊墊611連接到第四焊墊612的部分的電阻值是“R5”，則第二通路P2的電阻值可以由關係式“R3+R4+R5”來表示。封裝基板100的第一接合指211和第二半導體晶粒360的第三焊墊611之間的電通路的總電阻值R_total可以由關係式“R1+R2×（R3+R4+R5）/（R2+R3+R4+R5）”來表示。這樣，總電阻值R_total可以小於第一通路P1的電阻值。如果另一通路額外與第二條通路P2並聯連接，則總電阻值R_total可以進一步降低。也就是說，如果與第一互連件910的第一子部分915並聯連接的電通路的數量增加，則總電阻值R_total可以降低。
參照圖6，例如，封裝基板的第一接合指21和第二半導體晶粒36的第三焊墊61之間的電通路可以包括互連件的將第一接合指21連接到第一半導體晶粒35的第一焊墊51的第二子部分96和互連件的將第一半導體晶粒35的第一焊墊51連接到第二半導體晶粒36的第三焊墊61的第一子部分95。在這種情況下，如果第二子部分96的電阻值是“R1”，並且第一子部分95的電阻值是“R2”，則第一接合指21和第三焊墊61之間的電通路的總電阻值可以由關係式“R1+R2”來表示。為了清楚和正確地比較圖5所示的總電阻值R_total和圖6所示的總電阻值，可以假設第二子部分96與圖5所示的第二子部分916具有相同的電阻值（即“R1”），並且第一子部分95與圖5所示的第一子部分915具有相同的電阻值（即“R2”）。結果，與圖5所示的第一接合指211和第三焊墊611之間的電通路相比，第一接合指21和第三焊墊61之間的電通路可以具有相對更高的電阻值。
根據一個實施方式，將第一焊墊511連接到第二焊墊512的第一重新分配線750、第二互連件920的第一子部分925以及將第三焊墊611連接到第四焊墊612的第二重新分配線760被設置成構成第一子部分915的分流電阻（shunt resistor）。因此，由於存在將第一焊墊511連接到第二焊墊512的第一重新分配線750、第二互連件920的第一子部分925以及將第三焊墊611連接到第四焊墊612的第二重新分配線760，封裝基板100的第一接合指211和第二半導體晶粒360的第三焊墊611之間的電通路的總電阻值R_total可以降低。即使在另外的半導體晶粒堆疊在第二半導體晶粒360上的情況下，這種電阻降低效果也是有效的。電阻降低效果可以導致電通路的電感值降低。此外，電阻降低效果可以導致電通路的阻抗值降低。因此，堆疊封裝件10可以在雜訊方面表現出優異的特性。
圖7顯示出根據一個實施方式的堆疊封裝件13的截面圖。圖8顯示出圖7所示的堆疊封裝件13的電阻降低效果的曲線圖。圖9顯示出圖7所示的堆疊封裝件13的電感降低效果的曲線圖。
圖7顯出了包括垂直堆疊在封裝基板2100上的半導體晶粒2300的堆疊封裝件13。圖7的堆疊封裝件13可以對應於半導體晶粒2300的數量為八個並且堆疊半導體晶粒2300以提供階梯狀結構的示例。半導體晶粒2300中的每一個可以包括晶粒焊墊2309、設置在晶粒焊墊2309上的導電焊墊2500以及將一些導電焊墊2500彼此連接的重新分配線2700。互連件2900可以從封裝基板2100的接合指2200延伸為到達半導體晶粒2300中的最上面的晶粒，使得半導體晶粒2300電連接到封裝基板2100。
圖8中的線890描繪了圖7所示的封裝基板2100的接合指2200和被包括在半導體晶粒2300中的導電焊墊2500之間的各種電通路的電阻值。在圖8中，由線810指示的數據表示根據類似於圖6的示例的不具有重新分配線2700的堆疊封裝件中的各種電通路的電阻值。在圖8中，橫坐標表示垂直堆疊在封裝基板2100上的半導體晶粒2300的序號，並且縱坐標表示封裝基板2100的接合指2200和被包括在堆疊的半導體晶粒2300中的每一個中的導電焊墊2500之間的電通路的電阻值。例如，當堆疊的半導體晶粒2300的序號為“4”時的電阻值表示封裝基板2100的接合指2200和第四半導體晶粒2300的導電焊墊2500之間的電通路的電阻值。如圖8所示，線890上的電阻值低於線810上的電阻值。此外，指示封裝基板2100的接合指2200和被包括在堆疊的半導體晶粒2300中的導電焊墊2500之間的電阻值的線890的斜率低於指示類似於圖6的示例的電阻值的線810的斜率。由此，即使堆疊在封裝基板上的半導體晶粒的數量增加，也可以獲得根據本公開的實施方式的堆疊封裝件的電阻降低效果。
封裝基板2100的接合指2200和被包括在半導體晶粒2300中的導電焊墊2500之間的各種電通路的電感值由圖9中的線990繪出。在圖9中，由線991指示的數據表示根據類似於圖6的示例的不具有重新分配線2700的堆疊封裝件中各種電通路的電感值。在圖9中，橫坐標表示垂直堆疊在封裝基板2100上的半導體晶粒2300的序號，並且縱坐標表示封裝基板2100的接合指2200和被包括在堆疊的半導體晶粒2300中的導電焊墊2500之間的電通路的電感值。例如，當堆疊的半導體晶粒2300的序號為“4”時的電感值表示封裝基板2100的接合指2200和第四半導體晶粒2300的導電焊墊2500之間的電通路的電感值。如圖9所示，線990上的電感值低於線991上的電感值。此外，指示封裝基板2100的接合指2200和被包括在堆疊的半導體晶粒2300中的導電焊墊2500之間的電感值的線990的斜率低於指示類似於圖6的示例的電感值的線991的斜率。由此，即使堆疊在封裝基板上的半導體晶粒的數量增加，也可以獲得根據本公開的實施方式的堆疊封裝件的電感降低效果。
如果對應於從封裝基板的接合指延伸到堆疊的半導體晶粒中的最上面的晶粒的互連件的導線長度隨著堆疊的半導體晶粒的數量的增加而增加，則圖8和圖9中所示的電阻值和電感值也可能增加。當堆疊的半導體晶粒工作時，互連件的電阻值和電感值的增加可能導致嚴重的切換雜訊(switching noise)。根據一個實施方式，與不具有重新分配線的與圖6相關或類似的示例相比，因為存在重新分配線，所以即使堆疊的半導體晶粒的數量增加，封裝基板和半導體晶粒之間的電通路的電阻值和電感值也可以以更平緩的速率增加。結果，可以減少堆疊封裝件中的雜訊。
再次參照圖4，當對應於用於向第二半導體晶粒360提供電源電壓的電源焊墊（或電源端子）的第三焊墊611和第四焊墊612藉由第二重新分配線760彼此電連接時，可以對所有電源焊墊提供實質上相同的電源分配網絡（power delivery network，PDN）條件。
如上所述，如果用於向第二半導體晶粒360提供電源電壓的多個電源焊墊彼此電連接以具有實質上相同的電位，則可以相對減小當發生從邏輯“低”位準到邏輯“高”位準的數位訊號的位準轉變時，藉由對應於輸入/輸出（I/O）焊墊的第十焊墊630發送的數位訊號的時序偏斜（timing skew）。也就是說，當藉由第十焊墊630發送的數位訊號的位準從邏輯“低”位準改變為邏輯“高”位準時，可以向電源焊墊提供相對低的PDN阻抗條件。因此，可以減少半導體晶粒的切換雜訊和I/O切換延遲時間。因為向電源焊墊提供了類似的或基本相同的PDN條件，所以藉由第十焊墊630發送的I/O訊號可以具有實質上相同的延遲時間。因此，可以減少I/O訊號之間的時序偏斜。由此，當I/O訊號的位準從邏輯“低”位準改變為邏輯“高”位準時，可以透過由第二重新分配線760彼此電連接的多個電源焊墊（即，第三焊墊611和第四焊墊612）向第二半導體晶粒360提供電源電壓來最小化I/O訊號的切換延遲時間。
當對應於用於向第二半導體晶粒360提供接地電壓的接地焊墊（或接地端子）的第七焊墊621和第八焊墊622藉由第四重新分配線860彼此電連接時，可以相對減小當發生從邏輯“高”位準到邏輯“低”位準的數位訊號的位準轉變時，藉由對應於輸入/輸出（I/O）焊墊的第十焊墊630發送的數位訊號的時序偏斜。也就是說，當藉由第十焊墊630發送的數位訊號的位準從邏輯“高”位準改變為邏輯“低”位準時，可以向接地焊墊提供相對低的PDN阻抗條件。因此，當藉由第十焊墊630發送的數位訊號的位準從邏輯“高”位準改變為邏輯“低”位準時，訊號線（例如接合引線）中的電荷可以以實質上相同的速度藉由接地焊墊釋放（discharged）。
圖10是示出根據一個實施方式的堆疊封裝件20的立體圖。
參照圖10，堆疊封裝件20可以被配置為包括封裝基板2100、半導體晶粒2300的堆疊2300S和互連件2900。封裝基板2100可以包括多個接合指2200。多個半導體晶粒2300可以依次堆疊在封裝基板2100上以橫向偏移。互連件2900可以將半導體晶粒2300彼此電連接，並且可以是將半導體晶粒2300電連接到封裝基板2100的接合指2200的接合引線。
半導體晶粒2300中的每一個可以包括多個電源焊墊2500P。電源焊墊2500P可以包括例如四個彼此隔開的電源焊墊（即，第一至電源焊墊第四電源焊墊2501、2502、2503和2504）。在一些其它實施方式中，電源焊墊2500P的數量可以大於四個。
接地焊墊2500G可以設置在電源焊墊2500P之間。例如，接地焊墊2500G中的第一接地焊墊2505可以設置在第一電源焊墊2501和第二電源焊墊2502之間，接地焊墊2500G中的第二接地焊墊2506可以設置在第二電源焊墊2502和第三電源焊墊2503之間，並且接地焊墊2500G中的第三接地焊墊2507可以設置在第三電源焊墊2503和第四電源焊墊2504之間。對應於I/O焊墊的訊號焊墊2500S可以設置在電源焊墊2500P和接地焊墊2500G之間。訊號焊墊2500S中的至少一個可以設置在彼此相鄰的電源焊墊2500P和接地焊墊2500G之間。
半導體晶粒2300中的每一個還可以包括將電源焊墊2500P彼此連接的電源重新分配線2700。電源焊墊2500P可以藉由電源重新分配線2700而具有實質上相同的電位。電源重新分配線2700可以對應於將半導體晶粒2300中的每一個中的所有電源焊墊2500P彼此電連接的共用電源線。半導體晶粒2300中的每一個還可以包括將接地焊墊2500G彼此連接的接地重新分配線2800。接地焊墊2500G可以藉由接地重新分配線2800而具有實質上相同的電位。也就是說，接地重新分配線2800可以對應於將半導體晶粒2300中的每一個中的所有接地焊墊2500G彼此電連接的共用接地線。
互連件2900中的任何一個可以將半導體晶粒2300的第一電源焊墊2501、第二電源焊墊2502、第三電源焊墊2503或第四電源焊墊2504彼此電連接，並且可以延伸以電連接到接合指2200中的任何一個。互連件2900可以是接合引線，所述接合引線中的每一條都將半導體晶粒2300的焊墊彼此電連接。
圖11顯示出根據一個實施方式的堆疊封裝件30的立體圖。
參照圖11，堆疊封裝件30可以被配置成包括封裝基板3100、半導體晶粒3300的堆疊3300S和互連件3900。封裝基板3100可以包括多個接合指3200。多個半導體晶粒3300可以依次堆疊在封裝基板3100上以橫向偏移。互連件3900可以將半導體晶粒3300彼此電連接，並且可以是將半導體晶粒3300電連接到封裝基板3100的接合指3200的接合引線。
半導體晶粒3300中的每一個可以包括多個電源焊墊3500P。電源焊墊3500P可以被分組為具有相同數量的電源焊墊3500P的一些組。例如，電源焊墊3500P可以被分類為包括第一電源焊墊3501和第二電源焊墊3502的第一組電源焊墊3500P-1或者包括第三電源焊墊3503和第四電源焊墊3504的第二組電源焊墊3500P-2。
接地焊墊3500G可以設置在電源焊墊3500P之間。例如，接地焊墊3500G中的第一接地焊墊3505可以設置在第一電源焊墊3501和第二電源焊墊3502之間，接地焊墊3500G中的第二接地焊墊3506可以設置在第二電源焊墊3502和第三電源焊墊3503之間，並且接地焊墊3500G中的第三接地焊墊3507可以設置在第三電源焊墊3503和第四電源焊墊3504之間。對應於I/O焊墊的訊號焊墊3500可以設置在電源焊墊3500P和接地焊墊3500G之間。訊號焊墊3500S中的至少一個可以設置在彼此相鄰的電源焊墊3500P和接地焊墊3500G之間。
半導體晶粒3300中的每一個還可以包括將一些電源焊墊3500P彼此連接的第一電源重新分配線3700-1。半導體晶粒2300中的每一個還可以包括將電源焊墊3500P的其餘焊墊彼此連接的第二電源重新分配線3700-2。例如，第一電源重新分配線3700-1可以將屬於第一組電源焊墊3500P-1的第一電源焊墊3501和第二電源焊墊3502彼此連接，並且第二電源重新分配線3700-2可以將屬於第二組電源焊墊3500P-2的第三電源焊墊3503和第四電源焊墊3504彼此連接。藉由第二電源重新分配線3700-2彼此連接的電源焊墊的數量可以等於藉由第一電源重新分配線3700-1彼此連接的電源焊墊的數量。因此，即使第一電源重新分配線3700-1和第二電源重新分配線3700-2彼此分離，也可以同樣地向半導體晶粒3300中的每一個中的所有電源焊墊3500P提供實質上相同的PDN阻抗條件。
半導體晶粒3300中的每一個還可以包括將接地焊墊3500G彼此連接的接地重新分配線3800。也就是說，接地重新分配線3800可以對應於將半導體晶粒3300中的每一個中的所有接地焊墊3500G彼此電連接的共用接地線。
圖12顯示包括採用根據實施方式的堆疊封裝件中的至少一個的記憶卡7800的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以儲存數據或讀出所儲存的數據。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的堆疊封裝件中的至少一個。
記憶體7810可以包括應用了本公開實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，以響應於來自主機7830的讀/寫請求來讀出所儲存的數據或者儲存數據。
圖13是示出包括根據實施方式的堆疊封裝件中的至少一個的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以藉由提供數據移動的通路的匯流排8715而彼此連接。
在一個實施方式中，控制器8711可以包括能夠與這些組件執行相同的功能的一個或更多個微處理器、數位訊號處理器、微控制器和/或邏輯裝置。控制器8711或記憶體8713可以包括根據本公開實施方式的堆疊封裝件中的至少一個。輸入/輸出裝置8712可以包括選自鍵區、鍵盤、顯示裝置和觸控式螢幕等中的至少一個。記憶體8713是用於儲存數據的裝置。記憶體8713可以儲存將由控制器8711執行的數據和/或命令等。
記憶體8713可以包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可以安裝到諸如移動終端或桌上型電腦的信息處理系統。快閃記憶體可以構成固態硬碟（SSD）。在這種情況下，電子系統8710可以在快閃記憶體系統中穩定地儲存大量數據。
電子系統8710還可以包括介面8714，其被配置為向通信網絡發送資料和從通信網絡接收資料。介面8714可以是有線類型或無線類型。例如，介面8714可以包括天線或有線收發器或無線收發器。
電子系統8710可以實現為執行各種功能的移動系統、個人電腦、工業電腦或邏輯系統。例如，移動系統可以是個人數位助理（PDA）、便攜式電腦、平板電腦、移動電話、智能電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任何一個。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可以被用於使用碼分多址（CDMA）、全球移動通信系統（GSM）、北美數位蜂窩（NADC）、增強型分時多重存取（E-TDMA）、頻寬多重分碼存取（WCDMA）、CDMA 2000、長期演進（LTE）或無線寬帶互聯網（Wibro）的技術的通信系統中。
出於說明的目的已經公開了本公開的實施方式。所屬技術領域中具有通常知識者應當理解，在不脫離本公開和所附申請專利範圍的範圍和精神的情況下，可以進行各種修改、添加和替換。
10:堆疊封裝件 12:堆疊封裝件 13:堆疊封裝件 20:堆疊封裝件 21:第一接合指 30:堆疊封裝件 35:第一半導體晶粒 36:第二半導體晶粒 51:第一焊墊 61:第三焊墊 95:第一子部分 96:第二子部分 100:封裝基板 101:表面 200:接合指 211:第一接合指 212:第二接合指 221:第三接合指 222:第四接合指 230:第五接合指 300:半導體晶粒 300S:堆疊 350:第一半導體晶粒 350E:邊緣區域 360:第二半導體晶粒 360E:邊緣區域 401:第一黏合層 402:第二黏合層 500:導電焊墊 511:第一焊墊 512:第二焊墊 513:額外焊墊 514:額外焊墊 521:第五焊墊 522:第六焊墊 523:額外焊墊 530:第九焊墊 600:導電焊墊 611:第三焊墊 612:第四焊墊 621:第七焊墊 622:第八焊墊 630:第十焊墊 750:第一重新分配線 760:第二重新分配線 810:線 890:線 850:第三重新分配線 860:第四重新分配線 900:互連件 910:第一互連件 915:第一子部分 916:第二子部分 920:第二互連件 925:第一子部分 926:第二子部分 930:第三互連件 935:第五子部分 936:第六子部分 940:第四互連件 945:第七子部分 946:第八子部分 950:第五互連件 990:線 991:線 2100:封裝基板 2200:接合指 2300:第四半導體晶粒 2300S:堆疊 2309:晶粒焊墊 2500 導電焊墊 2500G:接地焊墊 2500P  電源焊墊 2500S:訊號焊墊 2501:第一電源焊墊 2502:第二電源焊墊 2503:第三電源焊墊 2504:第四電源焊墊 2505:第一接地焊墊 2506:第二接地焊墊 2507:第三接地焊墊 2700:重新分配線 2800:重新分配線 2900:互連件 3100:封裝基板 3200:接合指 3300:半導體晶粒 3300S:堆疊 3500G:接地焊墊 3500P:電源焊墊 3500P-1:第一組電源焊墊 3500P-2:第二組電源焊墊 3500S:訊號焊墊 3501:第一電源焊墊 3502:第二電源焊墊 3503:第三電源焊墊 3504:第四電源焊墊 3505:第一接地焊墊 3506:第二接地焊墊 3507:第三接地焊墊 3700-1:第一電源重新分配線 3700-2:第二電源重新分配線 3800:接地重新分配線 3900:互連件 7800:記憶卡 7810:記憶體 7820:記憶體控制器 7830:主機 8710:電子系統 8711:控制器 8712:輸入/輸出裝置 8713:記憶 8714:介面 8715:匯流排 P1:第一通路 P2:第二通路 R1:電阻值 R2:電阻值 R3:電阻值 R4:電阻值
圖1是示出根據一個實施方式的堆疊封裝件的立體圖。 圖2是示出圖1所示堆疊封裝件的一部分的放大圖。 圖3是示出被包括在圖1的堆疊封裝件中的第一半導體晶粒的邊緣區域的平面圖。 圖4是示出被包括在圖1的堆疊封裝件中的第二半導體晶粒的邊緣區域的平面圖。 圖5是示出根據一個實施方式的堆疊封裝件的互連結構的立體圖。 圖6是示出根據一個示例的堆疊封裝件的互連結構的立體圖。 圖7是示出根據一個實施方式的堆疊封裝件的截面圖。 圖8是示出根據一個實施方式的堆疊封裝件的電阻降低效果的曲線圖。 圖9是示出根據一個實施方式的堆疊封裝件的電感降低效果的曲線圖。 圖10是示出根據一個實施方式的堆疊封裝件的立體圖。 圖11是示出根據一個實施方式的堆疊封裝件的立體圖。 圖12是示出採用包括根據實施方式的堆疊封裝件中的至少一個的記憶卡的電子系統的方塊圖。 圖13是示出包括根據實施方式的堆疊封裝件中的至少一個的另一電子系統的方塊圖。
10:堆疊封裝件
100:封裝基板
101:表面
200:接合指
300:半導體晶粒
300S:堆疊
350:第一半導體晶粒
350E:邊緣區域
360:第二半導體晶粒
360E:邊緣區域
401:第一黏合層
402:第二黏合層
500:導電焊墊
600:導電焊墊
750:第一重新分配線
760:第二重新分配線
850:第三重新分配線
860:第四重新分配線
900:互連件
910:第一互連件
920:第二互連件
930:第三互連件
940:第四互連件
950:第五互連件

Claims (26)

  1. 一種堆疊封裝件，該堆疊封裝件包括： 封裝基板，該封裝基板包括第一接合指； 第一半導體晶粒，該第一半導體晶粒設置在所述封裝基板上，所述第一半導體晶粒包括彼此隔開的第一焊墊和第二焊墊以及將所述第一焊墊和所述第二焊墊彼此連接的第一重新分配線； 第二半導體晶粒，該第二半導體晶粒堆疊在所述第一半導體晶粒上，所述第二半導體晶粒包括彼此隔開的第三焊墊和第四焊墊以及將所述第三焊墊和所述第四焊墊彼此連接的第二重新分配線； 第一互連件，該第一互連件被設置成將所述第一焊墊和所述第三焊墊彼此連接，並且該第一互連件接合到所述第一接合指；以及 第二互連件，該第二互連件將所述第二焊墊和所述第四焊墊彼此連接。
  2. 根據請求項1所述的堆疊封裝件， 其中，所述第一互連件和所述第二互連件中的每一個包括接合引線； 其中，所述封裝基板還包括與所述第一接合指隔開的第二接合指；並且 其中，所述第二互連件延伸以接合到所述第二接合指。
  3. 根據請求項2所述的堆疊封裝件，其中，所述第一半導體晶粒還包括： 第五焊墊，該第五焊墊設置在所述第一焊墊和所述第二焊墊之間； 第六焊墊，該第六焊墊位於所述第二焊墊的與所述第五焊墊相對的一側；以及 第三重新分配線，該第三重新分配線將所述第五焊墊和所述第六焊墊彼此連接。
  4. 根據請求項3所述的堆疊封裝件，其中，所述第二半導體晶粒還包括： 第七焊墊，該第七焊墊設置在所述第三焊墊和所述第四焊墊之間； 第八焊墊，該第八焊墊位於所述第四焊墊的與所述第七焊墊相對的一側；以及 第四重新分配線，該第四重新分配線將所述第七焊墊和所述第八焊墊彼此連接。
  5. 根據請求項4所述的堆疊封裝件，其中，所述封裝基板還包括： 第三接合指，該第三接合指設置在所述第一接合指和所述第二接合指之間；以及 第四接合指，該第四接合指位於所述第二接合指的與所述第三接合指相對的一側。
  6. 根據請求項5所述的堆疊封裝件，該堆疊封裝件還包括： 第三互連件，該第三互連件被設置成將所述第五焊墊和所述第七焊墊彼此連接，並且該第三互連件接合到所述第三接合指；以及 第四互連件，該第四互連件被設置成將所述第六焊墊和所述第八焊墊彼此連接，並且該第四互連件接合到所述第四接合指。
  7. 根據請求項6所述的堆疊封裝件，其中，所述第三互連件是向所述第一半導體晶粒和所述第二半導體晶粒提供接地電壓的互連件。
  8. 根據請求項3所述的堆疊封裝件， 其中，所述第一半導體晶粒還包括設置在所述第二焊墊和所述第五焊墊之間的至少一個第九焊墊；並且 其中，所述第一重新分配線被設置成繞過所述至少一個第九焊墊。
  9. 根據請求項8所述的堆疊封裝件，其中，所述第三重新分配線位於所述至少一個第九焊墊的與所述第一重新分配線相對的一側，並且被設置成繞過所述至少一個第九焊墊。
  10. 根據請求項9所述的堆疊封裝件， 其中，所述第一半導體晶粒還包括與所述第六焊墊隔開的額外焊墊；並且 其中，所述第三重新分配線延伸以將所述第六焊墊電連接到所述額外焊墊。
  11. 根據請求項9所述的堆疊封裝件， 其中，所述第一半導體晶粒還包括與所述第二焊墊隔開的額外焊墊；並且 其中，所述第一重新分配線延伸以將所述第二焊墊電連接到所述額外焊墊。
  12. 根據請求項1所述的堆疊封裝件，其中，所述第一互連件是向所述第一半導體晶粒和所述第二半導體晶粒提供電源電壓的互連件。
  13. 根據請求項1所述的堆疊封裝件，其中，所述第二半導體晶粒相對於所述第一半導體晶粒橫向偏移，以提供階梯狀結構，並且露出所述第一焊墊、所述第二焊墊和所述第一重新分配線。
  14. 一種堆疊封裝件，該堆疊封裝件包括： 封裝基板，該封裝基板包括第一接合指； 第一半導體晶粒，該第一半導體晶粒設置在所述封裝基板上，其中，所述第一半導體晶粒包括彼此隔開的第一焊墊和第二焊墊、設置在所述第一焊墊和所述第二焊墊之間的多個第九焊墊、以及繞過所述多個第九焊墊以將所述第一焊墊和所述第二焊墊彼此連接的第一重新分配線； 第二半導體晶粒，該第二半導體晶粒堆疊在所述第一半導體晶粒上，其中，所述第二半導體晶粒包括彼此隔開的第三焊墊和第四焊墊、設置在所述第三焊墊和所述第四焊墊之間的多個第十焊墊、以及繞過所述多個第十焊墊以將所述第三焊墊和所述第四焊墊彼此連接的第二重新分配線； 第一互連件，該第一互連件被設置成將所述第一焊墊和所述第三焊墊彼此連接，並且該第一互連件接合到所述第一接合指；以及 第二互連件，該第二互連件將所述第二焊墊和所述第四焊墊彼此連接。
  15. 根據請求項14所述的堆疊封裝件， 其中，所述第一互連件和所述第二互連件中的每一個包括接合引線； 其中，所述封裝基板還包括與所述第一接合指隔開的第二接合指以及設置在所述第一接合指和所述第二接合指之間的多個第五接合指；並且 其中，所述第二互連件延伸以接合到所述第二接合指。
  16. 根據請求項15所述的堆疊封裝件，該堆疊封裝件還包括將所述第九焊墊和所述第十焊墊連接到所述第五接合指的多個第五互連件。
  17. 根據請求項15所述的堆疊封裝件，其中，所述第一半導體晶粒還包括： 第五焊墊，該第五焊墊設置在位於所述第一焊墊和所述第二焊墊之間的所述第九焊墊中的兩個第九焊墊之間； 第六焊墊，該第六焊墊位於所述第二焊墊的與所述第五焊墊相對的一側；以及 第三重新分配線，該第三重新分配線繞過所述第二焊墊和所述第九焊墊，以將所述第五焊墊和所述第六焊墊彼此連接。
  18. 根據請求項17所述的堆疊封裝件，其中，所述第二半導體晶粒還包括： 第七焊墊，該第七焊墊設置在位於所述第三焊墊和所述第四焊墊之間的所述第十焊墊中的兩個第十焊墊之間； 第八焊墊，該第八焊墊位於所述第四焊墊的與所述第七焊墊相對的一側；以及 第四重新分配線，該第四重新分配線繞過所述第四焊墊和所述第十焊墊，以將所述第七焊墊和所述第八焊墊彼此連接。
  19. 根據請求項18所述的堆疊封裝件，其中，所述封裝基板還包括： 第三接合指，該第三接合指設置在位於所述第一接合指和所述第二接合指之間的所述第五接合指中的兩個第五接合指之間；以及 第四接合指，該第四接合指位於所述第二接合指的與所述第三接合指相對的一側。
  20. 根據請求項19所述的堆疊封裝件，該堆疊封裝件還包括： 第三互連件，該第三互連件被設置成將所述第五焊墊和所述第七焊墊彼此連接，並且該第三互連件接合到所述第三接合指；以及 第四互連件，該第四互連件被設置成將所述第六焊墊和所述第八焊墊彼此連接，並且該第四互連件接合到所述第四接合指。
  21. 根據請求項20所述的堆疊封裝件，其中，所述第三互連件是向所述第一半導體晶粒和所述第二半導體晶粒提供接地電壓的互連件。
  22. 根據請求項14所述的堆疊封裝件，其中，所述第一互連件是向所述第一半導體晶粒和所述第二半導體晶粒提供電源電壓的互連件。
  23. 根據請求項14所述的堆疊封裝件，其中，所述第二半導體晶粒相對於所述第一半導體晶粒橫向偏移，以提供階梯狀結構，並且露出所述第一焊墊、所述第二焊墊和所述第一重新分配線。
  24. 一種堆疊封裝件，該堆疊封裝件包括： 封裝基板，該封裝基板包括接合指； 多個半導體晶粒，所述多個半導體晶粒依次堆疊在所述封裝基板上；以及 多個互連件，所述多個互連件被設置成將所述多個半導體晶粒彼此電連接，並且所述多個互連件連接到所述接合指中的相應接合指， 其中，每一個所述半導體晶粒包括： 多個電源焊墊； 接地焊墊，所述接地焊墊設置在所述多個電源焊墊之間； 訊號焊墊，所述訊號焊墊設置在所述電源焊墊和所述接地焊墊之間； 電源重新分配線，該電源重新分配線將所述電源焊墊彼此連接；以及 接地重新分配線，該接地重新分配線將所述接地焊墊彼此連接。
  25. 根據請求項24所述的堆疊封裝件，其中，所述多個互連件中的一個包括接合引線，該接合引線將被包括在所述半導體晶粒中的一個半導體晶粒中的一個電源焊墊電連接到被包括在所述半導體晶粒中的另一個半導體晶粒中的一個電源焊墊，並且延伸以連接到所述接合指中的一個接合。
  26. 一種堆疊封裝件，該堆疊封裝件包括： 封裝基板，該封裝基板包括接合指； 多個半導體晶粒，所述多個半導體晶粒依次層疊在所述封裝基板上；以及 多個互連件，所述多個互連件被設置成將所述多個半導體晶粒彼此電連接，並且所述多個互連件連接到所述接合指中的相應接合指， 其中，每一個所述半導體晶粒包括： 多個電源焊墊； 接地焊墊，所述接地焊墊設置在所述多個電源焊墊之間； 訊號焊墊，所述訊號焊墊設置在所述電源焊墊和所述接地焊墊之間； 第一電源重新分配線，該第一電源重新分配線將所述電源焊墊中的第一電源焊墊彼此連接； 第二電源重新分配線，該第二電源重新分配線將所述電源焊墊中的第二電源焊墊彼此連接；以及 接地重新分配線，該接地重新分配線將所述接地焊墊彼此連接， 其中，藉由所述第一電源重新分配線彼此連接的所述第一電源焊墊的數量等於藉由所述第二電源重新分配線彼此連接的所述第二電源焊墊的數量。
TW108140991A 2019-05-28 2019-11-12 包括互連結構的堆疊封裝件 TWI826584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190062712A KR20200136742A (ko) 2019-05-28 2019-05-28 인터커넥트 구조를 포함한 스택 패키지
KR10-2019-0062712 2019-05-28

Publications (2)

Publication Number Publication Date
TW202044520A true TW202044520A (zh) 2020-12-01
TWI826584B TWI826584B (zh) 2023-12-21

Family

ID=73506431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140991A TWI826584B (zh) 2019-05-28 2019-11-12 包括互連結構的堆疊封裝件

Country Status (4)

Country Link
US (1) US11205638B2 (zh)
KR (1) KR20200136742A (zh)
CN (1) CN112018094A (zh)
TW (1) TWI826584B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090521A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 본딩 와이어 분지 구조를 포함한 반도체 패키지
KR20220156220A (ko) * 2021-05-18 2022-11-25 에스케이하이닉스 주식회사 적층형 반도체 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077037A (ja) * 1993-06-16 1995-01-10 Hitachi Ltd 半導体集積回路装置
JPH08125537A (ja) * 1994-10-26 1996-05-17 Toshiba Corp トリミング回路
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101685057B1 (ko) * 2010-01-22 2016-12-09 삼성전자주식회사 반도체 소자의 적층 패키지
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP6122290B2 (ja) * 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
KR20140028209A (ko) * 2012-08-27 2014-03-10 에스케이하이닉스 주식회사 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
EP3151275A3 (en) * 2015-09-11 2017-04-19 MediaTek Inc. System-in-package and fabrication method thereof
KR20170045554A (ko) * 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
EP3258486A1 (en) * 2016-06-15 2017-12-20 MediaTek Inc. Semiconductor package incorporating redistribution layer interposer
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10483239B2 (en) * 2016-12-20 2019-11-19 Sandisk Semiconductor (Shanghai) Co. Ltd. Semiconductor device including dual pad wire bond interconnection
CN108878398B (zh) * 2017-05-16 2020-07-21 晟碟半导体（上海）有限公司 包括导电凸块互连的半导体器件
US10978406B2 (en) * 2017-07-13 2021-04-13 Mediatek Inc. Semiconductor package including EMI shielding structure and method for forming the same
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10249587B1 (en) * 2017-12-15 2019-04-02 Western Digital Technologies, Inc. Semiconductor device including optional pad interconnect
US10923462B2 (en) * 2018-05-01 2021-02-16 Western Digital Technologies, Inc. Bifurcated memory die module semiconductor device
CN112018093A (zh) * 2019-05-31 2020-12-01 西部数据技术公司 具有定位成减少模片开裂的顶部模片的半导体器件

Also Published As

Publication number Publication date
CN112018094A (zh) 2020-12-01
US20200381399A1 (en) 2020-12-03
TWI826584B (zh) 2023-12-21
KR20200136742A (ko) 2020-12-08
US11205638B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
TWI732985B (zh) 包含堆疊晶片的半導體封裝
US9184156B2 (en) Semiconductor packages and electronic systems including the same
US10991640B2 (en) Semiconductor packages including bridge die
US10985106B2 (en) Stack packages including bridge dies
US8890330B2 (en) Semiconductor packages and electronic systems including the same
US11322446B2 (en) System-in-packages including a bridge die
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US20210143128A1 (en) Stack packages with interposer bridge
US9466593B2 (en) Stack semiconductor package
TWI826584B (zh) 包括互連結構的堆疊封裝件
US10553567B2 (en) Chip stack packages
US20190237398A1 (en) Semiconductor packages
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN111668180A (zh) 包括混合布线接合结构的层叠封装件
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
TW202226518A (zh) 包括被動裝置的堆疊封裝件
US11682657B2 (en) Semiconductor packages including a bonding wire branch structure
CN115719737A (zh) 半导体封装