KR20120064224A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20120064224A
KR20120064224A KR1020100125356A KR20100125356A KR20120064224A KR 20120064224 A KR20120064224 A KR 20120064224A KR 1020100125356 A KR1020100125356 A KR 1020100125356A KR 20100125356 A KR20100125356 A KR 20100125356A KR 20120064224 A KR20120064224 A KR 20120064224A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
metal electrode
chip module
bonding pad
Prior art date
Application number
KR1020100125356A
Other languages
English (en)
Inventor
이웅선
정관호
남종현
김시한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100125356A priority Critical patent/KR20120064224A/ko
Publication of KR20120064224A publication Critical patent/KR20120064224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시되어 있다. 개시된 반도체 패키지는, 적어도 하나 이상의 반도체 칩을 포함하는 반도체 칩 모듈과, 상기 반도체 칩 모듈의 상부면 및 측면을 감싸고 하부면을 노출하는 몰드부와, 상기 하부면과 대응하는 상기 몰드부의 일면 상에 형성되는 금속 전극과, 상기 반도체 칩 모듈과 상기 금속 전극을 전기적으로 연결하는 연결부재 및 상기 반도체 칩 모듈의 하부면 및 상기 몰드부의 일면 상에 형성되며 상기 금속 전극을 노출하는 개구부를 갖는 제1절연막 패턴을 포함하는 것을 특징으로 한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
반도체 패키지에서 기판(substrate)은 아주 미세한 입출력 패드(Input/Output pad)를 갖는 반도체 칩을 실제 보드(board) 등에 실장하기 위하여 큰 피치(pitch)로 배선하여 공정의 용이성을 제공하고 반도체 칩을 기계적, 환경적으로 보호하는 역할도 겸하고 있다.
전기?전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 고용량의 반도체 패키지를 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 패키지를 제공하기 위한 방법으로 반도체 칩의 고집적화를 들 수 있으며, 이는 한정된 반도체 칩 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 반도체 칩의 고집적화는 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 패키지를 제공하기 위한 다른 방법으로서 여러 개의 반도체 칩을 쌓아 올려 반도체 패키지의 용량을 늘리는 기술이 보편적으로 사용되고 있다.
여러 개의 반도체 칩을 쌓아 올려 고용량의 반도체 패키지를 구현할 때 가장 큰 문제점은 반도체 패키지의 부피를 무한정 크게 할 수 없다는데 있다. 즉, 반도체 패키지는 전자 제품 내에 들어가야 하며 또한 메인보드 위에 실장되어야 하기 때문에 부피의 제약이 크며, 그 중에서도 면적의 제약보다는 두께의 제약이 매우 크다.
낸드 플래시 메모리 칩의 두께는 통상 40㎛로써, 실제 공정에서 이러한 얇은 칩을 핸들링(handling)하는 것은 매우 어려울 뿐만 아니라 수율을 저하시키는 요인이기도 하다. 그러므로 반도체 칩의 두께를 줄이는 것은 현실적으로 매우 어렵다. 이러한 현실을 감안하면 반도체 패키지의 두께를 최대한 줄이기 위해서는 반도체 칩 상부의 몰드부의 높이, 즉 몰드 탑 마진(mold top margin)을 줄이거나 본딩 와이어의 루프 높이(wire loop height)를 줄여야 한다. 그러나, 현재 몰딩 기술 수준에서 몰드 탑 마진을 170㎛ 이하로 줄이면 칩이 몰드부 위로 노출되는 불량을 야기되고, 루프 높이를 줄이면 본딩 와이어가 반도체 칩의 측면에서 숏트되는 불량이 발생한다.
본 발명의 목적은, 감소된 두께를 갖는 새로운 형태의 반도체 패키지를 제공하는데, 있다.
본 발명의 일 견지에 따른 반도체 패키지는, 적어도 하나 이상의 반도체 칩을 포함하는 반도체 칩 모듈과, 상기 반도체 칩 모듈의 상부면 및 측면을 감싸고 하부면을 노출하는 몰드부와, 상기 하부면과 대응하는 상기 몰드부의 일면 상에 형성되는 금속 전극과, 상기 반도체 칩 모듈과 상기 금속 전극을 전기적으로 연결하는 연결부재 및 상기 반도체 칩 모듈의 하부면 및 상기 몰드부의 일면 상에 형성되며 상기 금속 전극을 노출하는 개구부를 갖는 제1절연막 패턴을 포함하는 것을 특징으로 한다.
상기 반도체 칩 모듈은, 상기 연결부재와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩을 포함하는 것을 특징으로 한다.
상기 반도체 칩 모듈은, 각각 가장자리에 상기 연결부재와 연결되는 본딩 패드를 구비하며 수직하게 적층되는 복수개의 반도체 칩들 및 상기 반도체 칩들 사이에 배치되며 상기 본딩 패드 및 상기 본딩 패드 바깥쪽 상기 반도체 칩 가장자리를 노출하는 스페이서를 포함하는 것을 특징으로 한다. 여기서, 상기 반도체 칩은 데이터를 저장하기 위한 메모리 칩 및 상기 데이터를 처리하기 위한 컨트롤 칩을 포함하는 것을 특징으로 한다.
상기 반도체 칩 모듈은, 각각 가장자리에 상기 연결부재와 연결되는 본딩 패드를 구비하며 상기 본딩 패드가 노출되도록 계단 형태로 적층되는 복수개의 반도체 칩들을 포함하는 것을 특징으로 한다. 여기서, 상기 반도체 칩은 데이터를 저장하기 위한 메모리 칩 및 상기 데이터를 처리하기 위한 컨트롤 칩을 포함하는 것을 특징으로 한다. ,
상기 제1절연막 패턴은 레진(resin)을 포함하고, 상기 금속 전극은 솔더 또는 인듐을 포함하는 것을 특징으로 한다.
상기 제1절연막 패턴 상에 형성되며 상기 금속 전극에 전기적으로 연결되는 재배선과, 상기 제1절연막 패턴 및 재배선 상에 형성되며 상기 재배선을 일부 노출하는 제2절연막 패턴 및 상기 재배선의 노출 부분에 장착되는 외부접속단자를 더 포함하는 것을 특징으로 한다. 상기 외부접속단자는 솔더볼을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기판이 사용되지 않으므로 기판 높이에 상당하는 두께만큼 반도체 패키지를 두께가 감소된다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 제 3 실시예에 따른 반도체 패키지를 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 반도체 패키지는 반도체 칩 모듈(100), 몰드부(200), 금속 전극(300), 연결부재(400) 및 제1절연막 패턴(500)을 포함한다. 그 외에, 재배선(600), 제2절연막 패턴(700) 및 외부접속단자(800)를 더 포함한다.
본 실시예에서, 반도체 칩 모듈(100)은 하나의 반도체 칩(10)을 포함한다. 반도체 칩(10)은 제1면 및 제1면과 대향하는 제2면을 가지며, 반도체 칩(10)의 제1면에는 본딩 패드(11)가 형성된다.
몰드부(200)는 본딩 패드(11)가 위치하는 반도체 칩 모듈(100)의 상부면 및 측면을 감싸고, 반도체 칩 모듈(100)의 하부면을 노출하도록 형성된다. 몰드부(200)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 포함할 수 있다.
금속 전극(300)은 반도체 칩 모듈(100)과 대응하는 몰드부(200)의 일면 상에 형성된다. 금속 전극(300)은 솔더(solder) 또는 인듐(indium)을 포함할 수 있다.
연결부재(400)는 본딩 패드(11)와 금속 전극(300)을 전기적으로 연결한다. 연결부재(400)는 본딩 와이어를 포함한다.
제1절연막 패턴(500)은 반도체 칩 모듈(100)의 하부면 및 몰드부(200)의 일면상에 형성되고 금속 전극(300)를 노출하는 개구부(510)를 갖는다. 제1절연막 패턴(500)은 레진(resin)을 포함한다.
재배선(600)은 금속 전극 및 제1절연막 패턴(300, 500) 상에 형성된다. 재배선(600)의 일측 단부는 금속 전극(300)과 전기적으로 연결되고, 일측 단부와 대향하는 재배선(600)의 타측 단부는 제1절연막 패턴(500) 상에 배치된다. 재배선(600)은 무전해 도금, 전해 도금공정 또는 진공열압착공정을 이용하여 형성된 구리(Cu)를 포함할 수 있다.
제2절연막 패턴(700)은 제1절연막 패턴(500) 및 재배선(600) 상에 형성되고 재배선(600)의 타측 단부를 노출한다. 외부접속단자(800)는 제2절연막 패턴(700)에 의해 노출된 재배선(600) 상에 장착된다. 외부접속단자(800)는 솔더볼(solder ball)을 포함할 수 있다.
도 2은 본 발명의 제 2 실시예에 따른 반도체 패키지를 도시한 단면도이다.
본 발명의 제 2 실시예에 따른 반도체 패키지는, 반도체 칩 모듈(100)을 제외하면, 앞서 도 1을 통해 설명된 제 1 실시예에 따른 반도체 패키지와 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 반도체 패키지는, 반도체 칩 모듈(100), 몰드부(200), 금속 전극(300), 연결부재(400) 및 제1절연막 패턴(500)을 포함한다. 그 외에, 재배선(600), 제2절연막 패턴(700) 및 외부접속단자(800)를 더 포함한다.
본 실시예에서, 반도체 칩 모듈(100)은 다수의 반도체 칩들 및 제1,제2스페이서(15,16)를 포함한다. 그 외에, 접착부재(17)를 더 포함한다.
다수의 반도체 칩들은 제1,제2,제3메모리 칩(11,12,13) 및 컨트롤 칩(14)을 포함한다. 본 실시예에서, 제1,제2,제3 메모리 칩(11,12,13) 및 컨트롤 칩(14)은 수직하게 적층된다. 제2메모리 칩(12)은 제1메모리 칩(11) 상에 적층되고, 제3메모리 칩(13)은 제2메모리 칩(12) 상에 적층되고, 컨트롤 칩(14)은 제3메모리 칩(13) 상에 적층된다.
제1,제2, 제3 메모리 칩(11,12,13)은 가장자리에 제1,제2,제3본딩 패드(11A, 12AB, 13A)를 각각 구비한다. 그리고, 컨트롤 칩(14)은 제4본딩 패드(14A)를 구비한다. 제1,제2,제3,제4본딩패드(11A,12A,13A,14A)는 연결부재(400)를 통하여 금속 전극(300)과 전기적으로 연결된다.
제1스페이서(15)는 제1반도체 칩(11)과 제2반도체 칩(12) 사이에 형성되며 제1본딩 패드(11A) 및 제1본딩 패드(11A) 바깥쪽 제1반도체 칩(11) 가장자리를 노출한다. 제2스페이서(16)는 제2반도체 칩(12)과 제3반도체 칩(13) 사이에 형성되며 제2본딩 패드(12A) 및 제2본딩 패드(12A) 바깥쪽 제2반도체 칩(12) 가장자리를 노출한다.
몰드부(200)는 반도체 칩 모듈(100)의 상부면 및 측면을 감싸고, 반도체 칩 모듈(100)의 하부면을 노출하도록 형성된다. 몰드부(200)는 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
금속 전극(300)은 반도체 칩 모듈(100)과 대응하는 몰드부(200)의 일면 상에 형성된다. 금속 전극(300)은 솔더 또는 인듐을 포함할 수 있다.
연결부재(400)는 제1,제2,제3,제4본딩 패드(11A,12A,13A,14A)와 금속 전극(300)을 전기적으로 연결한다. 연결부재(400)는 본딩 와이어를 포함한다.
제1절연막 패턴(500)은 반도체 칩 모듈(100)의 하부면 및 몰드부(200)의 일면상에 형성되고 금속 전극(300)를 노출하는 개구부(510)를 갖는다. 제1절연막 패턴(500)은 레진을 포함한다.
재배선(600)은 금속 전극 및 제1절연막 패턴(300, 500) 상에 형성된다. 재배선(600)의 일측 단부는 금속 전극(300)과 전기적으로 연결되고, 일측 단부와 대향하는 재배선(600)의 타측 단부는 제1절연막 패턴(500) 상에 배치된다. 재배선(600)은 무전해 도금, 전해 도금공정 또는 진공열압착공정을 이용하여 형성된 구리(Cu)를 포함할 수 있다.
제2절연막 패턴(700)은 제1절연막 패턴(500) 및 재배선(600) 상에 형성되고 재배선(600)의 타측 단부를 노출한다. 외부접속단자(800)는 제2절연막 패턴(700)에 의해 노출된 재배선(600) 상에 장착된다. 외부접속단자(800)는 솔더볼을 포함할 수 있다.
도 3은 본 발명의 제 3 실시예에 따른 반도체 패키지를 도시한 단면도이다.
본 발명의 제 3 실시예에 따른 반도체 패키지는, 반도체 칩 모듈(100)을 제외하면, 앞서 도 1을 통해 설명된 제 1 실시예에 따른 반도체 패키지와 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3을 참조하면, 본 발명의 제 3 실시예에 따른 반도체 패키지는, 반도체 칩 모듈(100), 몰드부(200), 금속 전극(300), 연결부재(400) 및 제1절연막 패턴(500)을 포함한다. 그 외에, 재배선(600), 제2절연막 패턴(700) 및 외부접속단자(800)를 더 포함한다.
본 실시예에서, 반도체 칩 모듈(100)은 다수의 반도체 칩들을 포함한다. 그 외에, 제1,제2,제3접착부재(17A,17B,17C)를 더 포함한다.
다수의 반도체 칩들은 제1,제2,제3메모리 칩(11,12,13) 및 컨트롤 칩(14)을 포함한다. 제1,제2, 제3 메모리 칩(11,12,13)은 가장자리에 제1,제2,제3본딩 패드(11A, 12A, 13A)를 각각 구비한다. 그리고, 컨트롤 칩(14)은 제4본딩 패드(14A)를 구비한다. 제1,제2,제3,제4본딩 패드(11A,12A,13A,14A)는 연결부재(400)를 통하여 금속 전극(300)과 전기적으로 연결된다. 본 실시예에서, 제1,제2,제3 메모리 칩(11,12,13) 및 컨트롤 칩(14)은 제1,제2,제3본딩 패드(11A,12A, 13A)가 노출되도록 계단 형태로 적층된다. 제2메모리 칩(12)은 제1메모리 칩(11) 상에 제1본딩 패드(11A)가 노출되도록 적층되고, 제3메모리 칩(13)은 제2메모리 칩(12) 상에 제2본딩 패드(12A)가 노출되도록 적층되고, 컨트롤 칩(14)은 제3메모리 칩(13) 상에 제3본딩 패드(13A)가 노출되도록 적층된다.
제1접착부재(17A)는 제1메모리 칩(11)과 제2메모리 칩(12)을 부착하고, 제2접착부재(17B)는 제2메모리 칩(12)과 제3메모리 칩(13)을 부착하고, 제3접착부재(17C)는 제3메모리 칩(13)과 컨트롤 칩(14)을 부착한다.
몰드부(200)는 반도체 칩 모듈(100)의 상부면 및 측면을 감싸고, 반도체 칩 모듈(100)의 하부면을 노출하도록 형성된다. 몰드부(200)는 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
금속 전극(300)은 반도체 칩 모듈(100)과 대응하는 몰드부(200)의 일면 상에 형성된다. 금속 전극(300)은 솔더 또는 인듐을 포함할 수 있다.
연결부재(400)는 제1,제2,제3,제4본딩 패드(11A,12A,13A,14A)와 금속 전극(300)을 전기적으로 연결한다. 연결부재(400)는 본딩 와이어를 포함한다.
제1절연막 패턴(500)은 반도체 칩 모듈(100)의 하부면 및 몰드부(200)의 일면상에 형성되고 금속 전극(300)를 노출하는 개구부(510)를 갖는다. 제1절연막 패턴(500)은 레진(resin)을 포함한다.
재배선(600)은 금속 전극 및 제1절연막 패턴(300, 500) 상에 형성된다. 재배선(600)의 일측 단부는 금속 전극(300)과 전기적으로 연결되고, 일측 단부와 대향하는 재배선(600)의 타측 단부는 제1절연막 패턴(500) 상에 배치된다. 재배선(600)은 무전해 도금, 전해 도금공정 또는 진공열압착공정을 이용하여 형성된 구리(Cu)를 포함할 수 있다.
제2절연막 패턴(700)은 제1절연막 패턴(500) 및 재배선(600) 상에 형성되고 재배선(600)의 타측 단부를 노출한다. 외부접속단자(800)는 제2절연막 패턴(700)에 의해 노출된 재배선(600) 상에 장착된다. 외부접속단자(800)는 솔더볼을 포함할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 기판이 사용되지 않으므로 기판 높이에 상당하는 두께만큼 반도체 패키지를 두께가 감소된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 반도체 칩 모듈
200 : 몰드부
300: 금속 전극
400 : 연결부재
500 : 제1절연막 패턴

Claims (9)

  1. 적어도 하나 이상의 반도체 칩을 포함하는 반도체 칩 모듈;
    상기 반도체 칩 모듈의 상부면 및 측면을 감싸고 하부면을 노출하는 몰드부;
    상기 하부면과 대응하는 상기 몰드부의 일면 상에 형성되는 금속 전극;
    상기 반도체 칩 모듈과 상기 금속 전극을 전기적으로 연결하는 연결부재;및
    상기 반도체 칩 모듈의 하부면 및 상기 몰드부의 일면 상에 형성되며 상기 금속 전극을 노출하는 개구부를 갖는 제1절연막 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 반도체 칩 모듈은, 상기 연결부재와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 반도체 칩 모듈은, 각각 가장자리에 상기 연결부재와 연결되는 본딩 패드를 구비하며 수직하게 적층되는 복수개의 반도체 칩들;및
    상기 반도체 칩들 사이에 배치되며 상기 본딩 패드 및 상기 본딩 패드 바깥쪽 상기 반도체 칩 가장자리를 노출하는 스페이서를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 반도체 칩 모듈은, 각각 가장자리에 상기 연결부재와 연결되는 본딩 패드를 구비하며 상기 본딩 패드가 노출되도록 계단 형태로 적층되는 복수개의 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 3항 또는 제 4항에 있어서,
    상기 반도체 칩은 데이터를 저장하기 위한 메모리 칩 및 상기 데이터를 처리하기 위한 컨트롤 칩을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 1항에 있어서,
    상기 제1절연막 패턴은 레진(resin)을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 1항에 있어서,
    상기 금속 전극은 솔더 또는 인듐을 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 1항에 있어서,
    상기 제1절연막 패턴 상에 형성되며 상기 금속 전극에 전기적으로 연결되는 재배선;
    상기 제1절연막 패턴 및 재배선 상에 형성되며 상기 재배선을 일부 노출하는 제2절연막 패턴;및
    상기 재배선의 노출 부분에 장착되는 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 외부접속단자는 솔더볼을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020100125356A 2010-12-09 2010-12-09 반도체 패키지 KR20120064224A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125356A KR20120064224A (ko) 2010-12-09 2010-12-09 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125356A KR20120064224A (ko) 2010-12-09 2010-12-09 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20120064224A true KR20120064224A (ko) 2012-06-19

Family

ID=46684376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125356A KR20120064224A (ko) 2010-12-09 2010-12-09 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20120064224A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140742A (ko) * 2018-06-12 2019-12-20 주식회사 네패스 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140742A (ko) * 2018-06-12 2019-12-20 주식회사 네패스 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8785245B2 (en) Method of manufacturing stack type semiconductor package
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP5222509B2 (ja) 半導体装置
US7863755B2 (en) Package-on-package system with via Z-interconnections
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
US8513057B2 (en) Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US8674516B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
KR20060024419A (ko) 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법
KR20090012933A (ko) 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20130037952A1 (en) Semiconductor package and method for manufacturing the same
KR20100096912A (ko) 스택 패키지
KR100587061B1 (ko) 반도체 패키지
KR20110055985A (ko) 스택 패키지
KR100743649B1 (ko) 멀티 칩 패키지
KR20120064224A (ko) 반도체 패키지
KR20140045247A (ko) 집적회로 패키지
KR20210008780A (ko) 브리지 다이를 포함한 반도체 패키지
CN202940236U (zh) 封装基板构造
KR20080114623A (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
KR20130106634A (ko) 반도체 패키지 및 제조 방법, 전자 시스템
US20230282588A1 (en) Semiconductor assemblies with systems and methods for using an interchangeable interposer to connect die to common substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application