KR20080114623A - 오버행 접속 스택을 구비하는 집적회로 패키지 시스템 - Google Patents

오버행 접속 스택을 구비하는 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR20080114623A
KR20080114623A KR1020080061133A KR20080061133A KR20080114623A KR 20080114623 A KR20080114623 A KR 20080114623A KR 1020080061133 A KR1020080061133 A KR 1020080061133A KR 20080061133 A KR20080061133 A KR 20080061133A KR 20080114623 A KR20080114623 A KR 20080114623A
Authority
KR
South Korea
Prior art keywords
conductive line
connection stack
integrated circuit
stack
connection
Prior art date
Application number
KR1020080061133A
Other languages
English (en)
Other versions
KR101487911B1 (ko
Inventor
병태 도
셍 구안 초우
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080114623A publication Critical patent/KR20080114623A/ko
Application granted granted Critical
Publication of KR101487911B1 publication Critical patent/KR101487911B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 패키징 방법(900)은, 제2 도전성 라인(304)에 인접하게 제1 도전성 라인(302)을 제공하는 단계; 상기 제2 도전성 라인(304)까지 돌출되도록 상기 제1 도전성 라인(302) 위쪽에 제1 접속 스택(312)을 형성하는 단계; 집적회로 소자(106)와 제1 접속 스택(312)을 연결하는 단계; 및 집적회로 소자(106)와 제1 접속 스택(312)을 봉지하는 단계를 포함한다.
집적회로 패키지 시스템, 접속 스택, 오버행 엇갈림 구성

Description

오버행 접속 스택을 구비하는 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH OVERHANGING CONNECTION STACK}
본 발명은 일반적으로 집적회로 패키지 시스템에 관한 것으로, 특히 전기적 상호연결부를 구비하는 집적회로 패키지 시스템에 관한 것이다.
모든 분야, 모든 산업 및 모든 지역에 걸쳐서, 전자 산업이 경량, 고속, 소형, 다기능, 더욱 신뢰성 있고 더욱 비용 효율적인 제품을 제공할 것을 요구하고 있다. 매우 많으면서도 다양한 소비자들의 이러한 요구 사항들을 만족시키기 위해, 많은 전자 회로들이 요구되는 기능들을 제공하기 위해 더 고집적화될 것이 요구된다. 모든 응용 분야에 있어서, 소형화, 성능 향상, 및 집적회로의 특성을 향상시켜야 한다는 요구가 계속적으로 증가하고 있다.
외견상으로, 이러한 끝없는 요구 사항들은 우리 일상생활에서의 제품에서와 같이 가시화된다. 자동차, 비행기, 산업 제어 시스템 등과 같은 대형 전자 시스템뿐만 아니라 휴대폰, 휴대용 컴퓨터, 녹음기 등과 같은 휴대용 전자 제품에서도, 집적회로가 더욱 소형화 및 고밀도화 될 것을 요구하고 있다.
보다 많은 특징을 구비하는 소형 전자 제품에 대한 요구가 증가함에 따라, 제조업자들은 집적회로의 크기를 줄이는 것뿐만 아니고 더욱 많은 특징들을 포함하는 방안을 강구하고 있다. 증가하고 있는 전자 제품의 소형화는 구성요소의 소형화, 집적회로(IC)의 고밀도화, 고성능화, 및 저렴한 가격을 포함한다. 신세대 전자 제품들이 출시됨에 따라, 기술 발전에 의해 그러한 전자 제품을 제조하는 데에 사용되는 집적회로의 수가 감소되는 경향이 있다.
IC 제품을 구비하는 최종 완성품의 크기는 감소되는 반면에, 반도체 패키지 구조는, 그 안에 탑재되는 구성요소들의 밀도는 증가하는 방향으로 소형화가 이루어지고 있다. 이는 지속적인 성능 향상과 더불어 크기, 두께, 비용을 지속적으로 감소시키는 정보통신 장치에 대한 요구가 지속적으로 증가하는 것에 대한 응답이다.
기능성 집적과 소형화를 지향하는 다양한 도전들이 이루어지고 있다. 예를 들면, 기능성이 향상된 반도체 제품이 더욱 소형으로 제작될 수 있지만, 여전히 다수의 입/출력(I/O) 인터페이스가 제공되어야 한다. 크기 감소는 입/출력 밀도를 증가시키거나 또는 집적회로 패키지와 그 각각의 집적회로 캐리어의 입/출력 피치를 줄인다.
입/출력 밀도의 지속적 증가 경향은 무수히 많은 제조상의 문제점을 나타낸다. 이들 문제점들 중 일부는, 미세 피치 접속 및 이들 접속의 신뢰성과 같은 집적회로 제조 영역에 있다. 다른 문제점들은 밀도가 증가한 이들 입/출력 집적회로들을 패키징하기 위해 캐리어 위에 장착하는 문제를 포함한다. 아직까지는 다른 문제점들은 인쇄 회로 기판 또는 미세 피치의 입/출력을 구비하는 집적회로 패키지를 수용하는 시스템 보드의 영역에 있다.
입/출력 피치의 감소와 관련된 문제점의 예로, 기판 상의 와이어 본딩이 본드 핑거 또는 트레이스 면을 신뢰성 있게 본딩하는 트레이스 면위의 평평한 폭으로 제한된다는 것이다. 부분적으로 본드 핑거 또는 트레이스의 본드 사이트의 폭 바깥쪽에 위치하는 본드는 결합이 약하게 되고, 인접 리드 핑거와 쇼팅될 수 있다.
그래서, 집적회로 패키지 시스템이 저가의 제조 비용, 개선된 수율 및 개선된 신뢰성을 제공하기 위한 요구는 계속 잔존한다. 비용 절감과 효율 향상에 대한 지속으로 증가하는 수요에 비추어 볼 때, 이들 문제점에 대한 해결책이 더욱 중요해지고 있다.
이들 문제점들에 대한 해결책은 오랜 기간 동안 탐구되어 왔지만, 본 발명 이전에는 이러한 해결책에 대한 암시 내지는 해결책을 제공하지 못했으며, 이에 따라 당해 기술 분야에서는 이들 문제점에 대한 해결책이 도출되지 못했다.
집적회로 패키징 방법은, 제2 도전성 라인에 인접하게 제1 도전성 라인을 제공하는 단계; 상기 제1 도전성 라인 위쪽에서 상기 제2 도전성 라인까지 돌출(overhang)되도록 제1 접속 스택을 형성하는 단계; 집적회로 소자와 제1 접속 스택을 연결하는 단계; 및 집적회로 소자와 제1 접속 스택을 봉지하는 단계를 포함한다.
본 발명의 특정 실시예들은 상술한 구성을 대체하는 구성을 포함하거나, 상술한 구성 외에도 다른 구성을 포함한다. 이하의 발명의 상세한 설명과, 첨부된 도면을 참고로 하면, 이들 본 발명의 교시들이 당업자에게 명확해질 것이다.
본 발명의 다른 중요한 양태는 비용 절감, 시스템 간소화 및 성능 향상을 시 킨다는 것이다.
본 발명의 이러한 가치 있는 태양은 결과적으로 기술의 현 상태를 적어도 다음 레벨로 올린다는 것이다.
따라서, 본 발명의 집적회로 패키지 시스템은 중요하면서도 지금까지 알려지지 않은 솔루션, 능력 및 개선된 수율을 위한 기능적 태양, 향상된 신뢰성, 및 집적회로 패키지 시스템의 비용이 절감되게 한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 예민하고 효과적이며, 공지되어 있는 구성요소들을 용이하고, 효율적이고 경제적인 제조, 응용 및 활용하여 구현할 수 있다.
본 발명을 특정의 최적의 실시예와 연계하여 기재하였지만, 전술한 기재에 비추어서 당업자라면 많은 변형, 변조 및 변경될 수 있다는 점을 이해해야 한다. 이에 따라서, 첨부된 청구범위 내에 속하는 그러한 변형 실시, 변조 및 변경 실시를 포함하는 것으로 이해되어야 한다. 본 명세서에 기재된 모든 사항과 첨부된 도면에 도시된 모든 사항은 예시적인 것으로 이에 한정되는 것으로 해석되어서는 안 된다.
당업자가 본 발명을 실시할 수 있도록 이하에서 실시예들을 상세하게 기재하였다. 다른 실시예들이 본 명세서의 기재를 근거로 한다는 점은 명확하며, 본 발명의 청구범위를 일탈하지 않으면서도 시스템, 공정 또는 기구적인 변경이 이루어질 수 있다는 점을 이해해야 한다.
이하에서, 본 발명에 대한 충분한 이해를 제공하기 위해 많은 특정 실시예들을 기재하였다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들을 상세하게 기재하지 않았다. 이와 마찬가지로, 본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니며, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다. 일반적으로 본 발명은 임의의 방향에서 작동될 수 있다.
또한, 표현의 용이와 명료함을 위해, 공통되는 일부 기술적 특징을 갖는 복수의 실시예들이 기재되어 있고, 명세서에서는 유사하거나 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다. 실시예들에 대해서는 제1 실시예, 제2 실시예와 같이 숫자를 매겨 놓았는데, 이는 기재의 편의를 위한 것이지 본 발명에 대한 한정이나 중요도를 부여하기 위한 목적은 아니다.
본 명세서에서는 설명을 목적으로 집적회로의 방향과는 무관하게, 수평"이라는 용어를 사용하여 집적회로의 평면 또는 표면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위(above)", "아래(below)", "하부(bottom)", "상부(top)", "측면(side)"("측벽"으로도 사용), "높게(higher)", "낮게(lower)", "위로(upper)", "위에(over)" 및 "아래(under)"와 같은 용어들은 수평면과 관련되어 규정된다. "위"(on)란 용어는 구성요소이 서로 직접 접촉하고 있음을 의미한다. 본 명세서에 사용되고 있는 "공정"(processing)이 란 용어는 재료의 적층, 패터닝, 노출, 현상, 에칭, 세척, 성형 및/또는 소재의 제거 또는 기재된 구조물을 형성하는 데에 필요로 하는 것을 포함한다. 본 명세서에서 사용하고 있는 "시스템"이란 용어는 상기 용어가 사용되는 문맥에 따라 본 발명의 장치 및 방법을 지칭하고 의미한다.
도 1을 참조하면, 도 1은 본 발명의 일 실시예인 집적회로 패키지 시스템(100)의 평면을 도시하고 있다. 상기 평면도는 상부 커버가 없는 상태의 집적회로 패키지 시스템(100)을 도시하고 있다. 평면도는, 라우팅 트레이스와 같은 도전성 라인(104)을 구비하고 있는, 라미네이트 기판과 같은 캐리어(102)를 도시하고 있다.
집적회로 다이와 같은 집적회로 소자(106)가 캐리어(102) 위에 장착된다. 스택형 범프 지지 받침대와 같은 접속 스택(108)들은 캐리어(102)의 소정의 부분 및 도전성 라인(104) 위쪽에 위치하는 것이 바람직하다. 리버스 스탠드-오프 스티치 본드(RSSB) 와이어, 리본 본드 와이어 또는 본드 와이어와 같은 내부 상호연결부(110)들은 집적회로 소자(106)와 접속 스택(108)의 소정의 부분을 연결하는 것이 바람직하다.
설명을 목적으로, 집적회로 패키지 시스템(100)이 라미네이트 기판과 같은 캐리어(102)를 구비하는 것으로 도시되어 있지만, 집적회로 패키지 시스템(100)는 다른 종류의 캐리어(102)를 구비할 수 있다는 점을 이해해야 한다. 예를 들면, 캐리어(102)는 리드(미도시)가 있는 집적회로 패키지 시스템(100)을 구비하는 리드 프레임(미도시)으로 구성될 수도 있다. 또한, 설명을 목적으로, 본 발명이 집적회 로 패키지 시스템(100)의 일 실시예를 구비하는 것으로 도시되어 있지만, 접속 스택(108)을 구비하는 본 발명은 인쇄 회로 기판 또는 집적회로 패키지 시스템(100) 내에 포함되지 않는 시스템 보드와 같은 다른 시스템 레벨로 형성될 수도 있다는 점을 이해해야 한다.
도 2를 참조하면, 도 2는 도 1에서 라인 2-2를 따르는, 집적회로 패키지 시스템(100)의 단면을 도시하고 있다. 상기 단면도는, 캐리어(102) 위쪽에서 비활성 측면(202)과 활성 측면(204)을 갖고 있는 집적회로 소자(106)를 도시하고 있는데, 비활성 측면(202)은 캐리어(102)를 향하고 있다. 활성 측면(204)의 위에는 전자회로가 형성되어 있는 것이 바람직하다.
접속 스택(108)은, 내부 상호연결부(110)와 도전성 라인(104) 사이에 전기 연결 경로를 제공하는 도전성 라인(104) 위에 위치하는 것이 바람직하다. 전술한 바와 같이, 내부 상호연결부(110)는 집적회로 소자(106)의 활성 측면(204)과 접속 스택(108)을 연결한다. 에폭시 몰딩 화합물(EMC)과 같은 봉지재(206)는 캐리어(102) 위쪽의 집적회로 소자(106), 내부 상호연결부(110) 및 접속 스택(108) 위쪽에 위치하는 것이 바람직하다.
도 3을 참조하면, 도 3은 캐리어(102) 위에 있는 접속 스택(108)의 상세 평면을 도시하고 있다. 상기 평면도는, 노출되어 있는 제1 도전성 라인(302)과 제2 도전성 라인(304)을 포함하는 도전성 라인(104)을 구비하고 있는 캐리어(102)의 일부분을 도시하고 있다. 제1 도전성 라인(302)은 제1 라인 폭(306)을 갖는 것이 바람직하다. 제2 도전성 라인(304)은 제2 라인 폭(308)을 갖는 것이 바람직하다. 설 명을 목적으로, 제1 라인 폭(306)과 제2 라인 폭(308)들이 실질적으로 동일한 것으로 도시되어 있지만, 제1 라인 폭(306)과 제2 라인 폭(308)은 서로 다를 수도 있음을 이해해야 한다.
피치(310)는 바람직하게는 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이에 이격부를 도시하고 있는데, 피치(310)는 제1 도전성 라인(302)과 제2 도전성 라인(304)에서의 균등한 지점으로부터 측정된 값일 수 있다. 예를 들면, 피치(310)는 제1 도전성 라인(302)의 일 측면과 제2 도전성 라인(304)의 상기 제1 도전성 라인(302)의 일 측면과 동일한 측면 사이에서 측정될 수 있다. 또 다른 예로서, 피치(310)는 제1 도전성 라인(302)의 중앙부와 제2 도전성 라인(304)의 중앙부 사이에서 측정될 수 있다. 설명을 목적으로, 피치(310)가 도전성 라인(104)의 이격부를 도시하고 있지만, 도전성 라인(104)의 일부분은 다른 수치 또는 다른 피치(미도시)만큼 이격될 수 있다는 점을 이해해야 한다.
접속 스택(108)은, 제1 도전성 라인(302) 위의 제1 접속 스택(312)과 제2 도전성 라인(304) 위의 제2 접속 스택(314)을 포함하는 것으로 도시되어 있다. 제1 접속 스택(312)과 제2 접속 스택(314)들은, 제1 접속 스택(312)과 제2 접속 스택(314)들이 서로 접촉하지 않도록 오버행 엇갈림 구성(overhanging staggered configuration)으로 되는 것이 바람직하다.
제1 접속 스택(312)과 제2 접속 스택(314)들은, 각각 제1 도전성 라인(302)과 제2 도전성 라인(304) 위의 중앙부 또는 대략적으로 중앙부에 위치하는 것이 바람직하다. 제1 접속 스택(312)은 제1 상부 폭(316)을 갖는 것이 바람직하다. 제2 접속 스택(314)은 제2 상부 폭(318)을 갖는 것이 바람직하다. 설명을 목적으로, 제1 상부 폭(316)과 제2 상부 폭(318)들은 실질적으로 동일한 것으로 도시되어 있지만, 제1 상부 폭(316)과 제2 상부 폭(318)들은 서로 다를 수 있다는 것을 이해해야 한다.
제1 상부 폭(316)은, 제1 접속 스택(312)이 제1 도전성 라인(302)을 지나쳐 연장되어 제2 도전성 라인(304)의 적어도 일부분까지 걸치도록 제1 라인 폭(306)보다 큰 것이 바람직하다. 제2 상부 폭(318)은, 제2 접속 스택(314)이 제2 도전성 라인(304)을 지나쳐 연장되어 제1 도전성 라인(302)의 적어도 일부분까지 걸치도록 제2 라인 폭(308)보다 큰 것이 바람직하다. 만약 제1 도전성 라인(302)과 제2 도전성 라인(304)들이 도면에 도시되어 있는 바와 같이 오버행 엇갈림 구성으로 되어 있지 않다면, 제1 접속 스택(312)과 제2 접속 스택(314)이 서로 접촉할 수 있고, 제1 접속 스택(312)과 제2 접속 스택(314) 각각이 제1 도전성 라인(302)과 제2 도전성 라인(304) 위의 중앙부에 위치하지 않을 수도 있다.
내부 상호연결부(110)는 제1 상호연결부(320)와 제2 상호연결부(322)를 포함한다. 제1 상호연결부(320)는 제1 접속 스택(312)에 연결되는 것이 바람직하다. 제1 접속 스택(312)은, 제1 접속 스택(312)에 제1 상호연결부(320)의 제1 스티치 본드(324)를 위한 소정의 표면 영역을 제공한다. 제2 상호연결부(322)는 제2 접속 스택(314)에 연결되는 것이 바람직하다. 제2 접속 스택(314)은, 제2 접속 스택(314)에 제2 상호연결부(322)의 제2 스티치 본드(326)를 위한 소정의 표면 영역을 제공한다.
제1 접속 스택(312)과 제2 접속 스택(314)의 오버행 엇갈림 구성은 제1 상호연결부(320)와 제2 상호연결부(322)의 의도치 않는 쇼팅(shorting)을 방지하거나 줄여 준다. 오버행 엇갈림 구성은 또한 집적회로 패키지 시스템(100)이 내부 상호연결부(110)를 고밀도로 구비하도록 한다. 오버행 엇갈림 구성의 접속 스택(108)은 또한 각 접속 스택(108)들이 도전성 라인(104) 위의 중앙부에 위치하도록 하여 접속과 신호 품질이 더욱 신뢰성이 있도록 한다. 또한, 접속 스택(108)은 내부 상호연결부(110)의 연결 가공으로부터 야기될 수 있는 도전성 라인(104)의 손상을 방지하도록 보호한다.
도 4를 참조하면, 도 4는 도 3에서 라인 4-4를 따르는, 캐리어(102) 위쪽에 있는 접속 스택(108)의 상세 단면을 도시하고 있다. 상기 단면도는 제1 접속 스택(312)과, 제2 접속 스택(314)의 일부분을 도시하고 있다. 상기 단면도에서는 제2 접속 스택(314)의 추가의 부분은 제1 접속 스택(312)과 중첩되어서 도시되지 않았다.
상기 단면도는 캐리어(102) 위에 있는 제1 도전성 라인(302)과 제2 도전성 라인(304)을 도시하고 있다. 설명을 목적으로, 제1 도전성 라인(302)과 제2 도전성 라인(304)들이 캐리어(102) 위에 있는 것으로 도시되어 있지만, 제1 도전성 라인(302)과 제2 도전성 라인(304)은 캐리어(102) 위에 위치하지 않을 수도 있다는 것을 이해해야 한다. 예를 들면, 제1 도전성 라인(302)과 제2 도전성 라인(304)은 캐리어(102) 내에 위치할 수도 있으며, 솔더 마스크와 같은 마스크(미도시)에 의해 노출되어 있을 수 있다. 제1 도전성 라인(302)과 제2 도전성 라인(304)들은 캐리 어(102)에서 먼 쪽이 단변으로 되어 있는 사다리꼴 형상으로 도시되어 있다.
제1 접속 스택(312)은, 제1 하부 폭(404)을 구비하는 제1 하부 구조물(402)과, 제1 상부 폭(316)을 구비하는 제1 상부 구조물(406)을 포함한다. 제1 상부 폭(316)과 제1 하부 폭(404)은 각각 제1 상부 구조물(406)과 제1 하부 구조물(402)에서 가장 넓은 부분의 폭이다. 제1 하부 구조물(402)과 제1 상부 구조물(406)은 도전성 범프, 도전성 볼, 도전성 칼럼, 도전성 포스트 또는 이들의 조합된 구조와 같은 다양한 종류의 구조물로 구성될 수 있다. 설명을 목적으로, 제1 접속 스택(312)은 제1 하부 구조물(402)과 제1 상부 구조물(406)의 2 레벨로 되어 있는 것으로 도시되어 있지만, 제1 접속 스택(312)은 다른 다양한 레벨로 될 수도 있다는 점을 이해해야 한다.
제1 접속 스택(312)은 제1 도전성 라인(302) 위의 중앙부에 위치하는 것이 바람직하다. 제1 하부 구조물(402)은 제1 도전성 라인(302) 위와, 제1 상부 구조물(406) 아래의 중앙부에 위치하는 것이 바람직하다. 제1 스티치 본드(324)는 제1 상부 구조물(406) 위에 위치하는 것이 바람직하다. 제1 하부 폭(404)은 제1 라인 폭(306)보다 큰 것이 바람직하고, 제1 상부 폭(316)은 제1 하부 폭(404)보다 커서, 제1 접속 스택(312)이 전도된 다단 원추(inverted multi-level conical) 형상으로 도시된다.
이와 유사하게, 제2 접속 스택(314)은 제2 하부 폭(410)을 구비하는 제2 하부 구조물(408)과, 제2 상부 폭(318)을 구비하는 제2 상부 구조물(412)을 포함한다. 제2 상부 폭(318)과 제2 하부 폭(410)은 각각 제2 상부 구조물(412)과 제2 하 부 구조물(408)에서 가장 넓은 부분의 폭이다. 제2 하부 구조물(408)과 제2 상부 구조물(412)은 도전성 범프, 도전성 볼, 도전성 칼럼, 도전성 포스트 또는 이들의 조합된 구조와 같은 다양한 종류의 구조물로 구성될 수 있다. 설명을 목적으로, 제2 접속 스택(314)은 제2 하부 구조물(408)과 제2 상부 구조물(412)의 2 레벨로 되어 있는 것으로 도시되어 있지만, 제2 접속 스택(314)은 다른 다양한 레벨로 될 수도 있다는 점을 이해해야 한다.
제2 접속 스택(314)은 제2 도전성 라인(304) 위의 중앙부에 위치하는 것이 바람직하다. 제2 하부 구조물(408)은 제2 도전성 라인(304) 위와, 제2 상부 구조물(412) 아래의 중앙부에 위치하는 것이 바람직하다. 제2 스티치 본드(326)는 제2 상부 구조물(412) 위에 위치하는 것이 바람직하다. 제2 하부 폭(410)은 제2 라인 폭(308)보다 큰 것이 바람직하고, 제2 상부 폭(318)은 제2 하부 폭(410)보다 커서, 제2 접속 스택(314)이 전도된 다단 원추 형상으로 도시된다.
제1 접속 스택(312)과 제2 접속 스택(314)의 오버행 엇갈림 구성은 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 피치(310)를 줄일 수 있도록 추가의 자유도를 제공한다. 제1 하부 구조물(402)과 제2 하부 구조물(408)은 각각 제1 도전성 라인(302)과 제2 도전성 라인(304)의 중앙부에서 견고하게 연결되도록 한다. 또한, 제1 상부 구조물(406)과 제2 상부 구조물(412)은 각각 도 3의 제1 상호연결부(320)와 도 3의 제2 상호연결부(322)를 위한 충분한 표면 영역을 제공한다.
도 5를 참조하면, 도 5는 제1 하부 구조물(402)과 제2 하부 구조물(408)이 형성 단계에 있는, 캐리어(102)의 일부분에 대한 평면을 도시하고 있다. 상기 평면 도는 서로가 실질적으로 평행하게 되어 있는, 제1 도전성 라인(302)과 제2 도전성 라인(304)을 도시하고 있다. 제1 하부 구조물(402)과 제2 하부 구조물(408)은 각각 제1 도전성 라인(302)과 제2 도전성 라인(304) 위에 형성되는 것이 바람직하다.
제1 하부 폭(404)을 구비하는 제1 하부 구조물(402)은, 제1 라인 폭(306)을 구비하는 제1 도전성 라인(302)의 위쪽에서, 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되어 있다. 제1 하부 구조물(402)은 제2 도전성 라인(304) 위로는 연장되지 않는 것이 바람직하다.
제2 하부 폭(410)을 구비하는 제2 하부 구조물(408)은, 제2 라인 폭(308)을 구비하는 제2 도전성 라인(304)의 위쪽에서, 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되어 있다. 제2 하부 구조물(408)은 제1 도전성 라인(302) 위로는 연장되지 않는 것이 바람직하다.
도 6을 참조하면, 도 6은 도 5에서 라인 6-6을 따르는 도 5의 구조물의 단면을 도시하고 있다. 상기 단면도는 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 피치(310)와 공간(502)을 도시하고 있다. 제1 하부 폭(404)을 구비하는 제1 하부 구조물(402)은, 제1 도전성 라인(302) 위에서 제1 도전성 라인(302)의 일부를 커버하는 것이 바람직하다. 제1 하부 구조물(402)은 또한 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되는 것이 바람직하다. 제1 하부 구조물(402)은 제2 도전성 라인(304) 위로는 연장되지 않는 것이 바람직하다.
제1 하부 돌출부(602)는 제1 하부 구조물(402)의 상부로부터 연장되는 것이 바람직하다. 제1 하부 돌출부(602)의 상부 표면은 평면인 것이 바람직하다. 제1 하 부 돌출부(602)는 금속간화합물(IMC)을 형성하는 것과 같이, 도 4의 제1 접속 스택(312)이 형성되는 것을 보조한다.
이와 유사하게, 상기 단면도는 제2 하부 폭(410)을 구비하는 제2 하부 구조물(408)은, 제2 도전성 라인(304) 위에서 제2 도전성 라인(304)의 일부를 커버하는 것이 바람직하다. 제2 하부 구조물(408)은 또한 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되는 것이 바람직하다. 제2 하부 구조물(408)은 제1 도전성 라인(302) 위로는 연장되지 않는 것이 바람직하다.
제2 하부 돌출부(604)는 제2 하부 구조물(408)의 상부로부터 연장되는 것이 바람직하다. 제2 하부 돌출부(604)의 상부 표면은 평면인 것이 바람직하다. 제2 하부 돌출부(604)는 금속간화합물(IMC)을 형성하는 것과 같이, 도 4의 제2 접속 스택(314)이 형성되는 것을 보조한다.
도 7을 참조하면, 도 7은 제1 접속 스택(312)과 제2 접속 스택(314)이 형성 단계에 있는 도 5의 구조물을 도시하고 있다. 도 7의 구조물은 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502)과 피치(310)를 도시하고 있다. 제1 상부 구조물(406)과 제2 상부 구조물(412)은 각각 제1 접속 스택(312)과 제2 접속 스택(314)을 구성하는, 도 6의 제1 하부 구조물(402)과 도 6의 제2 하부 구조물(408) 위에 형성되는 것이 바람직하다.
제1 상부 폭(316)을 구비하는 제1 상부 구조물(406)은 제1 도전성 라인(302) 위에 연장되고, 공간(502), 및 제2 도전성 라인(304)의 적어도 일부분을 걸치도록 되어 있는 것이 바람직하다. 이와 유사하게, 제2 상부 폭(318)을 구비하는 제2 상 부 구조물(412)은 제2 도전성 라인(304) 위에 연장되고, 공간(502), 및 제1 도전성 라인(302)의 적어도 일부분을 걸치도록 되어 있는 것이 바람직하다. 제1 접속 스택(312)과 제2 접속 스택(314)의 오버행 엇갈림 구성은 제1 상부 구조물(406)과 제2 상부 구조물(412)이 서로 접촉하는 것을 방지하거나 줄여 준다.
도 8을 참조하면, 도 8은 도 7에서 라인 8-8을 따르는, 도 7의 구조물의 단면을 도시하고 있다. 상기 단면도는 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502)과 피치(310)를 도시하고 있다. 제1 상부 폭(316)을 구비하는 제1 상부 구조물(406)은, 제1 하부 구조물(402)과 제1 도전성 라인(302) 위쪽에서, 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되어 있다. 제1 상부 구조물(406)은 제2 도전성 라인(304)의 적어도 일부분의 위까지 돌출되어 있는 것이 바람직하다.
제1 상부 돌출부(802)는 제1 상부 구조물(406)의 상부로부터 연장되는 것이 바람직하다. 제1 상부 돌출부(802)의 상부 표면은 평면인 것이 바람직하다. 제1 상부 돌출부(802)는 금속간화합물(IMC)을 형성하는 것과 같이, 도 4의 제1 접속 스택(312)이 형성되는 것을 보조한다. 제1 상부 돌출부(802)는 또한 도 3의 제1 상호연결부(320)의 도 3의 제1 스티치 본드(324)와의 연결을 위한 평면형 표면을 제공한다.
이와 유사하게, 상기 단면도는 제2 상부 폭(318)을 구비하는 제2 상부 구조물(412)의 일부분이 제2 하부 구조물(408)과 제2 도전성 라인(304) 위쪽에서 제2 도전성 라인(304)과 제2 도전성 라인(304) 사이의 공간(502) 안쪽으로 연장되는 것 을 도시하고 있다. 제2 상부 구조물(412)은 제1 도전성 라인(302)의 적어도 일부분까지 돌출되어 있는 것이 바람직하다.
제2 상부 돌출부(804)는 제2 상부 구조물(412)의 상부로부터 연장되는 것이 바람직하다. 제2 상부 돌출부(804)의 상부 표면은 평면인 것이 바람직하다. 제2 상부 돌출부(804)는 금속간화합물(IMC)을 형성하는 것과 같이, 도 4의 제2 접속 스택(314)이 형성되는 것을 보조한다. 제2 상부 돌출부(804)는 또한 도 3의 제2 상호연결부(322)의 도 3의 제2 스티치 본드(326)와의 연결을 위한 평면형 표면을 제공한다.
도 9를 참조하면, 도 9는 본 발명의 일 실시예인, 집적회로 패키지 시스템(100)을 제조하기 위한 집적회로 패키징 방법(900)의 흐름도이다. 방법(900)은, 블록(902)에서 제2 도전성 라인 근방에 제1 도전성 라인을 제공하는 단계; 블록(904)에서 제1 도전성 라인 위에서 제2 도전성 라인까지 돌출되도록 제1 도전성 스택을 형성하는 단계; 블록(906)에서, 집적회로 소자와 제1 접속 스택을 연결하는 단계; 및 블록(908)에서, 상기 집적회로 소자와 제1 접속 스택을 봉지하는 단계를 포함한다.
도 1은 본 발명의 일 실시예인 집적회로 패키지 시스템의 평면도이다.
도 2는 도 1에서 라인 2-2를 따르는, 집적회로 패키지 시스템의 단면도이다.
도 3은 캐리어 위쪽에 있는 접속 스택의 상세 평면도이다.
도 4는 도 3에서 라인 4-4를 따르는, 캐리어 위쪽에 있는 접속부 스택의 상세 단면도이다.
도 5는 제1 하부 구조물과 제2 하부 구조물의 형성 단계에서 캐리어의 일부분에 대한 평면도이다.
도 6은 도 5에서 라인 6-6을 따르는 도 5의 구조물의 단면도이다.
도 7은 제1 접속 스택과 제2 접속 스택의 형성 단계에 있는 도 5의 구조물이다.
도 8은 도 7에서 라인 8-8을 따르는, 도 7의 구조물이다.
도 9는 본 발명의 일 실시예인 집적회로 패키지 시스템을 제조하기 위한 집적회로 패키징 방법의 흐름도이다.

Claims (10)

  1. 제2 도전성 라인(304)에 인접하게 제1 도전성 라인(302)을 제공하는 단계;
    상기 제2 도전성 라인(304)까지 돌출되도록 상기 제1 도전성 라인(302) 위쪽에 제1 접속 스택(312)을 형성하는 단계;
    집적회로 소자(106)와 제1 접속 스택(312)을 연결하는 단계; 및
    집적회로 소자(106)와 제1 접속 스택(312)을 봉지하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  2. 제1항에 있어서,
    상기 제2 도전성 라인(304) 위쪽에서, 상기 제1 도전성 라인(302)까지 돌출되도록 상기 제1 접속 스택(312)과 엇갈림 구성으로 제2 접속 스택(314)을 형성하는 단계; 및
    집적회로 소자(106)와 제2 접속 스택(314)을 연결하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 도전성 라인(304)까지 돌출되도록 상기 제1 도전성 라인(302) 위쪽에 제1 접속 스택(312)을 형성하는 단계는,
    제1 하부 구조물(402)이 제1 도전성 라인(302)과 제2 도전성 라인(304) 사이 의 공간(502)으로 돌출되도록, 제1 하부 구조물(402)을 제1 도전성 라인(302) 위쪽에 형성하는 단계, 및
    제1 상부 구조물(406)이 제2 도전성 라인(304)의 적어도 일부분과 공간(502)으로 돌출되도록, 제1 상부 구조물(406)을 제1 하부 구조물(402) 위쪽에 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    제1 도전성 라인(302) 위쪽에 제1 접속 스택(312)을 형성하는 단계는, 제1 도전성 라인(302)의 측면을 적어도 부분적으로 커버하는 것을 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    제1 접속 스택(312)이 제1 도전성 라인(302) 위쪽의 중앙부에 형성되는 것을 특징으로 하는 집적회로 패키징 방법.
  6. 제1 도전성 라인(302);
    상기 제1 도전성 라인(302)과 인접하게 위치하는 제2 도전성 라인(304);
    제2 도전성 라인(304)으로 돌출되도록 제1 도전성 라인(302) 위쪽에 위치하는 제1 접속 스택(312);
    상기 제1 접속 스택(312)과 연결되어 있는 집적회로 소자(106); 및
    집적회로 소자(106) 및 제1 접속 스택(312) 위쪽에 위치하는 봉지재(206)를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제6항에 있어서,
    제2 도전성 라인(304) 위쪽에서, 제1 도전성 라인(302)으로 돌출되도록 제1 접속 스택(312)과 엇갈림 구성으로 위치하며, 집적회로 소자(106)에 연결되어 있는 제2 접속 스택(314)을 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항 또는 제7항에 있어서,
    제2 도전성 라인(304)으로 돌출되도록 제1 도전성 라인(302) 위쪽에 위치하는 제1 접속 스택(312)은,
    제1 도전성 라인(302)과 제2 도전성 라인(304) 사이의 공간(502)으로 돌출되도록, 제1 도전성 라인(302) 위쪽에 형성되어 있는 제1 하부 구조물(402); 및
    제2 도전성 라인(304)의 적어도 일부분과 공간(502)까지 돌출되도록, 제1 하부 구조물(402) 위쪽에 형성되어 있는 제1 상부 구조물(406)을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    제1 도전성 라인(302) 위쪽에 위치하는 제1 접속 스택(312)은 제1 도전성 라 인(302)의 측면을 적어도 부분적으로 커버하는 부분을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    제1 접속 스택(312)이 제1 도전성 라인(302)의 위쪽 중앙부에 위치하는 것을 특징으로 하는 집적회로 패키지 시스템.
KR20080061133A 2007-06-27 2008-06-26 오버행 접속 스택을 구비하는 집적회로 패키지 시스템 KR101487911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/769,512 2007-06-27
US11/769,512 US7863099B2 (en) 2007-06-27 2007-06-27 Integrated circuit package system with overhanging connection stack

Publications (2)

Publication Number Publication Date
KR20080114623A true KR20080114623A (ko) 2008-12-31
KR101487911B1 KR101487911B1 (ko) 2015-01-29

Family

ID=40159421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080061133A KR101487911B1 (ko) 2007-06-27 2008-06-26 오버행 접속 스택을 구비하는 집적회로 패키지 시스템

Country Status (4)

Country Link
US (1) US7863099B2 (ko)
KR (1) KR101487911B1 (ko)
CN (1) CN101383302B (ko)
TW (1) TWI360190B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216026A1 (en) * 2006-03-20 2007-09-20 Adams Zhu Aluminum bump bonding for fine aluminum wire
US9324672B2 (en) 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
SG169960A1 (en) 2009-09-18 2011-04-29 Lam Res Corp Clamped monolithic showerhead electrode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6384477B2 (en) * 1997-04-26 2002-05-07 Glotech Inc. Multiple line grid array package
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US7732904B2 (en) * 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4533173B2 (ja) 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
US7009305B2 (en) * 2004-06-30 2006-03-07 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding using stacked ball bumps
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
KR101227228B1 (ko) * 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US7404513B2 (en) * 2004-12-30 2008-07-29 Texas Instruments Incorporated Wire bonds having pressure-absorbing balls
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof

Also Published As

Publication number Publication date
KR101487911B1 (ko) 2015-01-29
CN101383302A (zh) 2009-03-11
TWI360190B (en) 2012-03-11
TW200903679A (en) 2009-01-16
CN101383302B (zh) 2015-11-25
US20090001593A1 (en) 2009-01-01
US7863099B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
US8211746B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
US8999754B2 (en) Integrated circuit package with molded cavity
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7732901B2 (en) Integrated circuit package system with isloated leads
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20060118363A (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
KR20090097694A (ko) 반도체 패키지 및 이를 이용한 멀티 칩 패키지
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US20100123251A1 (en) Integrated circuit packaging system with multi level contact and method of manufacture thereof
KR20080114623A (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
US8203220B2 (en) Integrated circuit package system with multiple device units and method for manufacturing thereof
CN110858573A (zh) 半导体封装件
US20100123230A1 (en) Integrated circuit packaging system having bumped lead and method of manufacture thereof
US8148208B2 (en) Integrated circuit package system with leaded package and method for manufacturing thereof
KR100743649B1 (ko) 멀티 칩 패키지
TWI470703B (zh) 具高密度外部互連之積體電路封裝系統
US7656021B2 (en) Integrated circuit package system with pedestal structure
JP2002237567A (ja) 半導体装置
US9000579B2 (en) Integrated circuit package system with bonding in via
KR20120064224A (ko) 반도체 패키지
KR20080055324A (ko) 반도체 패키지
KR20060007528A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 5