KR20060007528A - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR20060007528A
KR20060007528A KR1020040056346A KR20040056346A KR20060007528A KR 20060007528 A KR20060007528 A KR 20060007528A KR 1020040056346 A KR1020040056346 A KR 1020040056346A KR 20040056346 A KR20040056346 A KR 20040056346A KR 20060007528 A KR20060007528 A KR 20060007528A
Authority
KR
South Korea
Prior art keywords
chip
pattern
substrate
attached
tape
Prior art date
Application number
KR1020040056346A
Other languages
English (en)
Inventor
임상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040056346A priority Critical patent/KR20060007528A/ko
Publication of KR20060007528A publication Critical patent/KR20060007528A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 본딩와이어가 필요치 않은 칩 스택 패키지를 개시한다. 개시된 본 발명의 칩 스택 패키지는, 전극패드를 포함한 회로패턴이 구비된 기판과, 상기 기판 상에 부착된 제1칩과, 상기 제1칩의 본딩패드 형성면 상에 부착되어 상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제1패턴테이프와, 상기 제1칩 상에 부착된 제2칩과, 상기 제2칩의 본딩패드 형성면 상에 부착되어 상기 제2칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제2패턴테이프와, 상기 제1 및 제2칩을 포함한 기판 상부면을 밀봉하는 EMC와, 상기 기판 하부면에 부착된 솔더 볼을 포함하며, 상기 제1 및 제2패턴테이프는 각 칩의 본딩패드와 연결됨과 아울러 가장자리에 테이프패드를 갖는 금속배선을 구비하고, 상기 제1 및 제2패턴테이프의 테이프패드와 상기 기판 회로패턴의 전극패드는 연결 핀에 의해 전기적으로 연결된 것을 특징으로 한다.

Description

칩 스택 패키지{Chip stack package}
도 1a 및 도 1b는 본 발명의 실시예에 따른 칩 스택 패키지에서 칩에 패턴테이프가 부착된 상태를 설명하기 위한 도면.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 과정을 설명하기 위한 도면.
도 3 내지 도 5는 본 발명의 다른 실시예에 따른 칩 스택 패키지의 다른 실시예를 설명하기 위한 도면.
- 도면의 주요 부분에 대한 부호의 설명 -
120, 220, 225 : 칩 121, 221, 226 : 본딩패드
130, 230, 235 : 패턴테이프 131, 231, 236 : 테이프패드
210 : 기판 211 : 전극패드
240 : 핀 241 : 본딩와이어
250 : EMC 260 : 솔더 볼
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 2개의 칩을 스택 하여 구성한 칩 스택 패키지에 관한 것이다.
최근 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 칩 스택(stack) 기술이 제안되었다.
이러한 칩 스택 기술은 적어도 2개 이상의 반도체 칩을 수직으로 쌓아 올리는 것으로서, 종래에는 2개의 센터패드형 칩을 하나는 페이스-다운(face-down) 타입으로, 그리고, 다른 하나는 페이스-업(face-up) 타입으로 스택하거나 2개의 에지패드형 칩을 스페이서의 개재하에 스택하여 칩 스택 패키지를 제조하고 있다.
그러나, 전자의 칩 스택 패키지는 본딩와이어의 길이가 길어서 몰딩시 본딩와이어의 휨(warpage)이 발생됨은 물론 EMC(Epoxy Molding Compound)의 미충진 현상이 발생되는 문제점이 있으며, 후자의 칩 스택 패키지는 스페이서로 인해 높이가 높아져 본딩와이어의 돌출 현상이 일어날 뿐만 아니라 리버스 본딩으로 인해 전기적 연결의 안정성을 확보할 수 없고, 특히, 센터패드형의 칩은 적용할 수 없는 문제점이 있다.
즉, 종래의 칩 스택 패키지는 본딩와이어의 휨, 돌출 현상 및 전기적 연결의 불안정성과 EMC의 미충진, 칩 선택의 제약으로 패키지의 신뢰성을 확보할 수 없다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 본딩와이어의 휨과 돌출 현상, EMC의 미충진 및 전기적 연결의 불안정성 등에 기인하는 신뢰성 저하를 방지할 수 있는 칩 스택 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 전극패드를 포함한 회로패턴이 구비된 기판; 상기 기판 상에 부착된 제1칩; 상기 제1칩의 본딩패드 형성면 상에 부착되어 상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제1패턴테이프; 상기 제1칩 상에 부착된 제2칩; 상기 제2칩의 본딩패드 형성면 상에 부착되어 상기 제2칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제2패턴테이프; 상기 제1 및 제2칩을 포함한 기판 상부면을 밀봉하는 EMC; 및 상기 기판 하부면에 부착된 솔더 볼을 포함하며, 상기 제1 및 제2패턴테이프는 각 칩의 본딩패드와 연결됨과 아울러 가장자리에 테이프패드를 갖는 금속배선을 구비하며, 상기 제1 및 제2패턴테이프의 테이프패드와 상기 기판 회로패턴의 전극패드는 연결 핀에 의해 전기적으로 연결된 것을 특징으로 하는 칩 스택 패키지를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하도록 한다.
도 2c는 본 발명의 실시예에 따른 칩 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 발명의 칩 스택 패키지는 전극패드(211)를 포함한 회로패턴이 구비된 기판(210) 상에 패턴테이프(230, 235)에 의해 페이스-다운 타입으로 제1칩(220)과 제2칩(225)이 부착된 구조이다.
여기서, 전극패드(211)는 기판(210)의 양측 가장자리부에 구비되며, 제1칩 (220)과 제2칩(225)은 중앙에 본딩패드(221, 226)가 구비된다.
또한, 패턴테이프(230, 235)에는 금속배선(미도시)이 형성되어 있으며, 이러한 금속배선에 의해 제1칩(220)과 제2칩(225)의 본딩패드(221, 226)는 패턴테이프 (230, 235)의 테이프패드(231, 236)가 전기적으로 상호 연결된다.
그리고, 테이프패드(231, 236)는 핀(240)에 의해 기판(210)의 전극패드 (211)와 연결된다. 즉, 제1칩(220)과 제2칩(225)은 패턴테이프(230, 235)와 핀 (240)에 의해 기판(210)과 전기적으로 연결된다.
이렇게 연결된 제1칩(220) 및 제2칩(225)과 기판(210)의 상부면 및 핀(240)을 EMC(250)에 의해 몰딩되며, 기판(210) 저면의 볼 랜드에는 솔더 볼(260)이 부착된다.
이와 같은 구조를 갖는 본 발명의 칩 스택 패키지는 패턴테이프(230, 235)와 핀(240)에 의해 제1칩(220) 및 제2칩(225)과 기판(210)은 전기적으로 연결되어 있는바, 와이어 본딩을 통해 기판과 칩을 전기적으로 연결하였던 종래의 칩 스택 패키지와는 달리 본 발명의 칩 스택 패키지는 금속배선이 형성된 패턴테이프 (230, 235)와 핀(240)에 의해 본딩 와이어가 불필요하게 된다.
그 결과, 본딩와이어에 의해 발생하는 본딩와이어의 휨, 돌출 현상 및 전기적 연결의 불안정성, EMC의 미충진 등에 기인하는 패키지의 신뢰성 저하를 방지할 수 있다.
이하에서는 전술한 본 발명에 따른 칩 스택 패키지의 제조 과정을 설명하도록 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 칩 스택 패키지에서 칩에 패턴테이프가 부착된 상태를 설명하기 위한 도면이고, 도 2a 내지 도 2c는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 과정을 설명하기 위한 도면이다.
우선, 도 1a 및 도 1b를 참조하면, 본딩패드(121)가 구비된 칩(120)과 테이프패드(131)를 포함한 금속배선(132)이 구비된 패턴테이프(130)를 상호 부착한다. 여기서, 패턴테이프(130)는 칩(120)의 본딩패드(121) 형성면에 부착하며, 패턴테이프(130)의 금속배선(132)에 의해 칩(120)의 본딩패드(121)와 패턴테이프(130)의 테이프패드(131)가 전기적으로 상호 대응하여 연결한다.
계속해서, 상기와 같은 구조로 패턴테이프(230)가 부착된 제1칩(220)을 도 2a에 도시된 바와 같이, 전극패드(231)를 포함한 회로패턴(미도시)이 구비된 기판(210) 상에 페이스-다운 형태로 부착한다. 또한, 기판(210)의 저면 볼 랜드에는 솔더 볼(260)을 부착한다. 여기서, 제1칩(220)의 본딩패드(221)는 패턴테이프 (230)의 금속배선(미도시)에 의해 패턴테이프(230)의 테이프패드(231)와 전기적으로 연결되도록 한다.
그런 다음, 도 2b에 도시된 바와 같이, 상술한 바와 같은 방식으로, 테이프 패드(236)를 포함한 금속배선(미도시)이 구비된 패턴테이프(235)를 본딩패드(226)가 구비된 제2칩(225)에 부착한 상태로 제1칩(220) 상에 페이스-다운 형태로 부착한다. 즉, 기판(210) 상에 제1칩(220)과 제2칩(225)이 패턴테이프(230, 235)에 의해 페이스-다운 형태로 부착되며, 여기서, 제2칩(225)의 본딩패드(226)는 패턴테이프 (235)의 금속배선(미도시)에 의해 패턴테이프(235)의 테이프패드(231)와 전기적으로 연결되어 있다.
그리고, 패턴테이프(230, 235)의 테이프패드(231, 236)와 기판(210)의 전극패드(211)는 핀(240)으로 연결한다.
그리고 나서, 도 2c에 도시된 바와 같이, 제1칩(220) 및 제2칩(225)과 기판(210)의 상부면과 핀(240)을 EMC(250)로 몰딩하여 본 발명의 칩 스택 패키지를 완성한다.
도 3 내지 도 4는 본 발명의 다른 실시예들에 따른 칩 스택 패키지를 도시한 단면도들로서, 이를 설명하면 다음과 같다. 여기서, 도 2c와 동일한 부분은 동일한 도면 부호로 나타내며, 아울러, 각 도면에 대한 설명은 도 2c의 구성요소와 상이한 부분에 대해서만 하도록 한다.
도 3을 참조하면, 이 실시예의 칩 스택 패키지는 기판(210) 상에 제1칩(220)이 페이스-다운 형태로 부착되는 이전 실시예와는 달리 기판(210) 상에 제1칩(220)이 페이스-업 형태로 부착된다. 따라서, 제1칩(220)에 부착되는 패턴테이프(230) 또한 제1칩(220)과 기판(210) 사이에 배치되는 이전 실시예와는 달리 제1칩(220)과 제2칩(225)에 부착된 패턴테이프(235)의 사이에 배치된다. 물론, 제1칩(220)과 제2 칩(225)의 본딩패드(221, 226)는 패턴테이프(230, 235)의 금속배선(미도시)에 의해 패턴테이프(230, 235)의 테이프패드(231, 236)와 연결되며, 또한, 핀(240)에 의해 테이프패드(231, 236)는 기판(210)의 전극패드(211)와 연결된다.
도 4를 참조하면, 이 실시예의 칩 스택 패키지는 패턴테이프(230, 235)의 테이프패드(231, 236)와 기판(210)의 전극패드(211)를 핀(240)에 의해 연결되는 이전 실시예와는 달리 패턴테이프(230, 235)의 테이프패드(231, 236)와 기판(240)의 전극패드(211)는 본딩와이어(241)에 의해 연결된다. 이 실시예 또한, 제1칩(220)과 제2칩(225)의 본딩패드(221, 226)는 패턴테이프(230, 235)의 금속배선에 의해 테이프패드(231, 236)와 연결된다.
이와 같은 구조를 같은 칩 스택 패키지 또한, 이전의 실시예와 동일하게 본딩와이어를 사용하지 않거나 최소한으로 사용함으로써, 이전 실시예와 동일한 효과를 얻을 수 있다.
이상에서 알 수 있는 바와 같이, 본 발명은 본딩와이어를 제거함으로써, 본딩와이어에 의해 발생하였던 본딩와이어의 휨과 돌출 현상, EMC의 미충진 및 전기적 연결의 불안정성 등에 기인하는 신뢰성 저하를 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (3)

  1. 전극패드를 포함한 회로패턴이 구비된 기판;
    상기 기판 상에 부착된 제1칩;
    상기 제1칩의 본딩패드 형성면 상에 부착되어 상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제1 패턴테이프;
    상기 제1칩 상에 부착된 제2칩;
    상기 제2칩의 본딩패드 형성면 상에 부착되어 상기 제2칩의 본딩패드와 기판 회로패턴의 전극패드간을 전기적으로 연결시키는 제2패턴테이프;
    상기 제1 및 제2칩을 포함한 기판 상부면을 밀봉하는 EMC; 및
    상기 기판 하부면에 부착된 솔더 볼을 포함하며,
    상기 제1 및 제2패턴테이프는 각 칩의 본딩패드와 연결됨과 아울러 가장자리에 테이프패드를 갖는 금속배선을 구비하며,
    상기 제1 및 제2패턴테이프의 테이프패드와 상기 기판 회로패턴의 전극패드는 연결 핀에 의해 전기적으로 연결된 것을 특징으로 하는 칩 스택 패키지.
  2. 제 1 항에 있어서,
    상기 제1칩은 기판 상에 페이스-다운(face-down) 타입으로 부착된 것을 특징으로 하는 칩 스택 패키지.
  3. 제 1 항에 있어서,
    상기 제1칩은 기판 상에 페이스-업(face-up) 타입으로 부착된 것을 특징으로 하는 칩 스택 패키지.
KR1020040056346A 2004-07-20 2004-07-20 칩 스택 패키지 KR20060007528A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056346A KR20060007528A (ko) 2004-07-20 2004-07-20 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056346A KR20060007528A (ko) 2004-07-20 2004-07-20 칩 스택 패키지

Publications (1)

Publication Number Publication Date
KR20060007528A true KR20060007528A (ko) 2006-01-26

Family

ID=37118765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056346A KR20060007528A (ko) 2004-07-20 2004-07-20 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR20060007528A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093439B2 (en) 2012-09-12 2015-07-28 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093439B2 (en) 2012-09-12 2015-07-28 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100833589B1 (ko) 스택 패키지
KR101426568B1 (ko) 반도체장치
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US20070108583A1 (en) Integrated circuit package-on-package stacking system
US20090146315A1 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US8288873B2 (en) Stack package having flexible conductors
US7781299B2 (en) Leadframe semiconductor package stand and method for making the same
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20130000319A (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR100913171B1 (ko) 스택 패키지의 제조방법
KR100743649B1 (ko) 멀티 칩 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR100891538B1 (ko) 칩 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20060007528A (ko) 칩 스택 패키지
KR100376884B1 (ko) 스택 패키지
KR100668848B1 (ko) 칩 스택 패키지
KR100924553B1 (ko) 메모리 모듈
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20060074091A (ko) 칩 스택 패키지
KR200278535Y1 (ko) 칩 크기 패키지
KR100826982B1 (ko) 메모리 모듈
KR20060074714A (ko) 칩 스택 패키지
KR20060036126A (ko) 배면 부착형의 칩 적층 구조를 가지는 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid