JPH03102413A - コンピュータメモリ回路板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステム内に取付けられるメモリ
回路板に関する。

〔従来の技術〕

多くのコンピュータシステムは、マザーボード、システ
ムボード、あるいはメインボードと呼ばれ、信号ハス、
マイクロブロセソサ、デバイスコントローラ、デバイス
インターフェースコネクタ、拡張スロノＩ・を含むもの
を使用している。上記システムボードはボード自体の」
二に若干量のヘースメモリを含んでいることが普通であ
る。システムボードはまた追加的な半導体メモリチップ
を取付けるための所定の位置もしくはソケットを備える
ことによってコンピュータシステムのベースメモリを大
きくすることもできるようになっている。然しなから、
システムボードスペースの割当ての如き諸要因が単一の
システムボードに追加することの可能なメモリ量に対し
て実際上の制約を課している。

この実際上の制約に取組む際の一つのやり方は、メイン
システムボード外部に複数の回路板を使用することによ
ってメモリを追加することである。

これら外部メモリボードは、システムボード上のコネク
タもしくはスロットによってシステｌ・ホードに接続さ
れる。一般的にいって、メモリ拡張ボードはシステムボ
ードの拡張スロットの一つに挿入して、システムボード
」二にヘースメモリを、また拡張ボード上にメモリを備
えるようにコンピュータシステムを利用可能なメ七りの
全体量について更新する。利用可能な全体メモリに関し
てコンピュータシステムを更新する手段は、スイソチや
ジャンパの如き機械的手段や、一定の信号線を一定レベ
ルに設定する如き電子手段を包含する。

システムボードのスペースの制約に取組むためのもう一
つのやり方は、システムボード上に一つのインラインメ
モリモジュール（Ｓ１ＭＭ）を使用することであった。

Ｓ１ＭＭ上でばメモリデバイスはずこぶる小さなバ・ノ
ケージを使用し、すこぶる高密度に実装されるため、大
量のメモリを小さな面積内に取付けることができる。Ｓ
１ＭＭはシステムボード上のコネククに取付け、システ
ムボードに対して垂直に取付けられるため、スペースを
殆んど使用することがない。

コンピュータ技術、特にマイクロコンピュータ分野の最
近の発展によって、コンピュータシステムによって効果
的に管理できる全体メモリの量は増加している。インテ
ル社の８０３８６マイクロブロセンサの導入と共に、マ
イクロコンピュータは今や１６メガハイｌ−（Ｍｂ）を
上廻るメモリ量を管理することが可能になっている。ゲ
ートアレイと応用集積回路（ＡＳＩＣ）の進歩と共に従
来システムボード上のスロット内に配置される互換性回
路板に対して実行されていた多くの機能はシステムボー
ド上に統合されている。そのため、システムボードのス
ペースは更により貴重となり、メモリエリアはすこぶる
高密度でなげればならなくなっている。メモリボードに
対するスペース上の問題は、非常に厳し（Ｓ１ＭＭの使
用さえ許されず、メモリ全体は外部回路板上に配置する
必要がある。

パーソナルコンピュータは、拡張用に、選定基準に合致
する複数の回路板を使用するように設計されていること
が普通である。かかる基準はインターナショナル・ビジ
ネス・マシーンズコーポレーション（ＩＢＭ）に基づく
工業規格アーキテクチャ（ＩＳＡ）である。ＩＳＡ規格
を使用すると、回路板の物理的寸法とコンピュータシス
テム内に取付け可能なメモリボードが制約される。この
寸法の制約ば、８０３８６の如き゛７イクロブロセソサ
のアドレッシング能力や現在利用可能な数多くのコンピ
ュータプログラムによってつ《りだされたメモリーに対
する要求と相俟って、外部回路板上に取付け可能なメモ
リー量を制約している。

ＳＴＭＭを使用すると回路板上で利用可能な、もしくは
取付け可能なメモリが十分なものとなる。

然しなから、Ｓ１ＭＭを使用するとコンピュータシステ
ムに対して実際上の制約が課せられる。

モジュールの物理的な高さば、外部回路板上に取付けた
時、近接した拡張スロノトを使用不可能とｑ １０ する上で効果的である。そのため、Ｓ１ＭＭを使用する
とコンピュータシステム内で利用可能な拡張スロットの
数を少なくしコンピュータシステムの柔軟性を低下させ
るという影響がある。

本発明はロープファイルメモリ拡張モジｊ．−ルを使用
するＩＳＡメモリ拡張ボードを目的としている。一枚の
ＩＳＡサイズメモリ拡張ボードは、常駐メモリと、ヘー
スメモリに対するパソファ・駆動回路と、一連の拡張モ
ジュールを備える。モジュールは一対のコネクタにより
メモリ拡張ボードに接続する。上記コネクタによってメ
モリモジュールをメモリ拡張モジュールに対して平行な
面内にボードに対して垂直に取付けることができる。

以」二は普通Ｓ１ＭＭにより要請されるところである。

かくして、上記モジュールはメモリ拡張ボード内に挿入
した時に他の拡張スロットの使用を禁止することになる
といった影響をもつことはなくなる。メモリモジュール
とメモリ拡張ボードはＩＳＡサイズメモリ拡張ボードに
より要求される空間包絡線を大きく増加せずに複数の追
加モジュールをＩＳＡザイズメモリ拡張ボード上に取付
けることができるように設計する。本発明は第１に１Ｍ
ビソ｝・メモリデバイスを単一のＩＳＡザイズボード上
に使用して１６ＭバイＩ・のメモリをＩｓ＾コンピュー
タシステムに追加することができる。

大きなメモリ容量を備えるメモリデバイスを使用ずるこ
とによって拡張ボード上に格納可能な総メモリ寸法を大
きくすることができろことが理解できよう。

１Ｍビットメモリデバイスの十分な量を使用して１６Ｍ
バイトメモリを構成できるようにするために、メモリモ
ジュールの寸法は最小限にした。

本発明によれば、バソファ・駆動回路をそれと対応する
メモリモジュール上にではなく拡張ボード上に配置する
。更に、メモリモジュールの寸法を最小にするために、
モジュールのメモリデバイスはモジュールの両面上に取
付ける。

同一のメモリデバイスは両面上に使用し構成するように
すること６こまってアドレスピンどうしが近接するよう
にする。一つのメモリデバイスの１１ １２ Ａ。アドレスピンは対向する側のメモリデバイスのＡ，
ｌアドレスピンに接続してアドレス線導線の長さを小さ
くする。かくして、メモリモジュールの長さは拡張カー
ドの高さとそれ程違わなくなり、一連のモジュールの幅
は拡張ボードの長さと大して違わなくなる。

本発明はまた拡張ボード内にメモリモジュールが不正確
に挿入される危険から保護するように設計する。モジュ
ールを不正確に挿入するとコネクタが整合せず、メモリ
モジュールと拡張ボードに対して相当な損傷を及ぼす虞
れがあろう。本発明はモジュールが拡張ボードと不整合
の場合に電源を効果的にショートさせることによってこ
の損傷の発生を防止すべく設計されている。

〔実施例〕

第１図はマイクロコンピュータシステムボード１０のブ
ロソク線図であるが、全体として参考用に含めたもので
、本発明の利点を示すために使用される。システムボー
ド１０ば、マイクロプロセソサＣＰＵ１２、メモリキャ
シュコントローラ１４、およびキャシュメモリ１８を備
える。コンピュータシステムの一部として数値コブロセ
ソサ１６を含めることもできる。第１図のシステムボー
ド１０は積分図形コントローラ２４と映像メモ１１２６
を備える。同時にして、システムボード１０上の一体部
品としてフロンビーディスクコン１・ローラ２０とハー
ドディスクコン１・ローラ２２が含まれる。全てのコン
ピュータシステ１、がその一体部品として、バードディ
スクコントローラ２２や図形コントローラ２４の如きデ
バイスコン１〜ローラや、図形メモリ２６を備えるとは
限らないことｆ理解されたい。これらの機能は多くの場
合、外部カードもしくはボード内に取イ」け、コネクタ
や拡張スロット３０を経由してシステムボード１０内に
挿入される。第１図のシステムボード１０ば、それぞれ
が外部カード押入用の別個のコネクタを２個備える拡張
スロット３０を６個存するものとして示されている。

同様にして、メモリ拡張ボードにより使用される特殊拡
張スロット３１で３個の別々のコネクタ１３ １４ ３１Ａ、３１Ｂ、３１Ｃを有するものが示されている。

スロット３０、３１ば、スロット３０、３１間にＩｓＡ
の全体的示唆とパラメータに合致する均一な間隔を備え
ている。これらのスロットは、ディスクコントローラ、
図形コントローラ、追加メモリの如きインターフェース
・制御デバイスやローカルインターフェース網やモデム
の如きその他の外部インターフェースを挿入するために
使用される。

これら拡張スｉコソ１−３０を利川することができるた
め、コンピュータシステムの柔軟性は相当向上すること
が理解できよう。

第２Ａ図において、Ｓ１ＭＭメモリ拡張ボード２００が
拡張スロット３１内に挿入されたところである。拡張ボ
ード２００上には一連のコネクタ２０６と、診断器、ト
ランシーハその他の図示しない信号制御装置を含む種々
の回路が取付けられる。拡張ボード２００はシステムボ
ード１０に垂直な面内に存ずる。Ｓ１ＭＭメモリモジｊ
一−ル２０２ばコンピュータシステムに対して追加的な
メモリを付加するためにメモリ拡張ボードコネクタ２０
６内に挿入する。第２Ａ図において、全部で８個のＳ１
ＭＭモジＪ，−ル２０２が拡張ボード２００上に取付け
られる。第２Ｂ図について述べると、Ｓ１ＭＭモジュー
ル２０２は回路板２０８と、メモリデバイス２０４と、
Ｓ１ＭＭ拡張ボードコネクタ２０６とばまり合うコネク
タ２１０を備える。

第２Ａ図について述べると、メモリ拡張スロソ１・３ｌ
内の拡張ボード２００とＳ１ＭＭモジｊ．　−ル２０２
の形状は拡張スロット３０Ｂと３０Ｃを使用不能とする
上で効果的であることが判るであロウ。Ｓ［ＭＭモジュ
ール２０２によって他の何れのカードもしくはボードが
これらスロット内に挿入される危険を効果的に防止する
ことができる。

その結果は、つまるところ、コンピュータシステムが、
Ｓ１ＭＭメモリ拡張ボード２００とモジｊ．ール２０２
の追加の結果、柔軟性を低下させたということである。

第３図は本発明６こよるメモリ拡張ボードである。

１５ １６ メモリ拡張ボード３００は第１図に示すようにメモリ拡
張スロソｌ−　３　１内に適合するように設計する。シ
ステムボードに接続するために使用されるカード辺縁が
スロット３０の如きＩＳＡ拡張スロソｌ・内へ押入する
場合よりも必要に応して形を変えられる点を除き、拡張
ボード３００ば全体としてＩＳＡの全体的寸法条件に合
致する。ＩＳＡボードの長さはカード辺縁を含めて、約
１３．３７５インチ（３　２．　７　６　９ｃｍ）　、
幅は４．８インチ（１１．７６ｃ＋ｎ　）である．，払
張ボード３００の幅は僅かに１３インチとして余分の隙
間をもたせることが望ましい。拡張ボード３００はオン
ボードメモリ３０２と、そのオンボードメモリ用のアド
レス・制１卸ハソファ３０４を含む。同様にして拡張ボ
ード上には余分のメモリモジュール４００　（第４Ａ図
）を挿入するためのコネクタ３０６が取付げられる。

図面の形では２個のコネクタ３０６を使用してメモリモ
ジュール４００を拡張ボード３００へ接続する。メモリ
モジュール４００の寸法を最小にするために、モジュー
ル４００の各々と関連する回路の大部分は拡張ボード３
００上に配置される。

アドレス・制御信号ハノファ３０８は各モジｊ、ールの
コネクタどうしの間に取付けられる。メモリモジュール
４００の制御回路は拡張ボード」二に配置されることに
よってモジュール４００自体の必要な寸法は小さくする
ことができる。更に、オンボードメモリ３０２とモジュ
ール４００によって一般的に使用されるバリテイチソブ
３１４、モジュール制御回路３１０、および診断回路３
１２は拡張ボード３００上に配置される。同様に、メモ
リ拡張ボード３００の一部として、第１図に示すような
システムボードＩＯのコネクタ３１Ａ１３１Ｂおよび３
１Ｃと対になったコネクタ３１６、３１８が含まれる。

そのため、拡張ボード３００を追加ずるだけでコンピュ
ータシステムの有効メモリは増大ずる。

実施例の如く、拡張ボード３００を追加ずることによっ
てメモリは２Ｍバイ１・だけ増力Ｕすることになろう。

さて第４．　Ａ　−　４　Ｃ図について述べると、第４
Ａ１７ １８ 図は本発明のメモリモジュール４００の底面図である。

同モジュールはメモリデバイスエリア４０２、パリティ
デバイスエリア４０３、およびメモリ拡張ボードコネク
タ３０６と対になるように設計された２個のコネクタ４
０４を有するボード４０１より構成される。実施例のモ
ジュール４００ば、高さがほぼ４．５インチ（１　１．
　０　３ｃｍ）　、幅が１　．　６２５インチ（３．９
８Ｃｍ）である。第４Ｂ図はボード４０１とメモリデバ
イスエリア４０２とパリティデバイスエリア４０３を示
ずメモリ拡張モジュールの上面図である。第４Ｃ図を見
ると本発明の拡張モジュール４００はボード４０１の使
用可能な両面上にメモリデバイス４０７が取付けられる
ように設計されることが判るであろう。更に、コネクタ
４．　０　４の形のため、ロープロフィールの拡張モジ
ュールが得られる。本発明の実施例では、各モジュール
４００ばデータストア用にｌＭビットメモリデバイスを
、バリティストア用に２５６Ｋビットメモリデハ′イス
を使用することによって２Ｍバイトのメモリを有する。

データメモリデバイスは２５６ＫＸ４個として編威して
メモリデバイスエリア４０２内に配置し、２５６Ｋビソ
Ｉ・バリティメモリデバイスは２５６ＫＸ１個として編
威してバリティデバイスエリア４０３内に配置すること
が望ましい。

さて、第５Ａ図について述べると、同図は２個のメモリ
モジュール４００を取付けたメモリ拡張ボード３００を
示したものであるが、メモリモジュール４００はメモリ
拡張ボード３００の足跡を著しく大きくすることはない
。第５Ｂ図より判る通り、メモリモジュール４００を取
付ける際、コネクタ３０６と４０４は幻になり、モジュ
ール４００はその付属の制御・アドレスバソファ３０８
上に取付ける。メモリデバイス４０７ばメモリモジュー
ル４００の両側に取付けられているが、コネクタ３０６
、４０４の高さのためにメモリデバイス４０７とハソフ
ァ３０８間には依然十分な隙間が存在する。モジュール
４００が十分着座した時、モジュール回路板４０１は拡
張ボード３００の表面上ほぼ０．４０インチの高さとな
る。

１９ ２０ 第６図は一部稠密な第５Ａ図と第５Ｂ図の拡張ボード３
００をシステムボード１０上に取付けた様子を示す。メ
モリ拡張ボード３００のためにコネクタ３　１Ａ，３　
１Ｂ，３　１Ｃを使用する特殊スロット３１を製作する
ことが望ましい。然しながら、それと同じ形を有するメ
モリボードを標準拡張スロット３０内に使用できること
が判るであろう。第５Ａ図と第５Ｂ図の稠密ボードには
第２Ａ図と２Ｂ図に示すものと匹敵するＳ１ＭＭメモリ
拡張ボードの空間包路線は不要であることが理解されよ
う。図面では２個のメモリモジュール４００しか取付け
られないように描かれているが、もし拡張ボード３００
のメモリモジュール４００による実装密度が十分であれ
ば、その結果得られるスペース条件は、点線６００によ
り示されるように、拡張スロット３０Ａ−３０Ｆの使用
と干渉しあうことはないであろう。そのため、本発明に
より、コンピュータシステムの柔軟性に悪影響を及ぼさ
ずに、１コンピュータシステムのメモリ容量は、別々の
ステップで相当増加させることができることになる。

本実施例ではシステムボード１０はメインメモリを含ん
でいない。上記システムは２Ｍバイトのメモリを含むメ
モリ拡張ボード３００を装備する。

用途によって追加的なメモリを要するために、ユーザは
２Ｍバイト増分形をしたメモリモジュール４００を購入
することができる。ユーザは単一ボード３００上に７個
までのメモリモジュールを取付けることによってシステ
ムに利用可能な全メモリを１６Ｍバイトに増加させるこ
とができる。然しなから、メモリデバイスの実際上の格
納サイズが大きくなるにつれてモジュール４００と拡張
ボード３００のメモリ容量は、拡張ボード３００もしく
はメモリモジュール４００の大きさが増大せずに相当大
きくなることが予想される。

本発明は、またコネクタ３０６と４０４の不整合により
コンピュータシステムメモリを保護する方法を包含する
。第７Ａ図は拡張ボード３００上の２個のコネクタの一
つを示したものである。コネクタ３０６は複数のアドレ
ス、データ、制御、２１ ２２ パワーならびにアースラインをそれぞれ有する。

コネクタ３０６はそれぞれ２木のラインＡ，，、Ｂ，，
を有する２列のコネクタである。コネクタ３０６のライ
ンＡ１、Ｂ１、Ａ２、Ｂ２はバス７１０に接続される。

コネクタ３０６のラインＡ３、Ａ６はパワーライン７０
６に接続される。

コネクタ３０６のラインＢ３、Ａ４、Ｂ４、Ａ５、Ｂ５
はアース７０２に接続される。第７Ａ図もモジュール４
００上の２木のコネクタ４０４のうちの一つを描′いた
ものである。コネクタ４．　０　４も多数のアドレス、
データ、制御、パワーおよびアースラインをそれぞれ有
する２列のコネクタである。

コネクタ４０４のラインＡｌ’、Ｂｌ’、Ａ２’Ｂ２’
はバス７１２に接続される。コネクク４０４のラインＡ
３’とＡ６’はパワーライン７０８に接続される。コネ
クタ４０４のラインＢ３’、Ａ４　’、Ａ５　’、Ｂ５
　’は７−ス７０２に接続される。簡略化と明確化のた
めに、第７Ａ図と第７Ｂ図はアドレス、データ、制御、
アースおよびパワーのラインのそれぞれを全て描いては
いない。

まだ第７Ａ図について述べると、拡張ボード３００」二
のコネクタ３０６のアドレス、パワーならびにアースラ
インはメモリモジフ．−ル４００上のそれらの対応する
コネクタ４０４のアドレス、パワー、ならびにアースラ
インと対になり、モジュール４００ば適当に付勢される
ことが判るであろう。コネクタ３０６と４０４ははまり
合うピンとソケットのコネクタであることが望ましいこ
とが判るはってある。

第７Ｂ図は、メ七リモジュール４００をメ七り拡張ボー
ド３００内に挿入し一列コネクタにより不整合させたと
きに生ずる状態を示す。コネクタ３０６と４０４が２列
コネクタであるために、モジュール４００の不整合によ
りコネクク４０４は効果的に２ライン位置シフ１・ダウ
ンずる。メモリボード３００のラインＡ２はモジュール
４００のラインＡＩ’に接続される。第７Ｂ図に示す不
整合によって激しい誤差がひきおこされることが理解さ
れよう。更に、種々の信号線は、２個のイネーブル出力
どうしが接続されるように不整合化さ２３ ２４ れることによって、メモ１Ｉ拡張ボード３００とメモリ
モジュール４００の双方に永久的な損傷をひきおこす虞
れがあろう。

更に、不整合の結果として、コネクタ３０６のパワーラ
イン八６はコネクタ４０４のアースラインＡ５’とはま
り合い、コネクタ３０６のアースラインＢ４はコネクタ
４０４のアースラインＢ３’とはまり合うことによって
、バワー７０６はアースにショー１・する。このパワー
とアース間の接続によってコンビ：５６−夕の電源を横
ぎるショー１〜状態がつくりだされる。このショートは
何らかの実質的な損傷がメモリ拡張ボード３００もしく
はモジュール４００に対して発生ずる以前にコンピュー
タ電源によって検出される。電源自体はヒューズ、ザー
キ・７トブレーカ、もしくは電流検出・制限回路によっ
て保護することができる。本コンピュータシステムは、
ショートのために搬送されようとする高電流を検出し何
らかの恒久的損傷が加えられる前に電源を切る電流制限
回路を備えている。更に、電流制限回路は所定時間待機
し電源をリセットすることを試みる。もし不整合状態が
存続すれば、電流制限回路は再び電源を一時停止し不整
合が補正されるまで循環しつづける。

第９図は電源を保護する方法を示すブロノク線図である
。電源回路９００は正ライン９０６と負ライン９０８を
有する電ａ９０　２を備える。実際には、電源９０２ば
一連の電圧源を提供することになろう。然しなから、わ
かり易くするために、メモリ拡張ボード３００に電力と
供給するために使用されるラインのみを考察する。正リ
ード９０６は当該産業に周知のタイプの電流制限・タイ
ミング回路９０４に接続される。電流制限回路９０４は
、第７Ｂ図に説明するショートのために搬送されようと
する高電流を検出し、ライン９１０を介して電源９０２
を切る。正規の作業条件の下では、電力はライン９０６
と９０８を経て拡張コネクク３１Ａへ供給され、後者は
今度は、電力をメモリ拡張ボード３００とメモリモジュ
ール４００へ供給する。

第７Ａ図と第７Ｂ図に示す保護手段はコネクタ２５ ２６ とうしが一方向のみに不整合の場合に回路を保護すべ《
設計される。第７Ｃ図は同し手段が一般的な場合として
何れの方向にも不整合の場合にどのように回路を保護す
べく使用されるかを示すものである。コネクタ７２０は
電力７２６がライン２に接続され、アース７２２がライ
ン１、３、４、５に接続されるものとして描かれている
。

ライン１、３はアースもしくはロー信号が置かれるはず
のラインに接続することができる。コネクタ７２４はパ
ワー７２８ライン２′とアース７０３ライン１′および
３ｒ５ｒを有するものとして描かれている。コネクタ７
２０と７２４が１位置だるナ上に不整合すると、パワー
とアース間のショートがつくりだされる。バワー７２６
ライン２はアース７３０ライン３′に接続され、アース
７３０ライン５′はアース７２２ライン４に接続され、
ショーＩ・状態をつくりだす。同様にして、１位置下に
不整合が生ずると、パワーとアース間のショートがつく
りだされる。バワー７２６ライン２はアース７３０ライ
ン１′に接続され、アース７３０ライン４′はライン５
に接続され、ショー１〜状態がつくりだされる。バワ〜
アース間のショートをつくりだすこの一般的方法は種々
の形のコネクタに適合させることができることが理解さ
れよう。

再び第４　Ａ　−　４．　Ｃ図について述べれば、本発
明は追加的なメモリモジュールに対して要求される空間
条件を最小限にするものである。そうする場合、メモリ
デバイス４０７はメモリモジュール４００の両側上に取
付けられる。メモリデバイスエリア４０２はモノリシソ
クブ口・７クとして描かれているが、複数のメモリデバ
イスより構成され゛ζいる。デバイス群は全メモリデバ
イスが物理的に同一方向に整合するように、即ち、ピン
１がメモリデバイス上で同一方向を指すように取付けら
れる。然しなから、メモリデバイスをボードの両側に取
付ける際、その効果はピンの配置を互いにはじくことに
なる。例えば、メモリデバイスは背中あわせに取付Ｕ、
−つのメモリデバイス上のピン１は物理的に対向するメ
モリデバイスのピン２７ ２８ ２６上に配置される。

さて第８図について述べると、メモリデバイス内に含ま
れる一つのメモリデバイス８００ば４０２である。デバ
イス８００はピン１−４上のデータと制御信月、ＢＯ，
Ｂｌ、ＷＥ”およびＲＡＳ”と、ピン１３上のアースと
、ピン２２〜２５上に制御と信号ＯＥ”　、ＣＡＳ”　
、Ｂ２およびＢ３、およびピン２６上のパワーを備える
。また、第８図にはメモリデバイスの同一タイプの第２
のメモリデバイスが一点鎖線図として１１１１かれてい
る。デバイス８０２ぱ一点鎖線で描かれ、ボード４０１
の反対側に現われるように表現されており、またこの図
解を容易にするために小さく描かれている。

デバイス８００と８０２の寸法には何ら物理的差異は存
せず、実際、デバイス８００と８０２は同一デバイスで
あることが理解されよう。デバイス８０２はピン１−４
にデータと制御信号ＢＯ、Ｂ１、ＷＥ″およびＲＡＳ＊
、ピン１３上にアース、ピン２２〜２５」二にデータと
市ＩＩ？卸｛言号ＯＥ”ＣＡＳ“、Ｂ２、Ｂ３、ピン２
６上にパワーを備える。デバイス８００に対する鏡像と
して現われるために、デバイス８００と８０２間のピン
の物理的位置は不整合となる。第８図において、ピン１
はデバイス８００の右」二と、デバイス８０２の右下に
現われる。この問題に取組む方法の−つはピン間に一連
の流れをつくりだし不整合にとりくむことである。この
ことは第８図に−例として、デバイス８００、ピン２２
（ＯＥ”）〜デバイス８０２、ピン２２（ＯＥ”）間に
流れとして示し゛である。制１卸ラインＲＡＳ“、ＣＡ
Ｓ“、ＷＩＥ”ＯＥ“および第８図のパワーラインは不
整合状態を補償するためにこれら系統を有するものとし
て略示してある。然しなから、この方法はアドレスライ
ンに使用する場合、難点がある。アドレスラインはキャ
バシタンスを制限してより多くのメモリデバイスを許容
時間内に単一のドライ八から駆動できるようにするため
にはできる限り短いことが望ましい。更に、ラインが短
いと無線周波数干渉が少なくなり、そのことは現在のコ
ンピュータシステムの速度では常に問題である。

２９ ３０ デバイス８００と８０２上の一定のメモリアドレスピン
ばＡ。−Ａ５の名をつけているが、その命名は任意であ
ってアドレスビソ１・は単にアドレスビットであって、
大多数のメモリデハ′イス中で付与されるビットではな
いことが認，められた。従って、メモリデバイス８００
、８０２間のアドレスライン系の長さばデバイス８０２
用のアドレスピンをフリソプさせることによって劇的に
小さくすることができることが判った。アドレスビット
Ａ．−Ａ．はデバイス８００、ピン７−１２ならびにデ
バイス８０２、ピン１８−１５に付与された。同様にし
て、アドレスビソ＋−Ａ５−Ａ．はデバイス８００、ピ
ン１５−１８ならびにデバイス８０２、ピン１２−９に
付与された。

このため、デバイス８００と８０２間の最も広範なアド
レスラインに対する必要がなくなる。然しなから、メモ
リアドレスラインに対しては一つの系統が必要であった
。ピン１３（アース）は反対ピン１４、アドレスビソｌ
−Ａａである。それ故、デバイス８００、８０２用のア
ースと両デバイス８００、８０２上のピン１３に付与さ
れたま＼のアドレスビソトＡ４を適当に接続するには２
４固の系統が必要であった。

このメモリアドレシソング手段は任意のチソプ割当から
相幻的に独立したものであることが理解されよう。更に
、このメモリアドレソシング手段の結果、メモリモジュ
ール４００の設計の複雑さは大きく緩和することができ
た。同し手法はアドレスラインｏ−ｎを有する２個の半
導体デバイスが１ボードのそれぞれ反対側に取付のられ
る場合に使用できるのが９通である。ア１〜レスＡ。−
Ａ７を有ずる第１のデバイスはアドレスラインＢ。

Ｂ７を有する第２のデバイスの反対側に取付けられる。

第８図に示すよ・うに、制御、アースならびにパワライ
ンはそれぞれボード系統を介して接続されることになろ
う。然しなから、アドレスラインは次のように接続され
ることになろう。

Ａ．−Ｂｌ， Ａ．　！　　　　Ｂ　７ ３１ ３２ この直接的接続によってパワーアースもしくは制御ライ
ンがアトレスラインに接続される場合には、アドレスラ
インＡ４に対して第８図に示すようなボード系統がつく
りだされることになろう。

本発明について上記した解説は例示的なものであって、
本発明の精神から逸脱せずにその寸法、形状、｝Ａ籾、
部品、回路素子、配線、接点と共にその回路と構戒の詳
細に種々の変更を施こずことができよう。

【図面の簡単な説明】 第１図はコンピュータシステムマザーボードのブロソク
図、 第２Ａ図と第２Ｂ図は拡張ボード上にＳＴＭＭ技術を用
いてシステムメモリを増加させる際に出会う問題を示し
た図で、 第２Ｂ図は典型的なＳ１ＭＭメモリモジュールを示す図
、 第３図は本発明のメモリ拡張ボード図、第４Ａ図から第
４Ｃ図は本発明の種々のメモリモジュール図、 ？５Ａ図と第５Ｂ図は拡張ボード」二に取何けた２個の
メモリモジュールを実装した拡張ボード図、第６図はコ
ンピュータシステムマザーボード内に取付ける際の本発
明の利点を示す図、第７Ａ図から第７Ｃ図は半導体メモ
リを不整合から保護する手段を示す概略図、 第８図は木発門においてメモリアドレソシングを実行す
る手段の例解図、 第９図は本発明で使用される電流制限回路図。 １０・・・・・・システムボード、ｌ２・・・・・・マ
イクロプロセソサＣＰＵ，１４・・・・・・メモリキャ
シュコントローラ、１８・・・・・・キャシュメモリ、
３０■　３１・・・・・・拡張スロット、３１Ａ．３１
Ｂ．３１Ｃ・・・・・・コネクタ、２０２・・・・・・
Ｓ１ＭＭモジュール。 ３３ ３４ 手 続 袖 疋 ぞ｝ （方式） ２．９．１７ ２．発明の名称 コンピュ タメモリ回路板 ３，補正をずる者 事件との関係 出 願 人 ４．代 理 人 ７補正の内容 別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、全体として平面状のシステムボードを備え、同ボー
   ドがシステム内に追加的な回路板を含めるための複数の
   スロットを含み、同スロットどうしが最小限距離隔たっ
   て位置することによって回路板を工業規格に合致する形
   で含ませるを可能ならしめ、半導体メモリを追加するた
   めに使用されるコンピュータシステム内に使用される回
   路板において、 自分自身をシステムボードに対して垂直に接続し自らと
   システムボード間に電気信号を通過させるコネクタ手段
   を備える第１の回路板で、その長さと幅が工業規格に合
   致するようになったものと、 データをストアするために１Ｍビットメモリデバイスを
   利用する２Ｍバイトのパリテイチェックメモリ、もしく
   はデータストア用４Ｍビットメモリデバイスを使用する
   ８Ｍバイトのパリテイチェックメモリを備え、上記第１
   の回路板の幅よりも小さな長さを有する第２の回路板と
   、を備え、 上記第１の回路板が更に、複数の上記第２の回路板を上
   記第１の回路板に接続することによって上記第２の回路
   板が接続時に上記第１の回路板に対して平行な面内に配
   列されるようにし上記第１の回路板と第２の回路板間に
   電気信号を通過させる手段を備え、上記第２の回路板の
   各々と関連し上記コネクタに対してアドレスと制御信号
   を提供することによって上記第２の回路板に伝送させる
   回路を備え、 上記第２の回路板が更に、上記第１の回路板のコネクタ
   手段とはまりあうコネクタ手段を備え、同コネクタ手段
   が共働しあうことによって上記接続された第１と第２の
   回路板の厚さがシステムボードのスロットどうしの間の
   隙間距離よりも小さく、上記第２回路板の幅が上記第１
   の回路板に接続可能な上記第２回路板の数により分割さ
   れる上記第１の回路板の長さよりも若干小さく、第２回
   路板の全体数が２Ｍバイトのメモリを有するときに回路
   板が１６Ｍバイトのパリテイチェックメモリを含み、８
   Ｍバイトのメモリを有する第２回路板の全体数が第１回
   路板に接続されるときに６４Ｍバイトのパリテイチェッ
   クメモリを含むようになった、前記回路板。 ２、２Ｍバイトもしくは８Ｍバイトの上記パリテイチェ
   ックメモリが上記第１の回路板上に位置する請求項１の
   回路板。 ３、上記第１の回路板をシステムボードに接続する上記
   接続手段がカード辺縁より成る請求項１の回路板。 ４、上記第１と第２の回路板を接続する手段がそれぞれ
   ピンと嵌合ソケットを備える請求項１の回路板。 ５、回路板を追加する際にコンピュータシステム内の電
   子回路板を保護する手段を備えるコンピュータシステム
   において、 少なくとも２個の出力端子を有するコンピュータ電源と
   、 上記電源内の電流を制限する手段と、 追加的回路板を配置し接続する手段を有する第１の回路
   板と、 自らを上記第１の回路板に配置し接続する第２の回路板
   と、より成り 上記第１の回路板を接続する手段が上記電源第１出力端
   子用接続部と少なくとも２つの隣接する接続部を有し、
   上記隣接する接続部の両方が上記電源の第２出力端子と
   接続され、上記第２回路板の配置接続手段が上記電源第
   １端子出力を受取るための少なくとも１つの接続部を備
   え、上記第１の電源出力端子接続部が上記第１の回路板
   上の電源第１端子接続部に対応し、上記第２回路板パワ
   ー接続部が上記電源第２端子出力に接続するための接続
   部を２つ備え、上記接続部が上記第１の電源出力端子接
   続部と２個の隣接接続部の何れか一方の側に配置されて
   上記第２の出力端子に接続され、上記隣接する電源第２
   出力端子接続部が上記第１の回路板上の隣接電源第２出
   力端子接続部に対応し、上記第１と第２の回路板の接続
   部は、上記第１回路板内で第２回路板が配置誤りされた
   場合にシステム電力がシステムアースへ接続されその結
   果上記電源からの電流が許容限界を上廻り、上記制限手
   段に電源を一時停止させるように構成されるようになっ
   た前記コンピュータシステム。 ６、上記電流制限手段が電気ヒューズより成る請求項５
   のコンピュータシステム。 ７、上記電流制限手段が電気的サーキットブレーカより
   成る請求項５のコンピュータシステム。 ８、上記電流制限手段が過電流を検出するや否や上記電
   源を切る電流制限手段より成る請求項５のコンピュータ
   システム。 ９、上記電流検出回路が上記電源をリセットする手段を
   含む請求項５のコンピュータシステム。 １０、上記配置接続手段がピンと嵌合ソケットより成る
   請求項５のコンピュータシステム。 １１、２個の面をもつ回路板と、 Ａ＿０〜Ａ＿ｎの参照記号を有するアドレスラインを有
   する第１と第２のメモリデバイスであって、その第１の
   メモリデバイスが上記回路板の第１の側に取付けられ、
   上記第２のメモリデバイスが上記回路板の第２の側に取
   付けられ全体として上記第１のデバイスに対向し、上記
   第２のデバイスが第１のデバイスに対してその長手方向
   軸のまわりに１８０度回転するようになったものと、 上記上下アドレスラインが全体として隣接している場合
   に、昇順にある上記第１のメモリデバイスのアドレスラ
   インを降順の第２デバイスのアドレスラインに直接接続
   する手段と、 から成るメモリ回路板。 １２、上記メモリデバイス群が制御ラインであって、更
   に第１メモリデバイスの制御ラインを第２メモリデバイ
   スの同様な制御ラインに接続する手段を備える請求項１
   １のメモリ回路板。