JP2007179110A - コマンド判定制御装置と装置制御方法 - Google Patents
コマンド判定制御装置と装置制御方法 Download PDFInfo
- Publication number
- JP2007179110A JP2007179110A JP2005373573A JP2005373573A JP2007179110A JP 2007179110 A JP2007179110 A JP 2007179110A JP 2005373573 A JP2005373573 A JP 2005373573A JP 2005373573 A JP2005373573 A JP 2005373573A JP 2007179110 A JP2007179110 A JP 2007179110A
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- terminal
- state
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】コマンド(CMD0)を検出したときデータ転送中であるときは、当該コマンドが不作為に発行されたものと判定し、モード移行を制限する。
【解決手段】コマンドデコード回路104と、データ制御回路102と、コマンド内容を解析して、前記データ制御回路102及び記憶部106のステートを制御するステート制御回路105と、コマンド端子から入力するステート移行を示すコマンド(CMD0)を検出する検出部51と、前記コマンド(CMD0)を検出したときに、前記データ制御部はデータ転送中であるかどうかを判定するデータ転送状況判定部52と、前記データ転送状況判定部52がデータ転送中であるとき動作モードをアイドルステートに移行させる移行モード設定部54を有する。データ転送中にSPIモードへの移行を制限するかどうか選択するCMD0制御選択部を有すれば、データ転送中にSPIモードに移行する事も可能である。
【選択図】図1
【解決手段】コマンドデコード回路104と、データ制御回路102と、コマンド内容を解析して、前記データ制御回路102及び記憶部106のステートを制御するステート制御回路105と、コマンド端子から入力するステート移行を示すコマンド(CMD0)を検出する検出部51と、前記コマンド(CMD0)を検出したときに、前記データ制御部はデータ転送中であるかどうかを判定するデータ転送状況判定部52と、前記データ転送状況判定部52がデータ転送中であるとき動作モードをアイドルステートに移行させる移行モード設定部54を有する。データ転送中にSPIモードへの移行を制限するかどうか選択するCMD0制御選択部を有すれば、データ転送中にSPIモードに移行する事も可能である。
【選択図】図1
Description
この発明は、例えば、記憶部とホスト装置との間のインターフェース処理部として有効な、コマンド判定制御装置と装置制御方法に関するものであり、誤動作防止を図り、装置の信頼性を向上させる発明である。
半導体メモリカードの一種類として、マルチメディアカード(登録商標)が開発され、その規格もMMC規格として知られている。この規格に基づく動作は、MMCモードで動作することも可能であるし、またSerial Peripheral Interface(SPI)モードで動作することも可能である。また、マルチメディアカード(登録商標)をさらに改良したものとして、SDカード(登録商標)がある。
この種、メモリカードは、例えばパーソナルコンピュータ、PDA,カメラ、携帯電話等の各種ホスト装置のスロットに装着されて使用される。この種メモリカードの使用状態を記載した文献として特許文献1、特許文献2がある。
特開2004−185273公報
特開2003−091703公報
上記従来の技術では、ホスト装置とメモリカードとの接続状態において、メモリカードが異なるものに変更されたときに、変更されたメモリカードに適応させて、接続ピンのプルアップした電位を安定化させる、あるいは誤動作を防止するというものである。
ところで、MMCモードによる動作と、SPIモードによる動作は、ホスト装置と記憶装置間を接続する端子の役割が異なる。例えば、ある端子(ここでは、DAT3端子と言う)は、MMCモードでは、リザーブであり、オープン又は論理1に設定され、SPIモードでは、選択端子(チップセレクタト)として負論理に設定される。また、他の端子(ここではCMD端子と言う)は、MMCモードのときはコマンド入力及び応答信号出力を行う入出力端子として機能し、SPIモードのときはホスト装置から記憶装置へのデータ及びコマンド入力用として用いられる。
ここで、MMCモードでデータ転送動作をしているときに、DAT3端子がたまたま負の値に低下しており、かつ、CMD端子においてCMD0が発行したとして誤り解釈されると、SPIモード移行指令として解釈することがある。このような場合、SPIモードに移行してしまい、MMCモードに戻れない場合がある。つまりMMC規格では、DAT3がチップセレクト情報として到来したのか本来のデータとして到来しているのを判定する手段を定義していない。このために上記のようにSPIモードからMMCモードに戻すためには、一旦電源をオフして、リセットを行うしか方法がない。
そこでこの発明では、上記コマンドCMD0が到来したときの動作を改善して、不本意なステートに移行するのを防止することができるようにしたコマンド判定制御装置及び装置制御方法を提供することを目的とする。
上記の目的を達成するために、この発明の一面では、コマンドが入力されるコマンド端子とデータ用のデータ端子を含む複数の外部端子と、前記コマンド端子からのコマンドをデコードするコマンドデコード回路と、前記データ端子及び記憶部に接続され、前記データ端子から前記記憶部へのデータ取り込み、及び前記記憶部から前記データ端子へのデータ出力を制御するデータ制御回路と、前記コマンドデコード回路でデコードされたコマンド内容を解析して、前記データ制御回路及び記憶部のステートを制御するステート制御回路と、前記ステート制御回路に付随しており、前記コマンド端子から入力するステート移行を示すコマンド(CMD0)を検出する検出部と、前記ステート移行を示すコマンド(CMD0)を前記検出部が検出したときに、前記データ制御部はデータ転送中であるかどうかを判定するデータ転送状況判定部と、前記データ転送状況判定部がデータ転送中であることを判定したとき、動作モードをアイドルステートに移行させる移行モード設定部とを有する。
上記の手段によると、ステート移行を指示するコマンド(CMD0)を検出したとき、データ転送中であるときは、当該コマンドが不作為に発行されたものと判定し、モード移行を制限することができ、装置動作の信頼性を得ることができる。
以下、図面を参照しながらこの発明の実施の形態を説明する。図1はこの発明が適用された端末、例えばパーソナルコンピュータ、PDA,デジタルカメラ、ムービーカメラ、携帯電話等の各種ホスト装置の一部分を示している。この発明は、インターフェース処理部として適用できるので、これらに限定されるものではなく、ハードディスクドライブとパーソナルコンピュータとの間に設けられていてもよい。
図1では、ホスト装置200と記憶装置100のインターフェース処理部として適用された例を示している。記憶装置100は、データ(DAT0、DAT1,DAT2、DAT3)端子101、コマンド(CMD)端子103、クロック(CLK)端子111,電源電圧(V1、V2,Vcc)端子112を有する。データ端子101は、データ制御回路102に接続されており、また、このデータ制御端子102は、磁気ディスク(記憶部)106のデータ入出力部に接続されている。また、コマンド端子103は、コマンドデコード回路104に接続されている。
コマンドデコード回路104でデコードされたコマンドは、ステート制御回路105に入力される。このステート制御回路105には、先のデータ端子101からのデータDAT3も入力されるようになっている。
ステート制御回路105は、基本的にはコマンドを解析して、データ制御回路102および記憶部106を制御する。またステート制御回路105は、記憶装置の状態をMMCモードによる動作と、SPIモードによる動作に切り替えることもできる。
上記の記憶装置100は、コネクタ部310を介して、ホスト装置200のホストコントローラ201に接続される。この例では、ホストコントローラ201にも、上記したデータ(DAT0、DAT1,DAT2、DAT3)端子101、コマンド(CMD)端子103、クロック(CLK)端子111,電源電圧(V1、V2,Vcc)端子112に対応して、データ端子211、コマンド端子212、クロック端子213,電源電圧(V1、V2,Vcc)端子214が設けられているものとする。
今、MMCモードであるとして、記憶装置100の基本動作を説明する。今、ホストコントローラ201から、発行されるコマンドを記憶装置100のコマンドデコード回路104が受け取ったとする。このときは、コマンドデコード回路104は、コマンドの内容を解釈し、そのコマンドに対応した処理を行う。
例えば、コマンドの内容がステートの遷移を指示するものであれば、ステート制御回路105にそのステート遷移コマンドを渡す。ステート制御回路105は、ステート遷移コマンドに応じて、MMCモードから、SPIモードに動作を切り替える。また、コマンドの内容がデータの転送に関するデータ転送コマンドであれば、ステート制御回路105を介して、データ制御回路102を制御する。これにより、データ制御回路102は、記憶部106、ホストコントローラ201間でデータ転送制御を行う。
ステート制御回路105は、コマンド端子から入力するステート移行を示すことのできる特定コマンド(CMD0)を検出する検出部51と、ステート移行を示すコマンド(CMD0)を検出部51が検出したときに、データ制御回路102がデータ転送中であるかどうかを判定するデータ転送状況判定部52を有する。またデータ転送状況判定部52がデータ転送中であることを判定したとき、動作モードをアイドルステートに移行させる移行モード設定部54を有する。
さらにまた、移行モードの切換えに関する選択部(CMD0制御選択部55)を有し、この選択部55により、データ転送状況判定部52のデータ転送情報の判定動作の禁止と許可のいずれかを設定できるようにしている。これにより、データ転送中にSPIモードへの移行を制限するかどうか選択することができ、データ転送中にSPIモードに移行するように設定する事も可能である。
次に、図2、図3を参照して特徴的な動作を説明する。ステート制御回路105は、データDAT3の内容を判断することもできる。ステート遷移コマンドを検出し(ステップSA1)、データ転送中にSPIモードへの移行を禁止していない場合(ステップSA2)、パワーオンリセットの後、コマンドCMD0が最初のCMD0であるかどうかを確認し、このときのデータDAT3の内容で、次の処理を確定する。即ち、データDAT3が、「0」の場合(ステップSA4)、SPIモードに移行する制御を行う(ステップSA5)。また、ステップSA4で、データDAT3が、「0」でない場合、アイドル(IDLE)ステートへ遷移する制御を行う(ステップSA6)。また、ステップSA2でデータ転送中のSPIモードへの移行を禁止していた時、データ転送中で無いことが判定された場合(ステップSA3)、パワーオンリセットの後、コマンドCMD0が最初のCMD0であるかどうかを確認し、このときのデータDAT3の内容で、次の処理を確定する。即ち、データDAT3が、「0」の場合(ステップSA4)、SPIモードに移行する制御を行う(ステップSA5)。また、ステップSA4で、データDAT3が、「0」でない場合、アイドル(IDLE)ステートへ遷移する制御を行う(ステップSA6)。
また、コマンドCMD0を受け取ったときのステートが、ステップSA3において、データ転送中であることが判定された場合、データDAT3の内容は確認せず、ステート制御回路105は、記憶装置100をアイドル(IDLE)ステートへ遷移する制御を行う(ステップSA7)。
つまり、データ転送中のときは、コマンドCMD0に対する処理をアイドル(IDLE)ステートへ遷移するように制限し、不本意にDAT3が「0」である場合の処理を防ぐことができる。
このアイドルステートでは、ホスト装置から発行される次のコマンドを待つ待機状態になる。
IDLEステートにおいて、ユーザがSPIモードに移行させたい場合には、ホスト装置200側で操作が行われ、パワーオンリセットの操作を行い、データDAT3が「0」に設定され、コマンドCMD0が出力される(ステップSA8、SA9)。またIDLEステートの状態において、ユーザが初期化操作を行うと、記憶装置の初期化処理が実行される(ステップSA10)。
ところで、データ転送中に上記したコマンドCMD0が発行されるケースとしては、以下のようなケースがある。
現在のMMC規格では、このような規定はないが、この装置では、コマンドCMD0は、データ転送を中断させる命令として使用する。データ転送中において、例えば、装置が落下したような場合、あるいは強い衝撃が加わるような場合、データ制御回路102の転送動作を停止させて、記憶部106内のメディア61及びヘッド63の破損を防がなければならない。そこで、装置に設けられている重力検知部230が急激な重力変化を検知したときに、その重力変化検知信号をホストコントローラ201に与える。ホストコントローラ201は、重力変化検知信号を受けたときに、上記したコマンドCMD0を発行する。これにより、データ制御回路102の転送動作を停止し、アクチュエータ62を制御し、ヘッド63を安全な退避位置に退避させる事でメディア61の破損を防ぐことができる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
200…ホスト装置、201…ホストコントローラ、101…データ端子、102…データ制御回路、103…コマンド端子、104…コマンドデコード回路、105…ステート制御回路、111…クロック端子、112…電源端子。
Claims (12)
- コマンドが入力されるコマンド端子とデータ用のデータ端子を含む複数の外部端子と、
前記コマンド端子からのコマンドをデコードするコマンドデコード回路と、
前記データ端子と記憶部との間に接続され、前記データ端子から前記記憶部へのデータ取り込み、及び前記記憶部から前記データ端子へのデータ出力を制御するデータ制御回路と、
前記コマンドデコード回路でデコードされたコマンド内容を解析して、前記データ制御回路及び記憶部のステートを制御するステート制御回路と、
前記ステート制御回路に付随しており、前記コマンド端子から入力するステート移行を示すことのできる特定コマンドを検出する検出部と、
前記ステート移行を示す特定コマンドを前記検出部が検出したときに、前記データ制御部はデータ転送中であるかどうかを判定するデータ転送状況判定部と、
前記データ転送状況判定部がデータ転送中であることを判定したとき、動作モードをアイドルステートに移行させる移行モード設定部を有することを特徴とするコマンド判定制御装置。 - さらに移行モードの切換えに関する選択部を有し、この選択部により、前記データ転送状況判定部のデータ転送状況の判定動作の禁止と許可のいずれかを設定できるようにしたことを特徴とする請求項1記載のコマンド判定制御装置。
- 前記記憶部は、メモリカードであることを特徴とする請求項1記載のコマンド判定制御装置。
- 前記記憶部は、ディスク状の記憶媒体を有することを特徴とする請求項1記載のコマンド判定制御装置。
- 前記特定コマンドは、ホスト装置のホストコントローラから出力されることを特徴とする請求項1記載のコマンド判定制御装置。
- 前記特定コマンドは、ホスト装置のホストコントローラから出力される信号であり、前記ホストコントローラは、重力変化検知信号を検知したときに前記特定コマンドを出力することを特徴とする請求項1記載のコマンド判定制御装置。
- コマンドが入力されるコマンド端子とデータ用のデータ端子を含む複数の外部端子と、前記コマンド端子からのコマンドをデコードするコマンドデコード回路と、前記データ端子と記憶部との間に接続され、前記データ端子から前記記憶部へのデータ取り込み、及び前記記憶部から前記データ端子へのデータ出力を制御するデータ制御回路と、前記コマンドデコード回路でデコードされたコマンド内容を解析して、前記データ制御回路及び記憶部のステートを制御するステート制御回路を有しコマンド判定に基づき装置を制御する方法において、
前記コマンド端子から入力するステート移行を示すことのできる特定コマンドを検出し、
前記ステート移行を示す特定コマンドを前記検出部が検出したときに、前記データ制御部はデータ転送中であるかどうかを判定し、
前記データ転送状況判定部がデータ転送中であることを判定したとき、動作モードをアイドルステートに移行させる
ことを特徴とするコマンド判定に基づく装置制御方法。 - さらに移行モードの切換えに関する選択を行うことができ、この選択により、前記データ転送状況判定部のデータ転送状況の判定動作の禁止と許可のいずれかを設定できるようにしたことを特徴とする請求項7記載のコマンド判定に基づく装置制御方法。
- 前記特定コマンドは、ホスト装置のホストコントローラから出力されることを特徴とする請求項7記載のコマンド判定に基づく装置制御方法。
- 前記特定コマンドは、ホスト装置のホストコントローラから出力される信号であり、前記ホストコントローラは、重力変化検知信号を検知したときに前記特定コマンドを出力することを特徴とする請求項7記載のコマンド判定に基づく装置制御方法。
- 前記アイドルステートでは、待機状態になり、
前記ホスト装置から発行される次のコマンドを待つようにしたことを特徴とする請求項7記載のコマンド判定に基づく装置制御方法。 - 前記記憶部は、ディスク装置であり、前記特定コマンドは、ホスト装置のホストコントローラから出力される信号であり、前記ホストコントローラは、重力変化検知信号を検知したときに前記特定コマンドを出力し、
前記重力変化検知信号に応答して前記ディスク装置は、ヘッド装置を退避させることを特徴とする請求項7記載のコマンド判定に基づく装置制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373573A JP2007179110A (ja) | 2005-12-26 | 2005-12-26 | コマンド判定制御装置と装置制御方法 |
US11/636,535 US20070162635A1 (en) | 2005-12-26 | 2006-12-11 | Command determination control apparatus and apparatus control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373573A JP2007179110A (ja) | 2005-12-26 | 2005-12-26 | コマンド判定制御装置と装置制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007179110A true JP2007179110A (ja) | 2007-07-12 |
Family
ID=38234042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005373573A Withdrawn JP2007179110A (ja) | 2005-12-26 | 2005-12-26 | コマンド判定制御装置と装置制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070162635A1 (ja) |
JP (1) | JP2007179110A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250092A (ja) * | 2000-03-03 | 2001-09-14 | Toshiba Corp | カード型電子機器、及びカード型電子機器に適用されるコンテンツ管理方法 |
JP2001312410A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 情報処理装置および方法、並びにプログラム格納媒体 |
JP3813849B2 (ja) * | 2001-09-14 | 2006-08-23 | 株式会社東芝 | カード装置 |
JP4238580B2 (ja) * | 2002-11-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置、データ記録システム |
JP4152178B2 (ja) * | 2002-12-03 | 2008-09-17 | 株式会社ルネサステクノロジ | メモリカード及び電子デバイス |
KR101083366B1 (ko) * | 2003-12-11 | 2011-11-15 | 삼성전자주식회사 | 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법 |
-
2005
- 2005-12-26 JP JP2005373573A patent/JP2007179110A/ja not_active Withdrawn
-
2006
- 2006-12-11 US US11/636,535 patent/US20070162635A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070162635A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4653960B2 (ja) | メモリカードおよび不揮発性メモリ混載マイコン | |
TWI397920B (zh) | 用於存取記憶卡之系統及經由一具有控制接腳之控制單元存取記憶卡之方法 | |
US7478252B2 (en) | Power off controllers and memory storage apparatus including a power-polling time control circuit | |
JP3813849B2 (ja) | カード装置 | |
JP5098367B2 (ja) | 電源電圧調整回路およびマイクロコンピュータ | |
JP2008511905A (ja) | データ・バスを介してディジタルおよびアナログのデータ通信を可能にするための装置および方法 | |
US20090164722A1 (en) | Memory card and memory storage device using the same | |
KR20130133139A (ko) | 반도체 집적 회로 및 그 동작 방법 | |
KR20170018428A (ko) | 호스트 기기 및 확장성 디바이스 | |
JP2010086524A (ja) | 省電力機能を有するブリッジ装置 | |
JP2007257290A (ja) | 集積回路及びそれを用いた信号処理装置 | |
US20090013134A1 (en) | Memory apparatus and protecting method thereof | |
JP2013214221A (ja) | ホスト装置、半導体装置、及びメモリカードシステム | |
JP2007179110A (ja) | コマンド判定制御装置と装置制御方法 | |
JP2015122924A (ja) | 半導体システム、電源構成部品、及び半導体部品 | |
KR100962101B1 (ko) | 메모리 카드 및 메모리 카드 제어 전환 방법 | |
JP2008129836A (ja) | 処理装置 | |
US7420866B2 (en) | Method and system of operating mode detection | |
EP2521039A1 (en) | Optical disc drive with USB interface | |
JP2009181684A (ja) | オーディオ装置、オーディオ装置の制御方法、及びプログラム | |
JP6716355B2 (ja) | 切替機能付き映像信号処理装置および切替機能付き映像信号処理システム | |
JP4364211B2 (ja) | カード装置 | |
WO2016031456A1 (ja) | リーダライタ装置、情報処理装置、およびデータ転送制御方法、並びにプログラム | |
US20070045426A1 (en) | Memory card | |
KR101066738B1 (ko) | 불휘발성 메모리 소자 및 이의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080801 |