JP5098367B2 - 電源電圧調整回路およびマイクロコンピュータ - Google Patents

Description

この発明は、電源が分離された通常の回路およびバックアップ系の回路に電源電圧を供給する電源電圧調整回路およびマイクロコンピュータに関する。

近時、デジタルビデオカメラ等の携帯機器に組み込まれるマイクロコンピュータ（以下、マイコンとする）では、低消費電力化を図り、電池の持ちを良くするため、ＣＰＵの動作が不要な状態（スタンバイ状態）のときに、マイコンへ電源を供給しないようにしているものがある。しかし、スタンバイ状態においても、マイコンが有する時計機能やバックアップ用のＲＡＭ等のメモリなどに電源を供給する必要がある。そのため、ＣＰＵ側の通常回路用とバックアップ系の回路用に電源を分離し、スタンバイ状態のときに通常回路については電源の供給を止め、バックアップ回路に対しては電源を供給することが行われている。

図９は、従来のマイコンおよび電源供給選択回路の構成を示す図である。図９に示すように、電源供給選択回路４の第１のスイッチ５は、外部から入力される通常回路電源制御信号ＡＥに基づいて開閉し、マイコン１の通常回路２に電源電圧を供給するか否かを切り替える。同様に、電源供給選択回路４の第２のスイッチ６は、外部から入力されるバックアップ回路電源制御信号ＢＥに基づいて開閉し、マイコン１のバックアップ回路３に電源電圧を供給するか否かを切り替える。

ところで、マイコンのメモリバックアップ装置が公知である。例えば、マイコンのメモリバックアップ装置は、低消費電力でメモリバックアップできる機能を有するマイコンと、ある基準電圧以下でリセット信号をマイコンに送るリセット回路と、電源電圧がある基準電圧以下になるとマイコンの供給電源をマイコンバックアップ用電源（リチウム電池等）に切り換えるバックアップ電源回路と、電源の有無を検出する電源検出回路を有し、マイコンはリセット回路からのリセット信号検出後、電源検出回路の信号により動作モードあるいは低消費電力モードであるスタンバイモードを実行するという構成を備える（例えば、特許文献１参照。）。

特開昭６２−６３１５号公報（問題を解決するための手段の欄、第１図）

図９に示す構成において、マイコン１のバックアップ回路３で通常の電源電圧が必要になるのは、バックアップ時にバックアップ回路３のＲＡＭ７にデータを書き込むとき、およびスタンバイ状態からの復帰時にそのＲＡＭ７からデータを読み出すときである。それ以外のときには、バックアップ回路３に供給する電源電圧をデータの読み書きができる程度に高くしておく必要はない。

しかしながら、上述した従来の構成では、通常の動作時に、マイコン１の通常回路２だけでなく、バックアップ回路３にも通常の電源電圧が供給されるため、無駄に電力が消費されるという問題点がある。また、スタンバイ状態では、バックアップ回路３のＲＡＭ７にバックアップされたデータを保持し得る程度の電圧がバックアップ回路３に供給されていればよい。しかし、従来の構成では、スタンバイ状態でもバックアップ回路３に通常の電源電圧が供給されるため、無駄に電力が消費されるという問題点がある。

そこで、バックアップ回路３で通常の電源電圧が必要でないときに、バックアップ回路３に通常よりも低い電圧が供給されるようにすることもできる。しかし、その場合には、通常の電源電圧とそれよりも低い電圧が自動的に切り替わるようにする必要がある。また、スタンバイ状態からの復帰時に、バックアップ回路３に通常の電源電圧を供給しても、バックアップ回路３のＲＡＭ７がスタンバイ状態で止まっているため、バックアップ回路３の電圧が安定するまでは、ＲＡＭ７にアクセスすることができないという問題点がある。ＲＡＭ７に通常よりも低い電圧が供給されている状態で、データのバックアップのためにＲＡＭ７に通常の電源電圧を供給した場合も同様である。

この発明は、上述した従来技術による問題点を解消するため、電源が分離されたマイコンのバックアップ回路に、必要以上に過大な電圧が供給されるのを防ぐことによって、マイコンの低消費電力化を図ることができる電源電圧調整回路およびマイコンを提供することを目的とする。また、この発明は、電源が分離されたマイコンに、通常の電源電圧とそれよりも低い電圧を自動的に切り替えて供給することができる電源電圧調整回路およびマイコンを提供することを目的とする。さらに、この発明は、バックアップ回路のＲＡＭがスタンバイ状態にあるときに待ち時間なしでＲＡＭにアクセスすることを可能とする電源電圧調整回路およびマイコンを提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる電源電圧調整回路およびマイコンは、以下の特徴を有する。マイコンにおいて、ＣＰＵを含む通常の回路と、バックアップ用のＲＡＭを含むバックアップ系の回路には、独立して電源電圧が供給される。それぞれの回路に供給される電源電圧は、通常の回路に対する電源を制御する通常回路電源制御信号と、バックアップ系の回路に対する電源を制御するバックアップ回路電源制御信号の論理の組み合わせに基づいて決定される。電圧の供給状態には、次の４つの状態がある。

第１の状態は、通常の回路およびバックアップ系の回路の両方に電圧を供給しない。第２の状態は、通常の回路に第１の電源電圧を供給し、かつバックアップ系の回路に第１の電源電圧よりも低い第２の電源電圧を供給する。第３の状態は、通常の回路に電圧を供給しないで、かつバックアップ系の回路に第２の電源電圧を供給する。第４の状態は、通常の回路およびバックアップ系の回路の両方に第１の電源電圧を供給する。第２の状態で、通常の回路のＣＰＵがバックアップ用のＲＡＭへアクセスすると、そのアクセスのタイミングにウェイトが挿入され、ＲＡＭへのアクセス時間が延長される。

この発明によれば、バックアップ系の回路にアクセスするとき以外は、バックアップ系の回路に低い電源電圧が供給される。また、通常回路電源制御信号とバックアップ回路電源制御信号の論理の組み合わせによって、通常の回路とバックアップ系の回路に供給される電源電圧が決まり、自動的に切り替えられる。さらに、バックアップ系の回路のＲＡＭがスタンバイ状態にあるときに待ち時間なしでＲＡＭにアクセスできる。

本発明にかかる電源電圧調整回路およびマイコンによれば、電源が分離されたマイコンのバックアップ回路に、必要以上に過大な電圧が供給されるのを防ぐことができるので、マイコンの低消費電力化を図ることができるという効果を奏する。また、電源が分離されたマイコンに、通常の電源電圧とそれよりも低い電圧を自動的に切り替えて供給することができるという効果を奏する。さらに、バックアップ回路のＲＡＭがスタンバイ状態にあるときに、ＣＰＵが待ち時間なしでＲＡＭにアクセスすることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる電源電圧調整回路およびマイコンの好適な実施の形態を詳細に説明する。なお、以下の説明において、同様の構成には同一の符号を付して、重複する説明を省略する。

（実施の形態１）
図１は、この発明の実施の形態１にかかる電源電圧調整回路およびマイコンの構成を示す図である。図１に示すように、マイコン１１には、電源が分離された通常回路１２とバックアップ回路１３がある。通常回路１２には、ＣＰＵ１４およびＲＡＭアドレスデコーダ１５がある。また、バックアップ回路１３には、バックアップ用のメモリとしてＲＡＭ１６がある。

電源供給回路１７は、通常回路１２およびバックアップ回路１３のそれぞれに主電源電圧とバックアップ電源電圧を適宜、切り替えて供給する。電源供給回路１７は、レギュレータ内蔵電圧選択回路（以下、電圧選択回路とする）１８を備えている。電圧選択回路１８は、外部から入力される通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥに基づいて、通常回路１２およびバックアップ回路１３に供給する電源電圧の選択を行う。

ここで、主電源電圧は、ＲＡＭ１６に対してデータの読み出しや書き込みを行うことができる電圧であり、例えば、３．３Ｖであるとする。一方、バックアップ電源電圧は、ＲＡＭ１６に対してデータの読み出しや書き込みを行うことはできないが、ＲＡＭ１６にデータを保持させておくことができる電圧であり、例えば、１．３Ｖであるとする。

通常回路電源制御信号ＡＥは、通常動作時の電源状態を表す信号であり、バックアップ回路電源制御信号ＢＥは、バックアップ用の電源で動作することを示す信号である。例えば、マイコン１１がデジタルビデオカメラに組み込まれる場合には、通常回路電源制御信号ＡＥは、カメラのメインスイッチがオンである状態を表す。従って、この場合には、メインスイッチの信号をそのまま通常回路電源制御信号ＡＥとして用いることができる。また、バックアップ回路電源制御信号ＢＥは、カメラから主となる大容量電池が外された状態を表す。従って、バックアップ回路電源制御信号ＢＥがアクティブになると、小さなボタン型電池により、時計機能が動作する状態や、ＲＡＭ１６がデータを保持する状態に遷移する。

図２は、この発明の実施の形態１にかかる電源電圧調整回路の電圧選択回路の構成を示す図である。図２に示すように、電圧選択回路１８の主電源電圧入力端子２１と通常回路供給電圧出力端子２３の間に第１のスイッチ２５が接続されている。バックアップ電源電圧入力端子２２とバックアップ回路供給電圧出力端子２４の間に第２のスイッチ２６が接続されている。第２のスイッチ２６とバックアップ回路供給電圧出力端子２４の間に第３のスイッチ２７が接続されている。通常回路供給電圧出力端子２３とバックアップ回路供給電圧出力端子２４の間に第４のスイッチ２８が接続されている。第３のスイッチ２７とバックアップ回路供給電圧出力端子２４の間には、逆流防止用のダイオード３３が挿入されている。

主電源電圧入力端子２１とバックアップ電源電圧入力端子２２の間には、レギュレータ３４が接続されている。このレギュレータ３４は、主電源電圧を降圧してバックアップ電源電圧と同じ電圧（例えば、１．３Ｖ）を出力する。ただし、レギュレータ３４の出力電圧、およびバックアップ電源電圧入力端子２２に入力されたバックアップ電源電圧のうち、いずれか一方が第２のスイッチ２６により選択される。また、特に図示しないが、レギュレータ３４は、マイコン１１の各部において必要とされる種々の電圧を出力する。

第１のスイッチ２５は、通常回路電源制御信号ＡＥにより制御される。例えば、第１のスイッチ２５は、通常回路電源制御信号ＡＥが"１"のときに閉じ、"０"のときに開く。第２のスイッチ２６は、通常回路電源制御信号ＡＥをインバータ３１で反転した信号とバックアップ回路電源制御信号ＢＥを入力とするアンドゲート３２の出力信号により制御される。例えば、第２のスイッチ２６は、アンドゲート３２の出力信号が"１"のときにバックアップ電源電圧入力端子２２側を選択し、"０"のときにレギュレータ３４側を選択する。

第３のスイッチ２７は、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥを入力とするオアゲート３０の出力信号により制御される。例えば、第３のスイッチ２７は、オアゲート３０の出力信号が"１"のときに閉じ、"０"のときに開く。第４のスイッチ２８は、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥを入力とするアンドゲート２９の出力信号により制御される。例えば、第４のスイッチ２８は、アンドゲート２９の出力信号が"１"のときに閉じ、"０"のときに開く。

図３は、図２に示す電圧選択回路の動作を説明する図である。図３に示すように、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥがともに"０"であるときには、第１のスイッチ２５と第３のスイッチ２７が開くので、通常回路供給電圧出力端子２３の電圧Ｖ_Aおよびバックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは、ともに０Ｖとなる。このときのマイコン１１の状態は、停止状態であり、ＣＰＵ１４とＲＡＭ１６がともに停止する。

通常回路電源制御信号ＡＥが"１"であり、バックアップ回路電源制御信号ＢＥが"０"であるときには、第１のスイッチ２５が閉じるので、通常回路供給電圧出力端子２３の電圧Ｖ_Aは主電源電圧（例えば、３．３Ｖ）となる。また、第２のスイッチ２６がレギュレータ３４側を選択し、第３のスイッチ２７が閉じ、第４のスイッチ２８が開くので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは、レギュレータ３４の出力電圧（例えば、１．３Ｖ）となる。このときのマイコン１１の状態は、動作状態であり、ＣＰＵ１４が動作し、ＲＡＭ１６はデータを保持する。このときの主電源電圧入力端子２１には、例えばリチウムイオン電池等の大容量電池により主電源電圧が供給される。

通常回路電源制御信号ＡＥが"０"であり、バックアップ回路電源制御信号ＢＥが"１"であるときには、第１のスイッチ２５が開くので、通常回路供給電圧出力端子２３の電圧Ｖ_Aは０Ｖとなる。また、第２のスイッチ２６がバックアップ電源電圧入力端子２２側を選択し、第３のスイッチ２７が閉じ、第４のスイッチ２８が開くので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは、バックアップ電源電圧（例えば、１．３Ｖ）となる。このときのマイコン１１の状態は、バックアップ状態であり、ＣＰＵ１４が停止し、ＲＡＭ１６はデータを保持する。このときのバックアップ電源電圧入力端子２２には、例えば、ボタン型電池によりバックアップ電源電圧が供給される。

通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥがともに"１"であるときには、第１のスイッチ２５が閉じるので、通常回路供給電圧出力端子２３の電圧Ｖ_Aは主電源電圧（例えば、３．３Ｖ）となる。また、第２のスイッチ２６がレギュレータ３４側を選択し、第３のスイッチ２７と第４のスイッチ２８が閉じるが、逆流防止用のダイオード３３があるので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは主電源電圧（例えば、３．３Ｖ）となる。このときのマイコン１１の状態は、通常動作状態であり、ＣＰＵ１４とＲＡＭ１６がともに動作する。

（実施の形態２）
図４は、この発明の実施の形態２にかかる電源電圧調整回路およびマイコンの構成を示す図である。図４に示すように、実施の形態２が実施の形態１と異なるのは、マイコン１１の通常回路１２に自動ウェイト発生回路１９が設けられていることと、電圧選択回路１８が通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥと補助電源制御信号ＣＥの論理の組み合わせによって、電圧を切り替えるようになっていることである。補助電源制御信号ＣＥは、ＣＰＵ１４からのＲＡＭアクセス信号が発生するとアクティブとなる信号であり、例えば、ＲＡＭアドレスデコーダ１５から出力される。

図５は、この発明の実施の形態２にかかる電源電圧調整回路の電圧選択回路の構成を示す図である。図５に示すように、実施の形態２では、電圧選択回路１８に、実施の形態１において説明した構成に加えて、アンドゲート３５とオアゲート３６が設けられている。アンドゲート３５は、通常回路電源制御信号ＡＥと補助電源制御信号ＣＥを入力とする。オアゲート３６は、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥを入力とするアンドゲート２９の出力信号と、追加されたアンドゲート３５の出力信号を入力とする。第４のスイッチ２８は、この追加されたオアゲート３６の出力信号により制御される。

図６は、図５に示す電圧選択回路の動作を説明する図である。図６に示すように、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥがともに"０"であるとき（停止状態）、通常回路電源制御信号ＡＥが"０"であり、バックアップ回路電源制御信号ＢＥが"１"であるとき（バックアップ状態）、および通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥがともに"１"であるとき（通常状態）は、補助電源制御信号ＣＥに係わらず、実施の形態１と同じである。

通常回路電源制御信号ＡＥが"１"であり、バックアップ回路電源制御信号ＢＥが"０"であり、補助電源制御信号ＣＥが"０"であるときには、第１のスイッチ２５が閉じるので、通常回路供給電圧出力端子２３の電圧Ｖ_Aは主電源電圧（例えば、３．３Ｖ）となる。また、第２のスイッチ２６がレギュレータ３４側を選択し、第３のスイッチ２７が閉じ、第４のスイッチ２８が開くので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは、レギュレータ３４の出力電圧（例えば、１．３Ｖ）となる。このときのマイコン１１の状態は、動作状態であるが、バックアップ回路１３のＲＡＭ１６へのアクセスがない状態である。

通常回路電源制御信号ＡＥが"１"であり、バックアップ回路電源制御信号ＢＥが"０"であるときに、バックアップ回路１３のＲＡＭ１６へのアクセスがあると、補助電源制御信号ＣＥが"１"となる。そうすると、通常回路電源制御信号ＡＥと補助電源制御信号ＣＥを入力とするアンドゲート３５の出力信号が"０"から"１"に遷移するので、それを入力とするオアゲート３６の出力信号も"０"から"１"に遷移する。それによって、第４のスイッチ２８が閉じ、また、逆流防止用のダイオード３３があるので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは主電源電圧（例えば、３．３Ｖ）となる。

従って、マイコン１１のＲＡＭ１６に、データの読み出しや書き込みができる電圧が供給されるので、ＲＡＭ１６へのアクセスを行うことができる。つまり、このときのマイコン１１の状態は、動作状態であり、バックアップ回路１３のＲＡＭ１６へのアクセスがある状態である。ＲＡＭ１６へのアクセスが終了すると、補助電源制御信号ＣＥが"０"に復帰するので、バックアップ回路供給電圧出力端子２４の電圧Ｖ_Bは、レギュレータ３４の出力電圧（例えば、１．３Ｖ）に戻る。

図７は、ＲＡＭアドレスデコーダ内の補助電源制御信号生成回路の構成を示す図である。ここでは、１６ビットのアドレス空間において、ＲＡＭ１６のアドレスが０ｘＦ０００〜０ｘＦＦＦＦであるとする。この場合、図７に示すように、補助電源制御信号生成回路は、上位４ビットのアドレス信号Ａ１５，Ａ１４，Ａ１３，Ａ１２を入力とするアンドゲート４１により構成される。このアンドゲート４１から出力されるデコード信号ＤＥＣが、補助電源制御信号ＣＥとして電圧選択回路１８に渡される。また、デコード信号ＤＥＣは、ＲＡＭアドレスアクセス信号として自動ウェイト発生回路１９に渡される。デコード信号ＤＥＣは、ライト信号またはリード信号と、タイミング信号などを合わせてＲＡＭ１６のアクセスタイミングで出力される。

なお、ＲＡＭアドレスデコーダ１５の本来のアドレスデコーダ回路のうち、上位４ビットのアドレス信号Ａ１５，Ａ１４，Ａ１３，Ａ１２をデコードしてチップイネーブル信号を生成する部分が補助電源制御信号生成回路を兼ねていてもよいし、それとは別に、補助電源制御信号生成回路としてアンドゲート４１を設けてもよい。また、ＲＡＭ１６に、低電圧（例えば、１．３Ｖ）でデータの読み出しや書き込みができない領域と、できる領域がある場合には、補助電源制御信号生成回路を、低電圧（例えば、１．３Ｖ）でデータの読み出しや書き込みができない領域にアクセスするときにデコード信号ＤＥＣを出力する構成としてもよい。

図８は、自動ウェイト発生回路の構成を示す図である。図８に示すように、自動ウェイト発生回路１９は、特に段数を限定しないが、例えば、２段のフリップフロップ５１，５２で構成されている。自動ウェイト発生回路１９は、ＲＡＭアドレスデコーダ１５からのＲＡＭアドレスアクセス信号がアクティブになると、フリップフロップ５１，５２により、一定時間アクティブになる信号を生成し、自動ウェイト信号としてＣＰＵ１４へ出力する。それによって、ＣＰＵ１４がＲＡＭ１６へアクセスする時間が延長され、その間にＲＡＭ１６への供給電圧が安定する。フリップフロップの段数は、ＲＡＭ１６への供給電圧が安定するのに要する時間に応じて、適宜、選択される。

以上説明したように、実施の形態によれば、バックアップ回路１３のＲＡＭ１６にアクセスするとき以外は、バックアップ回路１３に低い電源電圧が供給される。また、通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥの論理の組み合わせによって、通常回路１２とバックアップ回路１３に供給される電源電圧が決まり、自動的に切り替えられる。従って、必要なときにのみ、バックアップ回路１３に高い電圧を供給することができるので、マイコン１１の低消費電力化を図ることができる。

また、実施の形態２によれば、補助電源制御信号ＣＥによりバックアップ回路１３の電源電圧を制御し、自動ウェイト発生回路１９がＲＡＭ１６へのアクセス時間を延長することにより、ＲＡＭ１６がスタンバイ状態にあるときに、ＣＰＵ１４は、待ち時間なしでＲＡＭ１６にアクセスすることができる。以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態２において、マイコン１１が動作状態にあり、ＲＡＭ１６へのアクセスのない状態からアクセスがある状態へ遷移する際に、電圧選択回路１８のレギュレータ３４を制御して、レギュレータ３４の出力電圧を低い電圧から高い電圧に変えるようにしてもよい。また、自動ウェイト発生回路１９は、フリップフロップに限らない。

以上のように、本発明にかかる電源電圧調整回路およびマイコンは、電池で駆動される組み込み用途のマイコンに有用であり、特に、バックアップ回路等を有するビデオカメラ等の携帯機器に用いられるマイコンに適している。

この発明の実施の形態１にかかる電源電圧調整回路およびマイコンの構成を示す図である。 この発明の実施の形態１にかかる電源電圧調整回路の電圧選択回路の構成を示す図である。 図２に示す電圧選択回路の動作を説明する図である。 この発明の実施の形態２にかかる電源電圧調整回路およびマイコンの構成を示す図である。 この発明の実施の形態２にかかる電源電圧調整回路の電圧選択回路の構成を示す図である。 図５に示す電圧選択回路の動作を説明する図である。 ＲＡＭアドレスデコーダ内の補助電源制御信号生成回路の構成を示す図である。 自動ウェイト発生回路の構成を示す図である。 従来のマイコンおよび電源供給選択回路の構成を示す図である。

符号の説明

１１ マイコン
１２ 通常回路
１３ バックアップ回路
１４ ＣＰＵ
１６ ＲＡＭ
１７ 電源供給回路
１９ 自動ウェイト発生回路

Claims (4)

1. 電源が分離された通常の回路およびバックアップ系の回路に、第１の電源電圧またはそれよりも低い第２の電源電圧を供給する電源電圧調整回路であって、
   前記通常の回路に対する電源を制御する通常回路電源制御信号、および前記バックアップ系の回路に対する電源を制御するバックアップ回路電源制御信号の論理の組み合わせに基づいて、前記通常の回路および前記バックアップ系の回路の両方に電圧を供給しない第１の状態、前記通常の回路に前記第１の電源電圧を供給し、かつ前記バックアップ系の回路に前記第２の電源電圧を供給する第２の状態、前記通常の回路に電圧を供給しないで、かつ前記バックアップ系の回路に前記第２の電源電圧を供給する第３の状態、前記通常の回路および前記バックアップ系の回路の両方に前記第１の電源電圧を供給する第４の状態を切り替える電源供給回路を備え、
   前記電源供給回路は、
   第１の外部電源端子から供給された第１の外部電源電圧を降圧部で降圧して前記バックアップ系の回路に供給する第１の経路と、第２の外部電源端子から供給される前記第１の外部電源電圧よりも低い第２の外部電源電圧を前記バックアップ系の回路に供給する第２の経路と、前記第１の経路と前記第２の経路を切り替えるスイッチと、を備え、
   前記第２の状態のときに、前記バックアップ系の回路のメモリにアクセスがあると、同メモリに対するアドレスによりアドレスデコーダが生成する信号に基づいて、前記バックアップ系の回路に前記第１の電源電圧を供給し、前記第２の状態での前記メモリへのアクセス終了後、前記バックアップ系の回路に前記第２の電源電圧を供給し、
   前記スイッチは、
   前記第２の状態または前記第３の状態において、前記通常回路電源制御信号が活性状態のときは前記第１の経路を選択し、前記通常回路電源制御信号が非活性状態でかつ前記バックアップ回路電源制御信号が活性状態のときは前記第２の経路を選択することを特徴とする電源電圧調整回路。
2. 前記第２の状態での前記メモリへのアクセス時に、前記通常の回路のＣＰＵが前記メモリへアクセスするタイミングにウェイトを挿入することを特徴とする請求項１に記載の電源電圧調整回路。
3. ＣＰＵを含む通常の回路と、
   前記通常の回路と電源が分離されたバックアップ系の回路と、
   前記通常の回路に対する電源を制御する通常回路電源制御信号、および前記バックアップ系の回路に対する電源を制御するバックアップ回路電源制御信号の論理の組み合わせに基づいて、前記通常の回路および前記バックアップ系の回路の両方に電圧を供給しない第１の状態、前記通常の回路に第１の電源電圧を供給し、かつ前記バックアップ系の回路に前記第１の電源電圧よりも低い第２の電源電圧を供給する第２の状態、前記通常の回路に電圧を供給しないで、かつ前記バックアップ系の回路に前記第２の電源電圧を供給する第３の状態、前記通常の回路および前記バックアップ系の回路の両方に前記第１の電源電圧を供給する第４の状態、を切り替える電源供給回路と、を備え、
   前記電源供給回路は、
   第１の外部電源端子から供給された第１の外部電源電圧を降圧部で降圧して前記バックアップ系の回路に供給する第１の経路と、第２の外部電源端子から供給される前記第１の外部電源電圧よりも低い第２の外部電源電圧を前記バックアップ系の回路に供給する第２の経路と、前記第１の経路と前記第２の経路を切り替えるスイッチと、を備え、
   前記第２の状態のときに、前記バックアップ系の回路のメモリにアクセスがあると、同メモリに対するアドレスによりアドレスデコーダが生成する信号に基づいて、前記バックアップ系の回路に前記第１の電源電圧を供給し、前記第２の状態での前記メモリへのアクセス終了後、前記バックアップ系の回路に前記第２の電源電圧を供給し、
   前記スイッチは、
   前記第２の状態または前記第３の状態において、前記通常回路電源制御信号が活性状態のときは前記第１の経路を選択し、前記通常回路電源制御信号が非活性状態でかつ前記バックアップ回路電源制御信号が活性状態のときは前記第２の経路を選択することを特徴とするマイクロコンピュータ。
4. 前記第２の状態での前記メモリへのアクセス時に、前記通常の回路のＣＰＵが前記メモリへアクセスするタイミングにウェイトを挿入することを特徴とする請求項３に記載のマイクロコンピュータ。

Images