JP3752970B2 - 通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 - Google Patents
通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 Download PDFInfo
- Publication number
- JP3752970B2 JP3752970B2 JP2000188010A JP2000188010A JP3752970B2 JP 3752970 B2 JP3752970 B2 JP 3752970B2 JP 2000188010 A JP2000188010 A JP 2000188010A JP 2000188010 A JP2000188010 A JP 2000188010A JP 3752970 B2 JP3752970 B2 JP 3752970B2
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- power consumption
- low power
- signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
【０００１】
【発明の属する技術分野】
本発明は、通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置に関する。
【０００２】
【従来の技術】
クロック回路などの周辺回路の一部を除いて要部が１チップマイクロコンピュータに集積されてなるマイクロコンピュータ装置では、性能低下を抑止しつつ消費電力を低減するために、高速処理を必要としない場合には内部動作クロックの低下を主とする低消費電力動作モードに移行するように設計され、この種の電力節減は移動可能なマイクロコンピュータ装置において特に重要である。
【０００３】
また、この種のマイクロコンピュータ装置は、非常に多くの装置に用いられ、かつ、各装置の動作仕様も用途に応じて多くのバリエーションが必要とされるため、用途や仕様に応じて異なる低消費電力動作モードを必要とする場合が多い。
【０００４】
このような低消費電力動作モードのバリエーションを実現するために、互いに異なる低消費電力動作モードを有する１チップマイクロコンピュータを必要とされる低消費電力動作モードの数だけ製造することが考えられるが、１チップマイクロコンピュータの種類が増加するため、製造、保守の手間が増大するという不具合が問題となる。
【０００５】
そこで、従来は、１チップマイクロコンピュータに互いに異なる複数の低消費電力動作モード及び通常動作モード（通常電力消費動作モード、ノーマルモード）を実行するための機能をプログラム及び／又はハードウエアにて形成し、更にこれら各動作モードのうちの一つを選択して保持可能な動作モード保持レジスタを設け、この動作モード保持レジスタに選択すべき動作モードを指定するための情報（動作モード指定信号）を１チップマイクロコンピュータのＣＰＵを通じて書き込み、上記プログラム及び／又はハードウエアがこの動作モード保持レジスタの保持内容にしたがってマイコンを動作制御することにより、１チップマイクロコンピュータごとに適当な低消費電力動作モードを選択可能としていた。すなわち、複数の低消費電力動作モードのどれか及び通常動作モードのうちのどれを選択するかを選択可能としていた。
【０００６】
【発明が解決しようとする課題】
ところが、自動車搭載マイコンのごとき高ノイズ環境下のマイクロコンピュータでは、上述した複数の低消費電力動作モードから好適な一つをマイコンごとに設定する従来の方式では、大きな電磁波ノイズなどにより上記動作モード保持レジスタの書き込み内容が変化して実行プログラムが予定しない低消費電力動作モードに陥る場合が生じ、その結果、マイクロコンピュータをリセットして初期状態に戻すしか完全に回復することはできないという不具合があった。
【０００７】
また、この種の不具合は上述したソフトウエア（プログラム）のバグによっても発生した。
【０００８】
すなわち、複数の低消費電力動作モードのうちの特定の一つをプログラムなどで選択してレジスタに書き込み、このレジスタが保持する動作モードで作動させる従来の１チップマイクロコンピュータ装置では、あらかじめ内蔵された好ましくない低消費電力動作モードに移行してしまう可能性が無視できない確率で存在し、この別の低消費電力動作モードの誤選択によりマイクロコンピュータ運転における重大な問題が発生する可能性が生じた。
【０００９】
たとえば、いわゆるスリープモードと呼ばれるＣＰＵなどが待機状態になるような低消費電力動作モードが誤選択された場合、マイクロコンピュータのプログラムは、本来、マイクロコンピュータがこのようなスリープモードに陥ることを予定していないために、強制リセット以外に正常動作への復帰が困難となり、このような強制リセットはデータの消失など重大な問題を招いてしまう。
【００１０】
本発明は上記問題点に鑑みなされたものであり、１チップマイクロコンピュータのバリエーションを増加することなく、低消費電力動作モードの誤選択を防止可能な通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置を提供することをその目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決する請求項１記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、通常動作モード、又は、複数の低消費電力動作モードの一つが１チップマイクロコンピュータの動作モード保持レジスタに書き込まれ、装置は、この動作モード保持レジスタに書き込まれた動作モードに従って動作を行う。
【００１２】
本発明では特に、この１チップマイクロコンピュータに対してそれが選択すべき特定の低消費電力動作モードを、それを記憶する外部の動作モード外部指定回路からこの１チップマイクロコンピュータの動作モード固定レジスタに書き込む。
【００１３】
動作モード保持レジスタが通常動作モードに対応する動作モード指定信号を保持しておらず、かつ、両レジスタの保持内容に不一致が生じた場合には、動作モード保持レジスタの保持内容にかかわらず通常動作モードを実施する。
【００１４】
これにより、複数の低消費電力動作モードを指定可能な動作モード保持レジスタの保持内容に誤りが生じて、この１チップマイクロコンピュータでは決して選択されないはずの低消費電力動作モードがこの動作モード保持レジスタに保持されていた場合（なお、この場合、動作モード保持レジスタは本来、通常動作モードを保持すべきであったか、又は別の低消費電力動作モードを保持するべきであったかは不明）、１チップマイクロコンピュータは通常動作モードで動作することになるので、クロック周波数の増大などにより消費電力は増加するものの、従来のように別の低消費電力動作モードたとえばスリープモードなどに落ち込んでしまうことがなく、動作上、重大な不具合は生じることがない。
【００１５】
したがって、１チップマイクロコンピュータのバリエーションを増加することなく、低消費電力動作モードの誤選択を防止可能な複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置を実現することができる。
【００１６】
上記課題を解決する請求項２記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、動作モード保持レジスタは通常動作モードか低消費電力動作モードかを保持し、動作モード固定レジスタは上記動作モード外部指定回路の記憶内容を保持し、マイコンは、動作モード保持レジスタが低消費電力動作モードを保持する場合に動作モード固定レジスタが保持する低消費電力動作モードでの作動を行う。
【００１７】
このようにすれば、請求項１記載の構成と同様の作用効果をより簡素な構成で実現することができる。
【００１８】
上記課題を解決する請求項３記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、動作モード保持レジスタは通常動作モードか低消費電力動作モードかを保持し、マイコンは、動作モード保持レジスタが低消費電力動作モードを保持する場合に動作モード外部指定回路が保持する低消費電力動作モードでの作動を行う。
【００１９】
このようにすれば、請求項２記載の構成と同様の作用効果をより簡素な構成で実現することができる。
【００２０】
【発明を実施するための態様】
本発明の通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置の好適な態様を以下の実施例により具体的に説明する。
【００２１】
【実施例１】
この装置の一実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図１に示す。
【００２２】
図１において、１は１チップマイクロコンピュータ（以下、単にマイコンともいう）、２は切り替えスイッチ（本発明で言う動作モード外部指定回路）である。
【００２３】
切り替えスイッチ２の切り替え接点の一方は高位電源ラインに、他方は低位電源ラインに接続されている。切り替えスイッチ２の共通接点は専用の外部ライン３、マイコン１の低消費電力動作モード指定用端子４、マイコン１の内部専用ライン５を通じて動作モード固定レジスタＣの書き込み端子に接続されている。
【００２４】
マイコン１は、図示しないＣＰＵ、ＲＡＭ、ＲＯＭ、Ｉ／Ｏ、バスなどをもつ周知のワンチップマイコン構成を有しており、更に自己の動作モードを切り替えるための動作モード制御回路部１０を有している。
【００２５】
マイコン１は、通常電力で高速動作する通常動作モード、第一の低消費電力動作モードＸ及び第二の低消費電力動作モードＹのどれかで動作可能となっている。この実施例では、通常動作モードはマイコン１が正規の内部動作クロックでの動作を意味し、第一の低消費電力動作モードＸはそれよりも低い内部動作クロックでの動作を意味し、第二の低消費電力動作モードＹは内部動作クロックを停止し、その後、外部よりこのマイコン１に所定の再起動信号が入力した場合に通常動作モードに復帰するまで内部状態を保持する動作を意味するものとするが、各動作モードの具体的内容自体は設定自由である。
【００２６】
マイコン１の各部を上記３つの動作モードのどれかで動作させる制御はこの実施例ではマイコン１各部を制御する不図示の動作モード実行回路部にて実現され、具体的には、動作モード制御回路部１０が出力する後述の動作モード信号が新たな動作モードに切り替わると、マイコン１内部の図示しない動作モード実行回路部（以下、単にハードウエアともいう）が上記動作モード信号の変更を受けてマイコン１の各部を上記動作モード信号が指定する新しい動作モードにて動作するように設定されている。このハードウエアの詳細自体は本発明の要旨ではないので説明は省略する。
【００２７】
なお、マイコン１の不図示のＲＯＭに、マイコン１の通常動作モードを実行するためのプログラム、マイコン１の第一の低消費電力動作モードＸを実行するためのプログラム、マイコン１の第二の低消費電力通常動作モードＹを実行するための特別の動作モード制御プログラムを記憶させておき、動作モード制御回路部１０が指示する後述の動作モード信号をＣＰＵに読み込んで上記動作モード制御プログラムの一つを選択して実行することにより、上記ハードウエアの一部をソフトウエア処理に置換して、回路構成を簡素化することは可能である。
【００２８】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つに対応する低消費電力動作モード指定信号（ここでは第一の低消費電力動作モードＸを指定する信号ＬＰ１）を動作モード制御回路部１０へ出力する。もちろん、上記実行プログラムを書き換えれば、上記二つの低消費電力動作モード動作Ｙを実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｙに対応する低消費電力動作モード指定信号（ここでは第二の低消費電力動作モードＹを指定する信号ＬＰ２）を動作モード制御回路部１０へ出力することができる。
【００２９】
動作モード制御回路部１０は、動作モード出力レジスタＡ、動作モード保持レジスタＢ、動作モード固定レジスタＣ、一致回路１１、デコード回路１２及びレジスタＡ書き込み制御回路１３を有している。一致回路１１は、レジスタＢ、Ｃの保持内容が一致した場合に一致信号をレジスタＡ書き込み制御回路１３に出力する。レジスタＡ書き込み制御回路１３はレジスタＢ及びレジスタＣの保持情報に基づいてレジスタＡの保持内容を更新する。デコード回路１２は切り替えスイッチ２の出力電位に基づいて、それがローレベルの場合に上記信号ＬＰ１を発生し、ハイレベルの場合に上記信号ＬＰ２を発生する。
【００３０】
レジスタＡすなわち動作モード出力レジスタは、上述したように一致回路１１の出力を受けて自己が保持する動作モード情報でマイコン１の上記動作モード制御ハードウエアを作動させるためのレジスタであって、レジスタＡは少なくとも通常動作モード、第一の低消費電力動作モード及び第二の低消費電力動作モードにそれぞれ相当する動作モード情報を保持できるビット数をもつ。また、レジスタＡは、その他のハードウエア制御信号を保持してハードウエア各部に出力してそれらを制御することもでき、この場合にはそれに相当するビット数とされる。
【００３１】
レジスタＢすなわち動作モード保持レジスタは、プログラムによりＣＰＵから書き込まれた上記動作モードの種類を決定する動作モード指定信号を保持する。この実施例では、レジスタＢは少なくとも通常制御モードを意味する信号Ｎ、第一の低消費電力動作モードＸを意味する信号ＬＰ１、第二の低消費電力動作モードＹを意味する信号ＬＰ２を保持する。
【００３２】
レジスタＣは、第一の低消費電力動作モードＸを意味する信号ＬＰ１と第二の低消費電力動作モードＹを意味する信号ＬＰ２とのどちらかを保持する。
【００３３】
デコード回路１２は、切り替えスイッチ２から入力される電位状態がローレベルである場合に第一の低消費電力動作モードＸを意味する信号ＬＰ１を発生し、切り替えスイッチ２から入力される電位状態がハイレベルである場合に第二の低消費電力動作モードＹを意味する信号ＬＰ２を発生する回路である。
【００３４】
レジスタＡ書き込み制御回路１３は、レジスタＢが信号ＬＰ１又はＬＰ２を保持し、かつ、それがレジスタＣの保持内容と一致する場合にレジスタＡにレジスタＢの保持内容を書き込み、レジスタＢが信号ＬＰ１又はＬＰ２を保持し、かつ、それがレジスタＣの保持内容と一致しない場合にレジスタＡにレジスタＢの保持内容を書き込まず、通常動作モードＮをレジスタＡに書き込む論理回路である。
【００３５】
なお、このマイコン１は、前述したように二つの低消費電力動作モードＸ，Ｙを有するが、このマイコン１は低消費電力動作モードとして第一の低消費電力動作モードＸのみを実行するものとする。したがって、切り替えスイッチ２は、第一の低消費電力動作モードＸに相当する低電位Ｌにセットされている。
（通常動作モードＮから第一の低消費電力動作モードＸへの切り替え制御）
上記動作モード制御回路部１０による通常動作モードＮから第一の低消費電力動作モードＸへの切り替え制御動作を以下に説明する。
【００３６】
プログラムにより、このマイコンで採用される第一の低消費電力動作モードＸでの動作に必要な条件が満足されたこと確認すると、ＣＰＵは上記第一の低消費電力動作モードＸを指定する低消費電力動作モード指定信号ＬＰ１をレジスタＢに出力し、レジスタＢの内部状態は通常制御モードＮに相当する信号Ｎから第一の低消費電力動作モードＸに相当する信号ＬＰ１に遷移する。
【００３７】
この時、レジスタＣは上述したように第一の低消費電力動作モードＸに相当する信号ＬＰ１を保持しているので、一致回路１１は、レジスタＣ書き込み制御回路１２に一致信号を出力し、レジスタＣ書き込み制御回路１３はレジスタＢの保持情報すなわち第一の低消費電力動作モードＸに相当する信号ＬＰ１をレジスタＡに書き込み、これを受けて、マイコン１のハードウエアは第一の低消費電力動作モードＸに移行する。
（第一の低消費電力動作モードＸから通常制御モードへの切り替え制御）
上記動作モード制御回路部１０による第一の低消費電力動作モードＸから通常制御モードへの切り替え制御動作を以下に説明する。
【００３８】
プログラムにより又は外部からの指令により、通常制御モードＮでの動作が要求されると、所定のハードウエア又はＣＰＵは通常制御モードを指定する信号ＮをレジスタＢに出力し、レジスタＢの内部状態は通常制御モードＮに相当する信号Ｎに遷移し、これによりレジスタＡに信号Ｎが書き込まれ、これを受けて、マイコン１のハードウエアは通常制御モードＮに移行する。
（レジスタＢの保持内容が信号ＬＰ１又はＬＰ２であり、かつ、レジスタＣの内容と一致しない場合）
この実施例では、レジスタＣの保持内容は常に信号ＬＰ１であるにもかかわらず、ノイズなどに起因してレジスタＢが第二の低消費電力動作モードＹを意味する信号ＬＰ２を保持するに至る場合が生じる。 この場合には、レジスタＢの保持内容は低消費電力動作モードであるにもかかわらず、一致回路１１は一致信号を出力しない。このレジスタＢ、Ｃの保持内容を受けて、レジスタＡ書き込み制御回路１３はレジスタＡに通常制御モードＮを書き込む。
【００３９】
更に説明すると、この場合、レジスタＢの本来の保持内容は信号Ｎ又は信号ＬＰ１の筈である。もしもレジスタＢの本来の保持内容が信号Ｎであれば、レジスタＡの保持内容は実質的に変更されないことになり、なんら問題は生じない。また、もしもレジスタＢの保持内容が信号ＬＰ２であれば、レジスタＢの保持内容が低消費電力動作モードであるもののレジスタＢ、Ｃの保持内容の一致が取れないためにレジスタＡには通常制御モードを意味する信号Ｎが書き込まれ、その結果、マイコン１のハードウエアが第二の低消費電力動作モードＹに移行することが阻止される。これにより、マイコンが現在遂行しているこの実行プログラムが第二の低消費電力動作モードＹを予定していないにもかかわらずマイコン１が第二の低消費電力動作モードに遷移してしまい、その結果、マイコン１にリセットを掛けてそれをいったん初期化しない限り、元の通常制御モード又は第一の低消費電力動作モードに復帰できないという不具合が生じることがない。
【００４０】
（実施例効果）
この実施例によれば、プログラムが予定しない低消費電力動作モードにマイコン１が誤って遷移することがないので、マイコン機能の低下を招くリセット操作を回避しつつ、マイコン１を一タイプのみ製造すれば用途に応じてマイコン１が使用するべき低消費電力動作モードを実行プログラム及び切り替えスイッチ２により選択することができ、その結果として、マイコン１の共用化を実現でき、更に、後で採用する低消費電力動作モードの変更も可能となる。
（変形態様）
なお、上記実施例では、レジスタＡはレジスタＢと等しいビット数を有して一致回路が一致出力をだす間はレジスタＢに対してスレーブ動作するものとしたが、レジスタＡからの動作モード変更信号を受けて実際に所定の一つの電力モードを選択して動作する図示しない上記動作モード実行回路部（以下、単にハードウエアともいう）があらかじめ低消費電力動作モードとして特定のモードのみを実施するようになっている場合には（たとえばフューズ切断などの手法により）、レジスタＡは通常動作モードと低消費電力動作モードとのどちらかを保持すればよく１ビットで構わない。
【００４１】
この場合においても、もしレジスタＢがレジスタＣの保持内容と異なる低消費電力動作モードを保持する場合には、両者が不一致であるとの信号が形成され、この信号に基づいて上記動作モード実行回路部（以下、単にハードウエアともいう）は通常動作モードに移行するため、上述の作用効果を奏することができる。
【００４２】
【実施例２】
他の実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図２に示す。
【００４３】
図２では、図１の回路に対して一致回路１１及びデコード回路１２が省略されている。
【００４４】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｘに対応する低消費電力動作モード指定信号ＬＰに相当するハイレベル電位を動作モード制御回路部１０の１ビット・レジスタＢに書き込み、そうでない場合に通常制御モードに対応する通常制御モード指定信号Ｎに相当するローレベル電位を書き込む。
【００４５】
レジスタＣは、１ビット・レジスタであって、第一の低消費電力動作モードＸを意味する信号ＬＰ１に相当するローレベル電位と、第二の低消費電力動作モードＹを意味する信号ＬＰ２に相当するハイレベル電位とのどちらかを保持する。
【００４６】
レジスタＡ書き込み制御回路１３は、レジスタＢ、Ｃの保持内容にしたがってレジスタＡへの書き込みを行う。具体的には、レジスタＢが信号ＬＰを保持し、レジスタＣが信号ＬＰ１を保持する場合、レジスタＡに信号ＬＰ１を書き込む。また、この実施例のマイコン１が実行するプログラムでは予定しないモードであるが、レジスタＢが信号ＬＰを保持し、レジスタＣが信号ＬＰ２を保持する場合、レジスタＡに信号ＬＰ２を書き込む。また、レジスタＢが通常制御モードを示す信号Ｎを保持する場合にはレジスタＡに信号Ｎを書き込む。
【００４７】
もちろん、このマイコン１の実行プログラムも低消費電力動作モードとして第一の低消費電力動作モードＸを実行するように作成されている。
【００４８】
このようにすれば、万が一、レジスタＢの保持内容がノイズなどで変化したとしても、レジスタＡは決して第二の低消費電力動作モードＹを意味する信号ＬＰ２に書き換わることがなく、実施例１と同様の効果を奏することができる。
【００４９】
（実施例効果）
上述したこの実施例の装置によれば、実施例１の構成よりも簡素な構成とすることができる。
【００５０】
【実施例３】
他の実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図３に示す。
【００５１】
図３では、図２の回路に対して更にレジスタＣが省略されている。
【００５２】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｘに対応する低消費電力動作モード指定信号ＬＰに相当するハイレベル電位を動作モード制御回路部１０の１ビット・レジスタＢに書き込み、そうでない場合に通常制御モードに対応する通常制御モード指定信号Ｎに相当するローレベル電位を書き込む。
【００５３】
レジスタＡ書き込み制御回路１３は、レジスタＢと、切り替えスイッチ２の切り替え状態にしたがってレジスタＡへの書き込みを行う。具体的には、レジスタＢが信号ＬＰを保持し、切り替えスイッチ２が第一の低消費電力動作モードＸを意味するローレベル電位を出力する場合、レジスタＡに信号ＬＰ１を書き込む。また、この実施例のマイコン１が実行するプログラムでは予定しないモードであるが、レジスタＢが信号ＬＰを保持し、切り替えスイッチ２がハイレベル電位を出力する場合、レジスタＡに信号ＬＰ２を書き込む。また、レジスタＢが通常制御モードを示す信号Ｎを保持する場合にはレジスタＡに信号Ｎを書き込む。
【００５４】
もちろん、このマイコン１の実行プログラムも低消費電力動作モードとして第一の低消費電力動作モードＸを実行するように作成されている。
【００５５】
このようにすれば、万が一、レジスタＢの保持内容がノイズなどで変化したとしても、レジスタＡは決して第二の低消費電力動作モードＹを意味する信号ＬＰ２に書き換わることがなく、実施例１と同様の効果を奏することができる。
【００５６】
（実施例効果）
上述したこの実施例の装置によれば、実施例２の構成よりも簡素な構成とすることができる。
【図面の簡単な説明】
【図１】実施例１の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【図２】実施例２の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【図３】実施例３の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【符号の説明】
１は１チップマイクロコンピュータ、２は切り替えスイッチ（動作モード外部指定回路）、Ａは動作モード実行レジスタ（動作モード出力部）、Ｂは動作モード保持レジスタ、Ｃは動作モード固定レジスタ、１０は動作モード制御回路部、１１は一致回路（不一致検出部）、１３はレジスタＡ書き込み制御回路（動作モード出力部）
【発明の属する技術分野】
本発明は、通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置に関する。
【０００２】
【従来の技術】
クロック回路などの周辺回路の一部を除いて要部が１チップマイクロコンピュータに集積されてなるマイクロコンピュータ装置では、性能低下を抑止しつつ消費電力を低減するために、高速処理を必要としない場合には内部動作クロックの低下を主とする低消費電力動作モードに移行するように設計され、この種の電力節減は移動可能なマイクロコンピュータ装置において特に重要である。
【０００３】
また、この種のマイクロコンピュータ装置は、非常に多くの装置に用いられ、かつ、各装置の動作仕様も用途に応じて多くのバリエーションが必要とされるため、用途や仕様に応じて異なる低消費電力動作モードを必要とする場合が多い。
【０００４】
このような低消費電力動作モードのバリエーションを実現するために、互いに異なる低消費電力動作モードを有する１チップマイクロコンピュータを必要とされる低消費電力動作モードの数だけ製造することが考えられるが、１チップマイクロコンピュータの種類が増加するため、製造、保守の手間が増大するという不具合が問題となる。
【０００５】
そこで、従来は、１チップマイクロコンピュータに互いに異なる複数の低消費電力動作モード及び通常動作モード（通常電力消費動作モード、ノーマルモード）を実行するための機能をプログラム及び／又はハードウエアにて形成し、更にこれら各動作モードのうちの一つを選択して保持可能な動作モード保持レジスタを設け、この動作モード保持レジスタに選択すべき動作モードを指定するための情報（動作モード指定信号）を１チップマイクロコンピュータのＣＰＵを通じて書き込み、上記プログラム及び／又はハードウエアがこの動作モード保持レジスタの保持内容にしたがってマイコンを動作制御することにより、１チップマイクロコンピュータごとに適当な低消費電力動作モードを選択可能としていた。すなわち、複数の低消費電力動作モードのどれか及び通常動作モードのうちのどれを選択するかを選択可能としていた。
【０００６】
【発明が解決しようとする課題】
ところが、自動車搭載マイコンのごとき高ノイズ環境下のマイクロコンピュータでは、上述した複数の低消費電力動作モードから好適な一つをマイコンごとに設定する従来の方式では、大きな電磁波ノイズなどにより上記動作モード保持レジスタの書き込み内容が変化して実行プログラムが予定しない低消費電力動作モードに陥る場合が生じ、その結果、マイクロコンピュータをリセットして初期状態に戻すしか完全に回復することはできないという不具合があった。
【０００７】
また、この種の不具合は上述したソフトウエア（プログラム）のバグによっても発生した。
【０００８】
すなわち、複数の低消費電力動作モードのうちの特定の一つをプログラムなどで選択してレジスタに書き込み、このレジスタが保持する動作モードで作動させる従来の１チップマイクロコンピュータ装置では、あらかじめ内蔵された好ましくない低消費電力動作モードに移行してしまう可能性が無視できない確率で存在し、この別の低消費電力動作モードの誤選択によりマイクロコンピュータ運転における重大な問題が発生する可能性が生じた。
【０００９】
たとえば、いわゆるスリープモードと呼ばれるＣＰＵなどが待機状態になるような低消費電力動作モードが誤選択された場合、マイクロコンピュータのプログラムは、本来、マイクロコンピュータがこのようなスリープモードに陥ることを予定していないために、強制リセット以外に正常動作への復帰が困難となり、このような強制リセットはデータの消失など重大な問題を招いてしまう。
【００１０】
本発明は上記問題点に鑑みなされたものであり、１チップマイクロコンピュータのバリエーションを増加することなく、低消費電力動作モードの誤選択を防止可能な通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置を提供することをその目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決する請求項１記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、通常動作モード、又は、複数の低消費電力動作モードの一つが１チップマイクロコンピュータの動作モード保持レジスタに書き込まれ、装置は、この動作モード保持レジスタに書き込まれた動作モードに従って動作を行う。
【００１２】
本発明では特に、この１チップマイクロコンピュータに対してそれが選択すべき特定の低消費電力動作モードを、それを記憶する外部の動作モード外部指定回路からこの１チップマイクロコンピュータの動作モード固定レジスタに書き込む。
【００１３】
動作モード保持レジスタが通常動作モードに対応する動作モード指定信号を保持しておらず、かつ、両レジスタの保持内容に不一致が生じた場合には、動作モード保持レジスタの保持内容にかかわらず通常動作モードを実施する。
【００１４】
これにより、複数の低消費電力動作モードを指定可能な動作モード保持レジスタの保持内容に誤りが生じて、この１チップマイクロコンピュータでは決して選択されないはずの低消費電力動作モードがこの動作モード保持レジスタに保持されていた場合（なお、この場合、動作モード保持レジスタは本来、通常動作モードを保持すべきであったか、又は別の低消費電力動作モードを保持するべきであったかは不明）、１チップマイクロコンピュータは通常動作モードで動作することになるので、クロック周波数の増大などにより消費電力は増加するものの、従来のように別の低消費電力動作モードたとえばスリープモードなどに落ち込んでしまうことがなく、動作上、重大な不具合は生じることがない。
【００１５】
したがって、１チップマイクロコンピュータのバリエーションを増加することなく、低消費電力動作モードの誤選択を防止可能な複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置を実現することができる。
【００１６】
上記課題を解決する請求項２記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、動作モード保持レジスタは通常動作モードか低消費電力動作モードかを保持し、動作モード固定レジスタは上記動作モード外部指定回路の記憶内容を保持し、マイコンは、動作モード保持レジスタが低消費電力動作モードを保持する場合に動作モード固定レジスタが保持する低消費電力動作モードでの作動を行う。
【００１７】
このようにすれば、請求項１記載の構成と同様の作用効果をより簡素な構成で実現することができる。
【００１８】
上記課題を解決する請求項３記載の複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置では、動作モード保持レジスタは通常動作モードか低消費電力動作モードかを保持し、マイコンは、動作モード保持レジスタが低消費電力動作モードを保持する場合に動作モード外部指定回路が保持する低消費電力動作モードでの作動を行う。
【００１９】
このようにすれば、請求項２記載の構成と同様の作用効果をより簡素な構成で実現することができる。
【００２０】
【発明を実施するための態様】
本発明の通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置の好適な態様を以下の実施例により具体的に説明する。
【００２１】
【実施例１】
この装置の一実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図１に示す。
【００２２】
図１において、１は１チップマイクロコンピュータ（以下、単にマイコンともいう）、２は切り替えスイッチ（本発明で言う動作モード外部指定回路）である。
【００２３】
切り替えスイッチ２の切り替え接点の一方は高位電源ラインに、他方は低位電源ラインに接続されている。切り替えスイッチ２の共通接点は専用の外部ライン３、マイコン１の低消費電力動作モード指定用端子４、マイコン１の内部専用ライン５を通じて動作モード固定レジスタＣの書き込み端子に接続されている。
【００２４】
マイコン１は、図示しないＣＰＵ、ＲＡＭ、ＲＯＭ、Ｉ／Ｏ、バスなどをもつ周知のワンチップマイコン構成を有しており、更に自己の動作モードを切り替えるための動作モード制御回路部１０を有している。
【００２５】
マイコン１は、通常電力で高速動作する通常動作モード、第一の低消費電力動作モードＸ及び第二の低消費電力動作モードＹのどれかで動作可能となっている。この実施例では、通常動作モードはマイコン１が正規の内部動作クロックでの動作を意味し、第一の低消費電力動作モードＸはそれよりも低い内部動作クロックでの動作を意味し、第二の低消費電力動作モードＹは内部動作クロックを停止し、その後、外部よりこのマイコン１に所定の再起動信号が入力した場合に通常動作モードに復帰するまで内部状態を保持する動作を意味するものとするが、各動作モードの具体的内容自体は設定自由である。
【００２６】
マイコン１の各部を上記３つの動作モードのどれかで動作させる制御はこの実施例ではマイコン１各部を制御する不図示の動作モード実行回路部にて実現され、具体的には、動作モード制御回路部１０が出力する後述の動作モード信号が新たな動作モードに切り替わると、マイコン１内部の図示しない動作モード実行回路部（以下、単にハードウエアともいう）が上記動作モード信号の変更を受けてマイコン１の各部を上記動作モード信号が指定する新しい動作モードにて動作するように設定されている。このハードウエアの詳細自体は本発明の要旨ではないので説明は省略する。
【００２７】
なお、マイコン１の不図示のＲＯＭに、マイコン１の通常動作モードを実行するためのプログラム、マイコン１の第一の低消費電力動作モードＸを実行するためのプログラム、マイコン１の第二の低消費電力通常動作モードＹを実行するための特別の動作モード制御プログラムを記憶させておき、動作モード制御回路部１０が指示する後述の動作モード信号をＣＰＵに読み込んで上記動作モード制御プログラムの一つを選択して実行することにより、上記ハードウエアの一部をソフトウエア処理に置換して、回路構成を簡素化することは可能である。
【００２８】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つに対応する低消費電力動作モード指定信号（ここでは第一の低消費電力動作モードＸを指定する信号ＬＰ１）を動作モード制御回路部１０へ出力する。もちろん、上記実行プログラムを書き換えれば、上記二つの低消費電力動作モード動作Ｙを実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｙに対応する低消費電力動作モード指定信号（ここでは第二の低消費電力動作モードＹを指定する信号ＬＰ２）を動作モード制御回路部１０へ出力することができる。
【００２９】
動作モード制御回路部１０は、動作モード出力レジスタＡ、動作モード保持レジスタＢ、動作モード固定レジスタＣ、一致回路１１、デコード回路１２及びレジスタＡ書き込み制御回路１３を有している。一致回路１１は、レジスタＢ、Ｃの保持内容が一致した場合に一致信号をレジスタＡ書き込み制御回路１３に出力する。レジスタＡ書き込み制御回路１３はレジスタＢ及びレジスタＣの保持情報に基づいてレジスタＡの保持内容を更新する。デコード回路１２は切り替えスイッチ２の出力電位に基づいて、それがローレベルの場合に上記信号ＬＰ１を発生し、ハイレベルの場合に上記信号ＬＰ２を発生する。
【００３０】
レジスタＡすなわち動作モード出力レジスタは、上述したように一致回路１１の出力を受けて自己が保持する動作モード情報でマイコン１の上記動作モード制御ハードウエアを作動させるためのレジスタであって、レジスタＡは少なくとも通常動作モード、第一の低消費電力動作モード及び第二の低消費電力動作モードにそれぞれ相当する動作モード情報を保持できるビット数をもつ。また、レジスタＡは、その他のハードウエア制御信号を保持してハードウエア各部に出力してそれらを制御することもでき、この場合にはそれに相当するビット数とされる。
【００３１】
レジスタＢすなわち動作モード保持レジスタは、プログラムによりＣＰＵから書き込まれた上記動作モードの種類を決定する動作モード指定信号を保持する。この実施例では、レジスタＢは少なくとも通常制御モードを意味する信号Ｎ、第一の低消費電力動作モードＸを意味する信号ＬＰ１、第二の低消費電力動作モードＹを意味する信号ＬＰ２を保持する。
【００３２】
レジスタＣは、第一の低消費電力動作モードＸを意味する信号ＬＰ１と第二の低消費電力動作モードＹを意味する信号ＬＰ２とのどちらかを保持する。
【００３３】
デコード回路１２は、切り替えスイッチ２から入力される電位状態がローレベルである場合に第一の低消費電力動作モードＸを意味する信号ＬＰ１を発生し、切り替えスイッチ２から入力される電位状態がハイレベルである場合に第二の低消費電力動作モードＹを意味する信号ＬＰ２を発生する回路である。
【００３４】
レジスタＡ書き込み制御回路１３は、レジスタＢが信号ＬＰ１又はＬＰ２を保持し、かつ、それがレジスタＣの保持内容と一致する場合にレジスタＡにレジスタＢの保持内容を書き込み、レジスタＢが信号ＬＰ１又はＬＰ２を保持し、かつ、それがレジスタＣの保持内容と一致しない場合にレジスタＡにレジスタＢの保持内容を書き込まず、通常動作モードＮをレジスタＡに書き込む論理回路である。
【００３５】
なお、このマイコン１は、前述したように二つの低消費電力動作モードＸ，Ｙを有するが、このマイコン１は低消費電力動作モードとして第一の低消費電力動作モードＸのみを実行するものとする。したがって、切り替えスイッチ２は、第一の低消費電力動作モードＸに相当する低電位Ｌにセットされている。
（通常動作モードＮから第一の低消費電力動作モードＸへの切り替え制御）
上記動作モード制御回路部１０による通常動作モードＮから第一の低消費電力動作モードＸへの切り替え制御動作を以下に説明する。
【００３６】
プログラムにより、このマイコンで採用される第一の低消費電力動作モードＸでの動作に必要な条件が満足されたこと確認すると、ＣＰＵは上記第一の低消費電力動作モードＸを指定する低消費電力動作モード指定信号ＬＰ１をレジスタＢに出力し、レジスタＢの内部状態は通常制御モードＮに相当する信号Ｎから第一の低消費電力動作モードＸに相当する信号ＬＰ１に遷移する。
【００３７】
この時、レジスタＣは上述したように第一の低消費電力動作モードＸに相当する信号ＬＰ１を保持しているので、一致回路１１は、レジスタＣ書き込み制御回路１２に一致信号を出力し、レジスタＣ書き込み制御回路１３はレジスタＢの保持情報すなわち第一の低消費電力動作モードＸに相当する信号ＬＰ１をレジスタＡに書き込み、これを受けて、マイコン１のハードウエアは第一の低消費電力動作モードＸに移行する。
（第一の低消費電力動作モードＸから通常制御モードへの切り替え制御）
上記動作モード制御回路部１０による第一の低消費電力動作モードＸから通常制御モードへの切り替え制御動作を以下に説明する。
【００３８】
プログラムにより又は外部からの指令により、通常制御モードＮでの動作が要求されると、所定のハードウエア又はＣＰＵは通常制御モードを指定する信号ＮをレジスタＢに出力し、レジスタＢの内部状態は通常制御モードＮに相当する信号Ｎに遷移し、これによりレジスタＡに信号Ｎが書き込まれ、これを受けて、マイコン１のハードウエアは通常制御モードＮに移行する。
（レジスタＢの保持内容が信号ＬＰ１又はＬＰ２であり、かつ、レジスタＣの内容と一致しない場合）
この実施例では、レジスタＣの保持内容は常に信号ＬＰ１であるにもかかわらず、ノイズなどに起因してレジスタＢが第二の低消費電力動作モードＹを意味する信号ＬＰ２を保持するに至る場合が生じる。 この場合には、レジスタＢの保持内容は低消費電力動作モードであるにもかかわらず、一致回路１１は一致信号を出力しない。このレジスタＢ、Ｃの保持内容を受けて、レジスタＡ書き込み制御回路１３はレジスタＡに通常制御モードＮを書き込む。
【００３９】
更に説明すると、この場合、レジスタＢの本来の保持内容は信号Ｎ又は信号ＬＰ１の筈である。もしもレジスタＢの本来の保持内容が信号Ｎであれば、レジスタＡの保持内容は実質的に変更されないことになり、なんら問題は生じない。また、もしもレジスタＢの保持内容が信号ＬＰ２であれば、レジスタＢの保持内容が低消費電力動作モードであるもののレジスタＢ、Ｃの保持内容の一致が取れないためにレジスタＡには通常制御モードを意味する信号Ｎが書き込まれ、その結果、マイコン１のハードウエアが第二の低消費電力動作モードＹに移行することが阻止される。これにより、マイコンが現在遂行しているこの実行プログラムが第二の低消費電力動作モードＹを予定していないにもかかわらずマイコン１が第二の低消費電力動作モードに遷移してしまい、その結果、マイコン１にリセットを掛けてそれをいったん初期化しない限り、元の通常制御モード又は第一の低消費電力動作モードに復帰できないという不具合が生じることがない。
【００４０】
（実施例効果）
この実施例によれば、プログラムが予定しない低消費電力動作モードにマイコン１が誤って遷移することがないので、マイコン機能の低下を招くリセット操作を回避しつつ、マイコン１を一タイプのみ製造すれば用途に応じてマイコン１が使用するべき低消費電力動作モードを実行プログラム及び切り替えスイッチ２により選択することができ、その結果として、マイコン１の共用化を実現でき、更に、後で採用する低消費電力動作モードの変更も可能となる。
（変形態様）
なお、上記実施例では、レジスタＡはレジスタＢと等しいビット数を有して一致回路が一致出力をだす間はレジスタＢに対してスレーブ動作するものとしたが、レジスタＡからの動作モード変更信号を受けて実際に所定の一つの電力モードを選択して動作する図示しない上記動作モード実行回路部（以下、単にハードウエアともいう）があらかじめ低消費電力動作モードとして特定のモードのみを実施するようになっている場合には（たとえばフューズ切断などの手法により）、レジスタＡは通常動作モードと低消費電力動作モードとのどちらかを保持すればよく１ビットで構わない。
【００４１】
この場合においても、もしレジスタＢがレジスタＣの保持内容と異なる低消費電力動作モードを保持する場合には、両者が不一致であるとの信号が形成され、この信号に基づいて上記動作モード実行回路部（以下、単にハードウエアともいう）は通常動作モードに移行するため、上述の作用効果を奏することができる。
【００４２】
【実施例２】
他の実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図２に示す。
【００４３】
図２では、図１の回路に対して一致回路１１及びデコード回路１２が省略されている。
【００４４】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｘに対応する低消費電力動作モード指定信号ＬＰに相当するハイレベル電位を動作モード制御回路部１０の１ビット・レジスタＢに書き込み、そうでない場合に通常制御モードに対応する通常制御モード指定信号Ｎに相当するローレベル電位を書き込む。
【００４５】
レジスタＣは、１ビット・レジスタであって、第一の低消費電力動作モードＸを意味する信号ＬＰ１に相当するローレベル電位と、第二の低消費電力動作モードＹを意味する信号ＬＰ２に相当するハイレベル電位とのどちらかを保持する。
【００４６】
レジスタＡ書き込み制御回路１３は、レジスタＢ、Ｃの保持内容にしたがってレジスタＡへの書き込みを行う。具体的には、レジスタＢが信号ＬＰを保持し、レジスタＣが信号ＬＰ１を保持する場合、レジスタＡに信号ＬＰ１を書き込む。また、この実施例のマイコン１が実行するプログラムでは予定しないモードであるが、レジスタＢが信号ＬＰを保持し、レジスタＣが信号ＬＰ２を保持する場合、レジスタＡに信号ＬＰ２を書き込む。また、レジスタＢが通常制御モードを示す信号Ｎを保持する場合にはレジスタＡに信号Ｎを書き込む。
【００４７】
もちろん、このマイコン１の実行プログラムも低消費電力動作モードとして第一の低消費電力動作モードＸを実行するように作成されている。
【００４８】
このようにすれば、万が一、レジスタＢの保持内容がノイズなどで変化したとしても、レジスタＡは決して第二の低消費電力動作モードＹを意味する信号ＬＰ２に書き換わることがなく、実施例１と同様の効果を奏することができる。
【００４９】
（実施例効果）
上述したこの実施例の装置によれば、実施例１の構成よりも簡素な構成とすることができる。
【００５０】
【実施例３】
他の実施例を以下に説明する。
（回路構成）
この装置の要部を示すブロック図を図３に示す。
【００５１】
図３では、図２の回路に対して更にレジスタＣが省略されている。
【００５２】
ＲＯＭに格納されてＣＰＵにより順次遂行されるこのマイコン１の実行プログラムは、上記二つの低消費電力動作モード動作Ｘ、Ｙのうちの所定の一つ（ここではＸ）を実行するための条件が満足されたかどうかを必要に応じて判定し、満足された場合には、低消費電力動作モード動作Ｘに対応する低消費電力動作モード指定信号ＬＰに相当するハイレベル電位を動作モード制御回路部１０の１ビット・レジスタＢに書き込み、そうでない場合に通常制御モードに対応する通常制御モード指定信号Ｎに相当するローレベル電位を書き込む。
【００５３】
レジスタＡ書き込み制御回路１３は、レジスタＢと、切り替えスイッチ２の切り替え状態にしたがってレジスタＡへの書き込みを行う。具体的には、レジスタＢが信号ＬＰを保持し、切り替えスイッチ２が第一の低消費電力動作モードＸを意味するローレベル電位を出力する場合、レジスタＡに信号ＬＰ１を書き込む。また、この実施例のマイコン１が実行するプログラムでは予定しないモードであるが、レジスタＢが信号ＬＰを保持し、切り替えスイッチ２がハイレベル電位を出力する場合、レジスタＡに信号ＬＰ２を書き込む。また、レジスタＢが通常制御モードを示す信号Ｎを保持する場合にはレジスタＡに信号Ｎを書き込む。
【００５４】
もちろん、このマイコン１の実行プログラムも低消費電力動作モードとして第一の低消費電力動作モードＸを実行するように作成されている。
【００５５】
このようにすれば、万が一、レジスタＢの保持内容がノイズなどで変化したとしても、レジスタＡは決して第二の低消費電力動作モードＹを意味する信号ＬＰ２に書き換わることがなく、実施例１と同様の効果を奏することができる。
【００５６】
（実施例効果）
上述したこの実施例の装置によれば、実施例２の構成よりも簡素な構成とすることができる。
【図面の簡単な説明】
【図１】実施例１の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【図２】実施例２の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【図３】実施例３の複数の低消費電力動作モードを有するマイクロコンピュータ装置の実施例を示すブロック回路図である。
【符号の説明】
１は１チップマイクロコンピュータ、２は切り替えスイッチ（動作モード外部指定回路）、Ａは動作モード実行レジスタ（動作モード出力部）、Ｂは動作モード保持レジスタ、Ｃは動作モード固定レジスタ、１０は動作モード制御回路部、１１は一致回路（不一致検出部）、１３はレジスタＡ書き込み制御回路（動作モード出力部）
Claims (3)
- 通常動作モードを指定する信号、ならびに、前記通常動作モードよりもそれぞれ消費電力が小さい複数の低消費電力動作モードの各々を指定する複数の信号のうちの一つの信号を書き換え可能に保持する動作モード保持レジスタと、前記複数の低消費電力動作モードの各々を指定する複数の信号のうちの所定の一つの信号を書き換え可能に保持する動作モード固定レジスタと、前記動作モード固定レジスタが保持する前記所定の一つの信号が指定する低消費電力動作モードと前記動作モード保持レジスタが保持する信号が指定する前記低消費電力動作モードとが一致しない場合を検出する不一致検出部と、前記不一致が検出されない場合に前記動作モード保持レジスタの保持内容に相当する動作モードでの作動を指令し、前記不一致が検出された場合に前記動作モード保持レジスタの内容を無視して前記通常動作モードでの作動を指令する動作モード出力部とを有し、前記動作モード出力部が出力する動作モードを実行する１チップマイクロコンピュータと、
前記１チップマイクロコンピュータの外部に形成されて前記複数の低消費電力動作モードの各々を指定する複数の信号のうちの前記所定の一つの信号を揮発不能に保持するとともに、保持する前記所定の一つの信号を専用ラインを通じて前記動作モード固定レジスタに書き込む動作モード外部指定回路と、
を備えることを特徴とする通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置。 - 通常動作モードを指定する信号、ならびに、前記通常動作モードよりも消費電力が小さい複数の低消費電力動作モードの内の所定の１つの低消費電力動作モードを指定する信号のどちらかを書き換え可能に保持する動作モード保持レジスタと、複数の低消費電力動作モードの各々を指定する複数の信号のうちの所定の一つの信号を書き換え可能に保持する動作モード固定レジスタと、前記動作モード保持レジスタが前記所定の１つの低消費電力動作モードを指定する信号を保持する場合に前記動作モード固定レジスタが保持する前記所定の一つの信号が指定する低消費電力動作モードでの作動を指令し、前記動作モード保持レジスタが前記通常動作モードを指定する信号を保持する場合に前記通常動作モードでの作動を指令する動作モード出力部とを有し、前記動作モード出力部が出力する動作モードを実行する１チップマイクロコンピュータと、
前記１チップマイクロコンピュータの外部に形成されて前記複数の低消費電力動作モードの各々を指定する複数の信号のうちの前記所定の一つの信号を揮発不能に保持するとともに、保持する前記所定の一つの信号を専用ラインを通じて前記動作モード固定レジスタに書き込む動作モード外部指定回路と、
を備えることを特徴とする通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置。 - 通常動作モードを指定する信号、ならびに、前記通常動作モードよりも消費電力が小さい複数の低消費電力動作モードの内の所定の１つの低消費電力動作モードを指定する信号のどちらかを書き換え可能に保持する動作モード保持レジスタと、前記動作モード保持レジスタが前記通常動作モードを指定する信号を保持する場合に前記通常動作モードでの作動を指令する動作モード出力部とを有し、前記動作モード出力部が出力する動作モードを実行する１チップマイクロコンピュータと、
前記１チップマイクロコンピュータの外部に形成されて前記複数の低消費電力動作モードの各々を指定する複数の信号のうちの所定の一つの信号を揮発不能に保持するとともに、保持する前記所定の一つの信号を専用ラインを通じて１チップマイクロコンピュータに通知する動作モード外部指定回路とを備え、
前記動作モード出力部は、前記動作モード保持レジスタが前記所定の１つの低消費電力動作モードを指定する信号を保持する場合に前記動作モード外部指定回路が保持する前記所定の一つの信号が指定する低消費電力動作モードでの作動を指令することを特徴とする通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188010A JP3752970B2 (ja) | 1999-06-22 | 2000-06-22 | 通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17564299 | 1999-06-22 | ||
| JP11-175642 | 1999-06-22 | ||
| JP2000188010A JP3752970B2 (ja) | 1999-06-22 | 2000-06-22 | 通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001067337A JP2001067337A (ja) | 2001-03-16 |
| JP3752970B2 true JP3752970B2 (ja) | 2006-03-08 |
Family
ID=26496844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000188010A Expired - Lifetime JP3752970B2 (ja) | 1999-06-22 | 2000-06-22 | 通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752970B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5098367B2 (ja) * | 2007-03-06 | 2012-12-12 | 富士通セミコンダクター株式会社 | 電源電圧調整回路およびマイクロコンピュータ |
-
2000
- 2000-06-22 JP JP2000188010A patent/JP3752970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001067337A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832251A (en) | Emulation device | |
| JPS60116020A (ja) | データプロセツサにおいてパワーダウン命令を選択的に不能化する方法および装置 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP4294503B2 (ja) | 動作モード制御回路、動作モード制御回路を含むマイクロコンピュータ及びそのマイクロコンピュータを利用した制御システム | |
| JPS63126018A (ja) | 半導体集積回路 | |
| JP3752970B2 (ja) | 通常動作モード及び複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置 | |
| JP6047033B2 (ja) | Ｌｓｉおよび情報処理システム | |
| US7007181B2 (en) | Microcontroller | |
| JP4491365B2 (ja) | 直列インタフェース回路 | |
| KR20100014131A (ko) | 반도체 집적 회로 | |
| US20050235069A1 (en) | Microcontroller | |
| JP3699947B2 (ja) | マイクロコントローラ | |
| US8120418B2 (en) | Large-scale integrated circuit | |
| KR200170061Y1 (ko) | 복구능력이있는플래시메모리 | |
| KR102643031B1 (ko) | 프로그램 가능 시퀀서와 이를 이용한 시스템 온 칩 장치 | |
| KR20060087038A (ko) | 마이크로컨트롤러 시스템 및 그 롬 데이터 프로그램 방법 | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| US5687311A (en) | Microcomputer with detection of predetermined data for enabling execution of instructions for stopping supply of clock | |
| JP2006127407A (ja) | 半導体集積回路 | |
| JP7276755B2 (ja) | 処理速度整合回路およびマイクロプロセッサ | |
| JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
| JP5045692B2 (ja) | 動作モード制御回路、及びマイクロコンピュータ | |
| JPH0799434A (ja) | 低消費電力化回路 | |
| JP2001203324A (ja) | 集積回路およびその動作制御方法 | |
| JP2006309566A (ja) | メモリバックアップ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3752970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |