JP2007257290A

JP2007257290A - 集積回路及びそれを用いた信号処理装置

Info

Publication number: JP2007257290A
Application number: JP2006080796A
Authority: JP
Inventors: Kenichi Kiyosaki; 健一清崎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-03-23
Filing date: 2006-03-23
Publication date: 2007-10-04
Anticipated expiration: 2026-03-23
Also published as: CN101042610B; TWI338833B; TW200809485A; US20070229122A1; KR100972271B1; US7664973B2; KR20070096844A; JP4669803B2; CN101042610A

Abstract

【課題】外部電源の供給状況に応じて供給する電源電圧を適切に制御することにより、集積回路における電力消費を低減する。
【解決手段】第１の電源電圧を供給する外部電源が印加されて動作する集積回路において、前記外部電源から供給される前記第１の電源電圧のレベルを監視して前記外部電源から前記第１の電源電圧が供給されているか否かを判定する電源電圧監視部と、第１の周波数の第１のクロック及び前記第１の周波数よりも低い第２の周波数を有する第２のクロックが供給され、前記電源電圧監視部において、前記第１の電源電圧が供給されている旨が判定された場合には前記第１のクロックを選択し、前記第１の電源電圧が供給されていない旨が判定された場合には前記第２のクロックを選択し出力するクロック選択部と、前記クロック選択部が出力する前記第１のクロック又は前記第２のクロックのうちいずれか一方の供給を受けて動作し、前記集積回路の動作を制御するプロセッサと、を備える。
【選択図】図１

Description

本発明は、集積回路及びそれを用いた信号処理装置に関する。

近年のエレクトロニクス技術の伸展に伴って、携帯オーディオ再生機器、携帯電話、携帯型ゲーム、ＰＤＡ（Personal Digital Assistants）等といった持ち運び便利な携帯性を売りとし且つ所望のアプリケーションに係る信号処理を実行する信号処理装置の普及がめざましい。かかる信号処理装置は、二次電池（ニッケル水素充電池、リチウムイオン充電池等）や一次電池（アルカリ乾電池、マンガン乾電池等）によって構成された内部電源を搭載することで携帯性を実現している（例えば、以下に示す特許文献１を参照）。
特開２００１−１８４１４６号公報

ところで、内部電源の電源電圧のみで所望のアプリケーションを長時間実行すると、当然の結果として内部電源の電力消費は増大する。従って、信号処理装置は、多種多様なアプリケーションを長時間実行させる意味で、さらなる低消費電力化の対策が必須となっており、既存の対策では不十分であった。

前述した課題を解決するための主たる本発明は、第１の電源電圧を供給する外部電源が印加されて動作する集積回路において、前記外部電源から供給される前記第１の電源電圧のレベルを監視して前記外部電源から前記第１の電源電圧が供給されているか否かを判定する電源電圧監視部と、第１の周波数の第１のクロック及び前記第１の周波数よりも低い第２の周波数を有する第２のクロックが供給され、前記電源電圧監視部において、前記第１の電源電圧が供給されている旨が判定された場合には前記第１のクロックを選択し、前記第１の電源電圧が供給されていない旨が判定された場合には前記第２のクロックを選択し出力するクロック選択部と、前記クロック選択部が出力する前記第１のクロック又は前記第２のクロックのうちいずれか一方の供給を受けて動作し、前記集積回路の動作を制御するプロセッサと、を備える。

本発明によれば、外部電源の供給状況に応じて供給する電源電圧を適切に制御することにより、集積回路における電力消費を低減することができる。

＜信号処理装置の外部接続＞
図１は、本発明に係る信号処理装置の外部接続を説明するための図である。以下では、本発明に係る信号処理装置の一例として、ＵＳＢ（Universal Serial Bus）インタフェース１０１を備えており、パーソナルコンピュータ３００からＵＳＢケーブル４００のデータライン４０１を介して転送された圧縮オーディオデータのデジタル再生を行う携帯オーディオ再生機器１００を採りあげて説明する。なお、本発明に係る信号処理装置としては、例えば、携帯電話、携帯ゲーム、ＰＤＡ等であってもよい。

ここで、ＵＳＢとは、共通のＵＳＢインタフェースで様々なタイプの信号処理装置をＵＳＢホスト機器へと接続可能なシリアルインタフェース規格のことである。ＵＳＢの現時点での最新バージョンは「ＵＳＢ２．０」であり、ＬＳ（Low Speed）、ＦＳ（Full Speed）及びＨＳ（High Speed）の３種類の転送モードを備えており、用途に応じて３種類の転送モードが使い分けられる。また、ＵＳＢは、ハブを利用することで最大１２７個のＵＳＢ機器をツリー状に接続可能であり、また、ＵＳＢホスト機器の電源を投入した状態で新たなＵＳＢ機器を接続可能な所謂ホットプラグに対応している。

まず、パーソナルコンピュータ３００は、ＵＳＢコントローラ３１０並びにＵＳＢインタフェース３２０を備えてある場合とする。この場合、パーソナルコンピュータ３００のＵＳＢインタフェース３００と、携帯オーディオ再生機器１００のＵＳＢインタフェース１０１との間を、ＵＳＢケーブル４００によって接続することで、パーソナルコンピュータ３００と携帯オーディオ再生機器１００間がＵＳＢ接続される。なお、ＵＳＢケーブル４００は、２本のデータライン４０１と、電源ライン４０２と、ＧＮＤライン４０３とによって構成されており、ＵＳＢインタフェース３２０、１０１は、それぞれ、一対のデータ端子Ｄ＋及びＤ−と、電源端子ＶＢＵＳと、ＧＮＤ端子とが設けられる。

パーソナルコンピュータ３００は、電源プラグ３６１を介して供給されるＡＣ電源電圧をＤＣ電源電圧へと変換する電源アダプタ３６０を備えるとともに、全体の制御を司るＣＰＵ３３０、様々なプログラムを格納するＲＯＭ等のメモリ３４０、音楽ファイルや動画ファイル等を格納するハードディスク３５０、が相互に通信可能に接続されている。ここで、ハードディスク３５０に格納される音楽ファイルは、例えば、ＭＰＥＧ−１ＡｕｄｉｏＬａｙｅｒ３（ＭＰ３）形式等の圧縮オーディオデータであり、ハードディスク３５０に格納される動画ファイルは、例えば、ＭＰＥＧ−２形式、ＭＰＥＧ−４形式等の圧縮ムービーデータである。

ここで、パーソナルコンピュータ３００から携帯オーディオ再生機器１００に向けての音楽ファイルのデータ転送の概要を説明する。まず、パーソナルコンピュータ３００は、メモリ３４０に格納されたプログラムを起動し、ポーリング要求等によって携帯オーディオ再生機器１００を自身に接続されたＵＳＢ機器として認識する。そして、パーソナルコンピュータ３００は、ハードディスク３５０から任意の音楽ファイルを読み出し、ＵＳＢコントローラ３１０へと転送する。ＵＳＢコントローラ３１０は、ハードディスク３５０から読み出された音楽ファイルをパケット形式へと変換して、ＵＳＢインタフェース３２０乃至ＵＳＢケーブル４００を介して携帯オーディオ再生機器１００へと差動の半二重伝送を行うためのＵＳＢ規格に準拠した通信プロトコル処理を行う。この結果、携帯オーディオ再生機器１００は、パーソナルコンピュータ３００から音楽ファイルを取り込むことができる。

一方、携帯オーディオ再生機器１００は、パーソナルコンピュータ３００から音楽ファイルのデータ転送が完了した場合、一般的には、ＵＳＢインタフェース１０１からＵＳＢケーブル４００を取り外した上で、当該音楽ファイルの再生処理を実行することになる。しかし、音楽ファイルのデータ転送が完了した場合に、ＵＳＢインタフェース１０１にＵＳＢケーブル４００を接続したままの状態であっても、携帯オーディオ再生機器１００は、音楽ファイルの再生処理を実行することが可能である。

ところで、パーソナルコンピュータ３００は、ＵＳＢケーブル４００が有する電源ライン４０２を利用して、携帯オーディオ再生機器１００に向けて電源アダプタ３６０において生成したＤＣ電源電圧（以下、電源電圧ＶＢＵＳという。）を供給することができる。換言すると、携帯オーディオ再生機器１００は、パーソナルコンピュータ３００から音楽ファイルを取り込むのと併せて電源電圧ＶＢＵＳの供給を受けることができる。

従って、携帯オーディオ再生機器１００は、内部電源１０４の電力消費を抑えるべく、パーソナルコンピュータ３００から供給された電源電圧ＶＢＵＳを動作電圧として、パーソナルコンピュータ３００との間のＵＳＢ規格に準拠した通信プロトコル処理や音楽ファイルの再生処理を行える。

＜携帯オーディオ再生機器＞
図２は、携帯オーディオ再生機器１００の構成を示す図である。同図に示すように、携帯オーディオ再生機器１００は、本発明に係る『集積回路』の一実施形態であるＡＳＩＣ(Application Specific Integrated Circuit)２００と、その周辺回路によって構成される。なお、本実施形態では、『集積回路』をＡＳＩＣ２００によって実現するが、その他にＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）で実現してもよい。

以下では、携帯オーディオ再生機器１００の構成の説明に際して、ＡＳＩＣ２００の周辺回路の構成と、ＡＳＩＣ２００の構成と、に分けてそれぞれ説明する。

＝＝＝ＡＳＩＣ周辺回路の構成＝＝＝
ＵＳＢインタフェース１０１は、電源ライン３１０を含んだＵＳＢケーブル４００を介してＵＳＢホスト機器３００と通信可能に接続させるためのインタフェースである。前述したとおり、ＵＳＢケーブル４００は、２本のデータライン４０１と、電源ライン４０２と、ＧＮＤライン４０３とによって構成されており、ＵＳＢインタフェース１０１は、一対のデータ端子Ｄ＋及びＤ−と、電源端子ＶＢＵＳと、ＧＮＤ端子とが設けられる。

レギュレート回路１０３は、ＵＳＢインタフェース１０１から配線された電源ライン１０２の電源電圧ＶＢＵＳのレベルを、高速性が要求される通信プロトコル処理（ＨＳモードやＦＳモード等）をＡＳＩＣ２００が行う場合に必要となる電圧レベル（３．３Ｖや１．５Ｖ等）へと調整したレギュレート電源電圧ＶＲＥＧ（本発明に係る『第１の電源電圧』）を生成する。なお、ＵＳＢバスパワーとしてパーソナルコンピュータ２００から供給される電源電圧は「＋４．７５Ｖ〜＋５．２５Ｖ」の範囲と規定されており、本実施形態では、電源電圧ＶＢＵＳのレベルは「５Ｖ」とする。また、レギュレート電源電圧ＶＲＥＧのレベルは「１．５Ｖ」とする。

内部電源１０４は、一又は複数の二次電池（ニッケル水素充電池（公称電圧１．２Ｖ）、リチウムイオン充電池（公称電圧３．６Ｖ〜３．７Ｖ）等）若しくは一又は複数の一次電池（アルカリ乾電池（公称電圧１．５Ｖ）、マンガン乾電池（公称電圧１．５Ｖ）等）によって構成される電源であり、レギュレート電源電圧ＶＲＥＧのレベルよりも低いレベルの電源電圧ＶＤＤ（本発明に係る『第２の電源電圧』）を生成する。

ここで、本実施形態では、内部電源１０４は、充電が可能であり且つ公称電圧が最も低い二次電池であるニッケル水素充電池（公称電圧１．２Ｖ）によって構成される場合とする。また、電源電圧ＶＤＤは、ＡＳＩＣ２００の低消費電力化のためにできる限り低いレベルにすることが好ましいが、ＡＳＩＣ２００の正常動作が可能な範囲並びにＡＳＩＣ２００の半導体プロセスの兼ね合いによって、公称電圧（１．２Ｖ）の９０％程度の「１．１Ｖ」とする。

電源電圧選択部１０５は、後述の電源電圧監視部２７０からＤＥＴ端子を介して供給された選択信号ＤＥＴ１に基づいて、パーソナルコンピュータ２００から携帯オーディオ再生機器１００へ向けて電源電圧ＶＢＵＳが供給されている旨が判定された場合には、レギュレート電源電圧ＶＲＥＧの方を選択する。また、電源電圧選択部１０５は、前述した選択信号ＤＥＴ１に基づいて、パーソナルコンピュータ２００から携帯オーディオ再生機器１００へ向けて電源電圧ＶＢＵＳが供給されていない旨が判定された場合には電源電圧ＶＤＤの方を選択する。

不揮発性メモリ１０６は、パーソナルコンピュータ２００からＵＳＢケーブル４００を介して転送された音楽ファイルを格納する外部メモリである。不揮発性メモリ１０６は、例えば、フラッシュメモリを採用する。なお、本実施形態以外にも、より大容量のデータを格納する場合には、不揮発性メモリ１０６の代わりに、小型ハードディスク（不図示）を採用してもよい。

水晶発振器１０７は、ＰＬＬ回路２８０において基準となる原クロックＳＣＫ２を発振生成するための外付発振素子である。なお、本実施形態以外にも、携帯オーディオ再生機器１００の外部から自励クロックの供給を受けるようにしてもよい。

＝＝＝ＡＳＩＣの構成＝＝＝
まず、ＡＳＩＣ２００の端子としては、Ｄ＋端子２０１、Ｄ−端子２０２、ＭＩ端子２０３、ＯＵＴ端子２０４、ＸＴＡＬ端子２０５、ＶＢＵＳ端子２０６、ＤＥＴ端子２０７、ＶＤＤ端子２０８が設けられる。

Ｄ＋端子２０１、Ｄ−端子２０２は、ＵＳＢインタフェース１０１のデータ端子Ｄ＋、Ｄ−とそれぞれ接続させる入力端子である。ＭＩ端子２０３は、不揮発性メモリ１０６と接続させる入出力端子である。ＯＵＴ端子２０４は、音楽ファイルの再生結果を出力するための出力端子である。ＸＴＡＬ端子２０５は、水晶発振器１０７と接続させる端子である。

ＶＢＵＳ端子２０６は、ＵＳＢインタフェース１０１の電源端子より配線された電源ライン１０２と接続させる入力端子である。ＤＥＴ端子２０７は、電源電圧監視部２７０の判定結果である選択信号ＤＥＴ１を出力する出力端子である。ＶＤＤ端子２０８は、電源電圧選択部１０５において選択されたレギュレート電源電圧ＶＲＥＧ若しくは電源電圧ＶＤＤの一方が印加される入力端子である。

また、ＡＳＩＣ２００は、マイクロコンピュータ２１０、ＵＳＢコントローラ２２０、メモリインタフェース回路２３０、ＤＳＰ（Digital Signal Processor）２４０、ＲＡＭ２５０、ＤＡ変換器２６０それぞれが内部バス２０９を介して相互に通信可能に接続されており、更に、電源電圧監視部２７０、ＰＬＬ回路２８０、クロック選択部２９０、を有する。

マイクロコンピュータ２１０は、ＡＳＩＣ２００全体の制御を司る『プロセッサ』である。すなわち、マイクロコンピュータ２１０は、ＵＳＢコントローラ２２０における通信プロトコル処理や、ＤＳＰ２４０における音楽ファイルの再生処理等を統括制御する。なお、マイクロコンピュータ２１０は、後述のクロック選択部２９０から供給される逓倍クロックＳＣＫ１又は原クロックＳＣＫ２によって動作する。

ＵＳＢコントローラ２２０は、信号処理装置側の通信プロトコル処理を行うものであり、ＵＳＢインタフェース１０１からＤ＋端子２０１並びにＤ−端子２０２へと差動入力されてきたデータをＡＳＩＣ２００の内部バス２０９へと中継を行うＵＳＢトランシーバや、パケットをデコードするデコーダ、更にはデータバッファ用のＦＩＦＯ等を備える。例えば、ＵＳＢコントローラ２２０は、マイクロコンピュータ２１０からの指令によって、パーソナルコンピュータ３００から転送された音楽ファイルを内部バス２０９を介してメモリインタフェース回路２３０へと転送する。

メモリインタフェース回路２３０は、ＡＳＩＣ２００からＭＩ端子２０３に接続された不揮発性メモリ１０６に対するデータの読み出し・書き込みを制御するための回路である。例えば、メモリインタフェース回路２３０は、ＵＳＢコントローラ２２０から転送された音楽ファイルを不揮発性メモリ１０６へと書き込む処理を行う。

ＤＳＰ２４０は、音楽ファイルの再生に係るデジタル信号処理を行う回路である。例えば、音楽ファイルの再生の際には、マイクロコンピュータ２１０からの指令によって、不揮発性メモリ１０６に書き込まれた音楽ファイルがメモリインタフェース回路２３０によって読み出され、作業用メモリとしてのＲＡＭ２５０へと格納される。ＤＳＰ２４０は、ＲＡＭ２５０へと格納された音楽ファイルを読み出してそのデータ形式に準拠したデコード処理（例えば、ＭＰ３デコード等）を行う。そして、デコード処理されたデジタル量が、ＤＡ変換器２６０によってアナログ量へと変換された後にＯＵＴ端子２０４を介して外部へと出力される。

電源電圧監視部２７０は、ＵＳＢインタフェース１０１にＵＳＢケーブル４４００が接続された場合にパーソナルコンピュータ３００から電源ライン４０２を介して供給され得る電源電圧ＶＢＵＳのレベルを監視することで、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されているか否かを判定する。

詳述すると、電源ライン４０２とＵＳＢインタフェース１０１を介して電気的に接続された電源ライン１０２上にプルダウン抵抗Ｒｄを予め設けておく。その上で、ＵＳＢインタフェース１０１にＵＳＢケーブル４００が接続されてパーソナルコンピュータ３００から電源電圧ＶＢＵＳの供給を受けている場合にはＶＢＵＳ端子２０６に印加される電圧レベルは「５Ｖ」となる。一方、ＵＳＢインタフェース１０１からＵＳＢケーブル４００が取り外された場合にはパーソナルコンピュータ４００から電源電圧ＶＢＵＳの供給を受けられないので、ＶＢＵＳ端子２０６に印加される電圧レベルはプルダウン抵抗Ｒｄによって「０Ｖ」となる。

そこで、電源電圧監視部２７０は、二値化処理部２７１並びに判定処理部２７２を具備しており、二値化処理部２７１は、ＶＢＵＳ端子に印加される電圧レベルを予め定めておいた参照レベルＶｔｈ（例えば、２．５Ｖ）と比較することで、Ｈｉｇｈレベル若しくはＬｏｗレベルを出力する。

判定処理部２７２は、二値化処理部２７１より出力されたＨｉｇｈレベル又はＬｏｗレベルの期間を計測することで、Ｈｉｇｈレベルが一定期間Ｔｈ継続した場合にはパーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されている旨を判定し、Ｌｏｗレベルが一定期間Ｔｈ継続した場合にはパーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されていない旨を判定する。このように、二値化処理部２７１より出力されるＨｉｇｈレベル又はＬｏｗレベルが一定期間Ｔｈ継続するまでは判定を下さないようにすることによって、例えば、スパイク状の電源ノイズの影響を受けて、誤った判定結果が引き起こされることを防止することができる。

なお、判定処理部２７２における判定結果は、電源電圧選択部１０５がレギュレート電源電圧ＶＲＥＧ又は電源電圧ＶＤＤを選択するための選択信号ＤＥＴ１と、クロック選択部２９０が逓倍クロックＳＣＫ１又は原クロックＳＣＫ２を選択するための選択信号ＤＥＴ２として用いられる。ここで、電源電圧選択部１０５は、ＡＳＩＣ２００の周辺回路であるため、選択信号ＤＥＴ１の方は、ＤＥＴ端子を介して電源電圧選択部１０５へと出力される。

ＰＬＬ回路２８０は、水晶発振器１０７よりＸＴＡＬ端子２０５を介して供給された原クロックＳＣＫ２（本発明に係る『第２のクロック』）と同期の合った逓倍クロックＳＣＫ１（本発明に係る『第１のクロック』）を生成する回路である。なお、逓倍クロックＳＣＫ１の周波数ｆ１（本発明に係る『第１の周波数』）は、原クロックＳＣＫ２の周波数ｆ２（本発明に係る『第２の周波数』）よりも、ＰＬＬ回路２８０内の分周回路（不図示）の分周数の逆数倍とした周波数である。本実施形態では、逓倍クロックＳＣＫ１の周波数ｆ１は「５０ＭＨｚ」とし、原クロックＳＣＫ２の周波数ｆ２は「１２ＭＨｚ」とする。

クロック選択部２９０は、ＰＬＬ回路２８０より出力される逓倍クロックＳＣＫ１及びＰＬＬ回路２８０への入力される前の原クロックＳＣＫ２が供給される。そして、クロック選択部２９０は、電源電圧監視部２７０から供給された選択信号ＤＥＴ２に基づいて、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されている旨が判定された場合には逓倍クロックＳＣＫ１の方を選択してマイクロコンピュータ２１０へと供給する。また、クロック選択部２９０は、当該選択信号ＤＥＴ２に基づいて、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されていない旨が判定された場合には原クロックＳＣＫ２の方を選択してマイクロコンピュータ２１０へと供給する。

すなわち、パーソナルコンピュータ２００から携帯オーディオ再生機器１００に向けて電源電圧ＶＢＵＳが供給された場合、内部電源１０４の電力を消費しないように、電源電圧ＶＤＤよりも高いレベルのレギュレート電源電圧ＶＲＥＧが選択されるとともに、レギュレート電源電圧ＶＲＥＧが選択されていることを前提として、マイクロコンピュータ２１０の動作が停止してハングアップしないように、原クロックＳＣＫ２よりも高い周波数の逓倍クロックＳＣＫ１の方が選択される。

ここで、ＡＳＩＣ２００の消費電力は動作クロック周波数に比例するので、高い周波数の逓倍クロックＳＣＫ１を選択したことに伴って、ＡＳＩＣ２００の消費電力は原クロックＳＣＫ２を選択した場合と比較して増加することになる。しかしながら、この場合、パーソナルコンピュータ２００から供給された電源電圧ＶＢＵＳに応じたレギュレート電源電圧ＶＲＥＧの方を動作電圧として使用するので、内部電源１０４の電力消費を気にする必要がない。このように、携帯オーディオ再生機器１００は、内部電源１０４の電力消費を気にすることなく、例えば、高周波数の逓倍クロックＳＣＫ１を使用可能となり、ひいては、パーソナルコンピュータ２００からＵＳＢケーブル４００を介した音楽ファイルのデータ転送を高速処理することが可能となる。

また、パーソナルコンピュータ２００からの音楽ファイルのデータ転送が完了した後であっても、ＵＳＢインタフェース１０１にＵＳＢケーブル４００を接続したままである場合、パーソナルコンピュータ２００から電源電圧ＶＢＵＳの供給を受けている状態が継続しているので、引き続き、内部電源１０４の消費電力を抑えつつ、レギュレート電源電圧ＶＲＥＧ並びに逓倍クロックＳＣＫ１を使用して、音楽ファイルの再生処理を実行できる。

一方、ＵＳＢインタフェース１０１にＵＳＢケーブル４００が接続されておらず、パーソナルコンピュータ２００から携帯オーディオ再生機器１００に向けて電源電圧ＶＢＵＳが供給されていない場合、逓倍クロックＳＣＫ１よりも低い周波数の原クロックＳＣＫ２が選択されるので、ＡＳＩＣ２００の消費電力は逓倍クロックＳＣＫ１を選択した場合と比較して抑えられる。更に、この場合、レギュレート電源電圧ＶＲＥＧよりもレベルが低く、ＡＳＩＣ２００を動作させるため最低限必要な電源電圧ＶＤＤの方が選択されるので、ＡＳＩＣ２００の消費電力が更に抑えられる。また、ＡＳＩＣ２００の消費電力を抑えられた結果として、音楽ファイルの再生時間を長くすることができる。

＜ＡＳＩＣの動作＞
＝＝＝ＵＳＢケーブルを取り外した場合の動作＝＝＝
図３を用いて、音楽ファイルのデータ転送が完了したことや突発的な事故等に伴って、ＵＳＢインタフェース１０１にＵＳＢケーブル４００が接続された状況から、ＵＳＢケーブル４００が取り外された状況へと切り替えた場合におけるＡＳＩＣ２００の動作について説明する。なお、図３（ａ）は、ＶＢＵＳ端子２０６に印加される電圧レベルの波形を示し、図３（ｂ）は、電源電圧監視部２７０より出力される選択信号ＤＥＴ１、２の波形を示し、図３（ｃ）は、ＶＤＤ端子２０８へと印加される電源電圧の波形を示し、図３（ｄ）は、クロック選択部２９０からマイクロコンピュータ２１０へと供給されるクロックの波形を示した図である。

まず、ＵＳＢインタフェース１０１にＵＳＢケーブル４００が接続され、パーソナルコンピュータ３００から携帯オーディオ再生機器１００に向けて音楽ファイルのデータ転送並びに電源電圧ＶＢＵＳの供給がなされている場合とする。

従って、ＶＢＵＳ端子２０６に印加される電圧レベルは「５Ｖ」であり（図３（ａ）参照）、電源電圧監視部２７０においてパーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されている旨（ＤＥＴ１、ＤＥＴ２が共にＬｏｗレベル）が判定される（図３（ｂ）参照）。この結果、電源電圧選択部１０５ではＬｏｗレベルの選択信号ＤＥＴ１に基づいてレギュレート電源電圧ＶＲＥＧが選択され（図３（ｃ）参照）、また、クロック選択部２９０ではＬｏｗレベルの選択信号ＤＥＴ２に基づいて逓倍クロックＳＣＫ１が選択される。

時刻Ｔ１では、ＵＳＢインタフェース１０１からＵＳＢケーブル４００が取り外される。この場合、時刻Ｔ１から時刻Ｔ５に向けて、ＶＢＵＳ端子２０６へと印加される電圧レベルは、電源ライン１０２に接続されたプルダウン抵抗Ｒｄに基づいて「０Ｖ」へと徐々に減衰していく（図３（ａ）参照）。

つぎに、時刻Ｔ２では、二値化処理部２７１の出力は、ＶＢＵＳ端子２０６へと印加された電圧レベルが参照レベルＶｔｈを下回る（図３（ａ）参照）。しかし、スパイク状の電源ノイズによる誤判定を防ぐために、判定処理部２７２より出力される選択信号ＤＥＴ１、ＤＥＴ２は、Ｌｏｗレベルのままである（図３（ｂ）参照）。

つぎに、時刻Ｔ２から一定期間Ｔｔｈ経過した時刻Ｔ３では、まず、選択信号ＤＥＴ２を選択信号ＤＥＴ１より先にＬｏｗレベルからＨｉｇｈレベルへと切り替える（図３（ｂ）参照）。この理由は、二値化処理部２７１の出力はＬｏｗレベルを継続しているので、判定処理部２７２は、電源ノイズに起因したレベル変化とは見なさないためである。この結果、クロック選択部２９０ではＨｉｇｈレベルの選択信号ＤＥＴ２に基づいて原クロックＳＣＫ２が選択される（図３（ｄ）参照）。

つぎに、時刻Ｔ５においてＶＢＵＳ端子２０６の電圧レベルが「０Ｖ」へと完全に減衰する前の時刻Ｔ４では、判定処理部２７２は、選択信号ＤＥＴ１をＬｏｗレベルからＨｉｇｈレベルへと切り替える。この結果、電源電圧選択部１０５ではＨｉｇｈレベルの選択信号ＤＥＴ１に基づいて電源電圧ＶＤＤが選択される（図３（ｃ）参照）。

このように、クロック選択部２９０は、電源電圧監視部２７０において、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されている旨の判定から、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されていない旨の判定へと切り替わる場合、電源電圧選択部１０５においてレギュレート電源電圧ＶＲＥＧの選択から電源電圧ＶＤＤの選択へと切り替えられるよりも先に、逓倍クロックＳＣＫ１の選択から原クロックＳＣＫ２の選択へと切り替える。

すなわち、逓倍クロックＳＣＫ１の使用は、あくまで、レギュレート電源電圧ＶＲＥＧの供給が前提条件である。このため、ＵＳＢケーブル４００の取り外しに伴って、高周波数の逓倍クロックＳＣＫ１から低周波数の原クロックＳＣＫ２へと切り替えた上で、高レベルのレギュレート電源電圧ＶＲＥＧから低レベルの電源電圧ＶＤＤへと切り替える。

＝＝＝ＵＳＢケーブルを接続した場合の動作＝＝＝
図４を用いて、音楽ファイルのデータ転送を行うべく、ＵＳＢインタフェース１０１からＵＳＢケーブル４００が取り外された状況から、ＵＳＢインタフェース１０１にＵＳＢケーブル４００を接続した状況へと切り替えた場合におけるＡＳＩＣ２００の動作について説明する。なお、図４（ａ）乃至（ｄ）は、図３（ａ）乃至（ｄ）それぞれと同様の波形を示した図である。

まず、ＵＳＢインタフェース１０１からＵＳＢケーブル４００が取り外されており、携帯オーディオ再生機器１００はパーソナルコンピュータ３００から電源電圧ＶＢＵＳの供給を受けていない場合とする。

従って、ＶＢＵＳ端子２０６に印加される電圧レベルは「０Ｖ」であり（図４（ａ）参照）、電源電圧監視部２７０においてパーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されていない旨（ＤＥＴ１、ＤＥＴ２が共にＨｉｇｈレベル）が判定される（図４（ｂ）参照）。この結果、電源電圧選択部１０５ではＨｉｇｈレベルの選択信号ＤＥＴ１に基づいて電源電圧ＶＤＤの方が選択され（図４（ｃ）参照）、また、クロック選択部２９０ではＨｉｇｈレベルの選択信号ＤＥＴ２に基づいて原クロックＳＣＫ２の方が選択される。

時刻Ｔ１では、ＵＳＢインタフェース１０１にＵＳＢケーブル４００を接続する。この場合、時刻Ｔ１から時刻Ｔ５に向けて、ＶＢＵＳ端子２０６へと印加される電圧レベルは、「０Ｖ」から「５Ｖ」へと徐々に上昇していく（図４（ａ）参照）。

つぎに、時刻Ｔ２では、二値化処理部２７１の出力は、ＶＢＵＳ端子２０６へと印加された電圧レベルが参照レベルＶｔｈを上回る（図４（ａ）参照）。しかし、スパイク状の電源ノイズによる誤判定を防ぐために、判定処理部２７２から出力される選択信号ＤＥＴ１、ＤＥＴ２は、Ｈｉｇｈレベルのままである（図４（ｂ）参照）。

つぎに、時刻Ｔ２から一定期間Ｔｔｈ経過した時刻Ｔ３では、まず、選択信号ＤＥＴ１を選択信号ＤＥＴ２より先にＨｉｇｈレベルからＬｏｗレベルへと切り替える（図４（ｂ）参照）。この理由は、二値化処理部２７１の出力はＨｉｇｈレベルを継続しているので、判定処理部２７２は、電源ノイズに起因したレベル変化とは見なさないためである。なお、時刻Ｔ１から時刻Ｔ３までの期間中では、レギュレート回路１０３によってレギュレート電源電圧ＶＲＥＧが生成されている。この結果、電源電圧選択部１０５ではＬｏｗレベルの選択信号ＤＥＴ１に基づいてレギュレート電源電圧ＶＲＥＧが選択される（図４（ｃ）参照）。

つぎに、時刻Ｔ５においてＶＢＵＳ端子２０６の電圧レベルが「５Ｖ」へと完全に上昇する前の時刻Ｔ４では、判定処理部２７２は、選択信号ＤＥＴ２をＨｉｇｈレベルからＬｏｗレベルへと切り替える。この結果、クロック選択部２９０ではＬｏｗレベルの選択信号ＤＥＴ２に基づいて逓倍クロックＳＣＫ１が選択される（図４（ｄ）参照）。

このように、クロック選択部２９０は、電源電圧監視部２７０において、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されていない旨の判定から、パーソナルコンピュータ３００から電源電圧ＶＢＵＳが供給されている旨の判定へと切り替わった場合、電源電圧選択部１０５において電源電圧ＶＤＤの選択からレギュレート電源電圧ＶＲＥＧの選択へと切り替えられるよりも後に、原クロックＳＣＫ２の選択から逓倍クロックＳＣＫ１の選択へと切り替える。

すなわち、逓倍クロックＳＣＫ１の使用は、あくまで、レギュレート電源電圧ＶＲＥＧの供給が前提条件である。このため、ＵＳＢケーブル４００を接続したことに伴って、低レベルの電源電圧ＶＤＤから高レベルのレギュレート電源電圧ＶＲＥＧへと切り替えた上で、低周波数の原クロックＳＣＫ２から高周波数の逓倍クロックＳＣＫ１へと切り替える。

以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、その等価物も含まれる。

本発明に係る信号処理装置の外部接続を説明するための図である。本発明に係る信号処理装置の構成を示す図である。本発明に係る集積回路の動作を説明するための主要信号の波形図である。本発明に係る集積回路の動作を説明するための主要信号の波形図である。

符号の説明

１００携帯オーディオ再生機器１０１、３２０ＵＳＢインタフェース
１０２、４０２電源ライン１０３レギュレート回路
１０４内部電源１０５電源電圧選択部
１０６不揮発性メモリ１０７水晶発振器
２００ＡＳＩＣ２０１Ｄ＋端子
２０２Ｄ−端子２０３ＭＩ端子
２０４ＯＵＴ端子２０５ＸＴＡＬ端子
２０６ＶＢＵＳ端子２０７ＤＥＴ端子
２０８ＶＤＤ端子２１０マイクロコンピュータ
２２０、３１０ＵＳＢコントローラ２３０メモリインタフェース回路
２４０ＤＳＰ２５０ＲＡＭ
２６０ＤＡ変換器２７０電源電圧監視部
２７１二値化処理部２７２判定処理部
２８０ＰＬＬ回路２９０クロック選択部
３００パーソナルコンピュータ３３０ＣＰＵ
３４０メモリ３５０ハードディスク
３６０電源アダプタ３６１電源プラグ
４００ＵＳＢケーブル４０１データライン
４０３ＧＮＤライン

Claims

第１の電源電圧を供給する外部電源が印加されて動作する集積回路において、
前記外部電源から供給される前記第１の電源電圧のレベルを監視して前記外部電源から前記第１の電源電圧が供給されているか否かを判定する電源電圧監視部と、
第１の周波数の第１のクロック及び前記第１の周波数よりも低い第２の周波数を有する第２のクロックが供給され、前記電源電圧監視部において、前記第１の電源電圧が供給されている旨が判定された場合には前記第１のクロックを選択し、前記第１の電源電圧が供給されていない旨が判定された場合には前記第２のクロックを選択し出力するクロック選択部と、
前記クロック選択部が出力する前記第１のクロック又は前記第２のクロックのうちいずれか一方の供給を受けて動作し、前記集積回路の動作を制御するプロセッサと、
を備えることを特徴とする集積回路。
請求項１に記載の集積回路において、当該集積回路は、前記外部電源、又は、前記第１の電源電圧よりもレベルの低い第２の電源電圧を供給する内部電源、のうちいずれか一方が印加されて動作するものであって、
前記電源電圧監視部は、
前記第１の電源電圧が供給されている旨が判定された場合には前記第１の電源電圧が印加され、前記第１の電源電圧が供給されていない旨が判定された場合には前記第２の電源電圧が印加されるべく制御を行うこと、
を特徴とする集積回路。
請求項１又は２に記載の集積回路において、前記外部電源は、データ通信を行うとともに前記第１の電源電圧を供給することが可能なインタフェースより供給されること、を特徴とする集積回路。
請求項１に記載の集積回路において、当該集積回路は、更に、
前記第２のクロックに基づいて前記第１のクロックを生成するＰＬＬ回路を備えること、を特徴とする集積回路。
請求項２に記載の集積回路において、前記電源電圧監視部は、
前記第１の電源電圧の供給開始の際には電源電圧の変化の後に前記クロック選択部における選択を切り替え、前記第１の電源電圧の供給終了の際には電源電圧の変化に先立って前記クロック選択部における選択を切り替えること、を特徴とする集積回路。
請求項２又は４に記載の集積回路において、当該集積回路は、更に、
デジタルデータをデコード処理するデジタル信号処理回路を備え、当該デジタル信号処理回路は、前記電源電圧監視部が選択制御する前記第１の電源電圧又は前記第２の電源電圧のうちいずれか一方に応じて動作すること、を特徴とする集積回路。
請求項６に記載する集積回路を備える信号処理装置において、当該信号処理装置は、更に、
前記外部電源及び前記内部電源に接続され、前記電源電圧監視部の判定結果に応じて前記第１の電源電圧又は前記第２の電源電圧のうちいずれか一方を出力する電源電圧選択部を備え、
前記集積回路は、前記電源電圧選択部が出力する前記第１の電源電圧又は前記第２の電源電圧のうちいずれか一方に応じて動作すること、を特徴とする集積回路。
請求項７に記載する信号処理装置において、当該信号処理装置は、更に、
前記デジタルデータを格納する不揮発性メモリを備え、
前記デジタル信号処理回路は、前記不揮発性メモリに格納された前記デジタルデータを読み出してデコード処理を行うこと、を特徴とする信号処理装置。