JP2012205366A

JP2012205366A - 入出力回路

Info

Publication number: JP2012205366A
Application number: JP2011066492A
Authority: JP
Inventors: Atsushi Wada; 淳和田; Hajime Mizukami; 一水上; Mitsuaki Hatakeyama; 満章畠山; Shigeto Kobayashi; 重人小林
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2011-03-24
Filing date: 2011-03-24
Publication date: 2012-10-22
Also published as: US20120242282A1; US9484759B2; CN102692570B; US20140340026A1; CN102692570A; US8796988B2; US20160164327A9

Abstract

【課題】コネクタに接続されたチャージャーの検出処理を正しく行う。
【解決手段】電源検出回路１２は、ＶＢＵＳ端子への外部からの給電を検出する。チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の電圧を監視することにより、チャージャーの種類を検出する。制御部１５は、電源検出回路１２から上記給電検出の通知を受けた後、タイミングを調整して、チャージャー検出回路１４にチャージャーの種類検出処理の開始を指示する。
【選択図】図１

Description

本発明は、電源供給用端子とデータ通信用端子を備えるコネクタと、内部回路との間に設けられる入出力回路に関する。

近年、スマートフォンが急速に普及してきている。多くのスマートフォンでは、デザイン性の向上や、回路規模の縮小を図るため、コネクタを共通化する試みがなされている（たとえば、特許文献１参照）。たとえば、Ｍｉｃｒｏ−ＵＳＢコネクタのみを備える機種も販売されている。この機種では、給電やデータ通信に加えて、音声信号のやりとりも一つのＭｉｃｒｏ−ＵＳＢコネクタで行われている。このようなコネクタ共通化は、携帯電話機、小型ＰＣ、デジタルカメラ、携帯型音楽プレーヤ、ＩＣレコーダ、ゲーム機など、他の携帯機器でも試みられている。

このようなコネクタ共通化の流れの一方、携帯機器に接続される機器、充電器、アクセサリの種類は年々増加しており、携帯機器側で何が接続されたかを判別することが難しくなってきている。

特開２０１０−２０５４３７号公報

ある携帯機器に充電する場合、その機器専用のチャージャー以外で充電されることも多い。市場には専用のチャージャー以外の様々なチャージャーが存在する。これらチャージャーのチャージ電流は統一されていないため、チャージャーの種類を携帯機器内の充電回路に認識させる必要がある。

しかしながら、コネクタに挿入すべきプラグソケットの形状や、ユーザによる挿入タイミングのずれや、電池切れなどにより、チャージャーの検出処理が正しく行われない場合がある。たとえば、チャージャーの種類を誤検出してしまう場合がある。

本発明はこうした状況に鑑みなされたものであり、その目的は、コネクタに接続されたチャージャーの検出処理を正しく行う技術を提供することにある。

本発明のある態様の入出力回路は、電源端子と、差動対のデータ端子である第１データ端子および第２データ端子とを少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子への外部からの給電を検出する電源検出回路と、第１データ端子および第２データ端子の電圧を監視することにより、チャージャーの種類を検出するチャージャー検出回路と、電源検出回路から給電検出の通知を受けた後、タイミングを調整して、チャージャー検出回路にチャージャーの種類検出処理の開始を指示する制御部と、を備える。

本発明によれば、回路規模の増大を抑制しながら、コネクタに接続されたチャージャーの検出処理を正しく行うことができる。

本発明の実施の形態に係る入出力回路の構成を説明するための図である。本発明の実施の形態に係るチャージャー検出回路の構成例を示す図である。本発明の実施の形態に係る判定回路によるモード判定処理を説明するためのテーブルを示す図である。メーカＢのチャージャーのＤＰ端子およびＤＭ端子の構成を示す図である。図５（ａ）、（ｂ）は、メーカＡのチャージャーのＤＰ端子およびＤＭ端子の構成を示す図である。Ｍｉｃｒｏ−ＵＳＢプラグソケットの構造を示す図である。端子部を上から見た図である。図１に示した入出力回路のうちチャージャー検出に関連する構成要素を抜粋した図である。図８に示す回路構成においてチャージャーの再検知処理が実行される手順を示すタイミングチャートである。図８に示す回路構成において外部電源ＶＢＵＳが供給された後にＬＳＩ電源が供給される場合の手順を示すタイミングチャートである。

図１は、本発明の実施の形態に係る入出力回路１０の構成を説明するための図である。入出力回路１０は、コネクタ２０と、内部回路である電源回路３０および内部処理回路４０とを接続する。以下、本明細書では入出力回路１０、コネクタ２０、電源回路３０および内部処理回路４０がスマートフォンに搭載される例を説明する。また、コネクタ２０として、Ｍｉｃｒｏ−ＵＳＢコネクタを採用する例を説明する。Ｍｉｃｒｏ−ＵＳＢコネクタは、電源端子（ＶＢＵＳ）、グラウンド端子（ＧＮＤ）、差動対端子（Ｄ＋、Ｄ−）、識別線端子（ＩＤ）の５つの端子（ピン）で構成される。

電源回路３０は、電池３１および充電回路３２を含む。電池３１には、リチウムイオン電池やニッケル水素電池が採用される。コネクタ２０にチャージャーが接続されると、充電回路３２による制御のもと、入出力回路１０内の電源パスを介して当該チャージャーから電池３１に電力が充電される。

内部処理回路４０は、メインプロセッサ４１、第１回路５１、・・・第ｎ回路５ｎを含む。メインプロセッサ４１は、搭載される端末装置（本実施の携帯では、スマートフォン）全体を制御する。第１回路５１、・・・第ｎ回路５ｎは、それぞれ専用の処理を実行する回路である。たとえば、画像処理回路、音声処理回路、ＰＨＹ（Physical Layer Chip）回路、ＵＡＲＴ (Universal Asynchronous Receiver Transmitter) 回路などが該当する。メインプロセッサ４１、第１回路５１、・・・第ｎ回路５ｎは、コネクタ２０に接続された装置（たとえば、ＰＣ）またはアクセサリ機器（たとえば、イヤホン、ヘッドフォン、マイク）と入出力回路１０を介して信号をやりとりする。

入出力回路１０は、電源スイッチ１１、電源検出回路１２、識別端子電圧検出回路１３、チャージャー検出回路１４、制御部１５およびデータ線スイッチ部１６を含む。入出力回路１０の電源は、基本的に、ＶＤＤ端子を介して電池３１から供給される。なお、電源検出回路１２の電源は、ＶＢＵＳ端子を介してコネクタ２０に接続されたチャージャーから供給される。

電源スイッチ１１は、ＶＢＵＳ端子を介してコネクタ２０に接続されたチャージャーから供給される電力を、ＶＢＵＳＯＵＴ端子を介して電池３１に導通させるか遮断させるかを切り替えるスイッチである。電源スイッチ１１には、パワーＭＯＳＦＥＴなどを採用することができる。電源スイッチ１１の切り替えは電源検出回路１２により制御される。

電源検出回路１２は、ＶＢＵＳ端子への外部からの給電を検出する。すなわち、コネクタ２０にチャージャーが接続されたことを検出する。電源検出回路１２は、ＶＢＵＳ端子への外部からの給電を検出すると、電源スイッチ１１をオンするとともに、制御部１５に電源検出を通知する。なお、制御部１５から電源スイッチ１１をオンすることの許可信号を受信してから電源スイッチ１１をオンする設計であってもよい。

識別端子電圧検出回路１３は、ＩＤ端子の電圧を検出して制御部１５に通知する。たとえば、識別端子電圧検出回路１３はアナログ／デジタル変換器で構成できる。アクセサリ機器の多くは、そのＩＤ端子とＧＮＤ端子間の抵抗値を自己の識別情報として利用している。したがって、コネクタ２０のＩＤ端子の電圧を検出することにより、コネクタ２０に接続されたアクセサリ機器の種別を、ほぼ特定することができる。

チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の電圧を監視および検出することにより、チャージャーの種類を特定する。より具体的には、チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。また、チャージャー検出回路１４は、プルアップ／プルダウンの種類（プルアップ・プルダウン抵抗の違い）も検出できる。チャージャー検出回路１４は、検出結果を制御部１５に通知する。

制御部１５は、入出力回路１０全体を制御する。本実施の形態では、制御部１５にＩ^２Ｃシリアルコントローラを採用する例を説明する。この場合、制御部１５は内部処理回路４０からＩ^２Ｃ＿ＳＣＬ端子を介してクロック信号を受ける。また、制御部１５と内部処理回路４０間はＩ^２Ｃ＿ＳＤＡ端子を介してデータ信号がやりとりされる。また、制御部１５は内部処理回路４０にＩＮＴＢ端子を介して割込信号を供給する。さらに、制御部１５は内部処理回路４０からＲＥＳＥＴＢ端子を介してハードウェアリセット信号を受ける。

制御部１５は充電回路３２にＣＨＧ＿ＤＥＴＢ端子を介してチャージャー検出信号を供給する。また、制御部１５は電源検出回路１２、識別端子電圧検出回路１３およびチャージャー検出回路１４のそれぞれに制御信号を供給することができる。

データ線スイッチ部１６は、複数のスイッチを含み、内部処理回路４０とＤＰ端子およびＤＭ端子を介して外部機器とやりとりされる各種信号のスイッチング制御を行う。なお、本明細書ではデータ線スイッチ部１６のスイッチングには注目しないため、その詳細な内部構成の説明は省略する。

図２は、本発明の実施の形態に係るチャージャー検出回路１４の構成例を示す図である。当該チャージャー検出回路１４は、第１コンパレータＣＰ１、第２コンパレータＣＰ２、第３コンパレータＣＰ３および判定回路１４ａを備える。第１コンパレータＣＰ１は、ＤＰ端子の電圧と、第１参照電圧Ｒｅｆ１とを比較し、その判定結果を判定回路１４ａに出力する。より具体的には、第１コンパレータＣＰ１は、ＤＰ端子の電圧が第１参照電圧Ｒｅｆより高いときハイレベルを出力し、低いときローレベルを出力する。

第２コンパレータＣＰ２は、ＤＭ端子の電圧と、第２参照電圧Ｒｅｆ２とを比較し、その判定結果を判定回路１４ａに出力する。より具体的には、第２コンパレータＣＰ２は、ＤＭ端子の電圧が第２参照電圧Ｒｅｆ２より高いときハイレベルを出力し、低いときローレベルを出力する。第３コンパレータＣＰ３は、ＤＭ端子の電圧と、第３参照電圧Ｒｅｆ３とを比較し、その判定結果を判定回路１４ａに出力する。より具体的には、第３コンパレータＣＰ３は、ＤＭ端子の電圧が第３参照電圧Ｒｅｆ３より高いときハイレベルを出力し、低いときローレベルを出力する。

判定回路１４ａは、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３の出力結果に応じて、コネクタ２０に接続されたチャージャーの種類を判定する。なお、判定回路１４ａは、第２コンパレータＣＰ２の出力がローレベルで第３コンパレータＣＰ３の出力がハイレベルのとき、ＤＭ端子の判定結果をミドルレベルと判定する。

チャージャー検出回路１４は、第１プルアップ回路、第１プルダウン回路、第２プルアップ回路、第２プルダウン回路、第１スイッチＳＷ１および第２スイッチＳＷ２をさらに備える。第１プルアップ回路は電源ＶＤＤに接続された定電流源ＣＩＳ１を備え、定電流源ＣＩＳ１は第１スイッチＳＷ１を介してＤＰ端子と接続し、ＤＰ端子をプルアップ可能な構成である。第１プルダウン回路は、グラウンドに接続された第１抵抗Ｒ１を備え、第１抵抗Ｒ１は第１スイッチＳＷ１を介してＤＰ端子と接続し、ＤＰ端子をプルダウン可能な構成である。第２プルアップ回路は電源ＶＤＤに接続された第２抵抗Ｒ２を備え、第２抵抗Ｒ２は第２スイッチＳＷ２を介してＤＭ端子と接続し、ＤＭ端子をプルアップ可能な構成である。第２プルダウン回路は、グラウンドに接続された第３抵抗Ｒ３を備え、第３抵抗Ｒ３は第２スイッチＳＷ２を介してＤＭ端子と接続し、ＤＭ端子をプルダウン可能な構成である。

図２にて、第１抵抗Ｒ１の抵抗値は第３抵抗Ｒ３の抵抗値より高い値に設定される。たとえば、２倍に設定される。第２抵抗Ｒ２の抵抗値は非常に低く設定される。定電流源ＣＩＳ１が流す電流値も非常に低く設定される。また、第１参照電圧Ｒｅｆ１、第２参照電圧Ｒｅｆ２および第３参照電圧Ｒｅｆ３の関係は、第３参照電圧Ｒｅｆ３＜第１参照電圧Ｒｅｆ１＜第２参照電圧Ｒｅｆ２に設定する。なお、この回路構成は一例であり、プルダウン抵抗はプルダウン電流でもいし、プルアップ抵抗は一定電圧でもよい。

本実施の形態では、判定回路１４ａは、コネクタ２０に接続されたチャージャーの種別を２段階のステップで判定する。第１ステップでは、ＤＰ端子を第１プルアップ回路に接続し、ＤＭ端子を第２プルダウン回路に接続する。第２ステップでは、ＤＰ端子を第１プルダウン回路に接続し、ＤＭ端子を第２プルアップ回路に接続する。

図３は、本発明の実施の形態に係る判定回路１４ａによるモード判定処理を説明するためのテーブルを示す図である。図３では６種類のモードが規定され、そのうち４種類のモードがチャージを行うモードである。ＵＳＢ−ＩＦ（ＢＣ）規格では、ＵＳＢ専用チャージャーの判別方法を規定している。具体的には、ＤＰ端子とＤＭ端子間のショートを、専用のチャージャー（Dedicated Charger）と規定している。また、一般にＵＳＢのデータ通信では、ＤＰ端子およびＤＭ端子がそれぞれ終端される。図３に示す例では、メーカＡおよびメーカＢがそれぞれ独自仕様のチャージャーを製造販売していることを前提とする。

図３にて、第１モードはメーカＡのチャージャーが接続されたモードを示す。第２モードはＵＳＢ−ＩＦ（ＢＣ）規格で規定されたＤＭ端子のハイレベルが採用されたチャージャーが接続されたモードを示す。第３モードはメーカＢのチャージャーが接続されたモードを示す。第４モードはＤＰ端子およびＤＭ端子に外部から何も接続されていないオープンなモードを示す。第５モードはＵＳＢ−ＩＦ（ＢＣ）規格で規定されたＤＰ端子とＤＭ端子間のショートが採用されたチャージャーが接続されたモードを示す。第６モードはＤＰ端子およびＤＭ端子がそれぞれ終端され、給電されていないモードを示す。

これらのモードのうち、第１モード、第２モード、第３モードおよび第５モードが給電を受けるモードであり、判定回路１４ａは第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３の出力結果からいずれのモードであるか判定する。すなわち、４種類のチャージャーのいずれが接続されたかを判定する。

第４モードの場合、ＤＰ端子およびＤＭ端子には外部から何も接続されていないため、ＤＰ端子は第１プルアップ回路によりプルアップされ、第１コンパレータＣＰ１はハイレベルを出力する。一方、ＤＭ端子は第２プルダウン回路によりプルダウンされ、第２コンパレータＣＰ２および第３コンパレータＣＰ３はローレベルを出力する。判定回路１４ａは、ＤＰ端子がハイレベル、ＤＭ端子がローレベルのとき第４モードと判定する。第４モードは第１ステップにより一義的に特定されるため、第２ステップに移行する必要はない。

第５モードの場合、ＤＰ端子とＤＭ端子間がショートしているため、第１プルアップ回路の電源から第２プルダウン回路のグラウンドまで電流が流れ、第３抵抗Ｒ３の抵抗値は低く設定されているため、ＤＰ端子およびＤＭ端子の電圧は低く、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３はいずれもローレベルを出力する。第６モードの場合、ＤＰ端子およびＤＭ端子がそれぞれ終端されているため、ＤＰ端子およびＤＭ端子の電圧は低く、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３はいずれもローレベルを出力する。

このように、判定回路１４ａは第１ステップの判定結果がＤＰ端子およびＤＭ端子がともにローレベルの場合、第５モードであるか第６モードであるかを判定することができない。この場合、判定回路１４ａは第２ステップに移行するため、第１スイッチＳＷ１に切替信号を送信し、ＤＰ端子から第１プルアップ回路を切り離させ、ＤＰ端子に第１プルダウン回路を接続させる。同様に、第２スイッチＳＷ２に切替信号を送信し、ＤＭ端子から第２プルダウン回路を切り離させ、ＤＭ端子に第２プルアップ回路を接続させる。

第５モードの場合、ＤＰ端子とＤＭ端子間がショートしているため、第２プルアップ回路の電源から第１プルダウン回路のグラウンドまで電流が流れる。この際、第１抵抗Ｒ１の抵抗値は高く設定され、第１参照電圧Ｒｅｆ１の値は低く設定されているため、第１コンパレータＣＰ１の出力はローレベルからハイレベルに変化する。一方、第６モードの場合、ＤＰ端子が終端されているため、第１コンパレータＣＰ１の出力はローレベルを維持する。よって、判定回路１４ａは第１コンパレータＣＰ１の出力が反転すれば第５モード、反転しなければ第６モードと判定できる。

図４は、メーカＢのチャージャーのＤＰ端子およびＤＭ端子の構成を示す図である。当該チャージャーのプラグ内のＤＰ端子は第４抵抗Ｒ４を介して電源ＶＤＤに接続され、第５抵抗Ｒ５を介してグラウンドに接続される。ＤＭ端子は第６抵抗Ｒ６を介して電源ＶＤＤに接続され、第７抵抗Ｒ７を介してグラウンドに接続される。ここでは、端末コネクタ側の電源電圧ＶＤＤのほうがプラグ側の電源電圧ＶＤＤより低い設計であるとする。第４抵抗Ｒ４の抵抗値は第５抵抗Ｒ５の抵抗値より高く設定され、分圧電圧は高めに設定される。第６抵抗Ｒ６の抵抗値は第７抵抗Ｒ７の抵抗値とほぼ同じに設定され、分圧電圧はほぼ中間電位に設定される。

図４に示すように第４モードでは、ＤＰ端子は第１プルアップ回路によりプルアップされ、第１コンパレータＣＰ１はハイレベルを出力する。一方、ＤＭ端子は第３抵抗Ｒ３の抵抗値が低いため、中間電位が維持され、第２コンパレータＣＰ２はローレベルを出力し、第３コンパレータＣＰ３はハイレベルを出力する。判定回路１４ａは、ＤＰ端子がハイレベル、ＤＭ端子がミドルレベルのとき第３モードと判定する。第３モードは第１ステップにより一義的に特定されるため、第２ステップに移行する必要はない。

なお、メーカＢのチャージャーをサポートしない場合、第３コンパレータＣＰ３を設ける必要はない。また、第２抵抗Ｒ２の抵抗値、第３抵抗Ｒ３の抵抗値、第２参照電圧Ｒｅｆ２の値および第３参照電圧Ｒｅｆ３の値は、メーカＢのチャージャーのＤＭ端子をミドルレベルと判定できる値に設定される必要がある。

図５（ａ）、（ｂ）は、メーカＡのチャージャーのＤＰ端子およびＤＭ端子の構成を示す図である。図５（ａ）は第１ステップの状態、図５（ｂ）は第２ステップの状態を示す。当該チャージャーのプラグ内のＤＰ端子およびＤＭ端子は第８抵抗Ｒ８を介して電源ＶＤＤに接続され、第９抵抗Ｒ９を介してグラウンドに接続される。ここでは、端末コネクタ側の電源電圧ＶＤＤのほうがプラグ側の電源電圧ＶＤＤより低い設計であるとする。第８抵抗Ｒ８の抵抗値は第９抵抗Ｒ９の抵抗値より低く設定され、第８抵抗Ｒ８および第９抵抗Ｒ９の抵抗値は、第３抵抗Ｒ３と比較し、非常に低く設定される。

図５（ａ）に示すように第１モードの場合は、ＤＰ端子およびＤＭ端子は第１プルアップ回路によりプルアップされ、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３はいすれもハイレベルを出力する。また、第２モードの場合、ＤＰ端子は第１プルアップ回路によりプルアップされ、ＤＭ端子はハイレベルに設定される規格であるため、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３はいすれもハイレベルを出力する。

このように、判定回路１４ａは第１ステップの判定結果がＤＰ端子およびＤＭ端子がともにハイレベルの場合、第１モードであるか第２モードであるかを判定することができない。この場合、判定回路１４ａは第２ステップに移行するため、第１スイッチＳＷ１に切替信号を送信し、ＤＰ端子から第１プルアップ回路を切り離させ、ＤＰ端子に第１プルダウン回路を接続させる。同様に、第２スイッチＳＷ２に切替信号を送信し、ＤＭ端子から第２プルダウン回路を切り離させ、ＤＭ端子に第２プルアップ回路を接続させる。

第２モードの場合、ＤＰ端子に外部から何も接続されていないため、ＤＰ端子に第１プルダウン回路が接続されると、ＤＰ端子の電圧は低下し、第１コンパレータＣＰ１の出力はハイレベルからローレベルに変化する。一方、第１モードの場合、ＤＰ端子は第１プルアップ回路から第１プルダウン回路への切り替わりの前後で、第８抵抗Ｒ８および第９抵抗Ｒ９による分圧電圧がほとんど低下しないため、第１コンパレータＣＰ１の出力はハイレベルを維持する。よって、判定回路１４ａは第１コンパレータＣＰ１の出力が反転すれば第１モード、反転しなければ第２モードと判定できる。

なお、判定回路１４ａは、第２ステップによる検出処理の終了後、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３の動作を停止させてもよい。たとえば、電源遮断状態または省電力状態に移行させる。この場合、電源検出回路１２により外部からの給電が検出されると、判定回路１４ａは、制御部１５を介してまたは電源検出回路１２から直接、起動信号を受け、第１コンパレータＣＰ１、第２コンパレータＣＰ２および第３コンパレータＣＰ３を通常動作が可能な状態に復帰させる。これによれば、チャージャー検出回路１４の消費電力を低減できる。

チャージャー検出回路１４は、モード検出処理が終了するとその検出結果を制御部１５に出力する。制御部１５は、チャージャー検出回路１４からその検出結果を受けると、コネクタ２０に有効なチャージャーが接続されている場合、その旨を充電回路３２に通知する。これにより、電池切れなどにより内部処理回路４０が起動できない場合でも、入出力回路１０から電源回路３０に直接、チャージャーの接続検知を通知できる。なお、図１に示す回路構成では、チャージャーの種類は制御部１５から充電回路３２に直接、通知することはできない。

制御部１５は、チャージャー検出回路１４から検出結果を受けると、その種類を内部レジスタに格納する。制御部１５は、必要に応じてメインプロセッサ４１にコネクタ２０に接続されたチャージャーの種類を通知する。たとえば、メインプロセッサ４１からチャージャーの種類の取得要求が出された場合、制御部１５はチャージャーの種類をＩ^２Ｃ＿ＳＤＡ端子を介してメインプロセッサ４１に通知する。Ｉ^２Ｃ＿ＳＤＡ端子はＩＤ端子の検出結果などを通知するために、もともと必要な端子であり、チャージャーの種類を通知するために新たに設けられた端子ではない。

メインプロセッサ４１は、チャージャーの種類に応じた充電制御を充電回路３２に指示する。たとえば、チャージャーの仕様が低い場合、電池３１に引き込む電力量を制限するよう指示する。これにより、チャージャーを保護し、電源線における急峻な電圧低下を抑制できる。

以上説明したように本実施の形態によれば、入出力回路１０内にＤＰ端子およびＤＭ端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出可能なチャージャー検出回路１４を設けることにより、回路規模の増大を抑制しながら、低消費電力で、コネクタ２０に接続されたチャージャーの種類を的確に認識できる。また、２段階のステップによる判定方法を採用することにより、コンパレータの数の増大を抑制でき、回路面積の増大を抑制し、低消費電力化にもつながる。

つぎに、上述したチャージャーの検出処理を正しく行う仕組みについて説明する。チャージャーの検出処理を正しく行うために、制御部１５は、電源検出回路１２から給電検出の通知を受けた後、タイミングを調整して、チャージャー検出回路１４にチャージャーの種類検出処理の開始を指示する。以下、より具体的に説明する。

図６は、Ｍｉｃｒｏ−ＵＳＢプラグソケットの構造を示す図である。図６は当該プラグソケットの上蓋Ｐ１を本体Ｐ２から外し、端子部Ｔ１を露出させた図である。図７は、端子部Ｔ１を上から見た図である。上述したようにＭｉｃｒｏ−ＵＳＢの端子部Ｔ１は、電源端子（ＶＢＵＳ）、グラウンド端子（ＧＮＤ）、差動対端子（Ｄ＋、Ｄ−）、識別線端子（ＩＤ）の５つの端子（ピン）で構成される。

このうち、電源端子（ＶＢＵＳ）およびグラウンド端子（ＧＮＤ）は、差動対端子（Ｄ＋、Ｄ−）および識別線端子（ＩＤ）より挿入方向に延びており、電源端子（ＶＢＵＳ）およびグラウンド端子（ＧＮＤ）と、差動対端子（Ｄ＋、Ｄ−）および識別線端子（ＩＤ）との間には、物理的な距離Ｌ１がある。したがって、電源端子（ＶＢＵＳ）およびグラウンド端子（ＧＮＤ）のほうが差動対端子（Ｄ＋、Ｄ−）および識別線端子（ＩＤ）より先に、コネクタ２０内の対応する端子に接触する。

図８は、図１に示した入出力回路１０のうちチャージャー検出に関連する構成要素を抜粋した図である。具体的には、図１に示した入出力回路１０の電源検出回路１２、チャージャー検出回路１４および制御部１５を抜粋し、その具体的構成例を示す図である。

ＶＢＵＳ検出回路１２ａは、図１の電源検出回路１２に対応する。Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂおよびＡＮＤ回路１５ｃは、図１の制御部１５の一部をなす。ＶＢＵＳ検出回路１２ａは、コネクタ２０に接続されたチャージャーからの外部電源で動作する。一方、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂ、ＡＮＤ回路１５ｃおよびチャージャー検出回路１４は、電池３１から内部電源であるＬＳＩ電源を受けて動作する。

Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂおよびＡＮＤ回路１５ｃには、メインプロセッサ４１からハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴがそれぞれ入力される。Ｉ^２ＣＩ／Ｆ回路１５ａおよびチャージャー再検知レジスタ１５ｂは、当該ハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴを受けると、保持しているレジスタ値を初期値にリセットする。

ＶＢＵＳ検出回路１２ａは、コネクタ２０に接続されたチャージャーからの外部電源ＶＢＵＳを検出すると、電源検出信号ＶＢＵＳＤＥＴをＩ^２ＣＩ／Ｆ回路１５ａおよびチャージャー検出回路１４にそれぞれ出力する。

Ｉ^２ＣＩ／Ｆ回路１５ａは、チャージャー再検知レジスタ１５ｂにデータ信号とクロック信号を出力する。図８に示す構成では当該データ信号として、チャージャー検出回路１４にチャージャーの検出処理を指示するための信号（以下、チャージャー検出指示信号という）を出力する。

チャージャー再検知レジスタ１５ｂは、Ｉ^２ＣＩ／Ｆ回路１５ａから供給されるクロック信号にしたがい、Ｉ^２ＣＩ／Ｆ回路１５ａから供給されるチャージャー検出指示信号ＣＨＧ＿ＯＮをＡＮＤ回路１５ｃに出力する。

ＡＮＤ回路１５ｃは、ＶＢＵＳ検出回路１２ａからの電源検出信号ＶＢＵＳＤＥＴ、メインプロセッサ４１からのハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴおよびチャージャー再検知レジスタ１５ｂからのチャージャー検出指示信号ＣＨＧ＿ＯＮのすべてが有意なとき、チャージャー検出回路１４に有意なチャージャー調査信号ＣＨＧ＿ＣＨＫを出力し、いずれか一つでも非有意なとき、チャージャー検出回路１４に非有意なチャージャー調査信号ＣＨＧ＿ＣＨＫを出力する。

ここで、有意をハイレベル、非有意をローレベルとしてもよいし、有意をローレベル、非有意をハイレベルとしてもよい。後者の場合、ＡＮＤ回路１５ｃ以外の論理回路を用いる必要がある。

図９は、図８に示す回路構成においてチャージャーの再検知処理が実行される手順を示すタイミングチャートである。まず、入出力回路１０にＬＳＩ電源が供給され、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂおよびＡＮＤ回路１５ｃが起動すると、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂおよびＡＮＤ回路１５ｃにハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴがそれぞれ入力される。これにより、チャージャー再検知レジスタ１５ｂからＡＮＤ回路１５ｃに出力されるチャージャー検出指示信号ＣＨＧ＿ＯＮはハイレベルになる。

コネクタ２０にチャージャーのプラグソケットが挿入されると、ＶＢＵＳ検出回路１２ａは外部電源ＶＢＵＳを検出し、ハイレベルの電源検出信号ＶＢＵＳＤＥＴをＩ^２ＣＩ／Ｆ回路１５ａおよびチャージャー検出回路１４に出力する。これにより、ＡＮＤ回路１５ｃに入力される信号はすべてハイレベルになり、ＡＮＤ回路１５ｃからチャージャー検出回路１４に出力されるチャージャー調査信号ＣＨＧ＿ＣＨＫはハイレベルになる。また、Ｉ^２ＣＩ／Ｆ回路１５ａは、電源検出信号ＶＢＵＳＤＥＴがハイレベルになると、メインプロセッサ４１に割込信号ＩＮＴＥＲＲＵＰＴを出力する。

チャージャー検出回路１４は、チャージャー調査信号ＣＨＧ＿ＣＨＫがハイレベルになると、上述したチャージャーの種類検出処理を実行する。ただし、この時点ではチャージャーのプラグソケット内のＤ＋端子、Ｄ−端子およびＩＤ端子は、コネクタ２０内の対応する端子にそれぞれ接触していない。したがって、当該チャージャーの種類検出処理は失敗し、誤検知となる。

外部電源ＶＢＵＳが検出されてから所定の期間経過後、Ｉ^２ＣＩ／Ｆ回路１５ａはチャージャー再検知レジスタ１５ｂに出力するデータ信号を反転する。当該所定の期間は設計者が実験やシミュレーションにより得られた期間に設定される。当該データ信号が反転すると、チャージャー再検知レジスタ１５ｂが出力するチャージャー検出指示信号ＣＨＧ＿ＯＮはローレベルになり、ＡＮＤ回路１５ｃが出力するチャージャー調査信号ＣＨＧ＿ＣＨＫもローレベルになる。

その後、Ｉ^２ＣＩ／Ｆ回路１５ａはチャージャー再検知レジスタ１５ｂに出力するデータ信号を再度、反転する。これにより、チャージャー再検知レジスタ１５ｂが出力するチャージャー検出指示信号ＣＨＧ＿ＯＮはハイレベルになり、ＡＮＤ回路１５ｃが出力するチャージャー調査信号ＣＨＧ＿ＣＨＫもハイレベルになる。

チャージャー検出回路１４は、チャージャー調査信号ＣＨＧ＿ＣＨＫがハイレベルになると、上述したチャージャーの種類検出処理を再実行する。今度は、この時点でチャージャーのプラグソケット内のＤ＋端子、Ｄ−端子およびＩＤ端子が、コネクタ２０内の対応する端子にそれぞれ接触しているため、当該チャージャーの種類検出処理は成功する。このように、Ｉ^２ＣＩ／Ｆ回路１５ａが、ＶＢＵＳ検出回路１２ａから給電検出の通知を受けた後、チャージャー検出回路１４にチャージャーの種類の再検出処理を指示することにより、誤検知を回避できる。

図１０は、図８に示す回路構成において外部電源ＶＢＵＳが供給された後にＬＳＩ電源が供給される場合の手順を示すタイミングチャートである。まず、コネクタ２０にチャージャーのプラグソケットが挿入されると、ＶＢＵＳ検出回路１２ａは外部電源ＶＢＵＳを検出し、ハイレベルの電源検出信号ＶＢＵＳＤＥＴをＩ^２ＣＩ／Ｆ回路１５ａおよびチャージャー検出回路１４に出力する。ただし、この時点ではＩ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂ、ＡＮＤ回路１５ｃおよびチャージャー検出回路１４に電源が供給されていないため、それらは動作しない。

その後、入出力回路１０にＬＳＩ電源が供給されると、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂ、ＡＮＤ回路１５ｃおよびチャージャー検出回路１４が起動し、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂおよびＡＮＤ回路１５ｃにハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴがそれぞれ入力される。これにより、チャージャー再検知レジスタ１５ｂが出力するチャージャー検出指示信号ＣＨＧ＿ＯＮはハイレベルになる。

チャージャー検出指示信号ＣＨＧ＿ＯＮがハイレベルになると、ＡＮＤ回路１５ｃに入力される信号はすべてハイレベルになり、ＡＮＤ回路１５ｃが出力するチャージャー調査信号ＣＨＧ＿ＣＨＫもハイレベルになる。チャージャー検出回路１４は、チャージャー調査信号ＣＨＧ＿ＣＨＫがハイレベルになると、上述したチャージャーの種類検出処理を実行する。この時点では、チャージャーのプラグソケット内のＤ＋端子、Ｄ−端子およびＩＤ端子が、コネクタ２０内の対応する端子にそれぞれ接触しているため、当該チャージャーの種類検出処理は成功する。

このように、ＶＢＵＳ検出回路１２ａが外部からの給電を検出した後、入出力回路１０にＬＳＩ電源が供給され、かつハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴが入力されたとき、Ｉ^２ＣＩ／Ｆ回路１５ａは、チャージャー検出回路１４に向けて、チャージャーの種類検出処理の開始を遅滞なく指示する。これにより、チャージャーの種類検出処理を迅速に開始できる。

以上説明したように、図８に示した回路構成を採用し、図９、１０に示したシーケンス処理を実行すれば、コネクタ２０に接続されたチャージャーの検出処理を正しく行うことができる。具体的には、図９に示したようにチャージャーの種類検出処理を、プラグ挿入時のＶＢＵＳ検出回路１２ａによる外部電源ＶＢＵＳの検出をトリガとして、実行する。その際、Ｄ＋端子、Ｄ−端子およびＩＤ端子が接触した状態で上記チャージャーの種類検出処理が実行されなければならない。そこで、ＶＢＵＳ検出回路１２ａは外部電源ＶＢＵＳの検出をＩ^２ＣＩ／Ｆ回路１５ａに通知し、Ｉ^２ＣＩ／Ｆ回路１５ａがチャージャー再検知レジスタ１５ｂを制御する。これにより、Ｉ^２ＣＩ／Ｆ回路１５ａが上記チャージャーの種類検出処理の開始タイミングを調整できる。よって、プラグソケットの形状やユーザの挿入タイミングによる誤検知を回避できる。

また、ＶＢＵＳ検出回路１２ａは外部電源ＶＢＵＳにより動作するため、コネクタ２０にチャージャーが接続されると、外部電源ＶＢＵＳを検出できる。しかしながら、Ｉ^２ＣＩ／Ｆ回路１５ａ、チャージャー再検知レジスタ１５ｂ、ＡＮＤ回路１５ｃおよびチャージャー検出回路１４にＬＳＩ電源が供給されていない状態では、それらは動作できない。

一般に、ＬＳＩ化されたデジタル回路は電源供給直後、動作が不安定になりがちである。そこで、外部からハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴを入力することにより、Ｉ^２ＣＩ／Ｆ回路１５ａおよびチャージャー再検知レジスタ１５ｂの状態をリセットする。そして、ハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴの入力を条件として、チャージャーの種類検出処理を実行する。これにより、チャージャーの種類検出処理を迅速かつ正確に行うことができる。

また、ハードウェアリセット信号ＨＡＲＤＷＡＲＥＲＥＳＥＴ、チャージャー調査信号ＣＨＧ＿ＣＨＫおよび電源検出信号ＶＢＵＳＤＥＴのアンド条件でチャージャーの種類検出処理を開始することにより、ＶＢＵＳ検出回路１２ａまたはＩ^２ＣＩ／Ｆ回路１５ａの単独動作による検出処理と比較し、誤検知を抑制できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

１０入出力回路、１１電源スイッチ、１２電源検出回路、１２ａＶＢＵＳ検出回路、１３識別端子電圧検出回路、１４チャージャー検出回路、ＣＩＳ１定電流源、Ｒ１第１抵抗、Ｒ２第２抵抗、Ｒ３第３抵抗、Ｒ４第４抵抗、Ｒ５第５抵抗、Ｒ６第６抵抗、Ｒ７第７抵抗、Ｒ８第８抵抗、Ｒ９第９抵抗、ＣＰ１第１コンパレータ、ＣＰ２第２コンパレータ、ＣＰ３第３コンパレータ、ＳＷ１第１スイッチ、ＳＷ２第２スイッチ、１４ａ判定回路、１５制御部、１５ｂチャージャー再検知レジスタ、１５ｃＡＮＤ回路、１６データ線スイッチ部、２０コネクタ、３０電源回路、３１電池、３２充電回路、４０内部処理回路、４１メインプロセッサ、５１第１回路、５ｎ第ｎ回路、Ｐ１上蓋、Ｐ２本体、Ｔ１端子部。

Claims

電源端子と、差動対のデータ端子である第１データ端子および第２データ端子とを少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、
前記電源端子への外部からの給電を検出する電源検出回路と、
前記第１データ端子および前記第２データ端子の電圧を監視することにより、チャージャーの種類を検出するチャージャー検出回路と、
前記電源検出回路から給電検出の通知を受けた後、タイミングを調整して、前記チャージャー検出回路にチャージャーの種類検出処理の開始を指示する制御部と、
を備えることを特徴とする入出力回路。
前記チャージャー検出回路は、前記電源検出回路により外部からの給電が検出されると、前記チャージャーの種類検出処理を開始し、
前記制御部は、前記電源検出回路から前記通知を受けた後、前記チャージャー検出回路に前記チャージャーの種類の再検出処理を指示することを特徴とする請求項１に記載の入出力回路。
前記電源検出回路は外部電源で動作し、前記チャージャー検出回路および前記制御部は内部電源で動作し、
前記制御部に、メインプロセッサからリセット信号が入力され、
前記電源検出回路が外部からの給電を検出した後、前記チャージャー検出回路および前記制御部に内部電源が供給され、かつ前記制御部に前記リセット信号が入力されたとき、前記制御部は、前記チャージャー検出回路に前記チャージャーの種類検出処理の開始を指示することを特徴とする請求項１に記載の入出力回路。
前記電源検出回路からの電源検出信号、メインプロセッサからのリセット信号および前記制御部からのチャージャー検出指示信号のすべてが有意なとき、前記チャージャー検出回路に有意な信号を出力し、いずれか一つでも非有意なとき、前記チャージャー検出回路に非有意な信号を出力する論理回路をさらに備えることを特徴とする請求項１から３のいずれかに記載の入出力回路。