CN105988966B - 电子设备及其工作方法 - Google Patents

电子设备及其工作方法 Download PDF

Info

Publication number
CN105988966B
CN105988966B CN201510101384.0A CN201510101384A CN105988966B CN 105988966 B CN105988966 B CN 105988966B CN 201510101384 A CN201510101384 A CN 201510101384A CN 105988966 B CN105988966 B CN 105988966B
Authority
CN
China
Prior art keywords
signal
terminal
power supply
electronic equipment
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510101384.0A
Other languages
English (en)
Other versions
CN105988966A (zh
Inventor
清水昭一
大前茂伸
冈崎望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105988966A publication Critical patent/CN105988966A/zh
Application granted granted Critical
Publication of CN105988966B publication Critical patent/CN105988966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种电子设备及其工作方法。实施方式的电子设备包括连接器、电源电路和控制器。连接器能够与第1种类的第1外部设备或第2种类的第2外部设备连接，具备从第1外部设备供给第1信号、从第2外部设备供给与第1信号不同的第2信号的端子。第2信号是控制电子设备内部的电源的信号。电源电路使用来自第1外部设备或第2外部设备的电压来生成电子设备内部的电源。控制器与供给到端子的信号为第2信号这一情况相应，向电源电路供给基于第2信号的控制信号。

Description

电子设备及其工作方法
关联申请
本申请享受以美国临时专利申请62/095,221号(申请日：2014年12月22日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
在此所述的实施例涉及通常与其他设备连接来使用的电子设备及其工作方法。
背景技术
作为这种电子设备的一例，有与PC等的主机连接的硬盘驱动器(HDD)、固态硬盘驱动器(SSD)等存储装置。作为存储装置与PC的接口，存在SAS(Serial Attached SCSI(SmallComputer System Interface)：小型计算机系统接口)、SATA(Serial ATA(AdvancedTechnology Attachment)：串行高级技术附件)等标准。由于标准的提升，丧失一部分兼容性，出现对应新标准的存储装置无法与对应旧标准的主机连接，即用旧主机无法控制对应新标准的存储装置的情况。
这样的问题不限于在存储装置与主机之间的接口出现，在其他接口也可能产生该问题。
发明内容
实施方式的电子设备包括连接器、电源电路和控制器。连接器能够与第1种类的第1外部设备或第2种类的第2外部设备连接，具备从第1外部设备供给第1信号、从第2外部设备供给与第1信号不同的第2信号的端子。第2信号是控制电子设备内部的电源的信号。电源电路使用来自第1外部设备或第2外部设备的电压来生成电子设备内部的电源。控制器构成为：与供给到端子的信号为第2信号这一情况相应，向电源电路供给基于第2信号的控制信号。
根据实施方式，能够实现通用性高的电子设备。
附图说明
图1A表示SAS－2标准的接口。
图1B表示SAS－3标准的接口。
图1C是表示在SAS－3标准下分配于P3端子的电源切断功能的一实装例的框图。
图2是表示电源切断功能的一例的时序图。
图3是表示本实施例的存储装置的电源切断功能的一实装例的框图。
图4是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
图5是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
图6是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
图7是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
图8是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
图9是表示本实施例的存储装置的电源切断功能的其他实装例的框图。
具体实施方式
本实施例是与存储器件的接口、在此为SAS接口相关的说明，但也可以是SATA标准，不限于存储器件与主机之间的接口。
首先，为了更好地理解实施例，说明SAS标准。表1示出SAS－2/SAS－3标准中的电源区段(power segment)的P1、P2、P3端子的使用的区别。
表1
在SAS－2标准中，P1、P2、P3端子共用，被输入3.3V的电源电压。P3端子的长度比P1、P2端子长。因此，在将主机和存储装置(以下，有时也简称为器件)连接时，P3端子比P1、P2端子先导通。由于在P3端子连接有预充电电阻，因此电流逐渐流向P3端子，P3端子的电压逐渐上升到3.3V。另一方面，在SAS－3标准中，在器件侧P1、P2端子被共用地连接，但P3端子独立，能够作为电源切断端子使用。另外，主机的启动程序(initiator)可以向P1、P2端子分配售主(vendor)专用的规格，可以向P3端子分配电源切断(Power Disabale)信号或售主专用的规格。
另外，即使在SAS－2标准的系统中，对于2.5英寸/3.5英寸的HDD需要3.3V电源输入的情况很少，在以2.5英寸/3.5英寸的HDD为对象的系统中，有时以专用规格使用P1、P2、P3端子。图1A示出这样的SAS－2标准的接口的一例。图1A的左侧为主机，右侧为器件。在器件侧，在P1、P2、P3端子被共通连接的前提下，存在如下情况：主机向P1、P2、P3端子的任一端子输入某信号，对P1、P2、P3端子的其余的任一端子的输出信号进行监视，由此来进行器件的连接确认。
然而，在对应电源切断功能的SAS－3标准的器件中，如图1B所示，虽然P1、P2端子被共通连接，但P3端子没有与P1、P2端子连接，因此在将P3端子使用于器件的连接确认的系统中无法获得所期待的结果。
例如，在SAS标准中，从SAS－2标准提升到了SAS－3标准。在SAS－3标准中，追加了将P3端子用作存储装置的电源控制信号的电源切断功能的支持。该功能是基于从主机的启动程序发送到P3端子的电源切断信号、而使存储装置的电源输入导通/切断的功能。据此，在出现了存储装置的由软件所引起的问题时，可以通过主机控制存储装置的电源导通/切断，由此强制使存储装置初始化，尝试修复问题。
但是，在将支持电源切断功能的SAS－3标准的存储装置连接于将P3端子规定为3.3V电源输入的SAS－2标准的主机的情况下，会发生存储装置不启动的问题。
接着，表2、表3示出SAS－3标准的电压规格。
表2
表3
由此可知：
(1)若在电源切断信号(P3端子)什么都不连，则电源被导通。
(2)若电源切断信号为0.7V以下(否定(negate)状态)，则电源被导通。
(3)在否定状态的保持(Hold)时间为30秒(最短)、电源切断信号被断言(assert)时，设为电源切断。
(4)在否定状态的保持时间为30秒(最短)、电源切断信号被断言、然后被否定时，电源被导通。
如此，在SAS－3标准中，只有P3端子为低电平(0.7V以下)时，器件才能启动，因此SAS－3标准的器件无法与应用原来的SAS－2标准的系统兼容。因此，作为器件，需要确定对应于SAS－2标准、SAS－3标准的哪一标准，分别进行设计、制造和销售。
图1C表示根据按照SAS－3标准的P3端子的电源切断信号的高电平或低电平的状态而控制器件的电源(+12V和+5V)的电路结构。从主机供给的+12V和+5V的电源经由负载开关2、4被供给到作为内部电路的电源电路。P3端子的信号经由例如逆变器6来控制负载开关2、4的导通、切断。在P3端子为高电平(逆变器6的输出为低电平)时，负载开关2、4切断，不向电源电路供给电源。在P3端子为低电平(逆变器6的输出为高电平)时，负载开关2、4导通，向电源电路供给电源。因此，在按照原来的SAS－2标准向P3端子供给3.3V的系统中，分配给P3端子的电源切断信号为高电平，因此对于SAS－3标准的器件，无法供给电源，不能启动。
另外，在以SAS－2标准的售主专用规格向P3端子供给了高电平信号的系统中，器件也无法启动。
另外，在向P3端子输入信号、接收P1、P2端子的输出信号来进行器件的连接确认的系统中，也无法根据启动程序识别器件。在向P1端子或P2端子输入信号、接收P3端子的输出信号来进行器件的连接确认的系统中也同样。
在本实施例中，存储装置利用固件或硬件接收向P3端子输入的来自主机的电源切断信号。存储装置基于该信号的状态转变，判断P3端子的信号是否是电源切断信号，按照判断结果来执行电源控制。由此，能够实现不仅是对应于SAS－3标准的电源切断功能的主机，也能与原来规格的主机、具有专用规格的主机对应的通用性高的存储装置。
参照图2所示的基本工作的时序图说明本实施例的电源切断功能的实装例。如图2所示，SAS－3标准中从启动程序送出的电源切断控制信号是如下规格的信号：信号的状态以在低电平维持一定时间(30秒)以上之后成为高电平的方式发生转变。在实施例中，存储装置通过利用固件或硬件确认该P3端子的信号的状态转变，由此检测输入到P3端子的信号是否是SAS－3标准的电源切断信号。若存储装置判断为是SAS－3标准的电源切断信号，则实施基于P3端子的信号(电源切断信号)的存储装置的电源控制。在存储装置判定为不是电源切断信号时，将P3端子的信号作为SAS－2标准的电压信号，实施与其相应的工作。
说明P3端子的信号的状态转变的判断方法的例子。
(#1)无论P3端子的信号电平如何，主机与器件的电源被导通，开始进行P3端子的信号监视。
(#2)在P3端子的低电平(否定状态)持续30秒以上时，判断为是具有电源切断功能的系统。
即，若是具有电源切断功能的系统，则在断言电源切断信号之前根据规格设置最低30秒的否定期间，因此可以通过(#2)的方法判断为具有电源切断功能。
即使在P3端子开放的情况下、或因专用规格而固定为低电平的情况下，只要未检测到P3端子的信号状态转变，电源状态就不发生变动，但存在出于抑制器件启动的目的而将P3信号设定为高电平的系统。对于该系统，无法将其与对应于以往标准的系统相区别，因此无法实现客户的要求即“抑制启动”，但可以实现器件的硬件复位。此外，在SAS标准中也具有用于抑制启动时的电流的交错启动功能，因此在一定程度上能实现器件的抑制启动。图2的电源切断信号状态表示从主机向存储装置供给的P3端子的信号电平。外部SAS目标表示主机侧的+12V信号、+5V信号线的信号电平。对于SAS目标的内部电源状态表示存储装置内的+12V信号、+5V信号线的信号电平。操作表示电源状态。电源状态包括ANY、正常(电源导通)、电源切断。若P3信号被否定，则电源导通，若P3信号被断言，则存储装置内的+12V信号、+5V信号线的信号电平降低，当成为阈值以下时电源被切断。
图3是表示本实施例的实现存储装置的电源切断功能的一实装例的框图。在图3中，例示地示出主机与器件(存储装置)之间的SAS－3接口包括+12V、+5V的电源端子、P1、P2、P3端子以及信号端子SIG(各电源端子、信号端子用单数表示，但实际上为复数)。除此之外，SAS－3接口还具有接地端子等。从主机供给的+12V和+5V的电源分别经由负载开关26、28而供给到电源电路30。电源电路30包括DC/DC转换器等，从+12V、+5V生成预定的工作电压，向以控制器32为代表的器件内的各电路供给工作电压。控制器32控制向硬盘、闪存等存储介质34的数据写入、从存储介质34的数据读取。来自主机的控制信号和/或读写等的指令等，经由SAS接口的信号端子SIG供给到控制器32。P1端子连接于P2端子。经由P3端子从主机供给的电源切断信号被供给到电源切断功能检测电路(以下，简称为PD检测电路)12和与非门(NAND gate)24。
PD检测电路12包括器件CPU14，执行写入于未图示的非易失性存储器等中的检测程序。即，由固件实现PD检测电路12。检测程序执行上述的(#1)、(#2)的判断方法，器件CPU14输出使电源切断功能有效的信号(在从低电平向高电平变化的上升沿激活)、或使电源切断功能无效的信号(低有效)。器件CPU14输出使电源切断功能无效的信号，是为了能够利用主机实现使电源切断功能无效。但是，也可以不具有该功能，器件CPU14只要输出使电源切断功能有效的信号即可。器件CPU14可兼用于控制器32，可以根据来自主机的指令而强制性设定这些使电源切断功能有效的信号、使其无效的信号。
存储装置还包括电源切断/传统模式状态保持电路(以下，简称为PD/LM状态保持电路)16。状态保持电路16包括D类型触发器(D－FF)18；连接于D－FF18的清除条端子/CLR与+5V之间的电阻20；和连接于清除条端子/CLR与接地之间的电容器22。D－FF18的预置条端子/PRE和D输入端子都连接于+5V。器件CPU14输出的使电源切断功能有效的信号和使其无效的信号分别供给到D－FF18的时钟端子CLK和清除条端子/CLR。在此，xx条端子/xx表示端子xx为负逻辑。PD/LM状态保持电路16在使电源切断功能有效的信号被输入到时钟端子CLK时(从低电平变化为高电平时)，保持电源切断功能有效的状态(电源切断模式)，使Q端子为高电平。PD/LM状态保持电路16在使电源切断功能无效的信号(低电平)被输入到清除条端子/CLR时，保持电源切断功能为无效的状态(即，传统(legacy)模式)，使Q条端子/Q端子为低电平。来自D－FF18的Q端子的输出连接于与非门24的输入。在与非门24的其他输入供给P3端子的信号。与非门24的输出被供给到负载开关26、28的控制端子。负载开关26，28在控制端子为高电平时导通，在控制端子为低电平时不导通，控制向电源电路30供给+12V、+5V电源。如此，与非门24根据PD/LM状态保持电路16的状态保持结果来选择性地阻断P3信号。此外，只要可以阻断P3信号，也可使用与非门以外的门要素。
在存储装置连接于SAS－2标准的主机的情况下，P3端子总是为3.3V，因此PD检测电路12不输出使PD功能有效的信号。因此，来自PD/LM状态保持电路16的Q端子的输出为低电平。虽然P3端子为高电平，但与非门24的输出为高电平，负载开关26、28导通，向电源电路30供给+12、+5V的电源。
在存储装置连接于SAS－3标准的主机的情况下，P3端子的信号为低电平，但在低电平持续30秒以上之前，PD检测电路12不输出使电源切断功能有效的信号。因此，PD/LM状态保持电路16的Q输出为低电平。由于P3端子也为低电平，因此与非门24的输出为高电平，负载开关26、28导通，向电源电路30供给+12、+5V的电源。在P3端子的低电平持续了30秒以上之后，PD检测电路12输出使电源切断功能有效的信号。由此，D－FF18的Q端子变为高电平。电源切断信号的否定状态的保持时间为30秒(最短)，其后被断言。若电源切断信号被断言，与非门24的输出变为低电平，负载开关26、28切断，向电源电路30的+12、+5V的电源供给被切断。其后，当使电源切断信号被否定时，与非门24的输出变为高电平，负载开关26、28导通，再次开始向电源电路30的电源供给。
当从器件CPU14输出使电源切断功能无效的信号时，D－FF18的Q端子变成低电平，与非门24的输出变为高电平，负载开关26、28导通，向电源电路30供给+12V、+5V的电源。
根据实施例，输入到P3端子的来自主机的电源切断信号被固件接收，基于P3信号进行电源控制。由此，能够实现不仅是与SAS－3标准的电源切断功能对应的主机，也能够对应SAS－2标准的主机、具有专用规格的主机的通用性高的器件。因此，不需要分别研发、销售与各标准的主机对应的专用器件，能够预见由于研发、销售的器件的一体化而降低资源、制造成本。此外，从主机供给到存储器件的读、写等指令有时也会在SAS－2对应的主机和SAS－3对应的主机之间不同。
另外，PD/LM状态保持电路16保持由固件实现的电源切断功能检测结果。因而，即使陷入固件的意外停机(hang-up)等异常情况，只要能获得一次检测结果，就能利用与非门24、负载开关26、28的硬件来进行基于P3信号的电源控制，能够更可靠地实现系统的修复。在图3的例子中，作为状态保持电路而使用D－FF18，但只要能保持固件的判断结果的构件即可，可以使用RS类型、JK类型触发器、或其他锁存电路。
接着，说明实施例的变形例。如表1所示，在SAS－3标准中，能够对P3端子不分配电源切断而是分配售主专用的功能。例如由于P1端子和P2端子相互连接，因此有时系统单独观察P3端子与P1/P2端子之间的连接来判断器件的有无。在该情况下，若检测到P3端子与P1/P2端子的连接，则判断为有器件。对于这样的系统，在图3所示的SAS－3标准对应的器件中，由于P3端子是独立的，所以无法得到期待的结果。
因此，在第1变形例中，如图4所示，在P3端子与P1/P2端子之间设置模拟的电子开关40。在未检测到电源切断功能(电源切断功能无效)时，电子开关40导通，由此可以提高避免上述问题的可能性。D－FF18的反相Q端子连接于电子开关40的控制端子。在该变形例中，为如下逻辑：控制端子为高电平时电子开关40导通。
在器件的电源刚启动后，电源切断功能检测电路12处于未判定状态，因此不输出使电源切断功能有效的信号。因此，D－FF18的反相Q端子为高电平，电子开关40导通。由此，在器件的电源刚启动后，系统可以通过单独地观察P3端子与P1/P2端子之间的连接来判断器件的有无。即使电源切断功能有效，如图2所示，只有在电源启动后经过了30秒后才能判断为电源切断功能有效。因而，关于器件连接有无的判断，能够在其间充分完成。
上述说明关于使用负载开关26、28控制向电源电路30的电源供给的例子。也可以取代负载开关26、28，使用电可编程的熔断器元件(eFUSE)。图5是取代图4的负载开关26、28而使用eFUSE50、52的变形例。此外，虽然未图示，也可以是取代图3的负载开关26、28而使用eFUSE的变形例。
上述说明关于切断向电源电路30的电源供给而使器件内的电路元件复位的例子。但在具有电源监视电路的器件的情况下，电源监视电路具有使器件内的电路元件无效的复位信号的情况较多。在该情况下，通过如图6所示这样在复位信号合成P3端子的信号，由此可以取代上述的切断向电源电路30的电源供给。NAND电路24的输出连接于电源监视电路60，向电源电路30供给+12V、+5V的电源电压，并输入(连接)于电源监视电路60。电源监视电路60在与非门24的输出为低电平时将复位信号供给到控制器32，使控制器32复位。由此，即使因器件的软件发生了问题，也能使器件内的电路元件复位，能够修复器件。虽然未图示，电源控制电路60可以适用于图3、图4、图5中的任一电路。
上述说明关于用固件实现PD检测电路12的例子。接着利用图7说明PD检测电路的变形例。图7表示用硬件(计时电路)实现图4的PD检测电路12的例子。+5V端子经由电阻74、电容器76而接地。晶体管72的发射极接地，集电极连接于电阻74、电容器76的连接点。P3端子连接于晶体管72的基极。电阻74、电容器76的连接点经由放大器78而连接于D－FF18的时钟端子CLK。即，放大器78输出相当于使电源切断功能有效的信号。
当P3端子为低电平时，晶体管72断开，通过来自+5V电源的流过电阻74的电流而使电容器76充电，放大器78的输入逐渐上升。放大器78在输入信号达到某阈值以上时，输出变为高电平，输出使电源切断功能有效的信号。电阻74、电容器76的时间常数为如下的值：若在P3端子的低电平未持续30秒以上，则放大器78的输出不能成为高电平。因此，在P3端子变为低电平后未经过30秒的期间、若P3端子变为高电平，则晶体管72导通，电容器76的充电电荷经由晶体管72而被放电。
可以用一体化的IC实现图7的PD检测电路70及PD/LM状态保持电路16。进而，也可以将图7的PD检测电路70及PD/LM状态保持电路16组装入器件内的现有的电路元件即系统集成芯片(System on Chip)和/或伺服组合控制器(Servo Combo Controller)等。由此，可以期待安装面积缩小、成本降低的效果。
在上述的使用基于固件的PD检测电路12的例子中，为如下结构：只要检测到哪怕1次使电源切断功能有效的情况而发送高电平的信号，就能实现电源切断功能。但是，不能否认存在因固件的误设定、不良情况等而发生未意图的检测信号(高电平信号)的可能性。而且，在利用由图7所示的硬件计时器构成的PD检测电路70的情况下，也存在误检测的可能性。于是，如图8所示，可以在PD检测电路12的使电源切断功能有效的信号输出端与PD/LM状态保持电路16之间设置计数电路82，在PD检测电路12输出预定次数的使电源切断功能有效的信号时，将高电平的信号供给到D－FF18的时钟端子CLK。进而，也可以在PD检测电路12的使电源切断功能为无效的信号输出端与PD/LM状态保持电路16之间设置计数电路84，在检测电路12输出预定次数的使电源切断功能为无效的信号时，将低电平的信号供给到D－FF18的清除条端子/CLR。由此，可以防止由于噪声等导致误检测，可以进一步提高可靠性。图8是在图4设有计数电路82、84，也可以在图3、图5、图6、图7设置计数电路82、84。
在上述的例子中，PD/LM状态保持电路16可以变更所保持的状态，例如将使电源切断功能有效的状态变更为使其无效的状态，或反向变更。这是为了可以自由改变连接，如在将器件连接于SAS－2标准的主机之后，将其连接于SAS－3标准的主机，或以相反顺序连接。但是，购入了两标准对应的器件的用户具有两标准对应的主机，并改变器件的连接目标主机，在现实中是稀少的。因此，可以以一旦连接于某标准的主机、就不与除此之外的标准的主机连接这一前提来实现器件。在该变形例中，PD/LM状态保持电路只要固定地保持状态即可，包括可通过逻辑信号而熔断的熔断器。
图9表示取代图4的PD/LM状态保持电路16而设置包括可通过逻辑信号而熔断的熔断器的PD/LM状态保持电路90的变形例。在+5V与接地端之间串联连接电阻94及熔断器92。电阻94与熔断器92的连接点连接于与非门24的输入，并经由逆变器96而连接于电子开关40的控制端子。电源切断功能检测电路12将使电源切断功能有效的信号供给到熔断器92的控制端子。熔断器92在控制端子为高电平时被熔断。因此，若电源切断功能检测电路12将使电源切断功能有效的信号供给到熔断器92的控制端子，则熔断器92被熔断。其后，电阻94与熔断器92的连接点变为高电平。在使电源切断功能有效的信号被输出的时刻，P3端子为高电平，因此在熔断器92被切断后，与非门24的输出为低电平，负载开关26、28切断，向电源电路30的+12、+5V的电源供给被切断。另一方面，在连接有熔断器92时，电阻94与熔断器92的连接点为低电平，与非门24的输出为高电平，负载开关26、28导通，向电源电路30供给+12、+5V的电源。此外，在该变形例中，能够以熔断器92没有被熔断(连接)的状态与SAS－2标准的主机连接，其后，熔断器92被熔断而与SAS－3标准的主机连接。但是，无法逆向(熔断器92被熔断而与SAS－3标准的主机连接，之后与SAS－2标准的主机连接)。此外，该变形例还具有如下优点：在初次判定中判定为使电源切断功能有效而熔断器被熔断以后，也能进行启动时电源抑制。虽然未图示，也可以是将在图3、图5、图6、图7、图8的PD/LM状态保持电路16置换为PD/LM状态保持电路90的变形例。
如上所述，在实施例中，监视输入到P3端子的信号并在其低电平持续30秒以上时，判定为从P3端子输入的信号是与电源切断功能对应的信号，保持判定结果。在所保持的判定结果表示与电源切断功能对应(使电源切断功能有效)的情况下，基于P3端子输入的电源控制被设为有效，在表示不与电源切断功能对应(使电源切断功能无效)的情况下，无视对P3端子的输入。若基于P3端子输入的电源控制被设为有效，则按照对P3端子的输入，进行对器件的电源导通/切断。由此，可提供如下的存储装置：既可以使将P3端子的信号使用于器件的电源输入控制的SAS－3的电源切断功能为有效，又能与对应于SAS－2标准的系统对应。
在SAS－2对应系统中，P1、P2、P3端子为专用规格，有时从主机向P1/P2端子输入信号，通过监视来自P3端子的信号来判断连接器件的有无。为了也能对应这样的系统，在实施例中，P1端子和P2端子被共通连接，这些端子与P3端子用电子开关连接，在判定结果为使电源切断功能无效的情况下，电子开关导通。由此，在使电源切断功能无效的情况下，P1/P2端子与P3端子连接，因此在使P1、P2、P3端子为专用规格的SAS－2对应系统中，能够检测连接器件的有无。
作为使电源控制设为有效、无效的元件，可以使用具有电源切断功能、且能够从外部控制的电可编程的熔断器元件。
可以取代用于电源控制的负载开关、电可编程的熔断器元件，而具备具有复位功能的电源监视电路，通过将P3端子的信号和复位信号合成而成的信号来使器件内的电路元件无效。若是具有内部电路的初始化功能的器件，则通过将复位信号和P3信号合成，能够进行器件的初始化，能够用电源监视电路代替电源控制电路。因此，不需要电源控制电路，所以可以降低成本。
作为检测P3端子为低电平30秒以上这一情况的电路，可以使用利用硬件形成的计时电路。由此，可以将PD检测电路作为专用IC实现、或将其组装入器件内的现有的电路元件即系统集成芯片(System on Chip)和/或伺服组合控制器(Servo Combo Controller)等来实现。专用IC可以通过量产来降低成本，组装入现行的LSI也可降低成本。
可以在电源切断功能的有无的判定结果输出端与保持结果的电路之间设置计数电路，在检测电路以预定次数检测功能的有无后，保持电路保持其判定结果。由此，可以防止由噪声、不良情况所引起的误工作，能够进行更稳定的工作。
可以取代保持判定结果的电路而具有可通过逻辑信号而切断的熔断器。保持电路在电源切断时保持内容会消失，但若为该构成则能够持久地保持判定结果。
上述说明针对存储器件(HDD或SSD)的SAS接口从SAS－2版本升级为SAS－3时的分配给P3端子的新功能(电源切断功能)的安装进行了叙述，但不限于该接口，能够适用于任何接口。作为一例，说明SATA接口。在SATA中，也是在最新的Rev 3.2中对P3端子分配器件休眠(Device Sleep(DEVSLP))功能。在原来的标准中P3端子被施加3.3V。而且，在SATA的新标准中，存在对P3端子分配电源切断(PWDIS)功能的方案。SATA的器件休眠功能在刚启动后的初始状态为无效，可以通过从主机侧利用指令设定为器件休眠有效来使用。因此，不需要在器件侧观察输入到P3端子的信号来区分主机侧的新旧标准对应状况，若使用上述的多个实施例，则也可以在初始状态使器件休眠有效。
以上说明了本发明的若干实施方式，这些实施方式仅是作为示例，并不意图限定发明的保护范围。这些新实施方式可以用其他各种方式来实施，在不脱离本发明的要旨的范围内可以进行各种省略、置换和变更。这些实施方式及其变形包含于本发明的保护范围、要旨，并且包含于与权利要求书记载的发明等同的范围内。

Claims (19)

1.一种电子设备，包括：
连接器，其能够与应用第1版本的小型计算机系统接口即SAS或串行高级技术附件即SATA的第1外部设备或应用第2版本的SAS或SATA第2外部设备连接；
连接器具备从所述第1外部设备供给第1信号、从所述第2外部设备供给与所述第1信号不同的第2信号的第1端子，所述第2信号是控制电子设备内部的电源的电源导通/切断信号，
电源电路，其构成为：使用来自所述第1外部设备或第2外部设备的电压来生成所述电子设备内部的电源；以及
控制器，其构成为：与供给到所述第1端子的信号为所述第2信号这一情况相应，向所述电源电路供给基于所述第2信号的控制信号。
2.根据权利要求1所述的电子设备，
在从供给到所述第1端子的信号维持相同的电平第1时间以上之后成为不同的电平起、然后维持所述不同的电平第2时间以上时，供给到所述第1端子的信号为所述第2信号。
3.根据权利要求2所述的电子设备，
所述控制器具备测量预定时间的硬件计时电路、或由处理器执行的状态转变检测模块。
4.根据权利要求1所述的电子设备，
所述控制器具备存储模块，所述存储模块构成为：存储供给到所述第1端子的信号为所述第2信号这一情况，
所述存储模块具备D类型触发器、RS类型触发器、JK类型触发器、锁存器、或可通过逻辑信号而熔断的熔断器。
5.根据权利要求1所述的电子设备，
所述连接器还具备电源端子，
所述控制器具备导通控制元件，所述导通控制元件连接于所述电源端子与所述电源电路之间，与供给到所述第1端子的信号为所述第2信号这一情况相应，将所述电源端子与所述电源电路连接，
所述导通控制元件具备负载开关或电可编程的熔断器。
6.根据权利要求1所述的电子设备，
所述电源电路具备电源监视电路，所述电源监视电路构成为生成用于将电子设备的内部电路复位的复位信号，
所述电源监视电路构成为：与供给到所述第1端子的信号为所述第2信号这一情况相应，生成复位信号。
7.根据权利要求1所述的电子设备，
所述连接器还具备相互连接的第2端子、第3端子，
所述控制器还具备导通控制元件，所述导通控制元件连接于所述第1端子与相互连接的第2端子及第3端子之间，构成为与供给到所述第1端子的信号为所述第1信号这一情况相应而导通。
8.根据权利要求1所述的电子设备，
所述控制器具备计数器，所述计数器构成为与供给到所述第1端子的信号为所述第2信号这一情况相应而工作。
9.一种电子设备的工作方法，所述电子设备具备能够与应用第1版本的小型计算机系统接口即SAS或串行高级技术附件即SATA的第1外部设备或应用第2版本的SAS或SATA的第2外部设备连接的连接器、和电源电路，所述连接器具备从所述第1外部设备供给第1信号、从所述第2外部设备供给与所述第1信号不同的第2信号的第1端子，所述第2信号是控制电子设备内部的电源的电源导通/切断信号，所述电源电路构成为使用来自所述第1外部设备或第2外部设备的电压来生成所述电子设备的电源，所述电子设备的工作方法包括：
与供给到所述第1端子的信号为所述第2信号这一情况相应，向所述电源电路供给基于所述第2信号的控制信号。
10.根据权利要求9所述的电子设备的工作方法，
在从供给到所述第1端子的信号维持相同的电平第1时间以上之后成为不同的电平起、然后维持所述不同的电平第2时间以上时，供给到所述第1端子的信号是所述第2信号。
11.根据权利要求10所述的电子设备的工作方法，
使用硬件计时电路、或由处理器执行的状态转变检测模块来测量预定时间。
12.根据权利要求9所述的电子设备的工作方法，
将供给到所述第1端子的信号为所述第2信号这一情况存储于存储模块，所述存储模块具备D类型触发器、RS类型触发器、JK类型触发器、锁存器、或可通过逻辑信号而熔断的熔断器。
13.根据权利要求9所述的电子设备的工作方法，
所述连接器还具备电源端子，
所述方法还包括：
与供给到所述第1端子的信号为所述第2信号这一情况相应，使导通控制元件导通，而将所述电源端子与所述电源电路连接，所述导通控制元件连接于所述电源端子与所述电源电路之间，具备负载开关或电可编程的熔断器。
14.根据权利要求9所述的电子设备的工作方法，
所述方法还包括：与供给到所述第1端子的信号为所述第2信号这一情况相应，生成使所述电子设备的内部电路复位的复位信号。
15.根据权利要求9所述的电子设备的工作方法，
所述连接器还具备相互连接的第2端子、第3端子，
所述方法还包括：
与供给到所述第1端子的信号为所述第1信号这一情况相应，使在所述第1端子与相互连接的第2端子及第3端子之间连接的导通控制元件导通。
16.根据权利要求9所述的电子设备的工作方法，
与供给到所述第1端子的信号为所述第2信号这一情况相应，使计数器工作。
17.一种电子设备，包括:
连接器，其能够与应用第1版本的小型计算机系统接口即SAS或串行高级技术附件即SATA的第1外部设备或应用第2版本的SAS或SATA的第2外部设备连接；
连接器具备从所述第1外部设备供给第1信号且从所述第2外部设备供给与所述第1信号不同的第2信号的端子，所述第2信号是控制电子设备内部的电源的电源导通/切断信号，
控制器，其构成为：与供给到所述端子的信号为所述第1信号这一情况相应，用来自所述第1外部设备的指令控制所述电子设备，与供给到所述端子的信号为所述第2信号这一情况相应，用来自所述第2外部设备的指令控制所述电子设备。
18.根据权利要求17所述的电子设备，
所述控制器，与供给到所述端子的信号的电平偏移相应，将供给到所述端子的信号作为控制信号而供给到所述电子设备内部的电源。
19.根据权利要求17所述的电子设备，
所述第1信号的电平偏移与所述第2信号的电平偏移不同。
CN201510101384.0A 2014-12-22 2015-03-06 电子设备及其工作方法 Active CN105988966B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462095221P 2014-12-22 2014-12-22
US62/095221 2014-12-22

Publications (2)

Publication Number Publication Date
CN105988966A CN105988966A (zh) 2016-10-05
CN105988966B true CN105988966B (zh) 2019-10-11

Family

ID=56130555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510101384.0A Active CN105988966B (zh) 2014-12-22 2015-03-06 电子设备及其工作方法

Country Status (2)

Country Link
US (1) US9946329B2 (zh)
CN (1) CN105988966B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526818B (zh) * 2015-03-19 2016-03-21 群聯電子股份有限公司 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
KR102611634B1 (ko) * 2018-01-22 2023-12-08 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
US10504562B2 (en) * 2018-03-12 2019-12-10 Micron Technology, Inc. Power management integrated circuit load switch driver with dynamic biasing
JP7135548B2 (ja) * 2018-08-01 2022-09-13 株式会社ジェイテクト 電源監視装置及び電源監視方法
JP2020154431A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 電子機器及び電子機器の情報記録方法
JP2021047743A (ja) * 2019-09-19 2021-03-25 株式会社東芝 電子機器
US11307632B2 (en) * 2019-10-23 2022-04-19 Micron Technology, Inc. Power disable of memory sub-system
KR20210103309A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 전원 공급 회로를 포함하는 스토리지 장치 및 이의 동작 방법
CN113782517B (zh) * 2021-08-31 2024-04-16 长江存储科技有限责任公司 一种半导体测试结构和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819658B2 (ja) * 1999-12-27 2006-09-13 三洋電機株式会社 共通シリアルバスコネクターを具えた携帯電子機器
US7783802B1 (en) * 2004-02-09 2010-08-24 Lsi Corporation Serial advanced technology attachment (SATA) switch that toggles with power control to hard disk drive while avolding interruption to system
KR100653065B1 (ko) * 2005-07-21 2006-12-01 삼성전자주식회사 전자기기 시스템 및 그 제어방법
JP4558807B2 (ja) 2008-02-05 2010-10-06 レノボ・シンガポール・プライベート・リミテッド 光学ディスク・ドライブのトレイ排出システムおよびコンピュータ
US8051309B2 (en) 2008-08-29 2011-11-01 Hewlett-Packard Development Company, L.P. Method and apparatus to combine power and control signals in a mobile computing device
WO2011126574A1 (en) 2010-04-09 2011-10-13 William Howard Speegle Methods and systems for controlling devices via power lines
JP2012205366A (ja) * 2011-03-24 2012-10-22 Semiconductor Components Industries Llc 入出力回路
CN102856933A (zh) * 2011-06-27 2013-01-02 鸿富锦精密工业（深圳）有限公司 Usb充电电路
JP5367030B2 (ja) * 2011-08-10 2013-12-11 シャープ株式会社 電子機器及び電子機器システム
CN103809994B (zh) * 2012-11-13 2017-03-15 光宝电子(广州)有限公司 固态储存装置及其睡眠控制电路
US9448259B2 (en) * 2014-07-10 2016-09-20 Qualcomm Incorporated Apparatuses and methods to distinguish proprietary, non-floating and floating chargers for regulating charging currents
KR102271730B1 (ko) * 2014-07-31 2021-07-02 삼성전자주식회사 충전 제어 방법 및 이를 지원하는 전자 장치

Also Published As

Publication number Publication date
US9946329B2 (en) 2018-04-17
US20160181801A1 (en) 2016-06-23
CN105988966A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN105988966B (zh) 电子设备及其工作方法
JP3854175B2 (ja) 電気機器、コンピュータ装置、コントローラ、電池切換方法、およびプログラム
CN107038138A (zh) 通用串行总线功率输送装置和包括其的系统
CN101963949B (zh) 热插拔实现方法、热插拔系统及板卡
US7929383B2 (en) Notebook optical disc drive capable of generating a pseudo eject signal
BR112017011439B1 (pt) Método e aparelho de proteção de carga
WO2018113128A1 (zh) 即插即用设备的识别方法和电子设备
TWI411917B (zh) 單針腳埠電力控制
US20100224684A1 (en) Smart card reader
JP3900469B2 (ja) 電気機器、コンピュータ装置、インテリジェント電池、および電池の制御方法
TWI229967B (en) Method of calculating capacity of intelligent battery, intelligent battery and portable electronic device
JP2011118844A (ja) 接続確認システム及び本体機器
EP2585934B1 (en) Pull-up resistor activation in a memory system
US7870408B2 (en) Universal serial bus wakeup circuit
TWI632556B (zh) 用於調整儲存裝置內的跳閘點之系統及方法
CN109086081A (zh) 一种即时提示SATA和NVMe设备在位变化的方法、系统及介质
TWI742461B (zh) 硬碟安裝檢測系統
TWI407442B (zh) 儲存裝置之低階格式化的生產工具
US20130067119A1 (en) Boot up configuration with usb data pins in embedded systems
CN105868042B (zh) 一种看门狗电路
Intel Intel® Desktop Board D201GLY Technical Product Specification
JP2003092839A (ja) 電気機器、コンピュータ装置、インテリジェント電池、電池診断方法、プログラム、および記憶媒体
Intel Intel® Desktop Board D5400XS Technical Product Specification
Intel
Intel Intel® Desktop Board DP55WB Technical Product Specification

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant