JP2007065956A - メモリカード - Google Patents

Abstract

【課題】 インタフェースコントローラからＩＣカードマイコンにノイズが伝達されるのを抑制する。
【解決手段】 外部端子（３）、ＩＣカード用端子（４）、前記外部端子に接続されたインタフェースコントローラ（６）、インタフェースコントローラに接続された記憶装置（７）、及びインタフェースコントローラに接続されたＩＣカードマイコン（８）を有する。インタフェースコントローラは、前記外部端子からの入力に応答して記憶装置とＩＣカードマイコンの動作を制御する。ＩＣカード用端子は、インタフェースコントローラとＩＣカードマイコンとの接続配線（１４）に直結する。インタフェースコントローラは、前記外部端子からの入力に応答する動作に並行して、ＩＣカード用端子からの入力に応答する前記ＩＣカードマイコンの動作が許容されるとき、前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態にする。
【選択図】 図１

Description

本発明は、記憶装置と共にＩＣカードマイクロコンピュータを搭載したメモリカードに関する。

特許文献１には記憶装置と共にＩＣカードマイクロコンピュータを搭載したメモリカードについて記載される。このメモリカードは、マルチメディアカードなどのメモリカード規格に準拠したメモリカードインタフェース端子のほかに、ＩＣカードマイクロコンピュータに専用の外部インタフェース端子を備える。カードホストはこのメモリカードに対するメモリ動作にはメモリカードインタフェース端子を用いる。ＩＣカードマイクロコンピュータによるセキュリティ処理にはＩＣカードマイクロコンピュータ専用の外部インタフェース端子を用いる。

特許文献２には、同じく記憶装置と共にＩＣカードマイクロコンピュータを搭載したメモリカードについて記載されるが、このメモリカードは、ＩＣカードマイクロコンピュータ専用の外部インタフェース端子を用いた制御と共に、メモリカードインタフェース端子からインタフェースコントローラを介するＩＣカードマイクロコンピュータの制御も可能にする。ＩＣカードマイクロコンピュータ専用の外部インタフェース端子を用いた制御では、ＩＣカードマイクロコンピュータが多く採用するＳＣＩ（シリアル・コミュニケーション・インタフェース）のような汎用性の高い通信プロトコルを用いることができても、きわめて遅い転送速度を我慢しなければならない。これに対して、メモリカードインタフェース端子からインタフェースコントローラを介してＩＣカードマイクロコンピュータを制御する場合には、メモリカードのインタフェース仕様に従ってデータ処理に必要なコマンド及びデータを高速に転送してバッファに格納し、転送に要するカードホストの占有時間を短縮することができる。その反面、インタフェースコントローラはメモリカードインタフェース仕様とＩＣカードマイクロコンピュータのインタフェース仕様との間のプロトコル変換を行うことが必要になり、そのための回路やソフトウェアの開発が必要になる。相互に一長一短のあるＩＣカードマイクロコンピュータに対するインタフェース制御形態に対して選択可能であることが、カードホストの機能や、メモリカードに対する用途に対して、自由度を広げるのに好都合である。

上記選択可能にする性質上、ＩＣカードマイクロコンピュータのインタフェース端子はＩＣカードマイクロコンピュータ専用の外部インタフェース端子とインタフェースコントローラに共通接続されている。特許文献２では、ＩＣカードマイクロコンピュータ専用の外部インタフェース端子を用いてＩＣカードマイクロコンピュータを制御するときは、インタフェースコントローラへの動作電源の供給を停止することを前提とする。要するに、インタフェースコントローラのスタンバイ状態においてＩＣカードマイクロコンピュータをカードホストからダイレクト制御可能にする。しかしながら、インタフェースコントローラへの動作電源の供給を停止すると、インタフェースコントローラの状態が不定となり、それによってＩＣカードマイクロコンピュータにノイズが入る虞がある。そこで、特許文献２では、それに着目して、ＩＣカードマイクロコンピュータ専用の外部インタフェース端子を用いてＩＣカードマイクロコンピュータを制御するとき、インタフェースコントローラのＩＣカードマイクロコンピュータとのインタフェース回路部分には動作電源を供給し、インタフェースコントローラの前記インタフェース回路部分の状態を所望の状態に固定するようにした。

国際公開第０１／８４４９０号パンフレット 特開２００５−８４９３５号公報

本発明者は記憶装置と共にＩＣカードマイクロコンピュータを搭載したメモリカードについて検討した。引用文献２のように、インタフェースコントローラの動作不可能な低消費電力状態（スタンバイ状態）においてＩＣカードマイクロコンピュータをカードホストからダイレクト制御可能にする場合には、ＩＣカードマイクロコンピュータのセキュリティ処理に並行して、記憶装置に対するアクセスを一切行うことができない。データ処理効率を向上させようとする場合にはその妨げになる虞がある。それには、インタフェースコントローラの動作可能な状態（非スタンバイ状態）においてＩＣカードマイクロコンピュータをカードホストからダイレクト制御可能にすればよいが、その場合には、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制し、及びバスの競合により発生する信号のコンフリクトを抑制するために別の手段を講ずることが必要になる。

本発明の目的は、インタフェースコントローラ動作可能な状態においてＩＣカードマイクロコンピュータをカードホストから直接制御可能にするとき、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制することができるメモリカードを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔１〕《ＩＣカードマイクロコンピュータの分離》
本発明に係るメモリカードは、第１の外部インタフェース端子（３）、第２の外部インタフェース端子（４）、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ（６，６Ａ，６Ｂ）、前記インタフェースコントローラに接続された記憶装置（７）、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータ（８）を有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御する。前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線（１４）に直結するＩＣカード用端子（４Ａ，４Ｂ，４Ｃ）を有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子の入力に応答する動作に並行して、ＩＣカード用端子からの入力に応答する前記ＩＣカードマイクロコンピュータの動作が許容されるとき、前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態にする。

上記より、前記第１の外部インタフェース端子からの入力に応答して前記インタフェースコントローラが動作可能な状態において、ＩＣカード用端子からの入力に応答する前記ＩＣカードマイクロコンピュータの直接制御が許容されるとき、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制することができる。

〔２〕《制御端子を用いたＩＣカードマイクロコンピュータの分離》
本発明に係るメモリカードは、第１の外部インタフェース端子（３）、第２の外部インタフェース端子（４，５）、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ（６）、前記インタフェースコントローラに接続された記憶装置（７）、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータ（８）を有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御する。前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線（１４）に直結するＩＣカード用端子（４Ａ，４Ｂ，４Ｃ）と、制御端子（５）とを有する。前記インタフェースコントローラは、前記制御端子の第１の状態に応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファ（１２ｏｃ，１２ｏｄ，１２ｏｒ））を高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にする。

上記より、前記第１の外部インタフェース端子からの指示に応答して前記インタフェースコントローラが動作可能な状態においてＩＣカード用端子から前記ＩＣカードマイクロコンピュータのダイレクト制御が許容される。このとき特に、前記制御端子の第１の状態に応答して、前記接続配線に対する出力バッファを高出力インピーダンス状態にすることにより、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制することができる。

本発明の一つの具体的な形態として、前記ＩＣカード用端子はクロック入出力端子（４Ａ）及びデータ入出力端子（４Ｃ）を含む。前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファ（８ｉｃ）を有する。前記インタフェースコントローラは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファ（１２ｉｃ）とクロック出力バッファ（１２ｏｃ）を有する。前記クロック出力バッファは前記制御端子の第１の状態に応答して高出力インピーダンス状態にされ、第２の状態に応答して出力動作可能な状態にされる。上記において、インタフェースコントローラ経由で前記ＩＣカードマイクロコンピュータを制御するとき前記ＩＣカードマイクロコンピュータにはインタフェースコントローラがクロックを供給する。前記第２の外部インタフェース端子に接続するカードホストはそのクロックの状態を前記クロック入出力端子を介してモニタすることができる。前記カードホストはこのモニタ結果などに基づいて、インタフェースコントローラの制御による前記ＩＣカードマイクロコンピュータの動作が行われていないことを検出することが可能になる。これを検出したとき、前記カードホストはインタフェースコントローラと競合せずにＩＣカードマイクロコンピュータに対するダイレクト制御が可能になり、このとき、前記ＩＣカードマイクロコンピュータにカードホストがクロックを供給する。従って、インタフェースコントローラ経由で前記ＩＣカードマイクロコンピュータを制御する状態と、第２の外部インタフェース端子からＩＣカードマイクロコンピュータをダイレクト制御する状態とを切り換えるとき、双方からのクロックが衝突しないように一時的に双方のクロック出力動作が停止されなければならない。

本発明の別の具体的な形態として、前記ＩＣカード用端子はクロック入出力端子（４Ａ）及びデータ入力端子（４Ｃ）を含む。前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入力端子が接続する配線に接続されたクロック入力バッファ（８ｉｃ）を有する。前記インタフェースコントローラは前記接続配線のうち前記クロック入力端子が接続する配線に接続されたクロック入力バッファ（１２ｉｃ）を有する。この構成においては、インタフェースコントローラ経由で前記ＩＣカードマイクロコンピュータを制御するときも、また、第２の外部端子からＩＣカードマイクロコンピュータをダイレクト制御するときも、ＩＣカードマイクロコンピュータには第２の外部インタフェース端子からクロックが供給される。従って、インタフェースコントローラ経由で前記ＩＣカードマイクロコンピュータを制御する状態と、第２の外部インタフェース端子からＩＣカードマイクロコンピュータをダイレクト制御する状態とを切り換えるとき、クロックが衝突する虞はなく、切り換え時に一時的にクロック出力動作を停止することを要しない。

このとき、前記インタフェースコントローラは、前記制御端子の第１の状態に応答して第１の応答状態とし、第２の状態に応答して第２の応答状態とする応答信号（ＳＰＲＴ−ＡＣＫ）を生成し、前記応答信号の第１の応答状態によって前記接続配線に対する出力バッファを高出力インピーダンス状態とし、前記応答信号の第２の応答状態によって前記出力バッファを出力動作可能な状態にするように構成してよい。これにより、前記第２の外部インタフェース端子に接続するカードホストは前記制御端子を第２の状態に変化させるのにインタフェースコントローラによるＩＣカードマイクロコンピュータに対する制御の終了を検出しなくてもよい。

更にこのとき、前記第２の外部インタフェース端子の一つとして、前記応答信号の出力端子（５Ｂ）を設ければ、前記カードホストはＩＣカードマイクロコンピュータに対するダイレクト制御開始可能なタイミングを容易に得ることができる。

本発明の更に別の具体的な形態として、前記ＩＣカード用端子はクロック入出力端子（４Ａ）及びデータ入出力端子（４Ｃ）を含む。前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファ（８ｉｃ）を有する。前記インタフェースコントローラは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファ（１２ｉｃ）及びクロック出力バッファ（１２ｏｃ）と、位相補償回路（１９）とを有する。前記位相補償回路は、前記クロック出力バッファから出力するクロックの位相を前記クロック入力バッファから入力されるクロックの位相に合わせる位相補償動作を行なう。前記位相補償回路は、クロック出力バッファの高出力インピーダンス状態においても前記位相補償動作を継続する。この構成において第２の外部インタフェース端子に接続するカードホストは、前記クロック入出力端子から出力するクロックの位相を前記クロック入出力端子から入力されるクロックの位相に合わせる位相補償回路を備えることになる。これにより、前記第２の外部インタフェース端子からＩＣカードマイクロコンピュータに供給されるクロックと、前記インタフェースコントローラからＩＣカードマイクロコンピュータに供給されるクロックとは位相が合うことになる。従って、インタフェースコントローラ経由で前記ＩＣカードマイクロコンピュータを制御する状態と、第２の外部インタフェース端子からＩＣカードマイクロコンピュータをダイレクトに制御する状態とを切り換えるとき、一時的に双方のクロック出力動作を停止することを要しない。

〔３〕《制御データを用いたＩＣカードマイクロコンピュータの分離》
本発明に係るメモリカード（１Ａ）は、第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御する。前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子を有する。前記インタフェースコントローラは、パワーオンに応答して前記記憶装置から所定の制御データ（ＳＥＰ／ＣＯＮ））を読み出し、読み出した前記制御データの第１の状態に応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にする。

上記より、前記第１の外部インタフェース端子からの指示に応答して前記インタフェースコントローラが動作可能な状態においてＩＣカード用端子から前記ＩＣカードマイクロコンピュータのダイレクトな制御が許容される。このとき特に、前記制御データの第１の状態に応答して、前記接続配線に対する出力バッファを高出力インピーダンス状態にすることにより、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制することができる。

本発明の一つの具体的な形態として、前記インタフェースコントローラは、リセット指示に応答して前記記憶装置から所定の制御データを読み出し、読み出した前記制御データの第１の状態に応答して前記接続配線に対する出力バッファを高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にする。これにより、制御データを書き換えて、リセットの指示を行うことにより、ＩＣカードマイクロコンピュータに対するダイレクトな制御とインタフェースコントローラ経由の制御とを容易に切り換えることができる。

〔４〕《コマンドを用いたＩＣカードマイクロコンピュータの分離》
本発明に係るメモリカード（１Ｂ）は、第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御する。前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子を有する。前記インタフェースコントローラは、前記第１の外部インタフェース端子から供給された第１のコマンドに応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態とし、前記第１の外部インタフェース端子から供給された第２のコマンドに応答して前記出力バッファを出力動作可能な状態にする。

上記より、前記第１の外部インタフェース端子からの指示に応答して前記インタフェースコントローラが動作可能な状態においてＩＣカード用端子から前記ＩＣカードマイクロコンピュータのダイレクトな制御が許容される。このとき特に、前記制御データの第１のコマンドに応答して、前記接続配線に対する出力バッファを高出力インピーダンス状態にすることにより、インタフェースコントローラからＩＣカードマイクロコンピュータにノイズが伝達されるのを抑制することができる。

《制御端子を用いたＩＣカードマイクロコンピュータの分離》
図１には本発明によるメモリカードの第１の例が示される。特に制限されないが、同図に示されるメモリカード１は、ＭｕｌｔｉＭｅｄｉａＣａｒｄ（ＭｕｌｔｉＭｅｄｉａＣａｒｄは、ＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｉｅｓＡＧの登録商標である。以下、「ＭＭＣ」と略記する。）の仕様に準拠した構成を有する。メモリカード1は、ＭＭＣに準拠したメモリカード機能の他に、セキュリティ処理機能を有する。このメモリカード１は例えば、携帯電話、携帯情報端末（ＰＤＡ）、パーソナルコンピュータ、音楽再生（及び録音）装置、カメラ、ビデオカメラ、自動預金預払機、街角端末、及び決済端末等のカードホスト２に接続される。

メモリカード（ＭＣＲＤ）１は、第1の外部インタフェース端子としての外部端子３、第２の外部インタフェース端子としてのＩＣカード用端子４と制御端子５、インタフェースコントローラ（ＣＮＴ）６、記憶装置としてのフラッシュメモリ（ＦＬＡＳＨ）７、及びＩＣカードマイクロコンピュータ（ＩＣＭＣ）８を持つ。前記インタフェースコントローラ６、フラッシュメモリ７及びＩＣカードマイクロコンピュータ８は、特に制限されないが、夫々別々の半導体集積回路チップによって構成される。

インタフェースコントローラ６は、ホストインタフェース回路（ＨＩＦ）１０、フラッシュインタフェース回路（ＦＩＦ）１１、ＩＣカードマイコンインタフェース回路（ＩＣＩＦ）１２、及び制御回路としての制御用マイクロコンピュータ（ＭＰＵ）１３を備える。

外部端子３はＭＭＣインタフェース仕様に準拠して、クロック入力端子、コマンド入出力端子、データ入出力端子、電源供給端子及びグランド端子等を有する。この外部端子３にホストインタフェース回路１０が接続され、ホストインタフェース回路１０はＭＭＣインタフェース仕様に準拠してカードホスト２との間でコマンドやデータの入出力が可能にされる。

前記フラッシュメモリ７は、電気的に書き換え可能な不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。フラッシュメモリ７はフラッシュインタフェース回路１１に接続される。前記ホストインタフェース回路１０が受け取ったメモリカードコマンドがメモリアクセス系コマンドの場合、制御用マイクロコンピュータ（以下単に制御用マイコンと記す）１３はそのコマンドコードで指定されるフラッシュアクセス制御ルーチンに従って、フラッシュインタフェース回路１１にフラッシュメモリ７に対するデータの読出しや書込み動作等を指示する。

前記ＩＣカードマイコン８は、ＩＣカードのプラスチック基板中に埋め込んでも利用可能とされるマイクロコンピュータチップであり、例えばＩＣカードマイコン６が有する外部端子、電気信号プロトコル、コマンドはＩＳＯ／ＩＥＣ７８１６規格に準拠している。ＩＣカードマイコン８は、特に図示はしないが、例えば演算処理を行うためのＣＰＵ、データ及びプログラムを記憶するためのＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）、そして外部とデータを送受信するためのシリアルインタフェースを備える。ＩＣカードマイコン８の外部端子はＩＣカードマイコンインタフェース回路１２と共にＩＣカード用端子４に接続される。前記ホストインタフェース回路１０が受け取ったメモリカードコマンドがＩＣカードマイコン８に対するライト系コマンドの場合には、制御用マイコン１３はそのメモリカードコマンドで指定される制御ルーチンに従って、ＩＣカードマイコンインタフェース回路１２を制御し、ライト系コマンドのデータとして供給されたＩＣカードコマンドをＩＣカードマイコン８にシリアル転送させる。ＩＣカードマイコン８はＩＣカードコマンドに応答してセキュリティ処理を行ない、セキュリティ処理の結果としてＩＣカードレスポンス（Ｒ−ＡＰＤＵ）をＩＣカードマイコンインタフェース回路１２に返す。ＩＣカードマイコンインタフェース回路１２に返されたＩＣカードレスポンスは、ＩＣカードに対するリード系のメモリカードコマンドに応答してホストインタフェース回路１０から外部に出力可能にされる。

ＩＣカードマイコン８に対する制御は上記メモリカードコマンドを用いたインタフェースコントローラ６経由の制御の他に、前記ＩＣカード用端子４を介してカードホスト２がダイレクトに行うことができる。ＩＣカード用端子４を用いたダイレクト制御では、ＩＣカードマイコン８が多く採用するＳＣＩ（シリアル・コミュニケーション・インタフェース）のような汎用性の高い通信プロトコルを用いることができても、きわめて遅い転送速度を我慢しなければならない。これに対して、メモリカードコマンドを用いたインタフェースコントローラ６経由で制御を行う場合には、ＭＭＣインタフェース仕様に従ってデータ処理に必要なコマンド及びデータを高速に転送してバッファ（図示せず）に格納し、転送に要するカードホストの占有時間を短縮することができる。その反面、インタフェースコントローラ６はＭＭＣインタフェース仕様とＩＣカードマイコン８のインタフェース仕様との間のプロトコル変換をＩＣカードマイコンインタフェース回路１２等によって行うことが必要になり、そのための回路やソフトウェアの開発が必要になる。相互に一長一短のあるＩＣカードマイコン８に対するインタフェース制御形態に対して選択可能であることが、カードホスト２の機能や、メモリカードに対する用途に対して、自由度を広げるのに好都合である。ここでは、ＩＣカードマイコン８をカードホスト２からダイレクトに制御可能にする場合に、ＩＣカードマイコン８のセキュリティ処理に並行して、インタフェースコントローラ６によるフラッシュメモリ７のアクセスを許容する。要するに、ＩＣカードマイコン８をＩＣカード端子４からダイレクト制御可能にするとき、インタフェースコントローラ６も外部端子３からのコマンド入力に応答して動作可能に保つ。ＩＣカードマイコン８をＩＣカード端子４からダイレクト制御可能にするとき、インタフェースコントローラ６は前記制御端子５の状態を入力し、それによる指示に従って自らＩＣカードマイコン８に接続する出力バッファを高出力インピーダンス状態に制御する。これにより、前記外部端子３からの指示に応答して前記インタフェースコントローラ６が動作可能な状態においてＩＣカード用端子４から前記ＩＣカードマイコン８のダイレクトな制御が許容されていても、インタフェースコントローラ６からＩＣカードマイコン８にノイズが伝達されるのを抑制することができる。以下、ＩＣカードマイコン８のダイレクト制御時におけるＩＣカードマイコンインタフェース回路１２に対する制御形態の詳細を説明する。

図２にはカードホスト２とＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８とのインタフェース形態の詳細な第１の例が示される。ＩＣカード用端子４は例えばＩＳＯ／ＩＥＣ７８１６のＩＣカード外部インタフェース仕様に準拠し、例えばクロック端子（ＣＬＫ）４Ａ、リセット端子（ＲＥＳ）４Ｂ、入出力端子（ＩＯ）４Ｃ及び図示を省略する電源端子とグランド端子を有する。それらのＩＣカード用端子４は接続配線１４を介してＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８の対応端子に接続される。前記制御端子５は前記カードホスト２からセパレート信号ＳＰＲＴを入力し、ＩＣカードマイコンインタフェース回路１２に供給する。

カードホスト２はセパレート信号ＳＰＲＴの出力バッファ２ｏｓ、クロック入力バッファ２ｉｃ、クロック出力バッファ２ｏｃ、リセット信号出力バッファ２ｏｒ、データ入力バッファ２ｉｄ及びデータ出力バッファ２ｏｄを有する。前記ＩＣカードマイコン８はクロック入力バッファ８ｉｃ、リセット信号入力バッファ８ｉｒ、データ入力バッファ８ｉｄ、及びデータ出力バッファ８ｏｄを有する。前記ＩＣカードマイコンインタフェース回路１２は、セパレート信号入力バッファ１２ｉｓ、クロック出力バッファ１２ｏｃ、リセット信号出力バッファ１２ｏｒ、データ入力バッファ１２ｉｄ及びデータ出力バッファ１２ｏｄを有する。前記全ての出力バッファ２ｏｃ、２ｏｒ、２ｏｄ、８ｏｄ、１２ｏｃ、１２ｏｒ、１２ｏｄはトライステート出力バッファとされ、選択的に高出力インピーダンス状態を採る。ＩＣカードマイコンインタフェース回路１２の前記出力バッファ１２ｏｃ、１２ｏｒ及び１２ｏｄはセパレート信号ＳＰＲＴのローレベルに基づいて高出力インピーダンスにされる。信号１５はＩＣカードマイコンインタフェース回路１２内部のトライステート制御信号であり、ハイレベルによって出力動作を指示する信号であり、データ出力バッファ１２ｏｄは前記信号１５とセパレート信号ＳＰＲＴの論理積信号によってトライステート制御される。前記出力バッファ１２ｏｃ、１２ｏｒはセパレート信号ＳＰＲＴだけでトライステート制御される。

図２において、ＩＣカードマイコンインタフェース回路１２経由で前記ＩＣカードマイコン８を制御するとき、前記セパレート信号ＳＰＲＴはハイレベルにされ、出力バッファ１２ｏ、１２ｏｒ、１２ｄｏは出力動作可能にされる。前記ＩＣカードマイコン８には出力バッファ１２ｏｃがクロックを供給する。カードホスト２はクロック端子４Ａからそのクロックの状態をモニタすることができる。前記カードホスト２はモニタしているクロックの停止によって、インタフェースコントローラ６による前記ＩＣカードマイコン８の制御が行われていないことを検出することが可能になる。これを検出したとき、前記カードホスト２はセパレート信号ＳＰＲＴをローレベルとすることにより、インタフェースコントローラ６と競合せずにＩＣカードマイコン８に対するダイレクト制御が可能になる。このとき、前記ＩＣカードマイコン８にカードホスト２が端子４ＡクロックＣＬＫを供給する。

図３にはそのときの動作タイミングが示されており、Ｔ１、Ｔ３の期間ではＩＣカード端子４からカードホスト２がＩＣカードマイコン８をダイレクト制御しており（ＩＣカードマイコンのダイレクト制御）、Ｔ２の期間ではインタフェースコントローラ６経由で前記ＩＣカードマイコン８を制御している（ＩＣカードマイコンのインダイレクト制御）。Ｔ１からＴ２の状態に変化されるとき、カードホスト２はクロックＣＬＫの出力を停止し(時刻ｔ０)、その後でセパレート信号ＳＰＲＴをハイレベルにする。これに同期して時刻ｔ１からＩＣカードマイコンインタフェース回路１２のクロックバッファ１２ｏｃがクロックＣＬＫの出力を開始する。Ｔ２からＴ３の状態に変化されるとき、ＩＣカードマイコンインタフェース回路１２はクロックＣＬＫの出力を停止する(時刻ｔ２)。カードホスト２は、これを検出することによってセパレート信号ＳＰＲＴをローレベルに反転し（時刻ｔ３）、その後、カードホスト２のクロックバッファ２ｏｃがクロックＣＬＫの出力を開始する（時刻ｔ４）。リセット信号ＲＥＳによるリセット指示は、クロック信号ＣＬＫの発生側回路が必要に応じて行えばよい。

本実施例は、ダイナミックな切替を示しているが、ＳＰＲＴ信号をカード電源投入前にカードホストが、ローレベル又はハイレベルを与え、スタティックにＩＣカードマイコンの切離し接続を制御してもかまわない。

図２の構成においてはインタフェースコントローラ６経由で前記ＩＣカードマイコン８を制御する状態と、ＩＣカード用端子４からＩＣカードマイコン８をダイレクト制御する状態とを切り換えるとき、双方からのクロックが衝突しないように一時的に双方のクロック出力動作が停止されなければならない。

図４にはカードホスト２とＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８とのインタフェース形態の詳細な第２の例が示される。カードホスト２はセパレート信号ＳＰＲＴの出力バッファ２ｏｓ、クロック出力バッファ２ｏｃ、リセット信号出力バッファ２ｏｒ、リセット信号入力バッファ２ｉｒ、データ入力バッファ２ｉｄ及びデータ出力バッファ２ｏｄを有する。前記ＩＣカードマイコン８は図２と同じである。前記ＩＣカードマイコンインタフェース回路１２は、セパレート信号入力バッファ１２ｉｓ、クロック入力バッファ１２ｉｃ、リセット信号出力バッファ１２ｏｒ、データ入力バッファ１２ｉｄ及びデータ出力バッファ１２ｏｄを有する。図２との相違点は、カードホスト２がＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８の双方にクロック信号ＣＬＫを供給することである。ＩＣカードマイコンインタフェース回路１２の前記出力バッファ１２ｉｃ、１２ｏｒ及び１２ｏｄは上記同様にセパレート信号ＳＰＲＴのローレベルに基づいて高出力インピーダンスにされる。

この構成においては、インタフェースコントローラ６経由で前記ＩＣカードマイコン８を制御するときも、また、ＩＣカード用端子４からＩＣカードマイコン８をダイレクト制御するときも、ＩＣカードマイコン８にはＩＣカード用のクロック端子４Ａからクロックが供給される。従って、図５に例示されるように、インタフェースコントローラ６経由で前記ＩＣカードマイコン８を制御する状態と、ＩＣカード用端子４からＩＣカードマイコン８をダイレクト制御する状態とを切り換えるとき、クロック信号ＣＬＫが衝突する虞はなく、切り換え時に一時的にクロック出力動作を停止することを要しない。

図６にはカードホスト２とＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８とのインタフェース形態の詳細な第３の例が示される。図４との相違点は、セパレート信号ＳＰＲＴの入力端子５に代えて、セパレートリクエスト信号ＳＰＲＴ―ＲＥＱの入力端子５Ａとセパレートアクノレッジ信号ＳＰＲＴ−ＡＣＫの出力端子５Ｂとを採用したことである。カードホスト２がセパレートリクエスト信号ＳＰＲＴ―ＲＥＱを出力する。ＩＣカードマイコンインタフェース回路８はセパレートリクエスト信号ＳＰＲＴ―ＲＥＱの入力バッファ８ｉｓｒを有する。ＩＣカードマイコンインタフェース回路１２はセパレートリクエスト信号ＳＰＲＴ―ＲＥＱのローレベルを内部回路（図示せず）で認識すると、ＩＣカードマイコンインタフェース回路１２がＩＣカードマイコン８を制御していないとき、或いは制御中であってもその制御が終わったとき、それに応答して出力バッファ１２ｏｓａからセパレートアクノレッジ信号ＳＰＲＴ−ＡＣＫをローレベルとして出力する。前記リセット出力バッファ１２ｏｒ、データ出力バッファ１２ｏｄはセパレートアクノレッジ信号ＳＰＲＴ−ＡＣＫによってトライステート制御される。セパレートアクノレッジ信号ＳＰＲＴ−ＡＣＫがローレベルにされるとリセット出力バッファ１２ｏｒ及びデータ出力バッファ１２ｏｄは高出力インピーダンス状態に制御される。図７にはＩＣカードマイコン８のインダイレクト制御とダイレクト制御を切換える動作タイミングが示される。図５と同様に切換え時にクロック信号ＣＬＫの停止は必要ない。第３の例の場合には、カードホスト２はセパレートリクエスト信号ＳＰＲＴ―ＲＥＱによってダイレクト制御を要求するとき、インタフェースコントローラ６によるＩＣカードマイコン８に対するインダイレクト制御の終了を検出しなくてもよい。ＩＣカードマイコンインタフェース回路１２自らがその終了を判定しなければ出力バッファの高インピーダンス制御を行わないからである。特に、ＩＣカードマイコンインタフェース回路１２はアクノレッジ信号ＳＰＲＴ−ＡＣＫを形成してカードホスト２に出力するから、前記カードホスト２はＩＣカードマイコン８に対するダイレクト制御を開始可能なタイミングを容易に得ることができる。

図８にはカードホスト２とＩＣカードマイコンインタフェース回路１２とＩＣカードマイコン８とのインタフェース形態の詳細な第４の例が示される。図８の例も図２と同様に、カードホスト２によりＩＣカードマイコン８をダイレクト制御するときカードホスト２がクロック信号を出力し、ＩＣカードマイコンインタフェース回路１２によりＩＣカードマイコン８をインダイレクト制御するときＩＣカードマイコンインタフェース回路１２がクロック信号ＣＬＫを出力する。図２との相違点は、カードホスト２とＩＣカードマイコンインタフェース回路１２が位相補償回路としてのＰＬＬ回路１８，１９を有することである。

ＰＬＬ回路１８は、クロック出力バッファ２ｏｃが高インピーダンス状態に制御されているとき、入力バッファ２ｉｃからクロック信号ＣＬＫを入力し、内部クロック信号ＣＬＫ−Ｈをもとにクロック信号ＣＬＫと周波数及び位相が等しい同期化クロック信号を生成する。入力バッファ２ｉｃに入力されるクロック信号ＣＬＫは、ＩＣカードマイコン８をインダイレクト制御するときＩＣカードマイコンインタフェース回路１２が出力するクロック信号である。従ってセパレート信号ＳＰＲＴがローレベルにされてＩＣカードマイコン８のインダイレクト制御からダイレクト制御に遷移するとき、カードホスト２はセパレート信号ＳＰＲＴのローレベル出力と共に出力バッファ２ｏｃを高インピーダンス状態から出力動作状態に変化させるタイミングについて何ら考慮しなくも、クロック信号ＣＬＫの発生元の切換えに際してクロック信号ＣＬＫの位相並びに波形は殆ど乱れを生じない。クロック出力バッファ２ｏｃが出力すべきクロック信号は予めクロック出力バッファ１２ｏｃから出力されるクロック信号と位相及び周波数が等しくされているからである。

同様にＰＬＬ回路１９は、クロック出力バッファ１２ｏｃが高インピーダンス状態に制御されているとき、入力バッファ１２ｉｃからクロック信号ＣＬＫを入力し、内部クロック信号ＣＬＫ−Ｉをもとにクロック信号ＣＬＫと周波数及び位相が等しい同期化クロック信号を生成する。入力バッファ１２ｉｃに入力されるクロック信号ＣＬＫは、カードホスト２がＩＣカードマイコン８をダイレクト制御するとき出力するクロック信号である。従ってセパレート信号ＳＰＲＴがハイレベルにされてカードホスト２によるダイレクト制御からＩＣカードマイコンインタフェース回路１２経由のインダイレクト制御に遷移するとき、カードホスト２はクロック信号ＣＬＫの出力動作を一旦停止させることを要しない。セパレート信号ＳＰＲＴをハイレベルにして出力バッファ１２ｏｃを高インピーダンス状態から出力動作状態に変化させるタイミングについて何ら考慮しなくも、クロック信号ＣＬＫの発生元の切換えに際してクロック信号ＣＬＫの位相並びに波形は殆ど乱れを生じない。クロック出力バッファ１２ｏｃが出力すべきクロック信号は予めクロック出力バッファ２ｏｃから出力されるクロック信号と位相及び周波数が等しくされているからである。

これにより、ＩＣカードマイコンインタフェース回路１２経由で前記ＩＣカードマイコン８を制御する状態と、ＩＣカード用端子４からＩＣカードマイコン８をダイレクト制御する状態とを切り換えるとき、一時的に双方のクロック出力動作を停止することを要しない。ＩＣカードマイコン８のインダイレクト制御とダイレクト制御を切換えた動作タイミングは図５と同じであるから特に図示はしない。

《制御データを用いたＩＣカードマイクロコンピュータの分離》
図９には本発明によるメモリカードの別の例が示される。今までの説明ではＩＣカードマイコンインタフェース回路１２におけるトライステートバッファの制御に制御端子５を利用した。図９に示されるメモリカード１Ａはそのようなトライステートバッファの制御に、フラッシュメモリ７が保有する制御データを用いる。従って、第２の外部インタフェース端子としてＩＣカード用端子４だけが設けられ、制御端子５は廃止されている。フラッシュメモリ７の所定の領域７ＣＤには制御データとしてＩＣカードマイコン８の分離選択パラメータ（ＳＥＰ／ＣＯＮ）が格納されている。

図１０にはカードホスト２とＩＣカードマイコンインタフェース回路１２ＡとＩＣカードマイコン８とのインタフェース形態の詳細な一例が示される。ＩＣカードマイコン８のインダイレクト制御においてクロック信号ＣＬＫはＩＣカードマイコンインタフェース回路１２Ａのクロック出力バッファ１２ｏｃが出力する。ＩＣカード用端子４を介するダイレクト制御においてクロック信号ＣＬＫはカードホスト２から供給される。

図１１には分離選択パラメータ（ＳＥＰ／ＣＯＮ）による出力バッファの高インピーダンス制御フローが示される。制御用マイコン１３Ａは、メモリカード１Ａのパワーオン、又は例えばＭＭＣでのＣＭＤ０、ＣＭＤ１、及びＳＤカードでのＣＭＤ０、ＡＣＭＤ４１などのメモリカードの初期化処理やリセット処理を指定する特定のコマンドに応答して前記フラッシュメモリ７の特定領域７ＣＤから分離選択パラメータ（ＳＥＰ／ＣＯＮ）を読み出し、読み出した分離選択パラメータ（ＳＥＰ／ＣＯＮ）の値に応じてセパレート信号ＳＰＲＴを生成する（Ｓ１）。分離選択パラメータ（ＳＥＰ／ＣＯＮ）の値が論理値０のときはセパレート信号ＳＰＲＴをローレベルとし（Ｓ２）、出力バッファ１２ｏｃ，１２ｏｒ、１２ｏｄを高出力インピーダンス状態とする。分離選択パラメータ（ＳＥＰ／ＣＯＮ）の値が論理値１のときはセパレート信号ＳＰＲＴをハイレベルとし（Ｓ３）、前記出力バッファ１２ｏｃ，１２ｏｒ、１２ｏｄを出力動作可能な状態にする。これにより、前記外部端子３からのメモリコマンドに応答して前記インタフェースコントローラ６Ａが動作可能な状態においてＩＣカード用端子４から前記ＩＣカードマイコン８のダイレクト制御が許容される。このとき特に、前記読み出した分離選択パラメータ（ＳＥＰ／ＣＯＮ）の論理値０に応答して、ＩＣカードマイコンインタフェース回路１２Ａの出力バッファ１２ｏｃ、１２ｏｒ、１２ｏｄを高出力インピーダンス状態にすることにより、ＩＣカードマイコンインタフェース回路１２ＡからＩＣカードマイコン８にノイズが伝達されるのを抑制することができる。

前記マイクロコンピュータ１３Ａは、カードホスト２からのリセット指示の有無を判定し（Ｓ４）、リセット指示があった時はステップＳ１に戻って上記同様の分離選択パラメータ（ＳＥＰ／ＣＯＮ）を参照してセパレート信号ＳＰＲＴを設定する処理を繰り返す。これにより、分離選択パラメータ（ＳＥＰ／ＣＯＮ）を書き換えて、リセットの指示を行うことにより、ＩＣカードマイコン８に対するダイレクト制御とインタフェースコントローラ６Ａ経由のインダイレクト制御とを容易に切り換えることができる。

《コマンドを用いたＩＣカードマイクロコンピュータの分離》
図１２には本発明によるメモリカードの更に別の例が示される。ＩＣカードマイコンインタフェース回路１２Ｂにおけるトライステートバッファの制御に特定のコマンドを利用する。インタフェースコントローラ６Ｂの制御用マイコン１３Ｂが前記特定のコマンドを認識してトライステートバッファの制御を行う。カードホスト２とＩＣカードマイコンインタフェース回路１２ＡとＩＣカードマイコン８とのインタフェース形態は図１０と同じである。図１１の実施例との違いは、図１１がメモリカード１Ａ全体としての初期化処理やリセット処理を行うためのコマンドに応じてICカードマイコン８のダイレクト制御／インダイレクト制御を選択するのに対して、図１２の実施例では任意のタイミングで発行可能とされるコマンドに応じてダイレクト制御／インダイレクト制御を切り換える点である。

図１３には制御用マイコン１３Ｂによるトライステートバッファの制御手順が例示される。外部端子３を介してホストインタフェース回路１０にコマンドが供給されると、ホストインタフェース回路１０はマイクロコンピュータ１３Ｂに割り込みを要求する。制御用マイコン１３Ｂは割り込みを受け付けると（Ｓ１１）、そのコマンドのコマンドコードをベクタとして対応するコマンド処理に分岐する(Ｓ１２)。第１のコマンドに応答するコマンド処理においては前記セパレート信号ＳＰＲＴをローレベルとし（Ｓ１３）、出力バッファ１２ｏｃ，１２ｏｒ、１２ｏｄを高出力インピーダンス状態とする。第２のコマンドに応答するコマンド処理においては前記セパレート信号ＳＰＲＴをハイレベルとし（Ｓ１４）、前記出力バッファ１２ｏｃ，１２ｏｒ、１２ｏｄを出力動作可能な状態にする。その他のコマンドに対しては夫々に固有のコマンド処理を行なう（Ｓ１５）。前記第１のコマンドに応答してＩＣカードマイコンインタフェース回路１２Ａの出力バッファを高出力インピーダンス状態にするから、ＩＣカード用端子４からＩＣカードマイコン８に対するダイレクト制御に際してＩＣカードマイコンインタフェース回路１２ＡからＩＣカードマイコン８にノイズが伝達されるのを抑制することができる。

《ＩＣカードマイコンのダイレクト制御動作時における低消費電力》
図１４には本発明によるメモリカードの更に別の例が示される。図２と同様にセパレート信号ＳＰＲＴを用いるが、そのレベル制御に電源監視用リセットＩＣ２０を用いる。ここではインタフェースコントローラ６Ｃの動作電源Ｖｃｃ１とＩＣカードマイコン８の動作電源Ｖｃｃ２が示される。Ｖｃｃ１は外部端子３のなかの一つの端子３Ａから入力される。Ｖｃｃ２はＩＣカード端子４のうちの一つの端子４Ｄから供給される。特にＩＣカードマイコンインタフェース回路１２Ｂに含まれるバッファ１２ｉｓ、１２ｏｃ、１２ｏｒ、１２ｏｄ、１２ｉｄ、アンドゲートＡＮＤはＶｃｃ２を動作電源とする。電源監視用リセットＩＣ２０は、電源電圧Ｖｃｃ１が動作許容よりも低くなったときセパレート信号ＳＰＲＴをローレベルとして出力バッファ１２ｏ、１２ｏｒ、１２ｏｄを高インピーダンスに制御する。電源電圧Ｖｃｃ１が動作許容電圧を超えていればセパレート信号ＳＰＲＴはハイレベルにされ、出力バッファ１２ｏ、１２ｏｒ、１２ｏｄは出力動作可能にされる。

これによりＩＣカードマイコン８をＩＣカード用端子４からダイレクト制御したい場合に、電源Ｖｃｃ１の供給を停止しても、出力バッファ１２ｏｃ、１２ｏｒ、１２ｏｄは電源Ｖｃｃ２によってその動作が保障されるから、ＩＣカードマイコンインタフェース回路１２ＢからＩＣカードマイコン８への不所望なノイズの伝播を抑制しながら、低消費電力を実現することができる。図１４の構成は上記その他の構成と併せて採用することも可能である。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はフラッシュメモリを用いた記憶装置に限定されない。ＤＲＡＭ、ＳＲＡＭ等の揮発性メモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等の不揮発性メモリや、ＨＤＤ及びＭＲＡＭで使う磁気記憶媒体、ＤＶＤ等で使われる相変化記憶媒体等でもよい。また、メモリカード仕様はマルチメディアカード規格に限定されず、ＳＤカード規格等その他のメモリカード仕様に準拠しても良い。マルチメディアカード規格には（１）Multi Media Card System Specification Version 3.3、（２）Multi Media Card System Specification Version 4.0がある。ＳＤカード規格としては、（３）SD Memory Card Specification Version 1.01、（４）SD Memory Card Specification Version 1.1がある。

また実施例の説明としてマルチメディアカード規格に基づくメモリカードにより説明をしたが、ＩＣカードマイコンを搭載したような入出力装置であっても良い。例えばメモリカードに代えて無線通信装置を有する半導体装置において、カードホスト２から無線通信装置を用いてデータの通信を行うような場合に、ＩＣカードマイコンの制御を無線通信装置により行うのかカードホスト２から行うのかに応じて、本願発明を適宜実施することができる。ＩＣカードマイコン８を用いて暗号化されたデータを復号化し又はデータを暗号化する場合に、カードホスト２の制御により予め暗号化し又は通信後に復号化する制御と、無線通信装置のＩＣカードマイコンインタフェース回路の制御により通信を行うデータを逐次暗号化し若しくは復号化する制御とを選択することが可能となる。

また、前記ＩＣカードマイクロコンピュータは、例えば、セキュリティ評価基準の国際標準であるＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みである製品を利用するのが望ましい。一般に、セキュリティ処理を行なう機能を持つＩＣカードを実際の電子決済サービスなどで利用する場合、そのＩＣカードはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。ＭＭＣにセキュリティ機能を追加することによってメモリカードを実現し、それを実際の電子決済サービスなどで利用する場合、当該メモリカードも同様にＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。本発明のメモリカードとして、評価・認証機関によって認証済みのＩＣカードマイクロコンピュータを内蔵し、そのＩＣカードマイクロコンピュータを利用してセキュリティ処理を行なう構造を持つことにより、セキュリティ処理機能を得る。したがって、本発明のメモリカードはＩＳＯ／ＩＥＣ１５４０８に基づくセキュリティ評価基準を容易に満足することができ、ＭＭＣにセキュリティ処理機能を追加するための開発期間を短縮することができる。但し、本発明においては、ＩＳＯ／ＩＥＣ１５４０８の評価・認証機関により認証済の製品ではないＩＣカードチップを排除するものではなく、ＩＣカードチップにより提供するサービスの求めるセキュリティ強度に応じたＩＣカードチップを用いてもよい。

制御端子を用いてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換え可能なメモリカードを例示するブロック図である。 カードホストとＩＣカードマイコンインタフェース回路とＩＣカードマイコンとのインタフェース形態の詳細な第１の例を示す論理回路図である。 図２の構成においてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換える動作のタイミングチャートである。 カードホストとＩＣカードマイコンインタフェース回路とＩＣカードマイコンとのインタフェース形態の詳細な第２の例を示す論理回路図である。 図４の構成においてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換える動作のタイミングチャートである。 カードホストとＩＣカードマイコンインタフェース回路とＩＣカードマイコンとのインタフェース形態の詳細な第３の例を示す論理回路図である。 図６の構成においてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換える動作のタイミングチャートである。 カードホストとＩＣカードマイコンインタフェース回路とＩＣカードマイコンとのインタフェース形態の詳細な第４の例を示す論理回路図である。 制御データを用いてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換え可能なメモリカードを例示するブロック図である。 図９の構成においてカードホストとＩＣカードマイコンインタフェース回路とＩＣカードマイコンとのインタフェース形態の詳細な一例を示す論理回路図である。 図１０の構成においてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換える動作のタイミングチャートである。 コマンドを用いてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換え可能なメモリカードを例示するブロック図である。 図１２の構成においてＩＣカードマイコンのインダイレクト制御とダイレクト制御とを切換える動作の制御手順を例示するフローチャートである。 ＩＣカードマイコンのダイレクト制御動作時における低消費電力も考慮したメモリカードのブロック図である。

符号の説明

１Ａ、１Ｂ、１Ｃ メモリカード
２ カードホスト
３ 第１の外部インタフェース端子としての外部端子
４ 第２の外部インタフェース端子としてのＩＣカード用端子
４Ａ クロック端子
４Ｂ リセット端子
４Ｃ データ端子
５ 第２の外部インタフェース端子としての制御端子
ＳＰＲＴ スプリット信号
５Ａ 信号ＳＰＲＴ−ＲＥＱの入力端子
５Ｂ 信号ＳＰＲＴ−ＡＣＫの出力端子
ＳＰＲＴ−ＲＥＱ スプリットリクエスト信号
ＳＰＲＴ−ＡＣＫ スプリットアクノレッジ信号
６Ａ、６Ｂ、６Ｃ インタフェースコントローラ
７ フラッシュメモリ
ＳＥＰ／ＣＯＮ
８ ＩＣカードマイクロコンピュータ
１０ ホストインタフェース回路
１１ フラッシュインタフェース回路
１２ ＩＣカードマイコンインタフェース回路
ＣＬＫ クロック信号
１２ｏｃ ＩＣカードマイコンインタフェース回路のクロック出力バッファ
１２ｏｄ ＩＣカードマイコンインタフェース回路のデータ出力バッファ
１３ マイクロコンピュータ
１４ 接続配線
１８，１９ ＰＬＬ回路
２０ 電源監視リセットＩＣ

Claims (10)

1. 第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有し、
   前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御し、
   前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子を有し、
   前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答する動作に並行して、ＩＣカード用端子からの入力に応答する前記ＩＣカードマイクロコンピュータの動作が許容されるとき、前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態にするメモリカード。
2. 第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有し、
   前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御し、
   前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子と、制御端子とを有し、
   前記インタフェースコントローラは、前記制御端子の第１の状態に応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にするメモリカード。
3. 前記ＩＣカード用端子はクロック入出力端子及びデータ入出力端子を含み、
   前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファを有し、
   前記インタフェースコントローラは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファとクロック出力バッファを有し、
   前記クロック出力バッファは前記制御端子の第１の状態に応答して高出力インピーダンス状態にされ、第２の状態に応答して出力動作可能な状態にされる請求項２記載のメモリカード。
4. 前記ＩＣカード用端子はクロック入出力端子及びデータ入力端子を含み、
   前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入力端子が接続する配線に接続されたクロック入力バッファを有し、
   前記インタフェースコントローラは前記接続配線のうち前記クロック入力端子が接続する配線に接続されたクロック入力バッファを有する請求項２記載のメモリカード。
5. 前記インタフェースコントローラは、前記制御端子の第１の状態に応答して第１の応答状態とし、第２の状態に応答して第２の応答状態とする応答信号を生成し、前記応答信号の第１の応答状態によって前記接続配線に対する出力バッファを高出力インピーダンス状態とし、前記応答信号の第２の応答状態によって前記出力バッファを出力動作可能な状態にする請求項４記載のメモリカード。
6. 前記第２の外部インタフェース端子は、前記応答信号の出力端子を有する請求項５記載のメモリカード。
7. 前記ＩＣカード用端子はクロック入出力端子及びデータ入出力端子を含み、
   前記ＩＣカードマイクロコンピュータは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファを有し、
   前記インタフェースコントローラは前記接続配線のうち前記クロック入出力端子が接続する配線に接続されたクロック入力バッファ及びクロック出力バッファと、位相補償回路とを有し、
   前記位相補償回路は、前記クロック出力バッファから出力するクロックの位相を前記クロック入力バッファから入力されるクロックの位相に合わせる位相補償動作を行ない、
   前記位相補償回路は、クロック出力バッファの高出力インピーダンス状態においても前記位相補償動作を継続する請求項２記載のメモリカード。
8. 第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有し、
   前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御し、
   前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子を有し、
   前記インタフェースコントローラは、パワーオンに応答して前記記憶装置から所定の制御データを読み出し、読み出した前記制御データの第１の状態に応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にするメモリカード。
9. 前記インタフェースコントローラは、リセット指示に応答して前記記憶装置から所定の制御データを読み出し、読み出した前記制御データの第１の状態に応答して前記接続配線に対する出力バッファを高出力インピーダンス状態とし、第２の状態に応答して前記出力バッファを出力動作可能な状態にする請求項８記載のメモリカード。
10. 第１の外部インタフェース端子、第２の外部インタフェース端子、前記第１の外部インタフェース端子に接続されたインタフェースコントローラ、前記インタフェースコントローラに接続された記憶装置、及び前記インタフェースコントローラに接続されたＩＣカードマイクロコンピュータを有し、
    前記インタフェースコントローラは、前記第１の外部インタフェース端子からの入力に応答して前記記憶装置と前記ＩＣカードマイクロコンピュータの動作を制御し、
    前記第２の外部インタフェース端子は、前記インタフェースコントローラと前記ＩＣカードマイクロコンピュータとの接続配線に直結するＩＣカード用端子を有し、
    前記インタフェースコントローラは、前記第１の外部インタフェース端子から供給された第１のコマンドに応答して前記接続配線に接続する前記インタフェースコントローラ内の出力バッファを高出力インピーダンス状態とし、前記第１の外部インタフェース端子から供給された第２のコマンドに応答して前記出力バッファを出力動作可能な状態にするメモリカード。

Images