JP3718764B2 - コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 - Google Patents
コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 Download PDFInfo
- Publication number
- JP3718764B2 JP3718764B2 JP2001207906A JP2001207906A JP3718764B2 JP 3718764 B2 JP3718764 B2 JP 3718764B2 JP 2001207906 A JP2001207906 A JP 2001207906A JP 2001207906 A JP2001207906 A JP 2001207906A JP 3718764 B2 JP3718764 B2 JP 3718764B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arithmetic processing
- expansion device
- processing unit
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010187 selection method Methods 0.000 title description 2
- 238000004891 communication Methods 0.000 claims description 28
- 230000008054 signal transmission Effects 0.000 claims description 14
- 238000011144 upstream manufacturing Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 54
- 238000010586 diagram Methods 0.000 description 6
- 238000003032 molecular docking Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Description
【０００１】
【発明の属する技術分野】
本発明は、通信用等に用いられる拡張デバイスを導入したコンピュータ装置等に関する。
【０００２】
【従来の技術】
近年、ノートブック型ＰＣ(Personal Computer)等の可搬性に優れたＰＣが広く用いられている。このノートブック型ＰＣには様々な機能が搭載されているが、特に近年は、ネットワークを介した外部とのデータの送受信を可能とするため、モデム、ＬＡＮ(Local Area Network)、無線ＬＡＮ等の通信機能が要求されている。これらの機能は、デバイスをマザー・ボード(Mother Board)上に直接実装することによって付加することができるが、コスト削減や開発期間の短縮のため、いわゆるドウタ・カード(Daughter Card：ドウタ・ボード(Daughter Board)とも言う)をマザー・ボード上のコネクタに接続することで、これら機能を付加することが行われている。
【０００３】
このドウタ・カードとして、miniＰＣＩ(Peripheral Component Interconnect)に接続可能なデバイス等が用いられる。例えば、モデムの機能を有するインテル社等が規格化したＭＤＣ(Mobile Audio/Modem Daughter Card)等を挙げることができる。これらのドウタ・カードにはＰＣＩバス用サウンド・デバイスおよびモデム・デバイスの仕様としてＡＣ‘９７（Audio CODEC '97）が広く適用されている。通常のノートブック型ＰＣでは、Ｉ／Ｏ（Input/Output）ブリッジから延びるＡＣ‘９７用のバス（ＡＣリンク）は２チャンネルであり、１チャンネルはサウンド・デバイス用のコネクタに、もう１チャンネルはモデム・デバイス用のコネクタに割り当てられている。
【０００４】
【発明が解決しようとする課題】
ところで、通信機能をより高度なものとする場合には、複数の通信デバイスを搭載することが必要となる。具体的には、互いに機能が異なる２種類のモデムを搭載し、目的に応じて切り換えて使用したい場合等が挙げられる。しかし、上記のように通常のノートブック型ＰＣでは、ＡＣ‘９７におけるモデム・デバイス用のコネクタは１つであるため、新たな他のモデムを搭載する場合には、そのモデムの受入先としてminiＰＣＩ用のスロットを拡張してコネクタを増やす必要が生じる。
ところが、例えばＡＣ‘９７リンクに設けるコネクタを複数にしても、新たなモデムと既に組み込まれているモデムとの間でＡＣ‘９７のリンクの使用をめぐって衝突が生じてしまう。
このような新たに追加できるデバイスの種類が限られるという問題は、ユーザが２つのモデムをノートブック型ＰＣに組み込むときに生じるだけではなく、例えば無線ＬＡＮ等を目的とするデバイスを新たに組み込む場合、そのデバイスがモデムの機能を合わせ持つ複合デバイスであるような場合にも生じ得ることが想定される。
【０００５】
本発明は、このような技術的課題に基づいてなされたもので、共通な信号を処理できる複数のデバイスを受け入れた場合、その中から実際に機能するデバイスを簡単な構成で選択することができるコンピュータ装置を提供することを主たる目的とする。
【０００６】
【課題を解決するための手段】
かかる目的のもと、本発明のコンピュータ装置は、外部と通信可能な複数の通信処理部と、通信処理部に対して通信用データの信号を信号線を介して送受信可能な演算処理部と、複数の通信処理部のそれぞれから演算処理部へ信号を送出する複数の信号線のうち信号が通過する信号線を選択する信号線選択部とを備え、演算処理部は、同じ信号を複数の通信処理部へ信号を送出する手段を有し、且つ複数の通信処理部から送出された信号のうち信号線選択部により選択されたどちらか一方の信号線からの信号を受信することを特徴とするものである。
このコンピュータ装置では通信処理部側から演算処理部へ送出される信号が選択されるので、複数の通信処理部のうち外部と通信を行う通信処理部を限定することができる。ここで、外部と通信可能な通信処理部として、例えばモデムやＬＡＮや無線ＬＡＮ等の外部コンピュータや外部ネットワークとデータの送受信な機能を有するものを挙げることができる。
【０００７】
また本発明のコンピュータ装置は、演算処理部と、演算処理部に対し信号線を介して少なくとも１つの共通する信号を処理できる複数の拡張デバイスと、を有し、演算処理部から複数の拡張デバイスへ延びる下り信号線では、信号が複数の拡張デバイスへ到達し、複数の拡張デバイスから演算処理部へ延びる上り信号線では、複数の拡張デバイスのいずれか１つより送出された信号が演算処理部へ到達することを特徴とするものとして捉えることも可能である。ここで、例えば信号停止部を上り信号線に設け、到達する信号を選択することができる。
【０００８】
さらに本発明のコンピュータ装置は、複数のドウタ・カードを受け入れる複数のコネクタと、コネクタの各々から延びる複数のシリアルデータ送出ラインと、ドウタ・カードとシリアルデータを送受信するＩ／Ｏ（Input/Output）ブリッジと、を有し、複数のシリアルデータ送出ラインはＩ／Ｏブリッジへ接続する前に統合され、Ｉ／Ｏブリッジはドウタ・カードのうちいずれか１つから送出されたシリアルデータを受信することを特徴とするものとして捉えることも可能である。
【０００９】
このコンピュータ装置において、例えば、ドウタ・カードはモデムとしての機能を有する場合、シリアルデータの送受信はＡＣ‘９７等のＡＣ(Audio CODEC)規格に基づいて行われる。ドウタ・カードとしては、miniＰＣＩ(Peripheral Component Interconnect)カードやコミュニケーション・ドウタ・カードを挙げることができる。
Ｉ／Ｏブリッジがドウタ・カードのうちいずれか１つから送出されたシリアルデータを受信するため、例えばシリアルデータ送出ライン上にスイッチを設けることができる。このスイッチは、Ｉ／Ｏブリッジからスイッチへ延びるＧＰＯ(General Purpose Out)ラインからの指示信号等によって切り換えることが可能である。
【００１０】
また、本発明は、拡張デバイスの受入部から演算処理手段（コントロール部）へ送出される信号を制御する回路基板として捉えることも可能である。具体的には、以下に述べるものを挙げることができる。
本発明の回路基板は、演算処理手段と、第１および第２の拡張デバイスを受け入る第１および第２の受入手段と、第１および第２の受入手段から演算処理手段へ信号を送出する第１および第２の信号線と、第２の拡張デバイスとして、第１の拡張デバイスと共通する信号を処理できるものが第２の受入手段に受け入られたことを認識する認識手段と、認識手段における認識に基づいて第１または第２の信号線を切断する信号切断手段と、を有することを特徴とするものである。
【００１１】
または、本発明の回路基板は、複数の拡張デバイス受入部と、拡張デバイスのコントロール部と、複数の拡張デバイス受入部からコントロール部へ向かって信号を送出する複数の上り信号伝達ラインと、コントロール部から拡張デバイス受入部へ向かって信号を送出する複数の下り信号伝達ラインと、を有し、複数の上り信号伝達ラインのいずれか１つにおいて導通を有し、且つ全ての下り信号伝達ラインが導通を有することを特徴とするものである。
【００１２】
その他、本発明の回路基板は、演算処理部と、演算処理部から延びるＡＣ(Audio CODEC)規格として例えばＡＣ‘９７の規格に基づいて信号を送受信する１チャンネルと、１チャンネルが分岐して接続する複数のモデムカード受入部と、１チャンネルに設けられ、複数のモデムカード受入部から演算処理部への信号の通過状態を切り換える切り換え部と、を有することを特徴とするものである。
【００１３】
さらに本発明は、コンピュータにおける拡張デバイスの選択方法として捉えることも可能である。この拡張デバイスの選択方法では、演算処理部に対して少なくとも１つの共通する信号を送受信できる複数の拡張デバイスがコネクタ部に接続されたことを認識し、演算処理部から発する下り信号を通過させ複数の拡張デバイスへ送出し、複数の拡張デバイスのうち、いずれか１つの拡張デバイスから発する上り信号を選択して演算処理部へ送出することを特徴とする。
【００１４】
上記方法において自動的に使用する拡張デバイスを選択させるため、上り信号の送出において、予め優位に設定されているコネクタ部に接続された拡張デバイスからの信号を通過させることができる。この場合、優位に設定されているコネクタ部に接続された拡張デバイスから送出されるＩＤ信号を認識することにより、信号の選択を行うことができる。
【００１５】
または、ユーザが使用する拡張デバイスを選択することも可能である。具体例としては、複数の拡張デバイスが接続された旨をユーザに表示し、ユーザによって選択された拡張デバイスを指定する信号を信号選択器へ送出し、この信号に基づいて拡張デバイスの信号を選択することができる。この場合、指定した拡張デバイスを有効に機能させるため、コンピュータをブートさせることが好ましい。
【００１６】
【発明の実施の形態】
◎ 実施の形態１
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態におけるコンピュータシステム（コンピュータ装置）１０のハードウェア構成を示した図である。このコンピュータシステム１０を備えるコンピュータ装置は、例えば、ＯＡＤＧ(Open Architecture Developer's Group)仕様に準拠して、所定のＯＳ(オペレーティングシステム)を搭載したノートブック型ＰＣ(ノートブック型パーソナルコンピュータ)として構成されている。
【００１７】
図１に示すコンピュータシステム１０において、ＣＰＵ（演算処理部、演算処理手段）１１は、コンピュータシステム１０全体の頭脳として機能し、ＯＳの制御下で各種プログラムを実行している。ＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスとしてのＰＣＩ(Peripheral Component Interconnect)バス２０、低速のＩ/Ｏ装置用バスとしてのＩＳＡ(Industry Standard Architecture)バス４０という３段階のバスを介して、各構成要素と相互接続されている。このＣＰＵ１１は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、ＣＰＵ１１の内部に１次キャッシュとして１２８Ｋバイト程度のＳＲＡＭを集積させているが、容量の不足を補うために、専用バスであるＢＳＢ(Back Side Bus)１３を介して、５１２Ｋ〜２Ｍバイト程度の２次キャッシュ１４を置いている。尚、ＢＳＢ１３を省略し、ＦＳＢ１２に２次キャッシュ１４を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
【００１８】
ＦＳＢ１２とＰＣＩバス２０は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ(ホスト−ＰＣＩブリッジ)１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。例えば、複数個のＤＲＡＭチップで構成され、例えば１２８ＭＢを標準装備し、３２０ＭＢまで増設することが可能である。この実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュＲＯＭ４４に格納されたＢＩＯＳ(Basic Input/Output System：基本入出力システム)等のファームウェアが含まれる。
【００１９】
ビデオサブシステム１７は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(ＬＣＤ)１８に描画データとして出力している。
【００２０】
ＰＣＩバス２０は、比較的高速なデータ転送が可能なバスであり、データバス幅を３２ビットまたは６４ビット、最大動作周波数を３３ＭＨｚ、６６ＭＨｚ、最大データ転送速度を１３２ＭＢ/秒、５２８ＭＢ/秒とする仕様によって規格化されている。このＰＣＩバス２０には、Ｉ/Ｏブリッジ（コアチップ、演算処理部、演算処理手段、コントロール部）２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、miniＰＣＩコネクタ（拡張デバイス受入部、モデムカード受入部、第１の受入手段）２７が夫々接続されている。
【００２１】
カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット２３のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット２３には、ＰＣカード２４を装填することが可能である。ドッキングステーションインターフェース２６は、コンピュータシステム１０の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノードブック型ＰＣがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース２６を介してＰＣＩバス２０に接続される。また、miniＰＣＩコネクタ２７には、ミニＰＣＩ(miniＰＣＩ)デバイス（拡張デバイス、ドウタ・カード、モデムカード）６０が接続される。miniＰＣＩデバイス６０は、miniＰＣＩの仕様に準拠して増設可能な拡張カード(ボード)である。このminiＰＣＩとは、モバイル向けＰＣＩ規格であり、ＰＣＩRev.2.2仕様書の付録として掲載されている。機能的にはフルスペックのＰＣＩと同等である。さらに、miniＰＣＩコネクタ２７には、Ｉ／Ｏブリッジ２１から延びるＡＣ‘９７リンクが接続されている。
【００２２】
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＩＳＡバス４０とのブリッジ機能を備えている。また、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ(ＰＩＣ)機能、プログラマブル・インターバル・タイマ(ＰＩＴ)機能、ＩＤＥ(Integrated Device Electronics)インターフェース機能、ＵＳＢ(Universal Serial Bus)機能、ＳＭＢ(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(ＲＴＣ)を内蔵している。
【００２３】
ＤＭＡコントローラ機能は、ＦＤＤ等の周辺機器とメインメモリ１６との間のデータ転送をＣＰＵ１１の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求(ＩＲＱ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。また、ＩＤＥインターフェース機能によって実現されるインターフェースは、ＩＤＥハードディスクドライブ(ＨＤＤ)３１が接続される他、ＣＤ−ＲＯＭドライブ３２がＡＴＡＰＩ(AT Attachment Packet Interface)接続される。このＣＤ−ＲＯＭドライブ３２の代わりに、ＤＶＤ(Digital Versatile Disc)ドライブのような、他のタイプのＩＤＥ装置が接続されても構わない。ＨＤＤ３１やＣＤ−ＲＯＭドライブ３２等の外部記憶装置は、例えば、ノードブック型ＰＣ本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、ＦＤＤや電池パックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００２４】
また、Ｉ/Ｏブリッジ２１にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばノードブック型ＰＣ本体の壁面等に設けられたＵＳＢコネクタ３０と接続されている。更に、Ｉ/Ｏブリッジ２１には、ＳＭバスを介してＥＥＰＲＯＭ３３が接続されている。このＥＥＰＲＯＭ３３は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。また、Ｉ/Ｏブリッジ２１は、電源回路５０に接続されている。電源回路５０は、ＡＣアダプタ５１、バッテリ(２次電池)としてのメイン電池５２またはセカンド電池５３を充電すると共にＡＣアダプタ５１や各電池からの電力供給経路を切り換えるバッテリ切換回路５４、およびコンピュータシステム１０で使用される５Ｖ、３.３Ｖ等の直流定電圧を生成するＤＣ/ＤＣコンバータ(ＤＣ/ＤＣ)５５等の回路を備えている。
【００２５】
また、Ｉ／Ｏブリッジ２１には外部との通信コミュニケーション機能を有するドウタ・カード（以下、Communication Daughter Card(CDC)と呼ぶ）用コネクタ（拡張デバイス受入部、モデムカード受入部、第２の受入手段）２８が接続されており、このＣＤＣコネクタ２８には、ＣＤＣ(拡張デバイス、ドウタ・カード、モデムカード)７０が接続される。ここで、ＣＤＣ７０は、ＡＣ‘９７リンクの仕様に準拠して増設可能な拡張カード(ボード)であり、その大きさはminiＰＣＩデバイス６０より小さく、例えばminiＰＣＩデバイス６０より１／２．５程度の面積を有するものである。また、ＣＤＣコネクタ２８とＩ／Ｏブリッジ２１との間はＡＣ‘９７リンクの仕様に基づいて信号のやり取りが行われる。なお、ＣＤＣコネクタ２８とＩ／Ｏブリッジ２１との間においてはＡＣ‘９７リンクの他に、イーサネット等のアナログインターフェースや、ＵＳＢの仕様に準拠したデバイスが受け入れ可能とされており、ＣＤＣコネクタ２８には、無線ＬＡＮ用やイーサネット用のデバイスが接続可能である。
【００２６】
Ｉ/Ｏブリッジ２１を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行うロジック(ステートマシン)が設けられている。このロジックは、電源回路５０との間で各種の信号を送受し、この信号の送受により、電源回路５０からコンピュータシステム１０への実際の給電状態を認識する。電源回路５０は、このロジックからの指示に応じて、コンピュータシステム１０への電力供給を制御している。
【００２７】
ＩＳＡバス４０は、ＰＣＩバス２０よりもデータ転送速度が低いバスである(例えば、バス幅１６ビット、最大データ転送速度４ＭＢ/秒)。このＩＳＡバス４０には、ゲートアレイロジック４２に接続されたエンベデッドコントローラ４１、ＣＭＯＳ４３、フラッシュＲＯＭ４４、Ｓｕｐｅｒ Ｉ/Ｏコントローラ４５が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このＳｕｐｅｒ Ｉ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されており、ＦＤＤの駆動やパラレルポートを介したパラレルデータの入出力(ＰＩＯ)、シリアルポートを介したシリアルデータの入出力(ＳＩＯ)を制御している。エンベデッドコントローラ４１は、図示しないキーボードのコントロールを行うと共に、電源回路５０に接続されて、内蔵されたパワー・マネージメント・コントローラ(ＰＭＣ：Power Management Controller)によってゲートアレイロジック４２と共に電源管理機能の一部を担っている。
【００２８】
図２は、実施の形態１におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
図２では、Ｉ／Ｏブリッジ２１とminiＰＣＩコネクタ２７とＣＤＣコネクタ２８とは、同一の回路基板上に設けられており、miniＰＣＩコネクタ２７にminiＰＣＩデバイス６０が接続され、且つＣＤＣコネクタ２８にＣＤＣ７０が接続された状態を示している。
【００２９】
図２に示すように、Ｉ／Ｏブリッジ２１から延びるＡＣ‘９７リンクの複数の信号線（下り信号線）(i)、(ii)、(iii)および(iv)が、miniＰＣＩデバイス６０を接続したminiＰＣＩコネクタ２７へ連絡している。更にこれらの信号線は、それぞれＩ／Ｏブリッジ２１からminiＰＣＩデバイス６０へ向かう途中で分岐して信号線（下り信号線）(xi)、(xii)、(xiii)および(xiv)となり、ＣＤＣ７０が接続されているＣＤＣコネクタ２８へ連絡している。すなわち、これら信号線(i)、(ii) 、(iii) 、(iv) 、(xi) 、(xii) 、(xiii)および(xiv)では、Ｉ／Ｏブリッジ２１からの信号が一方向へ送出されるものであり、miniＰＣＩデバイス６０とＣＤＣ７０とで共有している。信号線(i) 、(ii) 、(iii) 、(iv) 、(xi) 、(xii) 、(xiii)および(xiv)において送出される信号の種類は以下のとおりである。
【００３０】
信号線(i)、(xi)ではＡＣ‘９７＿ＳＤＡＴＥ＿ＯＵＴの信号が送出される。ＡＣ‘９７＿ＳＤＡＴＥ＿ＯＵＴとは、ＡＣ‘９７コンプライアント・コントローラからリンク上の全てのＡＣ‘９７コンプライアント・コーデックへのＡＣ‘９７のシリアル・データである。
信号線(ii)、(xii)では、ＡＣ‘９７＿ＲＥＳＥＴの信号が送出される。ＡＣ‘９７＿ＲＥＳＥＴとは、ＡＣ‘９７コンプライアント・コーデックからＡＣ９８コンプライアント・コントローラへのＡＣ‘９７のシリアル・データである。信号線(iii)、(xiii)では、ＡＣ‘９７＿ＢＩＴ＿ＣＬＫの信号が送出される。ＡＣ‘９７＿ＢＩＴ＿ＣＬＫとは、プライマリ・コーデックからＡＣ‘９７コントローラとセカンダリ・コーデックへのシリアル・データ・クロックである。ＡＣ‘９７リンクの同期では、この信号の周波数は通常１２Ｈｚ程度のものが使用される。
信号線(iv)、(xiv)では、ＡＣ‘９７＿ＳＹＮＣの信号が送出される。ＡＣ‘９７＿ＳＹＮＣとは、ＡＣ‘９７コンプライアント・コントローラからリンク上の全てのＡＣ‘９７コンプライアント・コーデックへの同期パルス信号である。この信号は、ＡＣ‘９７リンクの同期に使用される通常１．３us wideのパルスである。
【００３１】
一方、miniＰＣＩデバイス６０側においては、信号線（上り信号線、シリアルデータ送出ライン、第１の信号線）(v)がminiＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ向かって延びている。また、ＣＤＣ７０側においては、信号線（上り信号線、シリアルデータ送出ライン、第２の信号線）(xv)がＣＤＣコネクタ２８からＩ／Ｏブリッジ２１へ向かって延びている。これら信号線(v)および(xv)では、ＡＣ‘９７＿ＳＤＡＴＥ＿ＩＮの信号がminiＰＣＩコネクタ２７またはＣＤＣコネクタ２８から、Ｉ／Ｏブリッジ２１へ向かって一方向に送出される。ここで、ＡＣ‘９７＿ＳＤＡＴＥ＿ＩＮとは、ＡＣ‘９７コンプライアント・コントローラからＡＣ‘９７コンプライアント・コーデックへのＡＣ‘９７のシリアル・データである。
【００３２】
また、miniＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ延びる信号線(v)上には、バススイッチ（信号線選択部、信号停止部、切換手段、切り換え部、信号選択器）６５が設けられている。バススイッチを信号が通過する伝播遅延時間が非常に短いこと特徴である（0.数ナノ秒程度）。バススイッチ６５として、スイッチングできるものであればこれに限定されず、例えば低電圧標準ロジックＩＣ等も使用可能であるが、伝播遅延時間が短いものが好ましい。
また、このバススイッチ６５には、ＣＤＣコネクタ２８から延びるライン(id)が接続されている。ライン(id)：（認識手段）は、ＣＤＣコネクタ２８に挿入されたＣＤＣ７０の識別信号を送出するものである。なお、ライン(id)には抵抗７５が接続されている。
【００３３】
次に、Ｉ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０における信号の処理方法を説明する。なお、ここでは、モデムとしての機能を有するminiＰＣＩデバイス６０が予めminiＰＣＩコネクタ２７に接続されてモデムとして機能しており、新たにモデムとしての機能を有するＣＤＣ７０をＣＤＣコネクタ２８に接続した場合を想定している。このような状況は、例えばminiＰＣＩは既製のＰＣに予め取り付けられており、新たな機能を有するモデムとしてＣＤＣ７０を導入する場合や、無線ＬＡＮとモデム等の複数の機能を有するＣＤＣ７０を導入する場合等を挙げることができる。
【００３４】
図３は、実施の形態１における信号の処理の流れを説明するフロー図である。まず、バススイッチ６５がＣＤＣ７０からのＩＤシグナルがあるかどうかを判断する（ステップＳ１０１）。具体的には、ＣＤＣ７０がＣＤＣコネクタ２８に接続されると、ＣＤＣ７０は自分がモデムである旨を知らせるためのＩＤ信号（ＭＤＭ ＩＤ）をライン(id)からバススイッチ６５へ送出する。このようにして送出されたＩＤ信号をバススイッチ６５が受信し、ステップＳ１０１においてＩＤ信号が有ると判断された場合、バススイッチ６５がオフになる（ステップＳ１０２）。
【００３５】
バススイッチ６５がオフになると、miniＰＣＩデバイス６０からＩ／Ｏブリッジ２１に延びる信号線(v)が切断されて信号送出不可能とされる（ステップＳ１０３）。この結果、ＣＤＣ７０のＣＤＣコネクタ２８から延びる信号線(xv)から送出された信号のみが、デバイス側から送出されるシリアルデータとしてＩ／Ｏブリッジ２１へ到達し、ＣＤＣ７０がモデムとして機能する（ステップＳ１０４）。
【００３６】
一方、ステップＳ１０１においてＣＤＣ７０からのＩＤ信号はないと判断した場合、すなわちＣＤＣ７０はＣＤＣコネクタ２８に差し込まれていない場合や、ＣＤＣコネクタ２８に差し込まれたＣＤＣ７０がモデムとして機能しない場合には、miniＰＣＩコネクタ２７から伸びる信号線(v)から送出された信号のみがＩ／Ｏブリッジ２１へ到達し、miniＰＣＩデバイス６０がモデムとして機能する。
【００３７】
以上述べた実施の形態１においては、Ｉ／Ｏブリッジ２１からの信号は、信号線(i)と (xi)、(ii)と (xii)、(iii) と(xiii)、および(xiv)と(iv)の双方へ送出されている。その一方で、miniＰＣＩデバイス６０とＣＤＣ７０から送出される信号ついては、バススイッチ６５によって信号線(v)と(xv)のどちらか一方の信号の通過が切断されるので、miniＰＣＩデバイス６０とＣＤＣ７０のどちらか一方からそう送出された信号がＩ／Ｏブリッジ２１へ到達することとなる。したがって、複数のデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０の双方からの信号がＩ／Ｏブリッジ２１に到達してＩ／Ｏブリッジ２１やＣＰＵ１１における処理に混乱を来たす、というような問題が生じない。このようにして、実際にモデムとして稼働するデバイスが、miniＰＣＩデバイス６０とＣＤＣ７０のどちらか一方に設定される。なお、ｉ／Ｏブリッジ２１側からは、複数のデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０の双方へ信号が送出されているが、実際に機能するデバイスは選択されるので、特に問題は生じない。
【００３８】
このように本実施の形態では、複数導入されたモデムのうち、実際に機能するモデムを１つに限定できるので、ＡＣ‘９７リンク上におけるデータの衝突や不具合を生じさせること無くモデムを機能させることができる。したがって、例えば新たなデバイスとしてＣＤＣ７０を導入する場合、ＣＤＣコネクタ２８はそのＣＤＣ７０がモデムの機能を有する、有しないに拘らず導入することが可能であるため、ユーザは導入するデバイスの種類を自由に選択することができる。
さらに本実施の形態では、モデムとしてのデバイス側からの信号のみを切り換えるためのスイッチを設ける、簡単な構成で、複数あるモデムの中から簡単に１つのモデムを選出して機能させることが可能である。したがって、Ｉ／Ｏブリッジ２１とminiＰＣＩコネクタ２７とＣＤＣコネクタ２８を設ける回路基板の製造が簡単であり、大きさも小さく抑えることができる。
【００３９】
なおＡＣ‘９７リンク上に複数のモデムを受け入れるコネクタを接続した場合、ＡＣ‘９７リンクを構成する全ての信号線にスイッチを設け、接続されたモデムのいずれかを機能させるようにすることもできるが、上記実施の形態１のようにモデム側から送出される信号線のみにスイッチを設けることにより、全ての信号線上にスイッチを設ける場合と比較して、設けられるスイッチの数が少なくて済むので、コストも安く、回路基板の寸法も小さくすることができる。
【００４０】
上記実施の形態においては、miniＰＣＩデバイス６０が予め導入されており、新たにＣＤＣ７０を導入する場合について述べたが、この逆であってもよく、すなわち予めＣＤＣ７０が導入されており、新たにminiＰＣＩデバイス６０が追加される場合にも本発明は適用可能である。その他、miniＰＣＩデバイス６０の代わりに、ＣＤＣ７０とは別のＣＤＣを設ける場合や、３つ以上の複数のデバイスを導入するような場合にも適用可能である。
【００４１】
また、上記実施の形態においては、ＣＤＣ７０がminiＰＣＩデバイス６０より優位となるように設定されており、ＣＤＣ７０が導入されると自動的にＣＤＣ７０がモデムが選択されるが、逆にminiＰＣＩデバイス６０が優位となるように設定することも可能である。いずれの場合にせよ、複数設けられたモデム側からＩ／Ｏブリッジ２１側へ送出される信号をいずれか１つのモデムから送出されるものに選択することで、いずれか１つのモデムを正常に機能させることができる。
【００４２】
◎ 実施の形態２
実施の形態１の信号処理では、ＣＤＣ７０がＣＤＣコネクタ２８に接続されると、自動的にＣＤＣ７０がモデムとして機能する場合について説明した。実施の形態２の信号処理では、ユーザがminiＰＣＩデバイス６０とＣＤＣ７０とのどちらをモデムとして使用するか選択する。尚、実施の形態１と同様な構成については、同様な符号を用い、ここではその詳細な説明を省略する。
【００４３】
図４は、実施の形態２におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
図４に示す実施の形態２では、miniＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ延びる信号線(v)上に第１のバススイッチ６６が設けられ、ＣＤＣコネクタ２８から信号線(v)へ接続する信号線(xv)上に第２のバススイッチ６７が設けられ、第１と第２のバススイッチ６６、６７にはＩ／Ｏブリッジ２１から延びるＧＰＯ信号線(viii)が分岐してそれぞれに接続され、第１のバススイッチ６６側へ分岐したＧＰＯ信号線(viii)にはＮＯＴ回路６９が設けられている点で実施の形態２は実施の形態１と異なる。
【００４４】
次に実施の形態２における信号の処理方法を説明する。なお、実施の形態２では、モデムとしての機能を有するminiＰＣＩデバイス６０がminiＰＣＩコネクタ２７に接続され、また同様にモデムとしての機能を有するＣＤＣ７０がＣＤＣコネクタ２８に接続された場合、ノートブック型ＰＣを使用するユーザがminiＰＣＩデバイス６０とＣＤＣ７０とのどちらをモデムとして使用するかを選択することにより、選択された、どちらか一方のデバイスをモデムとして機能させることが可能となるものである。
【００４５】
図５は、実施の形態２における信号の処理の流れを説明するフロー図である。
まず、ユーザからの要求に応じて、ＰＣのＢＩＯＳ(Basic Input/Output System)のセットアップ画面を図示しないディスプレイ（画面）に表示する（ステップＳ２０１）。表示されたセットアップ画面上で、ユーザによってユーザがモデムとして使用したいデバイスが選択される。次に、miniＰＣＩデバイス６０が選択されたかどうかを判断する（ステップＳ２０２）。
【００４６】
ステップＳ２０２において、ユーザによりminiＰＣＩデバイス６０が選択されたと判断した場合、Ｉ／Ｏブリッジ２１からＧＰＯ(General Purpose Out)が“０”である信号をＧＰＯ信号線(viii)へ送出し、信号“０”はＮＯＴ回路６９にて反転されて信号“１”となる。そして、第１のバススイッチ６６に“１”の信号が達して、第１のバススイッチ６６がオンになる（ステップＳ２０３）。このとき、信号“０”はＧＰＯ信号線(viii)から第２のバススイッチ６７に達するが、信号が“０”なので、第２のバススイッチ６７はオフのままである。このように第１と第２のスイッチ６６、６７が設定された後、コンピュータシステム１０をブートする。すると、miniＰＣＩコネクタ２７から延びる信号線(v)が有効となる一方、ＣＤＣコネクタ２８から延びる信号線(xv)が無効となる。その結果、miniＰＣＩデバイス６０がモデムとして機能する（ステップＳ２０４）。
【００４７】
一方、ステップＳ２０２において、ユーザによりminiＰＣＩデバイス６０が選択されなかったと判断した場合、Ｉ／Ｏブリッジ２１からＧＰＯ(General Purpose Out)が“１”である信号をＧＰＯ信号線(viii)へ送出し、第２のバススイッチ６７がオンになる（ステップＳ２０５）。一方、信号“１”ＮＯＴ回路６９にて反転されて信号“０”となる。したがって、信号“０”を受けた第１のバススイッチ６６はオフのままとなる。このように第１と第２のバススイッチ６６、６７が設定された後、コンピュータシステム１０をブートする。すると、ＣＤＣコネクタ２８から延びる信号線(xv)が有効となる一方、miniＰＣＩコネクタ２７から延びる信号線(v)が無効となる。その結果、ＣＤＣ７０がモデムとして機能する（ステップＳ２０６）。
【００４８】
以上述べた実施の形態２においては、コンピュータシステム１０のＡＣ‘９７リンクにおいて第１のバススイッチ６６と第２のバススイッチ６７を設けたことにより、ＡＣ‘９７リンクに接続される２つのデバイスに対してユーザが自分の希望するデバイスをモデムとして簡単に選択することができる。
【００４９】
実施の形態１および２においては、２つのデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０とが接続された場合を述べたが、本発明は３つ以上の複数のデバイスが接続される場合にも適用可能である。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【００５０】
【発明の効果】
このように本発明のコンピュータ装置によれば、同じ機能を有する複数のデバイスを受け入れた場合、その中から実際に機能するデバイスを簡単な構成で選択することが可能となる。
【図面の簡単な説明】
【図１】 本実施の形態におけるコンピュータシステム１０のハードウェア構成を示した図である。
【図２】 実施の形態１におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
【図３】 実施の形態１における信号の処理の流れを説明するフロー図である。
【図４】 実施の形態２におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
【図５】 実施の形態２における信号の処理の流れを説明するフロー図である。
【符号の説明】
１０…コンピュータシステム（コンピュータ装置）、１１…ＣＰＵ（演算処理部、演算処理手段）、２０…ＰＣＩ(Peripheral Component Interconnect)バス、２１…Ｉ/Ｏブリッジ（コアチップ、演算処理部、演算処理手段、コントロール部）、２７…miniＰＣＩコネクタ（拡張デバイス受入部、モデムカード受入部、第１の受入手段）、２８…ＣＤＣコネクタ（拡張デバイス受入部、モデムカード受入部、第２の受入手段）、４１…エンベデッドコントローラ、５０…電源回路、５１…ＡＣアダプタ、５５…ＤＣ/ＤＣコンバータ、６０…miniＰＣＩデバイス（拡張デバイス、ドウタ・カード、モデムカード）、６５、６６、６７…バススイッチ（信号線選択部、信号停止部、切換手段、切り換え部、信号選択器）、７０…ＣＤＣ（拡張デバイス、ドウタ・カード、モデムカード）
【発明の属する技術分野】
本発明は、通信用等に用いられる拡張デバイスを導入したコンピュータ装置等に関する。
【０００２】
【従来の技術】
近年、ノートブック型ＰＣ(Personal Computer)等の可搬性に優れたＰＣが広く用いられている。このノートブック型ＰＣには様々な機能が搭載されているが、特に近年は、ネットワークを介した外部とのデータの送受信を可能とするため、モデム、ＬＡＮ(Local Area Network)、無線ＬＡＮ等の通信機能が要求されている。これらの機能は、デバイスをマザー・ボード(Mother Board)上に直接実装することによって付加することができるが、コスト削減や開発期間の短縮のため、いわゆるドウタ・カード(Daughter Card：ドウタ・ボード(Daughter Board)とも言う)をマザー・ボード上のコネクタに接続することで、これら機能を付加することが行われている。
【０００３】
このドウタ・カードとして、miniＰＣＩ(Peripheral Component Interconnect)に接続可能なデバイス等が用いられる。例えば、モデムの機能を有するインテル社等が規格化したＭＤＣ(Mobile Audio/Modem Daughter Card)等を挙げることができる。これらのドウタ・カードにはＰＣＩバス用サウンド・デバイスおよびモデム・デバイスの仕様としてＡＣ‘９７（Audio CODEC '97）が広く適用されている。通常のノートブック型ＰＣでは、Ｉ／Ｏ（Input/Output）ブリッジから延びるＡＣ‘９７用のバス（ＡＣリンク）は２チャンネルであり、１チャンネルはサウンド・デバイス用のコネクタに、もう１チャンネルはモデム・デバイス用のコネクタに割り当てられている。
【０００４】
【発明が解決しようとする課題】
ところで、通信機能をより高度なものとする場合には、複数の通信デバイスを搭載することが必要となる。具体的には、互いに機能が異なる２種類のモデムを搭載し、目的に応じて切り換えて使用したい場合等が挙げられる。しかし、上記のように通常のノートブック型ＰＣでは、ＡＣ‘９７におけるモデム・デバイス用のコネクタは１つであるため、新たな他のモデムを搭載する場合には、そのモデムの受入先としてminiＰＣＩ用のスロットを拡張してコネクタを増やす必要が生じる。
ところが、例えばＡＣ‘９７リンクに設けるコネクタを複数にしても、新たなモデムと既に組み込まれているモデムとの間でＡＣ‘９７のリンクの使用をめぐって衝突が生じてしまう。
このような新たに追加できるデバイスの種類が限られるという問題は、ユーザが２つのモデムをノートブック型ＰＣに組み込むときに生じるだけではなく、例えば無線ＬＡＮ等を目的とするデバイスを新たに組み込む場合、そのデバイスがモデムの機能を合わせ持つ複合デバイスであるような場合にも生じ得ることが想定される。
【０００５】
本発明は、このような技術的課題に基づいてなされたもので、共通な信号を処理できる複数のデバイスを受け入れた場合、その中から実際に機能するデバイスを簡単な構成で選択することができるコンピュータ装置を提供することを主たる目的とする。
【０００６】
【課題を解決するための手段】
かかる目的のもと、本発明のコンピュータ装置は、外部と通信可能な複数の通信処理部と、通信処理部に対して通信用データの信号を信号線を介して送受信可能な演算処理部と、複数の通信処理部のそれぞれから演算処理部へ信号を送出する複数の信号線のうち信号が通過する信号線を選択する信号線選択部とを備え、演算処理部は、同じ信号を複数の通信処理部へ信号を送出する手段を有し、且つ複数の通信処理部から送出された信号のうち信号線選択部により選択されたどちらか一方の信号線からの信号を受信することを特徴とするものである。
このコンピュータ装置では通信処理部側から演算処理部へ送出される信号が選択されるので、複数の通信処理部のうち外部と通信を行う通信処理部を限定することができる。ここで、外部と通信可能な通信処理部として、例えばモデムやＬＡＮや無線ＬＡＮ等の外部コンピュータや外部ネットワークとデータの送受信な機能を有するものを挙げることができる。
【０００７】
また本発明のコンピュータ装置は、演算処理部と、演算処理部に対し信号線を介して少なくとも１つの共通する信号を処理できる複数の拡張デバイスと、を有し、演算処理部から複数の拡張デバイスへ延びる下り信号線では、信号が複数の拡張デバイスへ到達し、複数の拡張デバイスから演算処理部へ延びる上り信号線では、複数の拡張デバイスのいずれか１つより送出された信号が演算処理部へ到達することを特徴とするものとして捉えることも可能である。ここで、例えば信号停止部を上り信号線に設け、到達する信号を選択することができる。
【０００８】
さらに本発明のコンピュータ装置は、複数のドウタ・カードを受け入れる複数のコネクタと、コネクタの各々から延びる複数のシリアルデータ送出ラインと、ドウタ・カードとシリアルデータを送受信するＩ／Ｏ（Input/Output）ブリッジと、を有し、複数のシリアルデータ送出ラインはＩ／Ｏブリッジへ接続する前に統合され、Ｉ／Ｏブリッジはドウタ・カードのうちいずれか１つから送出されたシリアルデータを受信することを特徴とするものとして捉えることも可能である。
【０００９】
このコンピュータ装置において、例えば、ドウタ・カードはモデムとしての機能を有する場合、シリアルデータの送受信はＡＣ‘９７等のＡＣ(Audio CODEC)規格に基づいて行われる。ドウタ・カードとしては、miniＰＣＩ(Peripheral Component Interconnect)カードやコミュニケーション・ドウタ・カードを挙げることができる。
Ｉ／Ｏブリッジがドウタ・カードのうちいずれか１つから送出されたシリアルデータを受信するため、例えばシリアルデータ送出ライン上にスイッチを設けることができる。このスイッチは、Ｉ／Ｏブリッジからスイッチへ延びるＧＰＯ(General Purpose Out)ラインからの指示信号等によって切り換えることが可能である。
【００１０】
また、本発明は、拡張デバイスの受入部から演算処理手段（コントロール部）へ送出される信号を制御する回路基板として捉えることも可能である。具体的には、以下に述べるものを挙げることができる。
本発明の回路基板は、演算処理手段と、第１および第２の拡張デバイスを受け入る第１および第２の受入手段と、第１および第２の受入手段から演算処理手段へ信号を送出する第１および第２の信号線と、第２の拡張デバイスとして、第１の拡張デバイスと共通する信号を処理できるものが第２の受入手段に受け入られたことを認識する認識手段と、認識手段における認識に基づいて第１または第２の信号線を切断する信号切断手段と、を有することを特徴とするものである。
【００１１】
または、本発明の回路基板は、複数の拡張デバイス受入部と、拡張デバイスのコントロール部と、複数の拡張デバイス受入部からコントロール部へ向かって信号を送出する複数の上り信号伝達ラインと、コントロール部から拡張デバイス受入部へ向かって信号を送出する複数の下り信号伝達ラインと、を有し、複数の上り信号伝達ラインのいずれか１つにおいて導通を有し、且つ全ての下り信号伝達ラインが導通を有することを特徴とするものである。
【００１２】
その他、本発明の回路基板は、演算処理部と、演算処理部から延びるＡＣ(Audio CODEC)規格として例えばＡＣ‘９７の規格に基づいて信号を送受信する１チャンネルと、１チャンネルが分岐して接続する複数のモデムカード受入部と、１チャンネルに設けられ、複数のモデムカード受入部から演算処理部への信号の通過状態を切り換える切り換え部と、を有することを特徴とするものである。
【００１３】
さらに本発明は、コンピュータにおける拡張デバイスの選択方法として捉えることも可能である。この拡張デバイスの選択方法では、演算処理部に対して少なくとも１つの共通する信号を送受信できる複数の拡張デバイスがコネクタ部に接続されたことを認識し、演算処理部から発する下り信号を通過させ複数の拡張デバイスへ送出し、複数の拡張デバイスのうち、いずれか１つの拡張デバイスから発する上り信号を選択して演算処理部へ送出することを特徴とする。
【００１４】
上記方法において自動的に使用する拡張デバイスを選択させるため、上り信号の送出において、予め優位に設定されているコネクタ部に接続された拡張デバイスからの信号を通過させることができる。この場合、優位に設定されているコネクタ部に接続された拡張デバイスから送出されるＩＤ信号を認識することにより、信号の選択を行うことができる。
【００１５】
または、ユーザが使用する拡張デバイスを選択することも可能である。具体例としては、複数の拡張デバイスが接続された旨をユーザに表示し、ユーザによって選択された拡張デバイスを指定する信号を信号選択器へ送出し、この信号に基づいて拡張デバイスの信号を選択することができる。この場合、指定した拡張デバイスを有効に機能させるため、コンピュータをブートさせることが好ましい。
【００１６】
【発明の実施の形態】
◎ 実施の形態１
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態におけるコンピュータシステム（コンピュータ装置）１０のハードウェア構成を示した図である。このコンピュータシステム１０を備えるコンピュータ装置は、例えば、ＯＡＤＧ(Open Architecture Developer's Group)仕様に準拠して、所定のＯＳ(オペレーティングシステム)を搭載したノートブック型ＰＣ(ノートブック型パーソナルコンピュータ)として構成されている。
【００１７】
図１に示すコンピュータシステム１０において、ＣＰＵ（演算処理部、演算処理手段）１１は、コンピュータシステム１０全体の頭脳として機能し、ＯＳの制御下で各種プログラムを実行している。ＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスとしてのＰＣＩ(Peripheral Component Interconnect)バス２０、低速のＩ/Ｏ装置用バスとしてのＩＳＡ(Industry Standard Architecture)バス４０という３段階のバスを介して、各構成要素と相互接続されている。このＣＰＵ１１は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、ＣＰＵ１１の内部に１次キャッシュとして１２８Ｋバイト程度のＳＲＡＭを集積させているが、容量の不足を補うために、専用バスであるＢＳＢ(Back Side Bus)１３を介して、５１２Ｋ〜２Ｍバイト程度の２次キャッシュ１４を置いている。尚、ＢＳＢ１３を省略し、ＦＳＢ１２に２次キャッシュ１４を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
【００１８】
ＦＳＢ１２とＰＣＩバス２０は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ(ホスト−ＰＣＩブリッジ)１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。例えば、複数個のＤＲＡＭチップで構成され、例えば１２８ＭＢを標準装備し、３２０ＭＢまで増設することが可能である。この実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュＲＯＭ４４に格納されたＢＩＯＳ(Basic Input/Output System：基本入出力システム)等のファームウェアが含まれる。
【００１９】
ビデオサブシステム１７は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(ＬＣＤ)１８に描画データとして出力している。
【００２０】
ＰＣＩバス２０は、比較的高速なデータ転送が可能なバスであり、データバス幅を３２ビットまたは６４ビット、最大動作周波数を３３ＭＨｚ、６６ＭＨｚ、最大データ転送速度を１３２ＭＢ/秒、５２８ＭＢ/秒とする仕様によって規格化されている。このＰＣＩバス２０には、Ｉ/Ｏブリッジ（コアチップ、演算処理部、演算処理手段、コントロール部）２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、miniＰＣＩコネクタ（拡張デバイス受入部、モデムカード受入部、第１の受入手段）２７が夫々接続されている。
【００２１】
カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット２３のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット２３には、ＰＣカード２４を装填することが可能である。ドッキングステーションインターフェース２６は、コンピュータシステム１０の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノードブック型ＰＣがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース２６を介してＰＣＩバス２０に接続される。また、miniＰＣＩコネクタ２７には、ミニＰＣＩ(miniＰＣＩ)デバイス（拡張デバイス、ドウタ・カード、モデムカード）６０が接続される。miniＰＣＩデバイス６０は、miniＰＣＩの仕様に準拠して増設可能な拡張カード(ボード)である。このminiＰＣＩとは、モバイル向けＰＣＩ規格であり、ＰＣＩRev.2.2仕様書の付録として掲載されている。機能的にはフルスペックのＰＣＩと同等である。さらに、miniＰＣＩコネクタ２７には、Ｉ／Ｏブリッジ２１から延びるＡＣ‘９７リンクが接続されている。
【００２２】
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＩＳＡバス４０とのブリッジ機能を備えている。また、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ(ＰＩＣ)機能、プログラマブル・インターバル・タイマ(ＰＩＴ)機能、ＩＤＥ(Integrated Device Electronics)インターフェース機能、ＵＳＢ(Universal Serial Bus)機能、ＳＭＢ(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(ＲＴＣ)を内蔵している。
【００２３】
ＤＭＡコントローラ機能は、ＦＤＤ等の周辺機器とメインメモリ１６との間のデータ転送をＣＰＵ１１の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求(ＩＲＱ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。また、ＩＤＥインターフェース機能によって実現されるインターフェースは、ＩＤＥハードディスクドライブ(ＨＤＤ)３１が接続される他、ＣＤ−ＲＯＭドライブ３２がＡＴＡＰＩ(AT Attachment Packet Interface)接続される。このＣＤ−ＲＯＭドライブ３２の代わりに、ＤＶＤ(Digital Versatile Disc)ドライブのような、他のタイプのＩＤＥ装置が接続されても構わない。ＨＤＤ３１やＣＤ−ＲＯＭドライブ３２等の外部記憶装置は、例えば、ノードブック型ＰＣ本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、ＦＤＤや電池パックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００２４】
また、Ｉ/Ｏブリッジ２１にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばノードブック型ＰＣ本体の壁面等に設けられたＵＳＢコネクタ３０と接続されている。更に、Ｉ/Ｏブリッジ２１には、ＳＭバスを介してＥＥＰＲＯＭ３３が接続されている。このＥＥＰＲＯＭ３３は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。また、Ｉ/Ｏブリッジ２１は、電源回路５０に接続されている。電源回路５０は、ＡＣアダプタ５１、バッテリ(２次電池)としてのメイン電池５２またはセカンド電池５３を充電すると共にＡＣアダプタ５１や各電池からの電力供給経路を切り換えるバッテリ切換回路５４、およびコンピュータシステム１０で使用される５Ｖ、３.３Ｖ等の直流定電圧を生成するＤＣ/ＤＣコンバータ(ＤＣ/ＤＣ)５５等の回路を備えている。
【００２５】
また、Ｉ／Ｏブリッジ２１には外部との通信コミュニケーション機能を有するドウタ・カード（以下、Communication Daughter Card(CDC)と呼ぶ）用コネクタ（拡張デバイス受入部、モデムカード受入部、第２の受入手段）２８が接続されており、このＣＤＣコネクタ２８には、ＣＤＣ(拡張デバイス、ドウタ・カード、モデムカード)７０が接続される。ここで、ＣＤＣ７０は、ＡＣ‘９７リンクの仕様に準拠して増設可能な拡張カード(ボード)であり、その大きさはminiＰＣＩデバイス６０より小さく、例えばminiＰＣＩデバイス６０より１／２．５程度の面積を有するものである。また、ＣＤＣコネクタ２８とＩ／Ｏブリッジ２１との間はＡＣ‘９７リンクの仕様に基づいて信号のやり取りが行われる。なお、ＣＤＣコネクタ２８とＩ／Ｏブリッジ２１との間においてはＡＣ‘９７リンクの他に、イーサネット等のアナログインターフェースや、ＵＳＢの仕様に準拠したデバイスが受け入れ可能とされており、ＣＤＣコネクタ２８には、無線ＬＡＮ用やイーサネット用のデバイスが接続可能である。
【００２６】
Ｉ/Ｏブリッジ２１を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行うロジック(ステートマシン)が設けられている。このロジックは、電源回路５０との間で各種の信号を送受し、この信号の送受により、電源回路５０からコンピュータシステム１０への実際の給電状態を認識する。電源回路５０は、このロジックからの指示に応じて、コンピュータシステム１０への電力供給を制御している。
【００２７】
ＩＳＡバス４０は、ＰＣＩバス２０よりもデータ転送速度が低いバスである(例えば、バス幅１６ビット、最大データ転送速度４ＭＢ/秒)。このＩＳＡバス４０には、ゲートアレイロジック４２に接続されたエンベデッドコントローラ４１、ＣＭＯＳ４３、フラッシュＲＯＭ４４、Ｓｕｐｅｒ Ｉ/Ｏコントローラ４５が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このＳｕｐｅｒ Ｉ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されており、ＦＤＤの駆動やパラレルポートを介したパラレルデータの入出力(ＰＩＯ)、シリアルポートを介したシリアルデータの入出力(ＳＩＯ)を制御している。エンベデッドコントローラ４１は、図示しないキーボードのコントロールを行うと共に、電源回路５０に接続されて、内蔵されたパワー・マネージメント・コントローラ(ＰＭＣ：Power Management Controller)によってゲートアレイロジック４２と共に電源管理機能の一部を担っている。
【００２８】
図２は、実施の形態１におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
図２では、Ｉ／Ｏブリッジ２１とminiＰＣＩコネクタ２７とＣＤＣコネクタ２８とは、同一の回路基板上に設けられており、miniＰＣＩコネクタ２７にminiＰＣＩデバイス６０が接続され、且つＣＤＣコネクタ２８にＣＤＣ７０が接続された状態を示している。
【００２９】
図２に示すように、Ｉ／Ｏブリッジ２１から延びるＡＣ‘９７リンクの複数の信号線（下り信号線）(i)、(ii)、(iii)および(iv)が、miniＰＣＩデバイス６０を接続したminiＰＣＩコネクタ２７へ連絡している。更にこれらの信号線は、それぞれＩ／Ｏブリッジ２１からminiＰＣＩデバイス６０へ向かう途中で分岐して信号線（下り信号線）(xi)、(xii)、(xiii)および(xiv)となり、ＣＤＣ７０が接続されているＣＤＣコネクタ２８へ連絡している。すなわち、これら信号線(i)、(ii) 、(iii) 、(iv) 、(xi) 、(xii) 、(xiii)および(xiv)では、Ｉ／Ｏブリッジ２１からの信号が一方向へ送出されるものであり、miniＰＣＩデバイス６０とＣＤＣ７０とで共有している。信号線(i) 、(ii) 、(iii) 、(iv) 、(xi) 、(xii) 、(xiii)および(xiv)において送出される信号の種類は以下のとおりである。
【００３０】
信号線(i)、(xi)ではＡＣ‘９７＿ＳＤＡＴＥ＿ＯＵＴの信号が送出される。ＡＣ‘９７＿ＳＤＡＴＥ＿ＯＵＴとは、ＡＣ‘９７コンプライアント・コントローラからリンク上の全てのＡＣ‘９７コンプライアント・コーデックへのＡＣ‘９７のシリアル・データである。
信号線(ii)、(xii)では、ＡＣ‘９７＿ＲＥＳＥＴの信号が送出される。ＡＣ‘９７＿ＲＥＳＥＴとは、ＡＣ‘９７コンプライアント・コーデックからＡＣ９８コンプライアント・コントローラへのＡＣ‘９７のシリアル・データである。信号線(iii)、(xiii)では、ＡＣ‘９７＿ＢＩＴ＿ＣＬＫの信号が送出される。ＡＣ‘９７＿ＢＩＴ＿ＣＬＫとは、プライマリ・コーデックからＡＣ‘９７コントローラとセカンダリ・コーデックへのシリアル・データ・クロックである。ＡＣ‘９７リンクの同期では、この信号の周波数は通常１２Ｈｚ程度のものが使用される。
信号線(iv)、(xiv)では、ＡＣ‘９７＿ＳＹＮＣの信号が送出される。ＡＣ‘９７＿ＳＹＮＣとは、ＡＣ‘９７コンプライアント・コントローラからリンク上の全てのＡＣ‘９７コンプライアント・コーデックへの同期パルス信号である。この信号は、ＡＣ‘９７リンクの同期に使用される通常１．３us wideのパルスである。
【００３１】
一方、miniＰＣＩデバイス６０側においては、信号線（上り信号線、シリアルデータ送出ライン、第１の信号線）(v)がminiＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ向かって延びている。また、ＣＤＣ７０側においては、信号線（上り信号線、シリアルデータ送出ライン、第２の信号線）(xv)がＣＤＣコネクタ２８からＩ／Ｏブリッジ２１へ向かって延びている。これら信号線(v)および(xv)では、ＡＣ‘９７＿ＳＤＡＴＥ＿ＩＮの信号がminiＰＣＩコネクタ２７またはＣＤＣコネクタ２８から、Ｉ／Ｏブリッジ２１へ向かって一方向に送出される。ここで、ＡＣ‘９７＿ＳＤＡＴＥ＿ＩＮとは、ＡＣ‘９７コンプライアント・コントローラからＡＣ‘９７コンプライアント・コーデックへのＡＣ‘９７のシリアル・データである。
【００３２】
また、miniＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ延びる信号線(v)上には、バススイッチ（信号線選択部、信号停止部、切換手段、切り換え部、信号選択器）６５が設けられている。バススイッチを信号が通過する伝播遅延時間が非常に短いこと特徴である（0.数ナノ秒程度）。バススイッチ６５として、スイッチングできるものであればこれに限定されず、例えば低電圧標準ロジックＩＣ等も使用可能であるが、伝播遅延時間が短いものが好ましい。
また、このバススイッチ６５には、ＣＤＣコネクタ２８から延びるライン(id)が接続されている。ライン(id)：（認識手段）は、ＣＤＣコネクタ２８に挿入されたＣＤＣ７０の識別信号を送出するものである。なお、ライン(id)には抵抗７５が接続されている。
【００３３】
次に、Ｉ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０における信号の処理方法を説明する。なお、ここでは、モデムとしての機能を有するminiＰＣＩデバイス６０が予めminiＰＣＩコネクタ２７に接続されてモデムとして機能しており、新たにモデムとしての機能を有するＣＤＣ７０をＣＤＣコネクタ２８に接続した場合を想定している。このような状況は、例えばminiＰＣＩは既製のＰＣに予め取り付けられており、新たな機能を有するモデムとしてＣＤＣ７０を導入する場合や、無線ＬＡＮとモデム等の複数の機能を有するＣＤＣ７０を導入する場合等を挙げることができる。
【００３４】
図３は、実施の形態１における信号の処理の流れを説明するフロー図である。まず、バススイッチ６５がＣＤＣ７０からのＩＤシグナルがあるかどうかを判断する（ステップＳ１０１）。具体的には、ＣＤＣ７０がＣＤＣコネクタ２８に接続されると、ＣＤＣ７０は自分がモデムである旨を知らせるためのＩＤ信号（ＭＤＭ ＩＤ）をライン(id)からバススイッチ６５へ送出する。このようにして送出されたＩＤ信号をバススイッチ６５が受信し、ステップＳ１０１においてＩＤ信号が有ると判断された場合、バススイッチ６５がオフになる（ステップＳ１０２）。
【００３５】
バススイッチ６５がオフになると、miniＰＣＩデバイス６０からＩ／Ｏブリッジ２１に延びる信号線(v)が切断されて信号送出不可能とされる（ステップＳ１０３）。この結果、ＣＤＣ７０のＣＤＣコネクタ２８から延びる信号線(xv)から送出された信号のみが、デバイス側から送出されるシリアルデータとしてＩ／Ｏブリッジ２１へ到達し、ＣＤＣ７０がモデムとして機能する（ステップＳ１０４）。
【００３６】
一方、ステップＳ１０１においてＣＤＣ７０からのＩＤ信号はないと判断した場合、すなわちＣＤＣ７０はＣＤＣコネクタ２８に差し込まれていない場合や、ＣＤＣコネクタ２８に差し込まれたＣＤＣ７０がモデムとして機能しない場合には、miniＰＣＩコネクタ２７から伸びる信号線(v)から送出された信号のみがＩ／Ｏブリッジ２１へ到達し、miniＰＣＩデバイス６０がモデムとして機能する。
【００３７】
以上述べた実施の形態１においては、Ｉ／Ｏブリッジ２１からの信号は、信号線(i)と (xi)、(ii)と (xii)、(iii) と(xiii)、および(xiv)と(iv)の双方へ送出されている。その一方で、miniＰＣＩデバイス６０とＣＤＣ７０から送出される信号ついては、バススイッチ６５によって信号線(v)と(xv)のどちらか一方の信号の通過が切断されるので、miniＰＣＩデバイス６０とＣＤＣ７０のどちらか一方からそう送出された信号がＩ／Ｏブリッジ２１へ到達することとなる。したがって、複数のデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０の双方からの信号がＩ／Ｏブリッジ２１に到達してＩ／Ｏブリッジ２１やＣＰＵ１１における処理に混乱を来たす、というような問題が生じない。このようにして、実際にモデムとして稼働するデバイスが、miniＰＣＩデバイス６０とＣＤＣ７０のどちらか一方に設定される。なお、ｉ／Ｏブリッジ２１側からは、複数のデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０の双方へ信号が送出されているが、実際に機能するデバイスは選択されるので、特に問題は生じない。
【００３８】
このように本実施の形態では、複数導入されたモデムのうち、実際に機能するモデムを１つに限定できるので、ＡＣ‘９７リンク上におけるデータの衝突や不具合を生じさせること無くモデムを機能させることができる。したがって、例えば新たなデバイスとしてＣＤＣ７０を導入する場合、ＣＤＣコネクタ２８はそのＣＤＣ７０がモデムの機能を有する、有しないに拘らず導入することが可能であるため、ユーザは導入するデバイスの種類を自由に選択することができる。
さらに本実施の形態では、モデムとしてのデバイス側からの信号のみを切り換えるためのスイッチを設ける、簡単な構成で、複数あるモデムの中から簡単に１つのモデムを選出して機能させることが可能である。したがって、Ｉ／Ｏブリッジ２１とminiＰＣＩコネクタ２７とＣＤＣコネクタ２８を設ける回路基板の製造が簡単であり、大きさも小さく抑えることができる。
【００３９】
なおＡＣ‘９７リンク上に複数のモデムを受け入れるコネクタを接続した場合、ＡＣ‘９７リンクを構成する全ての信号線にスイッチを設け、接続されたモデムのいずれかを機能させるようにすることもできるが、上記実施の形態１のようにモデム側から送出される信号線のみにスイッチを設けることにより、全ての信号線上にスイッチを設ける場合と比較して、設けられるスイッチの数が少なくて済むので、コストも安く、回路基板の寸法も小さくすることができる。
【００４０】
上記実施の形態においては、miniＰＣＩデバイス６０が予め導入されており、新たにＣＤＣ７０を導入する場合について述べたが、この逆であってもよく、すなわち予めＣＤＣ７０が導入されており、新たにminiＰＣＩデバイス６０が追加される場合にも本発明は適用可能である。その他、miniＰＣＩデバイス６０の代わりに、ＣＤＣ７０とは別のＣＤＣを設ける場合や、３つ以上の複数のデバイスを導入するような場合にも適用可能である。
【００４１】
また、上記実施の形態においては、ＣＤＣ７０がminiＰＣＩデバイス６０より優位となるように設定されており、ＣＤＣ７０が導入されると自動的にＣＤＣ７０がモデムが選択されるが、逆にminiＰＣＩデバイス６０が優位となるように設定することも可能である。いずれの場合にせよ、複数設けられたモデム側からＩ／Ｏブリッジ２１側へ送出される信号をいずれか１つのモデムから送出されるものに選択することで、いずれか１つのモデムを正常に機能させることができる。
【００４２】
◎ 実施の形態２
実施の形態１の信号処理では、ＣＤＣ７０がＣＤＣコネクタ２８に接続されると、自動的にＣＤＣ７０がモデムとして機能する場合について説明した。実施の形態２の信号処理では、ユーザがminiＰＣＩデバイス６０とＣＤＣ７０とのどちらをモデムとして使用するか選択する。尚、実施の形態１と同様な構成については、同様な符号を用い、ここではその詳細な説明を省略する。
【００４３】
図４は、実施の形態２におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
図４に示す実施の形態２では、miniＰＣＩコネクタ２７からＩ／Ｏブリッジ２１へ延びる信号線(v)上に第１のバススイッチ６６が設けられ、ＣＤＣコネクタ２８から信号線(v)へ接続する信号線(xv)上に第２のバススイッチ６７が設けられ、第１と第２のバススイッチ６６、６７にはＩ／Ｏブリッジ２１から延びるＧＰＯ信号線(viii)が分岐してそれぞれに接続され、第１のバススイッチ６６側へ分岐したＧＰＯ信号線(viii)にはＮＯＴ回路６９が設けられている点で実施の形態２は実施の形態１と異なる。
【００４４】
次に実施の形態２における信号の処理方法を説明する。なお、実施の形態２では、モデムとしての機能を有するminiＰＣＩデバイス６０がminiＰＣＩコネクタ２７に接続され、また同様にモデムとしての機能を有するＣＤＣ７０がＣＤＣコネクタ２８に接続された場合、ノートブック型ＰＣを使用するユーザがminiＰＣＩデバイス６０とＣＤＣ７０とのどちらをモデムとして使用するかを選択することにより、選択された、どちらか一方のデバイスをモデムとして機能させることが可能となるものである。
【００４５】
図５は、実施の形態２における信号の処理の流れを説明するフロー図である。
まず、ユーザからの要求に応じて、ＰＣのＢＩＯＳ(Basic Input/Output System)のセットアップ画面を図示しないディスプレイ（画面）に表示する（ステップＳ２０１）。表示されたセットアップ画面上で、ユーザによってユーザがモデムとして使用したいデバイスが選択される。次に、miniＰＣＩデバイス６０が選択されたかどうかを判断する（ステップＳ２０２）。
【００４６】
ステップＳ２０２において、ユーザによりminiＰＣＩデバイス６０が選択されたと判断した場合、Ｉ／Ｏブリッジ２１からＧＰＯ(General Purpose Out)が“０”である信号をＧＰＯ信号線(viii)へ送出し、信号“０”はＮＯＴ回路６９にて反転されて信号“１”となる。そして、第１のバススイッチ６６に“１”の信号が達して、第１のバススイッチ６６がオンになる（ステップＳ２０３）。このとき、信号“０”はＧＰＯ信号線(viii)から第２のバススイッチ６７に達するが、信号が“０”なので、第２のバススイッチ６７はオフのままである。このように第１と第２のスイッチ６６、６７が設定された後、コンピュータシステム１０をブートする。すると、miniＰＣＩコネクタ２７から延びる信号線(v)が有効となる一方、ＣＤＣコネクタ２８から延びる信号線(xv)が無効となる。その結果、miniＰＣＩデバイス６０がモデムとして機能する（ステップＳ２０４）。
【００４７】
一方、ステップＳ２０２において、ユーザによりminiＰＣＩデバイス６０が選択されなかったと判断した場合、Ｉ／Ｏブリッジ２１からＧＰＯ(General Purpose Out)が“１”である信号をＧＰＯ信号線(viii)へ送出し、第２のバススイッチ６７がオンになる（ステップＳ２０５）。一方、信号“１”ＮＯＴ回路６９にて反転されて信号“０”となる。したがって、信号“０”を受けた第１のバススイッチ６６はオフのままとなる。このように第１と第２のバススイッチ６６、６７が設定された後、コンピュータシステム１０をブートする。すると、ＣＤＣコネクタ２８から延びる信号線(xv)が有効となる一方、miniＰＣＩコネクタ２７から延びる信号線(v)が無効となる。その結果、ＣＤＣ７０がモデムとして機能する（ステップＳ２０６）。
【００４８】
以上述べた実施の形態２においては、コンピュータシステム１０のＡＣ‘９７リンクにおいて第１のバススイッチ６６と第２のバススイッチ６７を設けたことにより、ＡＣ‘９７リンクに接続される２つのデバイスに対してユーザが自分の希望するデバイスをモデムとして簡単に選択することができる。
【００４９】
実施の形態１および２においては、２つのデバイス、すなわちminiＰＣＩデバイス６０とＣＤＣ７０とが接続された場合を述べたが、本発明は３つ以上の複数のデバイスが接続される場合にも適用可能である。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【００５０】
【発明の効果】
このように本発明のコンピュータ装置によれば、同じ機能を有する複数のデバイスを受け入れた場合、その中から実際に機能するデバイスを簡単な構成で選択することが可能となる。
【図面の簡単な説明】
【図１】 本実施の形態におけるコンピュータシステム１０のハードウェア構成を示した図である。
【図２】 実施の形態１におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
【図３】 実施の形態１における信号の処理の流れを説明するフロー図である。
【図４】 実施の形態２におけるＩ／Ｏブリッジ２１と、ＣＤＣ７０およびminiＰＣＩデバイス６０との信号処理を説明する構成図である。
【図５】 実施の形態２における信号の処理の流れを説明するフロー図である。
【符号の説明】
１０…コンピュータシステム（コンピュータ装置）、１１…ＣＰＵ（演算処理部、演算処理手段）、２０…ＰＣＩ(Peripheral Component Interconnect)バス、２１…Ｉ/Ｏブリッジ（コアチップ、演算処理部、演算処理手段、コントロール部）、２７…miniＰＣＩコネクタ（拡張デバイス受入部、モデムカード受入部、第１の受入手段）、２８…ＣＤＣコネクタ（拡張デバイス受入部、モデムカード受入部、第２の受入手段）、４１…エンベデッドコントローラ、５０…電源回路、５１…ＡＣアダプタ、５５…ＤＣ/ＤＣコンバータ、６０…miniＰＣＩデバイス（拡張デバイス、ドウタ・カード、モデムカード）、６５、６６、６７…バススイッチ（信号線選択部、信号停止部、切換手段、切り換え部、信号選択器）、７０…ＣＤＣ（拡張デバイス、ドウタ・カード、モデムカード）
Claims (17)
- 外部と通信可能な複数の通信処理部と、
前記複数の通信処理部に対して通信用データの信号を、信号線を介して送受信可能な演算処理部と、
前記複数の通信処理部のそれぞれから前記演算処理部へ信号を送出する複数の前記信号線のうち、信号が通過する信号線を選択する信号線選択部と、を有し、
前記演算処理部は、同じ信号を前記複数の通信処理部へ送出する手段を有し、且つ前記複数の通信処理部から送出された信号のうち、前記信号線選択部により選択されたどちらか一方の信号線からの信号を受信することを特徴とするコンピュータ装置。 - 前記複数の通信処理部のうち、選択された前記信号線の接続先である通信処理部が前記外部との通信を行うことを特徴とする請求項１記載のコンピュータ装置。
- 演算処理部と、
前記演算処理部に対し、少なくとも１つの共通の信号を処理できる複数の拡張デバイスと、を有し、
前記演算処理部から前記複数の拡張デバイスへ延びる下り信号線では、当該演算処理部から送出された信号が当該複数の拡張デバイスへ到達し、
前記複数の拡張デバイスから前記演算処理部へ延びる上り信号線では、前記複数の拡張デバイスのいずれか１つより送出された信号が前記演算処理部へ到達することを特徴とするコンピュータ装置。 - 前記上り信号線に設けられて信号の到達を阻止する信号停止部をさらに備えたことを特徴とする請求項３記載のコンピュータ装置。
- 複数のドウタ・カードを受け入れる複数のコネクタと、
前記コネクタの各々からシリアルデータを送出する複数のシリアルデータ送出ラインと、
前記ドウタ・カードと前記シリアルデータを送受信するＩ／Ｏ（Input/Output）ブリッジと、を有し、
前記複数のシリアルデータ送出ラインは前記Ｉ／Ｏブリッジへ接続する前に統合され、当該Ｉ／Ｏブリッジは前記ドウタ・カードのうちいずれか１つから送出されたシリアルデータを受信することを特徴とするコンピュータ装置。 - 前記ドウタ・カードはモデムとしての機能を有し、前記シリアルデータの送受信はＡＣ(Audio CODEC)規格に基づいて行われることを特徴とした請求項５記載のコンピュータ装置。
- 前記複数のドウタ・カードは、miniＰＣＩ(Peripheral Component Interconnect)カードとコミュニケーション・ドウタ・カードとを含むことを特徴とする請求項５記載のコンピュータ装置。
- 前記複数のシリアルデータ送出ラインのうち、少なくとも一本に信号送出を停止するスイッチが設けられていることを特徴とする請求項５記載のコンピュータ装置。
- 前記スイッチを切り換えるための指示信号を送出するＧＰＯ(General Purpose Out)ラインが、前記Ｉ／Ｏブリッジから当該スイッチへ延びていることを特徴とする請求項８記載のコンピュータ装置。
- 演算処理手段と、
第１の拡張デバイスを受け入る第１の受入手段と、
前記第１の受入手段から前記演算処理手段へ信号を送出する第１の信号線と、
第２の拡張デバイスを受け入る第２の受入手段と、
前記第２の受入手段から前記演算処理手段へ信号を送出する第２の信号線と、
前記第２の拡張デバイスとして、前記第１の拡張デバイスと共通する信号を処理できるものが前記第２の受入手段に受け入られたことを認識する認識手段と、
前記認識手段における認識に基いて前記第１または第２の信号線を切断する信号切断手段と、
を有することを特徴とする回路基板。 - 拡張デバイスの受入が可能な複数の拡張デバイス受入部と、
前記拡張デバイスをコントロールするコントロール部と、
前記複数の拡張デバイス受入部から前記コントロール部へ向かって信号を送出する複数の上り信号伝達ラインと、
前記コントロール部から前記拡張デバイス受入部へ向かって信号を送出する複数の下り信号伝達ラインと、を有し、
前記複数の上り信号伝達ラインのいずれか１つにおいて導通を有し、且つ全ての前記下り信号伝達ラインが導通を有することを特徴とする回路基板。 - 演算処理部と、
前記演算処理部から延びるＡＣ(Audio CODEC)規格で信号を送受信する１チャンネルと、
前記１チャンネルが分岐して接続する複数のモデムカード受入部と、
前記１チャンネルに設けられ、前記複数のモデムカード受入部から前記演算処理部への信号の通過状態を切り換える切り換え部と、
を有することを特徴とする回路基板。 - 演算処理部に対して少なくとも１つの共通する信号を送受信できる複数の拡張デバイスがコネクタ部に接続されたことを認識する認識ステップと、
前記演算処理部から発する信号を通過させ前記複数の拡張デバイスへ送出する下り信号送出ステップと、
前記複数の拡張デバイスのうち、いずれか１つの拡張デバイスから発する信号を選択して通過させ、前記演算処理部へ送出する上り信号送出ステップと、
を有することを特徴とするコンピュータにおける拡張デバイスの選択方法。 - 前記上り信号送出ステップでは、予め優位に設定されているコネクタ部に接続された前記拡張デバイスからの信号を通過させることを特徴とする請求項１３記載のコンピュータにおける拡張デバイスの選択方法。
- 前記上り信号送出ステップでは、優位に設定されているコネクタ部に接続された拡張デバイスから送出されるＩＤ信号を認識することにより、前記信号の選択が行われることを特徴とする請求項１４記載のコンピュータにおける拡張デバイスの選択方法。
- 前記複数の拡張デバイスが接続された旨をユーザに表示する表示ステップと、
前記ユーザによって選択された拡張デバイスを指定する信号を信号選択器へ送出する指定ステップと、をさらに有し、
前記上り信号送出ステップでは、前記指定ステップにおいて受信した信号に基づいて拡張デバイスの信号を選択することを特徴とする請求項１３記載のコンピュータにおける拡張デバイスの選択方法。 - 前記指定ステップの後に、前記コンピュータをブートさせるブートステップをさらに有することを特徴とする請求項１６記載のコンピュータにおける拡張デバイスの選択方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207906A JP3718764B2 (ja) | 2001-07-09 | 2001-07-09 | コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 |
| US10/180,862 US20030009614A1 (en) | 2001-07-09 | 2002-06-26 | Method for selecting an expansion device in a computer unit, a circuit board, and a computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207906A JP3718764B2 (ja) | 2001-07-09 | 2001-07-09 | コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003044422A JP2003044422A (ja) | 2003-02-14 |
| JP3718764B2 true JP3718764B2 (ja) | 2005-11-24 |
Family
ID=19043814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001207906A Expired - Fee Related JP3718764B2 (ja) | 2001-07-09 | 2001-07-09 | コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030009614A1 (ja) |
| JP (1) | JP3718764B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172325A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | デバイス状態制御方法および情報処理装置 |
| JP2008305195A (ja) | 2007-06-07 | 2008-12-18 | Toshiba Corp | 電子機器および電源供給方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748921A (en) * | 1995-12-11 | 1998-05-05 | Advanced Micro Devices, Inc. | Computer system including a plurality of multimedia devices each having a high-speed memory data channel for accessing system memory |
| US5961608A (en) * | 1996-10-04 | 1999-10-05 | Sony Corporation | Modem and communications control selection |
| US5909559A (en) * | 1997-04-04 | 1999-06-01 | Texas Instruments Incorporated | Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width |
| US6105119A (en) * | 1997-04-04 | 2000-08-15 | Texas Instruments Incorporated | Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems |
| US6298370B1 (en) * | 1997-04-04 | 2001-10-02 | Texas Instruments Incorporated | Computer operating process allocating tasks between first and second processors at run time based upon current processor load |
| US6345072B1 (en) * | 1999-02-22 | 2002-02-05 | Integrated Telecom Express, Inc. | Universal DSL link interface between a DSL digital controller and a DSL codec |
| US6529975B1 (en) * | 1999-11-02 | 2003-03-04 | Conexant Systems, Inc. | Method and apparatus for addressing and controlling exspansion devices through an AC-link and a codec |
| US6801541B1 (en) * | 2000-09-29 | 2004-10-05 | Advanced Micro Devices, Inc. | Method and apparatus for data transmission over an AC-97 protocol link |
| US6642876B2 (en) * | 2001-08-31 | 2003-11-04 | Cirrus Logic, Inc. | Method and system of operating a codec in an operational mode |
-
2001
- 2001-07-09 JP JP2001207906A patent/JP3718764B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-26 US US10/180,862 patent/US20030009614A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003044422A (ja) | 2003-02-14 |
| US20030009614A1 (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038624A (en) | Real-time hardware master/slave re-initialization | |
| US7725638B2 (en) | Application processor circuit incorporating both SD host and slave functions and electronic device including same | |
| US5729683A (en) | Programming memory devices through the parallel port of a computer system | |
| JP3403284B2 (ja) | 情報処理システム及びその制御方法 | |
| US5109517A (en) | System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer | |
| US6519669B1 (en) | Apparatus and method of connecting a computer and a peripheral device | |
| KR102654610B1 (ko) | 멀티스테이지 부트 이미지 로딩 및 프로그램가능 로직 디바이스들의 구성 | |
| US8335883B2 (en) | Data processing device and data processing system | |
| JPH11238030A (ja) | Ｐｃｉ−ｐｃｉブリッジおよびそのための先入れ先出しメモリ | |
| EP2517113B1 (en) | Memory management system offering direct as well as managed access to local storage memory | |
| JP2018531461A6 (ja) | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 | |
| KR20070056724A (ko) | 클락 신호의 출력을 제어할 수 있는 컨트롤러와 그 방법,및 상기 컨트롤러를 구비하는 시스템 | |
| JP2004355476A (ja) | コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム | |
| JPH09237140A (ja) | コンピュータシステム | |
| JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
| TW202232335A (zh) | 電源管理積體電路中的次要通訊通道的周邊存取控制 | |
| JPH11126182A (ja) | コンピュータバス間通信装置及びその方法 | |
| JP2013089226A (ja) | メモリ制御装置 | |
| JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
| US6473810B1 (en) | Circuits, systems, and methods for efficient wake up of peripheral component interconnect controller | |
| JP3718764B2 (ja) | コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 | |
| US20070005847A1 (en) | Data transfer control device and electronic instrument | |
| JP2003122458A (ja) | コンピュータ装置、コントローラ、コンピュータ装置の制御方法 | |
| JP4442523B2 (ja) | データ転送制御装置及び電子機器 | |
| KR20070085550A (ko) | Ｕｓｂ ｏｔｇ 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |