TW202232335A - 電源管理積體電路中的次要通訊通道的周邊存取控制 - Google Patents

電源管理積體電路中的次要通訊通道的周邊存取控制 Download PDF

Info

Publication number
TW202232335A
TW202232335A TW110145300A TW110145300A TW202232335A TW 202232335 A TW202232335 A TW 202232335A TW 110145300 A TW110145300 A TW 110145300A TW 110145300 A TW110145300 A TW 110145300A TW 202232335 A TW202232335 A TW 202232335A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
power management
access control
serial bus
management integrated
Prior art date
Application number
TW110145300A
Other languages
English (en)
Inventor
阿魯納 庫瑪爾 特里帕堤
優瑪 麥哈許 雷夫里
克里斯 羅索洛斯基
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202232335A publication Critical patent/TW202232335A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

揭露了用於管理對電源管理設備的存取的系統、方法和裝置。一種系統具有主積體電路和電源管理積體電路。主積體電路具有通訊控制器，通訊控制器被配置為控制主積體電路中的多個子系統對第一串列匯流排的存取。電源管理積體電路耦合到第一串列匯流排和第二串列匯流排。電源管理積體電路中的存取控制電路，被主積體電路配置為控制通過第二串列匯流排對電源管理積體電路的存取。主積體電路可以被配置為向電源管理積體電路寫入存取控制配置。存取控制配置可以定義針對次要積體電路的寫入存取權限，次要積體電路通過第二串列匯流排耦合到電源管理積體電路。

Description

電源管理積體電路中的次要通訊通道的周邊存取控制
相關申請的交叉引用
本專利申請要求於2021年2月12日在美國專利商標局提交的未決非臨時申請號17/174,886的優先權和權益。
本揭露總體上涉及積體電路之間的串列通訊，並且更具體地涉及用於對主要通訊通道和次要通訊通道實施存取控制的方法。
行動通訊設備可以包括各種元件，包括電路板、積體電路(IC)元件和/或單晶片系統(SoC)元件。該元件可以包括通過共用資料通訊匯流排進行通訊的處理設備、使用者介面元件、儲存裝置和其他周邊元件，該共用資料通訊匯流排可以包括串列匯流排或並列匯流排。業界已知的通用序列介面包括積體電路間(I2C或I 2C)串列匯流排及其衍生產品和替代方案，包括由行動工業處理器介面(Mobile Industry Processor Interface, MIPI)聯盟定義的介面，諸如I3C介面、系統電源管理介面(system power management interface, SPMI)和射頻前端(Radio Frequency Front-End, RFFE)介面。
在一個示例中，I2C串列匯流排是旨在用於將低速周邊設備連接到處理器的串列單端電腦匯流排。一些介面提供多主機匯流排，其中兩個或更多個設備可以作為在串列匯流排上傳輸的不同訊息的匯流排主機。在另一示例中，RFFE介面定義用於控制各種射頻(RF)前端設備的通訊介面，包括功率放大器(power amplifier, PA)、低雜訊放大器(low-noise amplifiers, LNA)、天線調諧器、濾波器、感測器、電源管理設備、開關等。這些元件可以並置在單個積體電路(IC)元件中，或者設置在多個IC元件中。在行動通訊設備中，多個天線和無線電收發器可以支援多個並行的RF鏈路。
在越來越多的示例中，在行動通訊設備中使用的SoC和其他這樣的IC元件，來自不同製造商或者由不同供應商程式設計。使用來自不同來源的SoC，可能會給成品行動通訊設備的供應商帶來操作和安全問題。協力廠商設備中的惡意軟體可能會繞過或違反行動通訊設備的協定或安全規範。隨著行動通訊設備繼續包括更高級別的功能，需要改進的存取控制技術，以確保安全和操作協議得到遵守並且不能被IC元件中的流氓軟體繞過。
本揭露的某些態樣涉及可以為諸如電源管理設備等設備提供安全存取控制的系統、裝置、方法和技術。
在本揭露的各個態樣，一種系統包括主IC和電源管理IC。主IC具有通訊控制器和處理電路。通訊控制器被配置為控制主IC中的多個子系統對第一串列匯流排的存取。電源管理IC具有被配置為將電源管理IC耦合到第一串列匯流排的第一匯流排介面電路、被配置為將電源管理IC耦合到第二串列匯流排的第二匯流排介面電路、以及被配置為控制通過第二串列匯流排對電源管理IC的存取的存取控制電路。處理電路可以被配置為向電源管理IC寫入存取控制配置。存取控制配置可以定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到電源管理IC。
在本揭露的各個態樣，一種用於管理對電源管理設備的存取的方法包括將主IC中的通訊控制器配置為控制通過第一串列匯流排對電源管理IC的存取，以及將電源管理IC中的存取控制電路配置為控制通過第二串列匯流排對電源管理IC的存取。主IC包括多個子系統。配置存取控制電路包括向電源管理IC寫入存取控制配置，存取控制配置定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到電源管理IC。
在本揭露的各個態樣，一種處理器可讀儲存媒體具有一個或多個指令，該一個或多個指令在由處理電路的至少一個處理器執行時使處理電路將主IC中的通訊控制器配置為控制通過第一串列匯流排對電源管理IC的存取，將電源管理IC中的存取控制電路配置為控制通過第二串列匯流排對電源管理IC的存取。主IC包括多個子系統。存取控制電路通過向電源管理IC寫入存取控制配置來配置。存取控制配置定義通過第二串列匯流排耦合到電源管理IC的次要IC的寫入存取權限。
在本揭露的各個態樣，一種用於管理對電源管理設備的存取的裝置包括：用於配置主IC中的通訊控制器以控制通過第一串列匯流排對電源管理IC的存取的部件，以及用於配置電源管理IC中的存取控制電路以控制通過第二串列匯流排對電源管理IC的存取的部件。主IC包括多個子系統。用於配置存取控制電路的部件被配置為向電源管理IC寫入存取控制配置。存取控制配置定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到電源管理IC。
下面結合圖式闡述的詳細描述旨在作為對各種配置的描述，而非旨在表示可以在其中實踐本文中描述的概念的唯一配置。詳細描述包括用於提供對各種概念的透徹理解的特定細節。然而，對於本領域技術人員很清楚的是，可以在沒有這些具體細節的情況下實踐這些概念。在某些情況下，眾所周知的結構和元件以框圖形式示出以避免混淆這樣的概念。
現在將參考各種裝置和方法來呈現本發明的若干態樣。這些裝置和方法將在以下詳細描述中進行描述，並且在圖式中通過各種塊、模組、元件、電路、步驟、過程、演算法等(統稱為“元素”)進行說明。這些元素可以使用電子硬體、電腦軟體或其任何組合來實施。這樣的元素實施為硬體還是軟體取決於特定應用和對整個系統施加的設計約束。 概述
包括多個SoC和其他IC元件的設備通常採用共用通訊介面，該共用通訊介面可以包括用於將處理器與數據機和其他周邊設備連接的串列匯流排或其他資料通訊鏈路。串列匯流排或其他資料通訊鏈路可以根據多個標準或協定中的任何一個進行操作。在各種示例中，串列匯流排可以根據I2C協定、I3C協定、SPMI協定和/或RFFE協定進行操作。串列匯流排可以被部署以處理大容量、高優先順序和/或低時延資料。
在很多系統中，設置有電源管理積體電路，來控制流向包括SoC和SoC子系統在內的其他組件的電源流。對流向SoC或其他設備的電源的控制可以使得電源管理積體電路能夠對系統性能、電池壽命和系統的外殼內的溫度產生顯著影響。例如，電源管理積體電路可以通過串列匯流排由主機或主SoC或由另一管理IC使用根據SPMI協定進行的異動來配置。在很多系統中，對電源管理積體電路的存取可以通過主SoC來控制。在某些系統中，存取控制可以內置到與電源管理積體電路耦合的其他SoC或周邊設備中。在一些示例中，設備製造商可以使用協力廠商SoC或周邊設備，並且可能無法保證協力廠商設備將遵守針對該系統而定義的存取控制策略。在一些示例中，協力廠商設備可以通過次要通道直接與電源管理積體電路通訊並且超出主SoC的控制。在某些情況下，主SoC可能無法監測協力廠商設備與電源管理積體電路之間的通訊。
本揭露的某些態樣提供系統、裝置和方法，其中主SoC中的存取控制管理器可以配置或管理電源管理積體電路中的存取控制電路。電源管理積體電路中的存取控制電路可以被配置為實施存取控制策略並且防止對電源管理積體電路的未授權寫入。在電源管理積體電路中存取控制電路的使用可以減輕或防止電源管理積體電路在主SoC的控制之外被存取或改變。一種用於管理對電源管理設備的存取的方法包括：將主SoC中的通訊控制器配置為控制通過第一串列匯流排對電源管理IC的存取，以及將電源管理IC中的存取控制電路配置為控制通過第二串列匯流排對電源管理IC的存取。主SoC可以包括多個子系統。配置存取控制電路可以包括向電源管理IC寫入存取控制配置，存取控制配置定義針對次要SoC的寫入存取權限，次要SoC通過第二串列匯流排耦合到電源管理IC。 採用串列資料連結的裝置的示例
根據某些態樣，串列資料連結可以被用於互連作為如下裝置的子元件的電子設備，諸如蜂巢式電話、智慧型電話、會話發起協定(session initiation protocol, SIP)電話、膝上型電腦、筆記型電腦、輕省筆電、智慧本、個人數位助理(personal digital assistant, PDA)、衛星收音機、全球定位系統(global positioning system, GPS)設備、智慧家居設備、智慧照明、多媒體設備、視頻設備、數位音訊播放機(例如，MP3播放機)、相機、遊戲機、娛樂設備、車輛元件、可穿戴計算設備(例如，智慧手錶、健康或健身追蹤器、眼鏡等)、電器、感測器、安全設備、自動售貨機、智慧型儀器表、無人機、多軸飛行器或任何其他類似功能的設備。
圖1示出了可以採用資料通訊匯流排的裝置100的示例。裝置100可以包括SoC、具有多個電路或設備104、106和/或108的處理電路102，該多個電路或設備104、106和/或108可以在一個或多個ASIC中或在SoC中實施。在一個示例中，裝置100可以是通訊設備，並且處理電路102可以包括設置在ASIC 104中的處理設備、一個或多個周邊設備106、以及使得該裝置能夠通過天線124與無線電存取網、核心存取網、網際網路和/或其他網路通訊的收發器108。
ASIC 104可以具有一個或多個處理器112、一個或多個數據機110、板載記憶體114、匯流排介面電路116、和/或其他邏輯電路或功能。處理電路102可以由作業系統控制，該作業系統可以提供應用程式設計介面(application programming interface, API)層，該API層使得一個或多個處理器112能夠執行軟體模組，該軟體模組位於在板載記憶體114或設置在處理電路102上的其他處理器可讀儲存裝置122中。軟體模組可以包括儲存在板載記憶體114或處理器可讀儲存裝置122中的指令和資料。ASIC 104可以存取其板載記憶體114、處理器可讀儲存裝置122、和/或處理電路102外部的儲存裝置。板載記憶體114、處理器可讀儲存裝置122可以包括唯讀記憶體(read-only memory, ROM)或隨機存取記憶體(random-access memory, RAM)、電可抹除可程式化ROM(electrically erasable programmable ROM, EEPROM)、快閃記憶卡、或者可以用於處理系統和計算平臺的任何記憶體設備。處理電路102可以包括、實施或能夠存取本地資料庫或其他參數儲存裝置，該本地資料庫或其他參數儲存裝置可以維護用於配置和操作裝置100和/或處理電路102的指令引數和其他資訊。本地資料庫可以使用暫存器、資料庫模組、快閃記憶體、磁媒體、EEPROM、軟或硬碟等實施。處理電路102還可以可操作地耦合到外部設備，諸如天線124、顯示器126、操作者控制項(諸如開關或按鈕128、130和/或集成或外部鍵盤132)以及其他元件。使用者介面模組可以被配置為通過專用通訊鏈路或通過一個或多個串列資料互連與顯示器126、外部鍵盤132等一起操作。
處理電路102可以提供使得某些設備104、106和/或108能夠通訊的一個或多個匯流排118a、118b、120。在一個示例中，ASIC 104可以包括匯流排介面電路116，匯流排介面電路116包括電路、計數器、計時器、控制邏輯和其他可配置電路或模組的組合。在一個示例中，匯流排介面電路116可以被配置為根據通訊規範或協定進行操作。處理電路102可以包括或控制電源管理功能，該電源管理功能配置和管理裝置100的操作。
圖2示出了包括耦合到串列匯流排220的多個設備202和222 0-222 N的裝置200的某些態樣。設備202和222 0-222 N可以用一個或多個半導體IC元件實施，諸如應用處理器、SoC或ASIC。在各種實施中，設備202和222 0-222 N可以包括、支援或用作數據機、訊號處理設備、顯示驅動器、相機、使用者介面、感測器、感測器控制器、媒體播放機、收發器、和/或其他這樣的元件或設備。在一些示例中，從設備222 0-222 N中的一個或多個可以被用於控制、管理或監測感測器設備。串列匯流排220上的設備202和222 0-222 N之間的通訊由匯流排主控設備202控制。某些類型的匯流排可以支援多個匯流排主控設備。
在一個示例中，匯流排主控設備202可以包括介面控制器204，介面控制器204可以管理對串列匯流排的存取，配置從設備222 0-222 N的動態位址，和/或生成要在串列匯流排220的時脈線218上傳輸的時脈訊號228。匯流排主控設備202可以包括配置暫存器206或其他儲存裝置224、以及被配置為處理協定和/或更高級別功能的其他控制邏輯212。控制邏輯212可以包括處理電路，諸如狀態機、定序器、訊號處理器或通用處理器。匯流排主控設備202包括收發器210和線路驅動器/接收器214a和214b。收發器210可以包括接收器、傳輸器和共用電路，其中共用電路可以包括定時、邏輯和儲存電路和/或設備。在一個示例中，傳輸器基於由時脈生成電路208提供的時脈訊號228中的定時來編碼和傳輸資料。其他定時時脈226可以由控制邏輯212和其他功能、電路或模組使用。
至少一個設備222 0-222 N可以被配置為作為串列匯流排220上的從設備操作，並且可以包括支援顯示器、圖像感測器、和/或控制測量環境條件的一個或多個感測器，以及與該感測器通訊的電路和模組的電路和模組。在一個示例中，被配置為作為從設備操作的從設備222 0可以提供控制功能、模組或電路232，該控制功能、模組或電路232包括支援顯示器、圖像感測器、和/或控制測量環境條件的一個或多個感測器，以及與該感測器通訊的電路和模組的電路和模組。從設備222 0可以包括配置暫存器234或其他儲存裝置236、控制邏輯242、收發器240和線路驅動器/接收器244a和244b。控制邏輯242可以包括處理電路，諸如狀態機、定序器、訊號處理器或通用處理器。收發器210可以包括接收器、傳輸器和共用電路，其中共用電路可以包括定時、邏輯和儲存電路和/或設備。在一個示例中，傳輸器基於由時脈生成和/或恢復電路246提供的時脈訊號248中的定時，來編碼和傳輸資料。時脈訊號248可以從通過時脈線218接收的訊號中匯出。其他定時時脈238可以由控制邏輯242和其他功能、電路或模組使用。
串列匯流排220可以根據I2C、I3C、SPMI、RFFE和/或其他協議來操作。匯流排主控管理串列匯流排220上的通訊，並且通常提供用於控制傳輸定時的時脈訊號。在各種示例中，一個或多個設備可以能夠作為匯流排主控設備來操作，並且設備可以競爭串列匯流排220的控制以進行異動。在所示示例中，匯流排主控設備202可以與耦合到串列匯流排220的一個或多個從設備222 0-222 N執行異動。
在其中串列匯流排220根據I3C協定操作的示例中，使用I3C協定進行通訊的設備，可以與使用I2C協定進行通訊的設備在同一串列匯流排220上共存。I3C協定可以支援不同通訊模式，包括與I2C協定相容的單數據速率(single data rate, SDR)模式。高資料速率(High-data-rate, HDR)模式可以提供6百萬位元每秒(megabits per second, Mbps)到16Mbps之間的資料傳輸速率，並且一些HDR模式可以提供更高資料傳輸速率。I2C協議可以符合事實上的I2C標準，以提供可以在100千位元每秒(kilobits per second, kbps)到3.2Mbps之間的範圍內的資料速率。除了資料格式和匯流排控制態樣之外，I2C和I3C協定可以定義在串列匯流排220上傳輸的訊號的某些電氣和定時態樣。在一些態樣，I2C和I3C協定可以定義影響與串列匯流排220相關聯的某些訊號電平的直流(direct current, DC)特性、和/或影響在串列匯流排220上傳輸的訊號的某些定時態樣的交流(alternating current, AC)特性。在一些示例中，2線串列匯流排220在資料線216上傳輸資料並且在時脈線218上傳輸時脈訊號。在一些示例中，資料可以在發信狀態下被編碼，或者在資料線216和時脈線218的發信狀態下轉變。
匯流排時延會影響串列匯流排處理高優先順序、即時和/或其他時間受限訊息的能力。低時延訊息、或需要低匯流排時延的訊息可以與感測器狀態、設備生成的即時事件和虛擬化通用輸入/輸出(virtualized general-purpose input/output, GPIO)相關。在一個示例中，匯流排時延可以被測量為在以下之間經過的時間：訊息變得可用於傳輸與訊息的傳遞或者在一些實例中開始訊息的傳輸之間。可以採用匯流排時延的其他度量。匯流排時延通常包括在傳輸較高優先順序訊息時發生的延遲、中斷處理、終止串列匯流排上正在處理的資料包所需要的時間、傳輸使傳輸模式與接收模式之間的匯流排轉換的命令的時間、匯流排仲裁、和/或由協議指定的命令傳輸。
諸如I3C、SPMI、RFFE等多點介面可以減少用於在多個設備之間進行通訊的實體輸入/輸出(input/output, I/O)引腳的數目。支援通過多點串列匯流排進行通訊的協定定義了用於傳輸命令、控制和資料酬載的資料包結構。不同協定的資料包結構定義某些共同特徵，包括被用於選擇用以接收或傳輸資料的設備的定址、時脈生成和管理、中斷處理和設備優先順序。在本揭露中，可以採用SPMI和RFFE協議的示例來說明本文中揭露的某些態樣。然而，本文中揭露的概念適用於其他串列匯流排協定和標準。SPMI和RFFE資料包結構之間存在一些相似之處。
圖3示出了採用一個或多個串列匯流排310、312、314、316的系統300的示例，其中每個串列匯流排可以根據基於標準的協定或專有協定來操作。系統300可以包括SoC 302，SoC 302可以包括或用作各種通訊鏈路上的應用處理器或主機設備。系統300可以具有一個或多個周邊設備304和諸如PMIC 306等電源管理積體電路(PMIC)。例如，在所示系統300中，周邊設備304使用高速匯流排312、低速匯流排314和基於字元的鏈路316，來耦合到SoC 302，基於字元的鏈路316使用通用非同步接收器/傳輸器(UART)實施。PMIC 306經由SPMI匯流排主設備308和SPMI從設備318，通過串列匯流排310耦合到SoC 302。SPMI匯流排主設備308根據由MIPI聯盟定義的SPMI協定來管理和控制串列匯流排310上的操作。該協議針對包括PMIC 306在內的一個或多個設備的即時控制被優化。在一個示例中，高速匯流排312也可以根據SPMI協定進行操作。SPMI協定使得串列匯流排能夠作為共用匯流排來操作，該共用匯流排為各種設備或設備類型提供高速低時延連接，並且使得資料傳輸能夠根據分配給不同業務類別的優先順序進行管理。在一些示例中，低速匯流排314可以被配置為串列匯流排並且根據I2C協定進行操作。
雖然SPMI協議可以用於實施通用通訊鏈路，但是根據SPMI協定操作的串列匯流排310提供電源管理控制匯流排，該電源管理控制匯流排可以傳送命令以使電路和/或功能元件重置、睡眠、關機、喚醒等。SPMI協定允許一到四個主設備耦合到串列匯流排，並且可以支援多達16個從設備。
串列匯流排可以包括承載時脈訊號的第一線(first wire, SCLK)和承載資料訊號(data signal, SDATA)的第二線。SPMI協定支援匯流排爭用仲裁、請求仲裁和群位址。在一些實施中，SPMI支持以32kHz到15MHz之間的時脈頻率操作的低速模式、和以32kHz到26MHz之間的時脈頻率操作的高速模式。SPMI設備可能需要確認某些命令。
圖4示出了與通過圖3的串列匯流排310進行的並且涉及SoC 302和PMIC 306的SPMI異動400的定時有關的某些態樣。在該示例中，SoC 302可以是異動400的發起者。耦合到串列匯流排310的兩個或更多個設備可以使用基於優先順序的匯流排仲裁程序412，來爭奪串列匯流排的控制。SoC 302(發起者)可以通過以下方式來發起匯流排仲裁程序412以獲取服務：在第一時間406驅動SDATA 404以主動發起SDATA 404上的第一脈衝418，使得能夠在SDATA 404上產生轉變(上升沿420)。與SPMI協定一致，當前匯流排主設備308在檢測到上升沿420之後在SCLK 402上提供時脈訊號，並且發起設備在第一個時脈週期408期間釋放SDATA 404。然後，匯流排主設備驅動SDATA 404以提供第一脈衝418的下降沿422。然後，獲勝設備可以通過在SDATA 404上傳輸第二脈衝424來提供序列開始條件(Sequence Start Condition, SSC 414)，同時SCLK 402上的時脈訊號被保持在低發信狀態。然後，可以在SDATA 404上傳輸命令和資料酬載416。 保護設備預啟動載入器
PMIC 306負責控制流向SoC 302中的各種子系統的電源流，並且可以控制流向諸如周邊設備304等其他SoC或設備的電源流。PMIC 306可以使用根據SPMI協定進行的異動、通過串列匯流排310來配置。雖然SoC 302可以被配置為被分配來管理或控制PMIC 306的主設備或主機設備，但SPMI協定支援多個匯流排主控設備，並且除了指定或配置的主設備之外的設備可以能夠重新配置PMIC 306。在一些示例中，對PMIC 306的存取可以通過SoC 302來控制，以減輕或防止PMIC 306在SoC 302的控制之外被存取或改變。本文中揭露的概念可以應用於保護除了PMIC之外的設備的安全。然而，為了方便說明本揭露的某些態樣，使用PMIC的示例。
圖5包括示出SoC 502中的存取控制的命令流程圖500。SoC 502包括存取控制管理器518，存取控制管理器518可以被配置為保護對PMIC 512和其他設備的存取。存取控制管理器518可以與通訊控制器508合作或設置在通訊控制器508中。存取控制管理器518可以對通過SoC 502中的SPMI主設備510定向的所有請求事務執行安全檢查。SoC 502在本文中可以稱為指定主機或主SoC。在一些示例中，存取控制管理器518可以阻止或允許源自某些從位址(slave addresses, SID)或處理識別碼(process identifiers, PID)的SPMI異動。在一些示例中，存取控制管理器518可以阻止或允許定向到特定暫存器位址或暫存器位址範圍的SPMI異動。在一些示例中，存取控制管理器518可以阻止或允許SID、PID或暫存器位址範圍的某些組合之間的SPMI異動。
在一些情況下，存取控制管理器518可以存取在安全存取控制塊中儲存或維護的允許或明確阻止的SID、PID或位址範圍之間的映射。安全存取控制塊可以由通訊控制器508、存取控制管理器518或SPMI主設備510維護。圖6示出了安全存取控制塊600、610的示例的結構和內容。傳輸安全存取控制塊600可以包括例如命令可以被傳輸到的允許設備識別碼602清單(或設備識別碼範圍)、命令不能(或不應當)被傳輸到的拒絕/阻止設備識別碼604清單、命令可以被傳輸到的允許暫存器位址606清單(或暫存器位址範圍)、和/或命令不能(或不應當)被傳輸到的拒絕/阻止暫存器位址608清單(或暫存器位址範圍)。具有這樣的傳輸安全存取控制塊600的設備，可以允許或准許(通過匯流排)傳輸旨在用於(或識別)允許設備識別碼602或允許暫存器位址606中的至少一個的命令。同樣，具有這樣的傳輸安全存取控制塊600的設備可以阻止或防止(例如，丟棄)在匯流排上傳輸旨在用於(或識別)拒絕/阻止設備識別碼604或拒絕/阻止暫存器位址608中的至少一個的命令。
類似地，接收安全存取控制塊610可以包括例如可以從其接收命令的允許設備識別碼612清單(或設備識別碼範圍)、不能(或不應當)從其接收或處理命令的拒絕/阻止設備識別碼614清單、可以從其接收命令的允許暫存器位址616清單(或暫存器位址範圍)、和/或不能(或不應當)從其接收命令的拒絕/阻止暫存器位址618清單(或暫存器位址範圍)。具有這樣的接收安全存取控制塊610的設備，可以允許或准許接收或處理(來自匯流排的)旨在用於(或識別)允許設備識別碼612或允許暫存器位址616中的至少一個的命令。同樣，具有這樣的接收安全存取控制塊610的設備，可以阻止或防止通過匯流排接收旨在用於(或識別)拒絕/阻止設備識別碼614或拒絕/阻止暫存器位址618中的至少一個的命令。
在一些示例中，傳輸安全存取控制塊600和接收安全存取控制塊610可以在SoC 502的通電或初始化期間生成、解壓縮或配置。圖7示出了針對SoC 502的通用通電或重置序列700。在設備或系統的通電、重啟或重置702時，SoC 502可以載入BIOS 704，基本輸入/輸出系統。BIOS 704可以識別系統中的硬體設備，所識別的設備之間的資料流程將被管理。BIOS 704還可以利用設備識別碼(SID)，使耦合到串列匯流排的設備被識別和/或列舉。BIOS 704還可以從系統內的儲存裝置中尋找和載入啟動載入器。在一些實施中，可以使用多級啟動載入器，諸如主啟動載入器706和次要啟動載入器708。在一些示例中，主啟動載入器706可以僅用於載入次要啟動載入器708。主啟動載入器706和/或次要啟動載入器708可以執行低階代碼，該代碼包括告訴系統中的一個或多個設備如何啟動和查找系統內核的指令。此外，主啟動載入器706和/或次要啟動載入器708可以包括建立某些安全措施或程序714的指令，該安全措施或程序714可以限制系統中的一些或所有設備的操作。在一個示例中，安全措施或程序714可以限制或定義設備能夠通過匯流排通訊、限制或定義設備可以通過匯流排執行某些操作等等。安全措施或程序714可以由諸如系統記憶體管理單元(system memory management unit, SMMU)等內部保護單元或由外部保護單元(external protection units, XPU)實施。當啟動載入器706、708已經被執行時，次要啟動載入器708可以獲取內核映射並且內核710可以被解壓縮、執行和/或初始化。當內核710完成其操作時，可以初始化或執行作業系統712或另一高階系統。
位於主SoC 502中的存取控制管理器518，可以在均質系統或異質系統中有效地管理SPMI匯流排操作，在均質系統中，所有SoC、周邊設備、PMIC 512和其他設備來自共用製造商或供應商，在異質系統中，設備來自多個製造商或供應商，但每個製造商或供應商都受到信任並且所有設備都符合存取控制策略。在一個示例中，當不存在製造商或供應商提供的設備以任何未授權方式重新配置PMIC或繞過存取控制的預期時，可以信任製造商或供應商。
圖8示出了包括源自一個以上的製造商或供應商的設備802、812、820的系統800。在該示例中，主機或主SoC 802包括通訊控制器808，通訊控制器808充當仲裁器並且包括存取控制管理器818。存取控制管理器818可以被配置為控制對主要通訊通道824的存取。主要通訊通道824可以使用根據SPMI協定操作的串列匯流排來實施。存取控制管理器818可以使用通訊控制器808控制對SPMI介面810的存取來實施存取控制配置。在主機或主SoC 802中實施的子系統804、806的、向PMIC 812進行寫入的請求，可以由通訊控制器808在存取控制管理器818的控制下或通過存取控制管理器818的操作來拒絕或阻止。通過主機或主SoC 802與PMIC 812通訊的SoC、周邊設備或其他設備的請求，可以被存取控制管理器818拒絕或阻止。主機或主SoC 802可能無法拒絕或阻止直接與PMIC 812通訊的SoC 820、周邊設備或其他設備的請求。
在所示示例中，伴隨SoC 820可以通過次要通訊通道826直接與PMIC 812通訊。在該示例中，次要通訊通道826使用根據I2C協定操作的串列匯流排來實施。伴隨SoC 820具有在其獨立控制下的I2C匯流排介面電路822，並且PMIC 812具有獨立於其SPMI匯流排介面電路814操作的I2C匯流排介面電路816。在其他示例中，伴隨SoC 820可以包括SPMI匯流排主介面電路，SPMI匯流排主介面電路使得伴隨SoC 820能夠控制主通訊通道824並且繞過主機或主SoC 802的存取控制管理器818。
圖8中提供的示例示出了其中存取控制可能具有挑戰性的設備的配置。當伴隨SoC 820可以通過次要通訊通道826向PMIC 812直接寫入時，主SoC 802的存取控制管理器818不能對PMIC 812實施存取控制。在一些示例中，多個伴隨SoC 820可能期望或需要控制PMIC 812，並且可以被配置為使用一個或多個次要通訊通道826來完成這樣的控制。在一些示例中，次要通訊通道826可以獨立於主要通訊通道824操作，並且可以使用串列匯流排來實施，該串列匯流排用於根據例如SPMI或I2C協定進行異動。具有所建立的信任根的主SoC 802，可以通過主要通訊通道824執行存取控制，但沒有能力對使用次要通訊通道826並且可以隨意違反存取控制策略的其他伴隨SoC 820實施存取控制策略。
根據本揭露的某些態樣而配置的PMIC可以與具有所建立的信任根的主SoC協作，以通過經由伴隨SoC從次要通訊通道接收的存取請求來對PMIC進行存取控制。
圖9示出了根據本揭露的某些態樣的包括配置有存取控制電路916或模組的PMIC 912的系統900，該存取控制電路916或模組可以被配置為在次要通訊通道926上實施存取控制。在該示例中，主SoC 902包括通訊控制器908，通訊控制器908充當仲裁器，並且包括存取控制管理器918或與存取控制管理器918協作。存取控制管理器918可以被配置為控制對主要通訊通道924的存取。主要通訊通道924可以使用根據SPMI協定操作的串列匯流排來實施。存取控制管理器918可以通過通訊控制器908控制對SPMI匯流排介面電路910的存取來實施存取控制配置。主機或主SoC 902中的子系統904、906的向PMIC 912進行寫入的請求，可以由通訊控制器908通過存取控制管理器918的操作來拒絕或阻止。在一個示例中，存取控制管理器918可以與仲裁器對接，仲裁器被用於在由子系統904、906做出的請求之間進行選擇。通過主SoC 902與PMIC 912通訊的SoC、周邊設備或其他設備的請求，可以類似地被存取控制管理器918拒絕或阻止。主SoC 902可能無法直接阻止直接與PMIC 912通訊的SoC、周邊設備或其他設備的請求。
PMIC 912中的存取控制電路916或模組可以由存取控制管理器918或由主SoC 902中的控制器配置。在通電時或在重置或重啟事件之後，PMIC 912中的存取控制電路916或模組可以載入初始配置，該初始配置阻止來自除存取控制管理器918或主SoC 902中的信任控制器之外的所有來源的對PMIC的存取。在初始化期間，主SoC 902可以針對PMIC 912中的存取控制電路916或模組，配置存取控制策略，該存取控制策略管理次要通道匯流排介面電路928和/或來自與一個或多個伴隨SoC 920相關聯的設備位址的存取請求或嘗試。在一個示例中，設備位址包括在根據I2C、SPMI或其他協定操作的匯流排上交換的異動或命令中使用的唯一主設備識別碼或從設備識別碼。
在所示示例中，伴隨SoC 920可以通過次要通訊通道926直接與PMIC 912通訊。在該示例中，次要通訊通道926使用根據I2C協定操作的串列匯流排來實施。伴隨SoC 920具有在其獨立控制下的I2C匯流排介面電路922，並且PMIC 912具有獨立於其SPMI匯流排介面電路914操作的I2C匯流排介面電路928。在其他示例中，伴隨SoC 920可以包括SPMI匯流排主介面電路，SPMI匯流排主介面電路使得伴隨SoC 920能夠控制主要通訊通道924，並且從而繞過主SoC 902的存取控制管理器918。PMIC 912中的存取控制電路916或模組可以實施為存取控制管理器918而定義的存取控制策略。作為代表，存取控制電路916或模組可以防止PMIC 912處理或以其他方式回應於由伴隨SoC 920發送的未授權命令。作為代表，存取控制電路916或模組可以允許對由伴隨SoC 920寫入的授權命令做出回應。在一個示例中，PMIC 912中的存取控制電路916或模組，可以基於類似於圖6中的安全存取控制塊600、610的資訊來區分授權和未授權命令，該資訊可以被維護在儲存裝置或查閱資料表中。在另一示例中，PMIC 912中的存取控制電路916或模組，可以基於在PMIC 912處接收的命令的類型來區分授權和未授權命令。在另一示例中，PMIC 912中的存取控制電路916或模組可以基於命令的來源來區分授權和未授權命令。
根據某些態樣，PMIC 912中的存取控制電路916或模組，可以基於從其接收命令的識別碼的類型和值，來控制周邊設備對PMIC 912的存取。在使用I2C協定操作的次要通訊通道926的示例中，PMIC 912中的存取控制電路916或模組，可以被配置為接受來自與信任SoC或周邊設備相關聯的預配置I2C主設備識別碼的命令。信任識別碼列表可以由安全信任根(例如，主SoC 902)中的控制器，使用主要通訊通道924、通過相應SPMI匯流排介面電路910、914來配置。主SoC 902的安全性可以通過將伴隨SoC 920的存取控制實施委託給PMIC 912中的存取控制電路916或模組來確保，從而消除或限制伴隨SoC 920存取主SoC 902或與主SoC 902對接的需要。
圖10示出了用於圖9所示的系統900的通電或重置序列和存取控制程序的示例。根據本揭露的某些態樣，通電或重置序列涉及主SoC 1000與PMIC 1020之間的交換，該PMIC 1020已經配置有存取控制電路916或模組。在設備或系統的通電、重啟或重置1002時，主SoC 1000可以載入BIOS。BIOS可以識別系統中的硬體設備，所識別的設備之間的資料流程將被管理。BIOS還可以使耦合到一個或多個串列匯流排的設備使用設備識別碼(例如，從設備ID)被識別和/或列舉。BIOS 還可以從系統內的儲存裝置中尋找和載入啟動載入器。在一些示例中，可以使用多級啟動載入器，並且多級啟動載入器可以包括主啟動載入器1004，以及次要或擴展啟動載入器1006。在一些示例中，主啟動載入器1004可以僅用於載入一個或多個次要啟動載入器，包括擴展啟動載入器1006。主啟動載入器1004和/或次要啟動載入器可以執行低階代碼，該低階代碼包括告訴系統中的一個或多個設備如何啟動和查找系統內核的指令。
主啟動載入器1004、一個或多個次要啟動載入器和擴展啟動載入器1006可以包括建立某些安全措施或程序的指令，該安全措施或程序可以限制系統中的一些或所有設備的操作。在一個示例中，安全措施或程序可以限制或定義以下項：能夠與PMIC 1020通訊的設備、PMIC 1020將回應於的命令、或限制PMIC 1020的由一個或多個伴隨SoC 1040或通過主SoC 1000能夠存取的記憶體區域的命令。
安全措施或程序可以通過主SoC 1000中的存取管理器和PMIC 1020中的存取控制電路的組合來實施。擴展啟動載入器1006可以包括使主SoC 1000向PMIC 1020中的存取控制暫存器1022寫入配置資訊的指令。在一個示例中，存取控制暫存器1022可以被配置為實施圖6所示的安全存取控制塊600、610。在一些示例中，PMIC 1020中的存取控制電路或模組最初可以被配置為允許從主SoC 1000存取PMIC 1020、並且阻止其他設備對PMIC 1020的存取。在一些示例中，PMIC 1020中的存取控制電路或模組最初可以被配置為允許通過主要通訊通道對PMIC 1020的存取、並且阻止通過一個或多個次要通訊通道對PMIC 1020的存取。當配置了在主SoC 1000和PMIC 1020中實施的存取控制之後，擴展啟動載入器1006可以執行其他啟動或初始化程序1008。
在基於由主SoC 1000定義的存取控制策略，配置了存取控制暫存器1022之後，PMIC 1020中的存取控制電路或模組可以允許由伴隨SoC 1040發起某些命令或異動。PMIC 1020可以包括邏輯電路1024，邏輯電路1024確定從伴隨SoC 1040接收的命令或請求1042是否被存取控制策略授權。在一個示例中，PMIC 1020可以確定命令或請求1042是否定向到PMIC 1020中的授權暫存器或暫存器空間。在另一示例中，PMIC 1020可以確定命令或請求1042是否是從授權設備位址接收的。在另一示例中，PMIC 1020可以確定命令或請求1042是否是從授權匯流排介面接收的。決策邏輯1026可以確定所請求的異動被授權並且可以允許異動繼續進行，包括例如允許向PMIC 1020中的周邊設備寫入1028。當決策邏輯1026確定命令或請求1042未授權時，PMIC 1020可以忽略1030命令或請求1042。 處理電路和方法的示例
圖11是示出用於採用處理電路1102的裝置1100的硬體實施的示例的圖。處理電路1102可以包括或配置有限狀態機的操作。在一些示例中，裝置1100可以執行本文中揭露的一個或多個功能。根據本揭露的各個態樣，本文中揭露的元素或元素的任何部分或元素的任何組合可以使用處理電路1102來實施。處理電路1102可以包括由硬體和軟體模組的某種組合控制的一個或多個處理器1104。處理器1104的示例包括微處理器、微控制器、數位訊號處理器(digital signal processors, DSP)、SoC、ASIC、現場可程式化閘陣列(field programmable gate arrays, FPGA)、可程式化邏輯元件(programmable logic devices, PLD)、狀態機、定序器、閘邏輯、離散硬體電路、和被配置為執行本揭露中通篇描述的各種功能的其他合適的硬體。一個或多個處理器1104可以包括專用處理器，該專用處理器執行特定功能並且可以由軟體模組1116中的一個配置、擴充或控制。一個或多個處理器1104可以通過在初始化期間載入的軟體模組1116的組合來配置，並且通過在操作期間載入或卸載一個或多個軟體模組1116來進一步配置。
在所示示例中，處理電路1102可以用匯流排架構來實施，匯流排架構總體上由匯流排1110表示。取決於處理電路1102的具體應用和總體設計約束，匯流排1110可以包括任何數目的互連匯流排和橋接器。匯流排1110將包括一個或多個處理器1104和儲存裝置1106在內的各種電路連結在一起。儲存裝置1106可以包括記憶體設備和大型儲存區設備，並且在本文中可以稱為電腦可讀媒體和/或處理器可讀媒體。
在一些示例中，儲存裝置1106包括用於傳送虛擬GPIO資訊的暫存器。一組暫存器可以被配置為維護與實體GPIO和虛擬GPIO資訊被傳輸到的一個或多個設備相對應的位址、管理和酬載資訊。另一組暫存器可以以與虛擬GPIO資訊被傳輸到的一個或多個設備相對應的格式來維護資訊。
匯流排1110還可以連結各種其他電路，諸如定時源、計時器、周邊設備、電壓調節器和電源管理電路。匯流排介面1108可以提供匯流排1110與一個或多個收發器1112a、1112b之間的介面。可以為由處理電路支援的每種網路技術提供收發器1112a、1112b。在一些情況下，多種網路技術可以共用在收發器1112a、1112b中發現的一些或全部電路系統或處理模組。每個收發器1112a、1112b提供用於通過傳輸媒體與各種其他裝置通訊的模組。在一個示例中，收發器1112a可以用於將裝置1100耦合到多線匯流排。在另一示例中，收發器1112b可以被用於將裝置1100連接到無線電存取網。取決於裝置1100的性質，還可以提供使用者介面1118(例如，鍵盤、顯示器、揚聲器、麥克風、操縱杆)，並且使用者介面1118可以直接或通過匯流排介面1108通訊耦合到匯流排1110。
處理器1104可以負責管理匯流排1110並且負責一般處理，該處理可以包括儲存在電腦可讀媒體中的軟體的執行，該電腦可讀媒體可以包括儲存裝置1106。在這點上，處理電路1102(包括處理器1104)可以被用於實施本文中揭露的任何方法、功能和技術。儲存裝置1106可以被用於儲存在執行軟體時由處理器1104操縱的資料，並且軟體可以被配置為實施本文中揭露的方法中的任何一種。
處理電路1102中的一個或多個處理器1104可以執行軟體。軟體應當廣義地解釋為表示指令、指令集、代碼、程式碼片段、程式碼、程式、副程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、子常式、物件、可執行檔、執行緒的執行、程序、函數、演算法等，無論是稱為軟體、韌體、中介軟體、微代碼、硬體描述語言還是其他。軟體可以以電腦可讀形式駐留在儲存裝置1106中或外部電腦可讀媒體中。外部電腦可讀媒體和/或儲存裝置1106可以包括非暫時性電腦可讀媒體。非暫時性電腦可讀媒體包括例如磁儲存裝置(例如，硬碟、軟碟、磁條)、光碟(例如，壓縮磁碟(compact disc, CD)或數位多功能碟(digital versatile disc, DVD))、智慧卡、快閃記憶體設備(例如，“快閃記憶體驅動器”、卡、棒或金鑰驅動器)、RAM、ROM、可程式化唯讀記憶體(programmable read-only memory, PROM)、可擦除PROM(EPROM)(包括EEPROM)、暫存器、抽取式磁碟、以及用於儲存可以由電腦存取和讀取的軟體和/或指令的任何其他合適的媒體。例如，電腦可讀媒體和/或儲存裝置1106還可以包括載波、傳輸線、以及用於傳輸可以由電腦存取和讀取的軟體和/或指令的任何其他合適的媒體。電腦可讀媒體和/或儲存裝置1106可以駐留在處理電路1102中、在處理器1104中、在處理電路1102外部、或分佈在包括處理電路1102在內的多個實體中。電腦可讀媒體和/或儲存裝置1106可以體現在電腦程式產品中。例如，電腦程式產品可以包括包裝材料中的電腦可讀媒體。本領域技術人員將認識到如何根據特定應用和強加在整個系統上的整體設計約束來最好地實施本揭露中呈現的所描述的功能。
儲存裝置1106可以維護在可載入程式碼片段、模組、應用、程式等中維護和/或組織的軟體，該軟體在本文中可以稱為軟體模組1116。每個軟體模組1116可以包括指令和資料，該指令和資料當安裝或載入到處理電路1102上並且由一個或多個處理器1104執行時有助於運行時映射1114，該運行時映射1114控制一個或多個處理器1104的操作。當被執行時，某些指令可以使處理電路1102根據本文中描述的某些方法、演算法和程序來執行功能。
軟體模組1116中的一些可以在處理電路1102的初始化期間載入，並且這些軟體模組1116可以將處理電路1102配置為啟用本文中揭露的各種功能的執行。例如，一些軟體模組1116可以配置處理器1104的內部設備和/或邏輯電路1122，並且可以管理對諸如收發器1112a、1112b、匯流排介面1108、使用者介面1118、計時器、數學輔助處理器等外部設備的存取。軟體模組1116可以包括與中斷處理常式和設備驅動程式對接並且控制對由處理電路1102提供的各種資源的存取的控制程式和/或作業系統。資源可以包括記憶體、處理時間、對收發器1112a、1112b的存取、使用者介面1118等。
處理電路1102的一個或多個處理器1104可以是多功能的，其中軟體模組1116中的一些被載入並且被配置為執行不同功能或相同功能的不同實例。例如，一個或多個處理器1104可以另外適配為管理回應於來自使用者介面1118、收發器1112a、1112b和裝置驅動程式的輸入而發起的幕後工作。為了支援多個功能的執行，一個或多個處理器1104可以被配置為提供多工環境，其中多個功能中的每個被實施為由一個或多個處理器1104根據需要或期望而服務的一組任務。在一個示例中，多工環境可以使用分時程式1120來實施，分時程式1120在不同任務之間傳遞處理器1104的控制，其中每個任務在任何未完成的操作完成時和/或回應於諸如中斷等輸入將一個或多個處理器1104的控制返回給分時程式1120。當任務控制一個或多個處理器1104時，處理電路有效地專門用於由與控制任務相關聯的功能所解決的目的。分時程式1120可以包括作業系統、在迴圈基礎上轉移控制的主迴圈、根據功能的優先順序來分配一個或多個處理器1104的控制的功能、和/或通過將一個或多個處理器1104的控制提供給處理功能來回應於外部事件的中斷驅動主迴圈。
圖12是用於管理對電源管理設備的存取的方法的流程圖1200。電源管理設備可以包括通過串列匯流排耦合到主SoC的PMIC。在一個示例中，串列匯流排根據SPMI協定進行操作。在其他示例中，串列匯流排可以根據I2C、I3C、RFFE或其他協議進行操作。
在框1202，主IC中的通訊控制器可以被配置為控制通過第一串列匯流排對PMIC的存取，主IC包括多個子系統。IC可以是SoC。在框1204，PMIC中的存取控制電路可以被配置為控制通過第二串列匯流排對PMIC的存取。存取控制電路可以通過向PMIC寫入存取控制配置來配置。存取控制配置可以定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到電源管理IC。
在一些示例中，主IC中的存取控制管理器可以被配置為阻止通過主IC定向到PMIC中的至少一個暫存器或由主IC中的多個子系統中的一個子系統定向到PMIC的寫入命令。存取控制配置可以在系統或設備重啟、重置或通電事件之後在初始化期間向PMIC寫入。存取控制管理器可以在初始化期間配置。PMIC可以被配置為忽略在系統或設備重啟、重置或通電事件之後並且在存取控制配置被寫入PMIC之前從第二串列匯流排接收的寫入命令。PMIC中的存取控制電路可以被配置為阻止從第二串列匯流排接收、並且被定向到PMIC中的第一暫存器的寫入命令，該第一暫存器由存取控制配置識別為通過第二串列匯流排不能夠存取。
在一些示例中，PMIC中的存取控制電路可以被配置為阻止從次要IC接收、並且被定向到PMIC中的第一暫存器的寫入命令，該第一暫存器由存取控制配置識別為從次要IC不能夠存取。在一些示例中，PMIC中的存取控制電路可以被配置為當寫入命令包括由存取控制配置所識別的用於阻止的設備位址時，忽略從第二串列匯流排接收的寫入命令。
在一些示例中，第一串列匯流排根據SPMI協定進行操作。在一些示例中，第二串列匯流排根據I2C協定進行操作。
圖13是示出用於採用處理電路1302的裝置1300的硬體實施的示例的圖。根據本文中揭露的某些態樣，該裝置可以實施橋接電路。處理電路通常具有控制器或處理器1316，控制器或處理器1316可以包括一個或多個微處理器、微控制器、數位訊號處理器、定序器和/或狀態機。處理電路1302可以用匯流排架構來實施，匯流排架構總體上由匯流排1320表示。取決於處理電路1302的具體應用和總體設計約束，匯流排1320可以包括任何數目的互連匯流排和橋接器。匯流排1320將包括一個或多個處理器和/或硬體模組在內的各種電路連結在一起，由控制器或處理器1316、模組或電路1304、1306和1308、以及處理器可讀儲存媒體1318表示。一個或多個實體層電路和/或模組1314可以被提供以支援通過使用多線匯流排1312實施的通訊鏈路、通過天線1322(例如，到無線電存取網)等的通訊。匯流排1320還可以連結本領域眾所周知並且因此將不再進一步描述的各種其他電路，諸如定時源、周邊設備、電壓調節器和電源管理電路。
處理器1316負責一般處理，包括儲存在處理器可讀儲存媒體1318上的軟體、代碼和/或指令的執行。處理器可讀儲存媒體可以包括非暫時性儲存媒體。該軟體在由處理器1316執行時使處理電路1302為任何特定裝置執行上文所述的各種功能。處理器可讀儲存媒體可以用於儲存在執行軟體時由處理器1316操縱的資料。處理電路1302還包括模組1304、1306和1308中的至少一個。模組1304、1306和1308可以是駐留/儲存在處理器可讀儲存媒體1318中的在處理器1316中運行的軟體模組、耦合到處理器1316的一個或多個硬體模組、或其某種組合。模組1304、1306和1308可以包括微控制器指令、狀態機配置參數或其某種組合。
在一種配置中，裝置1300包括模組和/或電路1308，模組和/或電路1308被配置為發起一個或多個啟動載入器，確定系統組態，並且初始化控制器和電路。裝置1300可以包括被適配為初始化、控制或配置存取控制管理器或電路以實施存取控制策略或配置的模組和/或電路1306、以及被配置為發起和參與匯流排通訊異動的模組和/或電路1304。
在一個示例中，裝置1300是一種系統，該系統包括主IC，該主IC具有通訊控制器和處理電路，該通訊控制器被配置為控制主IC中的多個子系統對第一串列匯流排的存取。該系統可以包括PMIC，該PMIC具有被配置為將PMIC耦合到第一串列匯流排的第一匯流排介面電路、被配置為將PMIC耦合到第二串列匯流排的第二匯流排介面電路、以及被配置為控制通過第二串列匯流排對PMIC的存取的存取控制電路。處理電路可以被配置為向PMIC寫入存取控制配置，存取控制配置定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到PMIC。
在一些示例中，主IC還包括存取控制管理器，該存取控制管理器被配置為阻止通過主IC定向到PMIC中的至少一個暫存器的寫入命令，或者阻止由主IC中的多個子系統中的一個子系統定向到PMIC的寫入命令。處理電路還可以被配置為在系統或設備重啟、重置或通電事件之後、在系統的初始化期間，將存取控制配置寫入PMIC，並且在系統初始化期間配置存取控制管理器。PMIC可以被配置為忽略在系統或設備重啟、重置或通電事件之後並且在存取控制配置被寫入PMIC之前從第二串列匯流排接收的寫入命令。
在一些示例中，PMIC中的存取控制電路還被配置為阻止從第二串列匯流排接收、並且被定向到PMIC中的第一暫存器的寫入命令，該第一暫存器由存取控制配置識別為通過第二串列匯流排不能夠存取。PMIC中的存取控制電路還可以被配置為阻止從次要IC接收、並且被定向到PMIC中的第一暫存器的寫入命令，該第一暫存器由存取控制配置識別為從次要IC不能夠存取。PMIC中的存取控制電路還可以被配置為：當寫入命令包括由存取控制配置所識別的用於阻止的設備位址時，忽略從第二串列匯流排接收的寫入命令。在一些示例中，第一串列匯流排根據SPMI協定進行操作。在一些示例中，第二串列匯流排根據I2C協定進行操作。
處理器可讀儲存媒體1318可以儲存指令，該指令在由處理電路1302的至少一個處理器或狀態機執行時使處理器和/或處理電路1302將主IC中的通訊控制器配置為控制通過第一串列匯流排對PMIC的存取，將PMIC中的存取控制電路配置為控制通過第二串列匯流排對PMIC的存取。主IC可以包括多個子系統。存取控制電路可以通過向PMIC寫入存取控制配置來配置，存取控制配置定義針對次要IC的寫入存取權限，次要IC通過第二串列匯流排耦合到PMIC。
儲存媒體可以包括使處理電路1302將主IC中的存取控制管理器配置為阻止通過主IC定向到PMIC中的至少一個暫存器、或由主IC中的多個子系統中的一個子系統定向到PMIC的寫入命令的指令。
儲存媒體可以包括使處理電路1302在系統或設備重啟、重置或通電事件之後、在初始化期間，將存取控制配置寫入PMIC；並且在初始化期間，配置存取控制管理器的指令。
儲存媒體可以包括使處理電路1302將PMIC配置為忽略在系統或設備重啟、重置或通電事件之後並且在存取控制配置被寫入PMIC之前從第二串列匯流排接收的寫入命令的指令。
儲存媒體可以包括使處理電路1302將PMIC中的存取控制電路配置為阻止從第二串列匯流排接收、並且被定向到PMIC中的第一暫存器的寫入命令的指令，該第一暫存器由存取控制配置識別為通過第二串列匯流排不能夠存取。
儲存媒體可以包括使處理電路1302將PMIC中的存取控制電路配置為阻止從次要IC接收、並且被定向到PMIC中的第一暫存器的寫入命令的指令，該第一暫存器由存取控制配置識別為從次要IC不能夠存取。
儲存媒體可以包括使處理電路1302將PMIC中的存取控制電路配置為在寫入命令包括由存取控制配置所識別的用於阻止的設備位址時忽略從第二串列匯流排接收的寫入命令的指令。
在一些示例中，第一串列匯流排根據SPMI協定進行操作。在一些示例中，第二串列匯流排根據I2C協定進行操作。
在以下編號的條款中描述了一些實施示例： 1. 一種系統，包括： 主積體電路，包括： 通訊控制器，被配置為控制所述主積體電路中的多個子系統對第一串列匯流排的存取；以及 處理電路；以及 電源管理積體電路，包括： 第一匯流排介面電路，被配置為將所述電源管理積體電路耦合到所述第一串列匯流排； 第二匯流排介面電路，被配置為將所述電源管理積體電路耦合到第二串列匯流排；以及 存取控制電路，被配置為控制通過所述第二串列匯流排對所述電源管理積體電路的存取， 其中所述處理電路被配置為向所述電源管理積體電路寫入存取控制配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。 2. 根據條款1所述的系統，其中所述主積體電路還包括存取控制管理器，所述存取控制管理器被配置為： 阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器的寫入命令；或者 阻止藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。 3. 根據條款2所述的系統，其中所述處理電路還被配置為： 在系統或設備重啟、重置或通電事件之後、在所述系統的初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述系統的所述初始化期間，配置所述存取控制管理器。 4. 根據條款3所述的系統，其中所述電源管理積體電路被配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前、從所述第二串列匯流排接收的寫入命令。 5. 根據條款1至4中任一項所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為：阻止從所述第二串列匯流排接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能經由所述第二串列匯流排存取。 6. 根據條款1至5中任一項所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為： 阻止從所述次要積體電路接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能從所述次要積體電路存取。 7. 根據條款1至6中任一項所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為： 當所述寫入命令包括藉由所述存取控制配置所識別的、用於阻止的設備位址時，忽略從所述第二串列匯流排接收的寫入命令。 8. 根據條款1至7中任一項所述的系統，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。 9. 根據條款1至8中任一項所述的系統，其中所述第二串列匯流排根據積體電路間協定進行操作。 10. 一種用於管理對電源管理設備的存取的方法，包括： 將主積體電路中的通訊控制器配置為控制經由第一串列匯流排對電源管理積體電路的存取，所述主積體電路包括多個子系統；以及 將所述電源管理積體電路中的存取控制電路配置為控制經由第二串列匯流排對所述電源管理積體電路的存取， 其中配置所述存取控制電路包括向所述電源管理積體電路寫入存取控制配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。 11. 根據條款10所述的方法，還包括：將所述主積體電路中的存取控制管理器配置為：阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。 12. 根據條款11所述的方法，還包括：在系統或設備重啟、重置或通電事件之後、在初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。 13. 根據條款12所述的方法，還包括：將所述電源管理積體電路配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前、從所述第二串列匯流排接收的寫入命令。 14. 根據條款10至13中任一項所述的方法，還包括：將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述第二串列匯流排接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能經由所述第二串列匯流排存取。 15. 根據條款10至14中任一項所述的方法，還包括：將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述次要積體電路接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能從所述次要積體電路存取。 16. 根據條款10至15中任一項所述的方法，還包括：將所述電源管理積體電路中的所述存取控制電路配置為：當所述寫入命令包括藉由所述存取控制配置所識別的用於阻止的設備位址時，忽略從所述第二串列匯流排接收的寫入命令。 17. 根據條款10至16中任一項所述的方法，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。 18. 根據條款10至17中任一項所述的方法，其中所述第二串列匯流排根據積體電路間協定進行操作。 19. 一種非暫時性處理器可讀儲存媒體，具有一個或多個指令，所述一個或多個指令在藉由處理電路的至少一個處理器執行時使所述處理電路： 將主積體電路中的通訊控制器配置為控制經由第一串列匯流排對電源管理積體電路的存取，所述主積體電路包括多個子系統；以及 將所述電源管理積體電路中的存取控制電路配置為控制經由第二串列匯流排對所述電源管理積體電路的存取， 其中所述存取控制電路經由向所述電源管理積體電路寫入存取控制配置來配置，所述存取控制配置定義次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。 20. 根據條款19所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述主積體電路中的存取控制管理器配置為：阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。 21. 根據條款20所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 在系統或設備重啟、重置或通電事件之後、在初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。 22. 根據條款21所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前、從所述第二串列匯流排接收的寫入命令。 23. 根據條款19至22中任一項所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述第二串列匯流排接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能經由所述第二串列匯流排存取。 24. 根據條款19至23中任一項所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述次要積體電路接收、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能從所述次要積體電路存取。 25. 根據條款19至24中任一項所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：當所述寫入命令包括藉由所述存取控制配置所識別的、用於阻止的設備位址時，忽略從所述第二串列匯流排接收的寫入命令。 26. 根據條款19至25中任一項所述的儲存媒體，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。 27. 根據條款19至26中任一項所述的儲存媒體，其中所述第二串列匯流排根據積體電路間協定進行操作。 28. 一種用於管理對電源管理設備的存取的裝置，包括： 用於配置主積體電路中的通訊控制器以控制經由第一串列匯流排對電源管理積體電路的存取的部件，所述主積體電路包括多個子系統；以及 用於配置所述電源管理積體電路中的存取控制電路以控制經由第二串列匯流排對所述電源管理積體電路的存取的部件， 其中用於配置所述存取控制電路的所述部件被配置為向所述電源管理積體電路寫入存取控制配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。 29. 根據條款28所述的裝置，還包括： 用於配置所述主積體電路中的存取控制管理器以阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令的部件。 30. 根據條款29所述的裝置，其中用於配置所述存取控制管理器的所述部件被配置為： 在系統或設備重啟、重置或通電事件之後、在初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。
提供先前描述以使得本領域技術人員能夠實踐本文中描述的各個態樣。對這些態樣的各種修改對於本領域技術人員來說將是很清楚的，並且本文中定義的一般原理可以應用於其他態樣。因此，權利要求不旨在限於本文中所示的態樣，而是符合與語言權利要求一致的全部範圍，其中除非具體如此陳述，否則對單數形式的元素的引用並不旨在表示“一個且僅一個”，而是表示“一個或多個”。除非另有特別說明，否則術語“一些”是指一個或多個。本領域具有通常知識者已知或以後變得已知的在本揭露中描述的各個態樣的元素的所有結構和功能等效物通過引用明確地併入本文並且旨在被權利要求所涵蓋。此外，本文中揭露的任何內容均不旨在專供公眾使用，無論這樣的揭露是否在權利要求中明確引用。任何權利要求要素均不得解釋為模組加功能，除非使用短語“用於……的模組”明確敘述該要素。
100:裝置 102:處理電路 104:ASIC 106:設備 108:收發器 110:數據機 112:處理器 114:板載記憶體 116:匯流排介面電路 118a、118b、120:匯流排 122:儲存裝置 124:天線 126:顯示器 128、130:開關或按鈕 132:外部鍵盤 200:裝置 202:主控設備 204:介面控制器 206:暫存器 208:時脈生成電路 210:收發器 212:控制邏輯 214a、214b:線路驅動器/接收器 224:儲存裝置 226:時脈 228:時脈訊號 222 0~222 N:從設備 232:感測器控制電路 234:暫存器 236:儲存裝置 238:時脈 240:收發器 242:控制邏輯 244a、244b:線路驅動器/接收器 246:時脈生成電路 248:時脈訊號 216:資料線 218:時脈線 220:串列匯流排 300:系統 302:SoC 308:主設備 304:周邊設備 306:PMIC 318:SPMI從設備 310:串列匯流排 312:高速匯流排 314:低速匯流排 316:鏈路 400:SPMI異動 402:SCLK 404:SDATA 406:第一時間 408:時脈週期 412:匯流排仲裁程序 414:序列開始條件 416:酬載 418:第一脈衝 420:上升沿 422:下降沿 424:第二脈衝 500:命令流程圖 502:SoC 508:通訊控制器 510:主設備 518:存取控制管理器 512:PMIC 514:SPMI 600、610:安全存取控制塊 602、612:允許設備識別碼 604、614:拒絕/阻止設備識別碼 606、616:允許暫存器位址 608、618:拒絕/阻止暫存器位址 700:通電或重置序列 702、714:程序 704:BIOS 706:主啟動載入器 708:次要啟動載入器 710:內核 712:作業系統 800:系統 802:主SoC 504、506、804、806:子系統 808:通訊控制器 810:SPMI介面 818:存取控制管理器 812:PMIC 814:SPMI匯流排介面電路 816:I2C匯流排介面電路 820:伴隨SoC 822:I2C匯流排介面電路 824:主要通訊通道 826:次要通訊通道 900:系統 902:主SoC 904、906:子系統 908:通訊控制器 910:SPMI匯流排介面電路 918:存取控制管理器 912:PMIC 914:SPMI匯流排介面電路 916:存取控制電路 928:I2C匯流排介面電路 920:伴隨SoC 922:I2C匯流排介面電路 924:主要通訊通道 926:次要通訊通道 1000:主SoC 1002、1008:程序 1004:主啟動載入器 1006:擴展啟動載入器 1020:PMIC 1022:存取控制暫存器 1024:邏輯電路 1026:決策邏輯 1028、1030:程序 1040:伴隨SoC 1042:程序 1100:裝置 1102:處理電路 1104:處理器 1106:儲存裝置 1108:匯流排介面 1110:匯流排 1112a、1112b:收發器 1114:映射 1116:軟體模組 1118:使用者介面 1120:分時程式 1122:邏輯電路 1200:流程圖 1202、1204:框 1300:裝置 1302:處理電路 1304、1306、1308:模組和/或電路 1312、1320:匯流排 1314:實體層電路和/或模組 1316:處理器 1318:儲存媒體 1322:天線
圖1示出了一種在IC元件之間採用資料連結的裝置，該資料連結根據多個可用標準中的一個選擇性地操作；
圖2示出了在IC元件之間採用資料連結的裝置的系統架構；
圖3示出了採用一個或多個SPMI匯流排的系統的示例，該SPMI匯流排可以根據本文中揭露的某些態樣進行適配；
圖4示出了SPMI異動的定時的示例；
圖5示出了根據本揭露的某些態樣的SoC中的存取控制；
圖6示出了根據本揭露的某些態樣而配置的安全存取控制塊的示例；
圖7示出了根據本揭露的某些態樣的用於SoC的通用通電或重置序列；
圖8示出了根據本揭露的某些態樣的包括來自一個以上的製造商或供應商的設備的系統；
圖9示出了根據本揭露的某些態樣的包括配置有存取控制電路的電源管理積體電路的系統；
圖10示出了使用根據本揭露的某些態樣的配置有存取控制電路的電源管理積體電路的通電或重置序列和存取控制程序；
圖11示出了採用可以根據本文中揭露的某些態樣進行適配的處理電路的裝置的一個示例；
圖12是示出根據本文中揭露的某些態樣而適配的設備的某些操作的第三流程圖；以及
圖13示出了根據本文中揭露的某些態樣而適配的裝置的硬體實施的示例。
900:系統
902:主SoC
904、906:子系統
908:通訊控制器
910:SPMI匯流排介面電路
918:存取控制管理器
912:PMIC
914:SPMI匯流排介面電路
916:存取控制電路
928:I2C匯流排介面電路
920:伴隨SoC
922:I2C匯流排介面電路
924:主要通訊通道
926:次要通訊通道

Claims (30)

  1. 一種系統，包括： 主積體電路，包括： 通訊控制器，被配置為控制所述主積體電路中的多個子系統對第一串列匯流排的存取；以及 處理電路；以及 電源管理積體電路，包括： 第一匯流排介面電路，被配置為將所述電源管理積體電路耦合到所述第一串列匯流排； 第二匯流排介面電路，被配置為將所述電源管理積體電路耦合到第二串列匯流排；以及 存取控制電路，被配置為控制經由所述第二串列匯流排對所述電源管理積體電路的存取， 其中所述處理電路被配置為向所述電源管理積體電路寫入存取控制配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。
  2. 如請求項1所述的系統，其中所述主積體電路還包括存取控制管理器，所述存取控制管理器被配置為： 阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器的寫入命令；或者 阻止藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。
  3. 如請求項2所述的系統，其中所述處理電路還被配置為： 在系統或設備重啟、重置或通電事件之後的所述系統的初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述系統的所述初始化期間，配置所述存取控制管理器。
  4. 如請求項3所述的系統，其中所述電源管理積體電路被配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前從所述第二串列匯流排接收的寫入命令。
  5. 如請求項1所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為： 阻止從所述第二串列匯流排接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器由所述存取控制配置識別為不能經由所述第二串列匯流排存取。
  6. 如請求項1所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為： 阻止從所述次要積體電路接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器由所述存取控制配置識別為不能從所述次要積體電路存取。
  7. 如請求項1所述的系統，其中所述電源管理積體電路中的所述存取控制電路還被配置為： 當寫入命令包括由所述存取控制配置所識別的、用於阻止的設備位址時，忽略從所述第二串列匯流排接收的所述寫入命令。
  8. 如請求項1所述的系統，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。
  9. 如請求項1所述的系統，其中所述第二串列匯流排根據積體電路間協定進行操作。
  10. 一種用於管理對電源管理設備的存取的方法，包括： 將主積體電路中的通訊控制器配置為：控制藉由第一串列匯流排對電源管理積體電路的存取，所述主積體電路包括多個子系統；以及 將所述電源管理積體電路中的存取控制電路配置為：控制經由第二串列匯流排對所述電源管理積體電路的存取， 其中配置所述存取控制電路包括：向所述電源管理積體電路寫入存取控制配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。
  11. 如請求項10所述的方法，還包括： 將所述主積體電路中的存取控制管理器配置為：阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。
  12. 如請求項11所述的方法，還包括： 在系統或設備重啟、重置或通電事件之後的初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。
  13. 如請求項12所述的方法，還包括： 將所述電源管理積體電路配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前從所述第二串列匯流排接收的寫入命令。
  14. 如請求項10所述的方法，還包括： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述第二串列匯流排接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能經由所述第二串列匯流排存取。
  15. 如請求項10所述的方法，還包括： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述次要積體電路接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器由所述存取控制配置識別為不能從所述次要積體電路存取。
  16. 如請求項10所述的方法，還包括： 將所述電源管理積體電路中的所述存取控制電路配置為：當寫入命令包括藉由所述存取控制配置所識別的、用於阻止的設備位址時，忽略從所述第二串列匯流排接收的所述寫入命令。
  17. 如請求項10所述的方法，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。
  18. 如請求項10所述的方法，其中所述第二串列匯流排根據積體電路間協定進行操作。
  19. 一種非暫時性處理器可讀儲存媒體，具有一個或多個指令，所述一個或多個指令在由處理電路的至少一個處理器執行時使所述處理電路： 將主積體電路中的通訊控制器配置為：控制經由第一串列匯流排對電源管理積體電路的存取，所述主積體電路包括多個子系統；以及 將所述電源管理積體電路中的存取控制電路配置為：控制經由第二串列匯流排對所述電源管理積體電路的存取， 其中所述存取控制電路藉由向所述電源管理積體電路寫入存取控制配置而被配置，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。
  20. 如請求項19所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述主積體電路中的存取控制管理器配置為：阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或藉由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。
  21. 如請求項20所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 在系統或設備重啟、重置或通電事件之後的初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。
  22. 如請求項21所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路配置為：忽略在所述系統或設備重啟、重置或通電事件之後、並且在所述存取控制配置被寫入所述電源管理積體電路之前從所述第二串列匯流排接收的寫入命令。
  23. 如請求項19所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述第二串列匯流排接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能經由所述第二串列匯流排存取。
  24. 如請求項19所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：阻止從所述次要積體電路接收的、並且被定向到所述電源管理積體電路中的第一暫存器的寫入命令，所述第一暫存器藉由所述存取控制配置識別為不能從所述次要積體電路存取。
  25. 如請求項19所述的儲存媒體，還包括使所述處理電路執行以下操作的指令： 將所述電源管理積體電路中的所述存取控制電路配置為：當所述寫入命令包括由所述存取控制配置所識別的、用於阻止的設備位址時，忽略從所述第二串列匯流排接收的寫入命令。
  26. 如請求項19所述的儲存媒體，其中所述第一串列匯流排根據系統電源管理介面協定進行操作。
  27. 如請求項19所述的儲存媒體，其中所述第二串列匯流排根據積體電路間協定進行操作。
  28. 一種用於管理對電源管理設備的存取的裝置，包括： 用於配置主積體電路中的通訊控制器的部件，以控制經由第一串列匯流排對電源管理積體電路的存取，所述主積體電路包括多個子系統；以及 用於配置所述電源管理積體電路中的存取控制電路的部件，以控制經由第二串列匯流排對所述電源管理積體電路的存取， 其中用於配置所述存取控制電路的所述部件被配置為：將存取控制配置寫入所述電源管理積體電路，所述存取控制配置定義針對次要積體電路的寫入存取權限，所述次要積體電路經由所述第二串列匯流排耦合到所述電源管理積體電路。
  29. 如請求項28所述的裝置，還包括： 用於配置所述主積體電路中的存取控制管理器的部件，以阻止經由所述主積體電路定向到所述電源管理積體電路中的至少一個暫存器、或由所述主積體電路中的所述多個子系統中的一個子系統定向到所述電源管理積體電路的寫入命令。
  30. 如請求項29所述的裝置，其中用於配置所述存取控制管理器的所述部件被配置為： 在系統或設備重啟、重置或通電事件之後的初始化期間，將所述存取控制配置寫入所述電源管理積體電路；以及 在所述初始化期間，配置所述存取控制管理器。
TW110145300A 2021-02-12 2021-12-03 電源管理積體電路中的次要通訊通道的周邊存取控制 TW202232335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/174,886 2021-02-12
US17/174,886 US11334512B1 (en) 2021-02-12 2021-02-12 Peripheral access control for secondary communication channels in power management integrated circuits

Publications (1)

Publication Number Publication Date
TW202232335A true TW202232335A (zh) 2022-08-16

Family

ID=79731146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145300A TW202232335A (zh) 2021-02-12 2021-12-03 電源管理積體電路中的次要通訊通道的周邊存取控制

Country Status (5)

Country Link
US (1) US11334512B1 (zh)
EP (1) EP4292006A1 (zh)
CN (1) CN116762076A (zh)
TW (1) TW202232335A (zh)
WO (1) WO2022173492A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657014B2 (en) * 2020-12-08 2023-05-23 Advanced Micro Devices, Inc. Signal bridging using an unpopulated processor interconnect
KR20230013732A (ko) * 2021-07-19 2023-01-27 삼성전자주식회사 복수의 전력 관리 집적 회로들을 포함하는 전자 장치 및 그것의 동작 방법
CN116719699B (zh) * 2023-08-08 2024-04-16 荣耀终端有限公司 总线监听及控制方法、电子设备、芯片及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120055034A (ko) * 2010-11-22 2012-05-31 삼성전자주식회사 휴대용 단말기에서 에스피아이를 이용한 주변 기기 연결 장치 및 데이터 전송 방법
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
CN107085459B (zh) * 2016-02-14 2020-03-31 华为技术有限公司 一种电源管理方法以及系统
US10769084B2 (en) * 2016-12-22 2020-09-08 Intel Corporation Out-of band interrupt mapping in MIPI improved inter-integrated circuit communication
US10860521B2 (en) * 2016-12-30 2020-12-08 Intel Corporation Positionally aware communication with multiple storage devices over a multi-wire serial bus
US10346328B2 (en) * 2017-09-11 2019-07-09 Apple Inc. Method and apparatus for indicating interrupts
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments
US10558604B2 (en) 2017-12-20 2020-02-11 Qualcomm Incorporated Communication interface transaction security
US20200042750A1 (en) 2018-08-02 2020-02-06 Qualcomm Incorporated Secure access for system power management interface (spmi) during boot
US10725949B2 (en) * 2018-08-28 2020-07-28 Qualcomm Incorporated Slave-to-slave direct communication
US11320990B2 (en) * 2019-05-24 2022-05-03 Dell Products L.P. NVDIMM serial interface for out-of-band management by a baseboard management controller and method therefor

Also Published As

Publication number Publication date
WO2022173492A1 (en) 2022-08-18
US11334512B1 (en) 2022-05-17
CN116762076A (zh) 2023-09-15
EP4292006A1 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
US11954204B2 (en) Artificial intelligence AI processing method and AI processing apparatus
TW202232335A (zh) 電源管理積體電路中的次要通訊通道的周邊存取控制
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
RU2633126C2 (ru) Усиление механизма перечисления и/или конфигурации одного протокола межсоединений для другого протокола межсоединений
US8713209B2 (en) System, apparatus, and method for fast startup of USB devices
US10445270B2 (en) Configuring optimal bus turnaround cycles for master-driven serial buses
US20190050366A1 (en) Device, event and message parameter association in a multi-drop bus
US20180329837A1 (en) Input/output direction decoding in mixed vgpio state exchange
US11106620B1 (en) Mixed signal device address assignment
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
JP2006522414A (ja) 仮想周辺コンポーネントインターコネクト多重ファンクション装置
US20170168978A1 (en) Enhanced serial peripheral interface with hardware flow-control
TW202014904A (zh) Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出
CN114902184A (zh) 用于多个通信芯片之间的链路管理的系统
US11436182B2 (en) System and method for handling in-band interrupts on inactive I3C channels
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
US20200042750A1 (en) Secure access for system power management interface (spmi) during boot
US11520729B2 (en) I2C bus architecture using shared clock and dedicated data lines
US11023408B2 (en) I3C single data rate write flow control
US11119696B2 (en) Technique of register space expansion with branched paging
JP3718764B2 (ja) コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法
TW202125270A (zh) 基於序列執行來控制射頻前端觸發的應用時間
CN115079807A (zh) 一种通信装置、通信装置的存储器访问方法及电子设备