CN116762076A - 功率管理集成电路中的辅助通信信道的外围装置访问控制 - Google Patents

功率管理集成电路中的辅助通信信道的外围装置访问控制 Download PDF

Info

Publication number
CN116762076A
CN116762076A CN202180092418.8A CN202180092418A CN116762076A CN 116762076 A CN116762076 A CN 116762076A CN 202180092418 A CN202180092418 A CN 202180092418A CN 116762076 A CN116762076 A CN 116762076A
Authority
CN
China
Prior art keywords
integrated circuit
power management
access control
serial bus
management integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180092418.8A
Other languages
English (en)
Inventor
A·K·特里帕西
U·M·雷夫利
C·罗索洛斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116762076A publication Critical patent/CN116762076A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

公开了管理对功率管理设备的访问的系统、方法和装置。一种系统具有主要集成电路和功率管理集成电路。该主要集成电路具有通信控制器，该通信控制器被配置为控制用于该主要集成电路中的多个子系统对第一串行总线的访问。该功率管理集成电路耦合到该第一串行总线和第二串行总线。该功率管理集成电路中的访问控制电路由该主要集成电路配置，以控制通过该第二串行总线对该功率管理集成电路的访问。该主要集成电路可以被配置为将访问控制配置写入到该功率管理集成电路。该访问控制配置可以限定针对辅助集成电路的访问权限，该辅助集成电路通过该第二串行总线耦合到该功率管理集成电路。

Description

功率管理集成电路中的辅助通信信道的外围装置访问控制
交叉引用/相关申请的优先权要求
本专利申请要求于2021年2月12日向美国专利商标局提交的未决非临时申请第17/174,886号的优先权和权益。
技术领域
本公开一般涉及集成电路之间的串行通信并且更特别地涉及用于在主要通信和辅助通信信道上实施访问控制的方法。
背景技术
移动通信设备可以包括多种组件，该多种组件包括电路板、集成电路(IC)设备和/或片上系统(SoC)设备。这些组件可以包括通过共享数据通信总线进行通信的处理设备、用户接口组件、存储装置和其他外围组件，该共享数据通信总线可以包括串行总线或并行总线。业内已知的通用串行接口，包括内部集成电路(I2C或I2C)串行总线及其衍生产品和替代产品，包括移动工业处理器接口(MIPI)联盟限定的接口，诸如I3C接口、系统功率管理接口(SPMI)和射频前端(RFFE)接口。
在一个示例中，I2C串行总线是旨在用于将低速外围装置连接到处理器的串行单端计算机总线。一些接口提供多主设备总线，其中两个或更多个设备可以用作用于在串行总线上传输不同的消息的总线主设备。在另一示例中，RFFE接口限定了用于控制各种射频(RF)前端设备(包括功率放大器(PA)、低噪声放大器(LNA)、天线调谐器、滤波器、传感器、功率管理设备、开关等)的通信接口。这些设备可以被并置在单个集成电路(IC)设备中，或提供在多个IC设备中。在移动通信设备中，多个天线和无线电收发器可以支持多个并发RF链路。
在越来越多的示例中，在移动通信设备中使用的SOC和其他此类IC设备来自不同的制造商或由不同的供应商编程。使用不同来源的SOC可能会给成品移动通信设备的供应商带来操作和安全问题。第三方设备中的流氓软件可能绕过或违反移动用于通信设备的协议或安全规范。随着移动通信设备继续包括更高级别的功能，需要改进的访问控制技术来确保遵守安全和操作协议并且不能被IC设备中的流氓软件绕过。
发明内容
本公开的某些方面涉及可以为诸如功率管理设备的装置提供安全访问控制的系统、装置、方法和技术。
在本公开的各个方面中，提供了主要IC和功率管理IC。主要IC具有通信控制器和处理电路。通信控制器被配置为控制对于主要IC中的多个子系统对第一串行总线的访问。功率管理IC具有：第一总线接口电路，被配置为将功率管理IC耦合到第一串行总线；第二总线接口电路，被配置为将功率管理IC耦合到第二串行总线；以及访问控制电路，被配置为控制通过第二串行总线对功率管理IC的访问。处理电路可以被配置为将访问控制配置写入到功率管理IC。访问控制配置可以限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到功率管理IC。
在本公开的各个方面，一种用于管理对功率管理设备的访问的方法包括配置主要IC中的通信控制器以控制通过第一串行总线对功率管理IC的访问以及配置功率管理IC中的访问控制电路以控制通过第二串行总线对功率管理IC的访问。主要IC包括多个子系统。配置访问控制电路包括向功率管理IC写入访问控制配置，该访问控制配置限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到功率管理IC。
在本公开的各个方面，处理器可读存储介质具有一个或多个指令，该一个或多个指令在由处理电路的至少一个处理器执行时，使得处理电路配置主要IC中的通信控制器以控制通过第一串行总线对功率管理IC的访问并且配置功率管理IC中的访问控制电路以控制通过第二串行总线对功率管理IC的访问。主要IC包括多个子系统。通过将访问控制配置写入到功率管理IC来配置访问控制电路。该访问控制配置限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到功率管理IC。
在本公开的各个方面，一种用于管理对功率管理设备的访问的装置包括：用于配置主要IC中的通信控制器以控制通过第一串行总线对功率管理IC的访问的部件以及用于配置功率管理IC中的访问控制电路以控制通过第二串行总线对功率管理IC的访问的部件。主要IC包括多个子系统。用于配置访问控制电路的部件被配置为将访问控制配置写入到功率管理IC。该访问控制配置限定针对辅助IC的写入访问权限该辅助IC通过第二串行总线耦合到功率管理IC。
附图说明
图1图示了在IC设备之间采用数据链路的装置，该数据链路根据多个可用标准中的一个可用标准选择性地操作。
图2图示了用于在IC设备之间采用数据链路的装置的系统架构。
图3图示了采用可以根据本文公开的某些方面进行适配的一个或多个SPMI总线的系统的示例。
图4图示了SPMI事务的定时的示例。
图5图示了根据本公开的某些方面的SoC中的访问控制。
图6图示了根据本公开的某些方面配置的安全访问控制块的示例。
图7图示了用于根据本公开的某些方面的SoC的一般通电或复位序列。
图8图示了根据本公开的某些方面的包括源自一个以上制造商或供应商的设备的系统。
图9图示了根据本公开的某些方面的包括配置有访问控制电路的功率管理集成电路的系统。
图10图示了根据本公开系统的某些方面的使用配置有访问控制电路的功率管理集成电路的通电或复位序列和访问控制程序。
图11图示了采用可以根据本文公开的某些方面进行适配的处理电路的装置的一个示例。
图12是图示了根据本文公开的某些方面适配的设备的某些操作的第三流程图。
图13图示了用于根据本文公开的某些方面适配的装置的硬件实现方式的示例。
具体实施方式
以下结合附图阐述的具体实施方式旨在作为对各种配置的描述，而非旨在表示可实践本文所描述概念的仅有配置。出于提供对各种概念的透彻理解的目的，具体实施方式包括具体细节。然而，对于本领域的技术人员来说，显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免混淆这些概念，公知的结构和组件以框图形式示出。
现在将参考各种装置和方法来介绍本发明的若干方面。这些装置和方法将在下面的具体实施方式中描述，并且在附图中由各种块、模块、组件、电路、步骤、过程、算法等(统称为“元件”)图示。这些元件可以使用电子硬件、计算机软件或其任意组合来实现。这些元件是否被实现为硬件或软件根据特定应用和对整个系统施加的设计约束。
概述
包括多个SoC和其他IC设备的设备通常采用共享通信接口，该接口可以包括串行总线或其他数据通信链路以将处理器与调制解调器和其他外围装置相连接。串行总线或其他数据通信链路可以根据多种标准或协议中的任一种来操作。在各种示例中，串行总线可以根据I2C协议、I3C协议、SPMI协议和/或RFFE协议操作。串行总线可以被部署来处理大容量、高优先级和/或低延迟数据。
在许多系统中，提供功率管理集成电路来控制到包括SOC和SOC的子系统的其他组件的功率流。对流向SOC或其他设备的功率的控制可以使功率管理集成电路能够对系统性能、电池寿命和系统壳体内的温度施加强有力的影响。例如，功率管理集成电路可以由主机或主要SoC或另一管理IC使用根据SPMI协议进行的事务通过串行总线来配置。在许多系统中，对功率管理集成电路的访问可以通过主要SoC来控制。在一些系统中，访问控制可以内置到耦合到功率管理集成电路的其他SOC或外围装置中。在一些示例中，设备制造商可能使用第三方SOC或外围装置并且可能无法保证第三方设备将遵守为系统限定的访问控制策略。在一些示例中，第三方设备可以通过辅助信道直接与功率管理集成电路通信并且不受主要SoC的控制。在一些实例中，主要SoC可能无法监测第三方设备与功率管理集成电路之间的通信。
本公开的某些方面提供了系统、装置和方法，由此主要SoC中的访问控制管理器可以配置或管理功率管理集成电路中的访问控制电路。功率管理集成电路中的访问控制电路可以被配置为实施访问控制策略并且防止对功率管理集成电路的未授权写入。在功率管理集成电路中使用访问控制电路可以减轻或防止功率管理集成电路在主要SoC的控制之外被访问或改变。一种用于管理对功率管理设备的访问的方法包括：将主要SoC中的通信控制器配置为控制通过第一串行总线对功率管理IC的访问以及配置功率管理IC中的访问控制电路以控制通过第二串行总线对功率管理IC的访问。主要SoC可以包括多个子系统。配置访问控制电路可以包括向功率管理IC写入访问控制配置，该访问控制配置限定针对辅助SoC的写入访问权限，该辅助SoC通过第二串行总线耦合到功率管理IC的。
采用串行数据链路的装置的示例
根据某些方面，串行数据链路可以用于互连作为如下装置的子组件的电子设备，诸如蜂窝电话、智能电话、会话发起协议(SIP)电话、膝上型计算机、笔记本、上网本、智能本、个人数字助理(PDA)、卫星无线电、全球定位系统(GPS)设备、智能家居设备、智能照明、多媒体设备、视频设备、数字音频播放器(例如，MP3播放器)、相机，游戏控制台、娱乐设备、车辆组件、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、电器、传感器、安全设备、自动售货机、智能仪表、无人机、多旋翼飞行器或任何其他类似的功能设备。
图1图示了可以采用数据通信总线的装置100的示例。装置100可以包括SoC处理电路102，SoC处理电路102具有可以在一个或多个ASIC或SoC中实现的多个电路或装置104、106和/或108。在一个示例中，装置100可以是通信装置，并且处理电路102可以包括在ASIC104中提供的处理装置、一个或多个外围设备106以及收发器108，该收发器使得装置能够通过天线124与无线电访问网络、核心访问网络、互联网和/或另一个网络进行通信。
ASIC 104可以具有一个或多个处理器112、一个或多个调制解调器110、板载存储器114、总线接口电路116和/或其他逻辑电路或功能。处理电路102可以由操作系统控制，该操作系统可以提供应用编程接口(API)层，该API层使得一个或多个处理器112能够执行存在于在处理电路102上提供的板载存储器114或其他处理器可读存储装置122中的软件模块。软件模块可以包括存储在机载存储器114或处理器可读存储装置122中的指令和数据。ASIC 104可以访问其板载存储器114、处理器可读存储装置122和/或处理电路102外部的存储装置。板载存储器114、处理器可读存储装置122可以包括可以在处理系统和计算平台中使用的只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、快闪卡或任何存储设备。处理电路102可以包括、实现或访问可以维护用于配置和操作装置100和/或处理电路102的操作参数和其他信息的本地数据库或其他参数存储装置。本地数据库可以使用寄存器、数据库模块、快闪存储器、磁介质、EEPROM、软盘或硬盘等来实现。处理电路102还可以可操作地耦合到外部设备，诸如天线124、显示器126、操作者控制器(诸如开关或按钮128、130和/或集成或外部键盘132)以及其他组件。用户接口模块可以被配置为通过专用通信链路或通过一个或多个串行数据互连件与显示器126、外部键盘132等一起操作。
处理电路102可以提供使得某些设备104、106和/或108能够通信的一个或多个总线118a、118b、120。在一个示例中，ASIC 104可以包括总线接口电路116，总线接口电路116包括电路、计数器、定时器、控制逻辑和其他可配置电路或模块的组合。在一个示例中，总线接口电路116可以被配置为根据通信规范或协议操作。处理电路102可以包括或控制功率管理功能，该功率管理功能配置和管理装置100的操作。
图2图示了包括耦合到串行总线220的多个设备202和2220至222N的装置200的某些方面。设备202和2220至222N可以在一个或多个半导体IC设备(诸如应用处理器、SoC或ASIC)中实现。在各种实现方式中，设备202和2220至222N可以包括、支持或操作为调制解调器、信号处理设备、显示驱动器、相机、用户接口、传感器、传感器控制器、媒体播放器、收发器、和/或其他此类组件或设备。在一些示例中，从设备2220至222N中的一个或多个从设备可以用于控制、管理或监测传感器设备。设备202和2220至222N之间在串行总线220上的通信由总线主设备202控制。某些类型的总线可以支持多个总线主设备。
在一个示例中，总线主设备202可以包括接口控制器204，接口控制器204可以管理对串行总线的访问，为从设备2220至222N配置动态地址和/或生成要在串行总线220的时钟线218上传输的时钟信号228。总线主设备202可以包括配置寄存器206或其他存储装置224以及被配置为处理协议和/或更高级功能的其他控制逻辑212。控制逻辑212可以包括处理电路，诸如状态机、定序器、信号处理器或通用处理器。总线主设备202包括收发器210和线路驱动器/接收器214a和214b。收发器210可以包括接收器、发射器和公共电路，其中公共电路可以包括定时、逻辑和存储电路和/或设备。在一个示例中，发射器基于由时钟生成电路208提供的时钟信号228中的定时来编码和传输数据。控制逻辑212和其他功能、电路或模块可以使用其他定时时钟226。
至少一个设备2220至222N可以被配置为作为串行总线220上的从设备进行操作，并且可以包括支持显示器、图像传感器的电路和模块，和/或控制测量环境条件的一个或多个传感器，并且与之通信的电路和模块。在一个示例中，被配置为作为从设备操作的从设备2220可以提供控制功能、模块或电路232，该控制功能、模块或电路包括支持显示器、图像传感器的电路和模块，和/或控制测量环境条件的一个或多个传感器并且与之通信的电路和模块。从设备2220可以包括配置寄存器234或其他存储装置236、控制逻辑242、收发器240和线路驱动器/接收器244a和244b。控制逻辑242可以包括处理电路，诸如状态机、定序器、信号处理器或通用处理器。收发器210可以包括接收器、发射器和公共电路，其中公共电路可以包括定时、逻辑和存储电路和/或设备。在一个示例中，发射器基于由时钟生成和/或恢复电路246提供的时钟信号248中的定时来编码和传输数据。时钟信号248可以来源于从时钟线218接收到的信号。控制逻辑242和其他功能、电路或模块可以使用其他定时时钟238。
串行总线220可以根据I2C、I3C、SPMI、RFFE和/或其他协议操作。总线主设备管理串行总线220上的通信，并且通常提供用于控制传输定时的时钟信号。在各种示例中，一个或多个设备可以能够作为总线主设备操作并且设备可以竞争对串行总线220的控制以便进行事务处理。在所示示例中，总线主设备202可以与耦合到串行总线220的一个或多个从设备2220至222N执行事务。
在串行总线220根据I3C协议操作的示例中，使用I3C协议通信的设备可以与使用I2C协议通信的设备共存于同一串行总线220上。I3C协议可以支持不同的通信模式，包括与I2C协议兼容的单数据速率(SDR)模式。高数据速率(HDR)模式可以提供6兆比特每秒(Mbps)和16Mbps之间的数据传送速率，并且一些HDR模式可以提供更高的数据传送速率。I2C协议可以符合提供了范围在100千比特每秒(kbps)和3.2Mbps之间的数据速率的事实上的I2C标准。除了数据格式和总线控制方面之外，I2C和I3C协议还可以限定在串行总线220上传输的信号的某些电气和定时方面。在一些方面，I2C和I3C协议可以限定影响与串行总线220相关联的一些信号电平的直流(DC)特性，和/或影响在串行总线220上传输的信号的一些定时方面的交流(AC)特性。在一些示例中，2线串行总线220在数据线216上传输数据并且在时钟线218上传输时钟信号。在一些实例中，数据可以在信号状态中被编码，或在数据线216和时钟线218的信号状态的转变中被编码。
总线延迟会影响串行总线以处理高优先级、实时和/或其他时间受限消息的能力。低延迟消息或要求低总线延迟的消息可能与传感器状态、设备生成的实时事件和虚拟化通用输入/输出(GPIO)相关。在一个示例中，总线延迟可以被测量为在消息变得可用于传输和消息的递送或在一些实例中消息的传输的开始之间经过的时间。可以采用总线延迟的其他度量。总线延迟通常包括传输较高优先级消息同时发生的延迟、中断处理、终止串行总线上正在处理的数据报所需的时间、传输使总线在传输模式和接收模式之间周转的命令的时间、总线仲裁和/或由协议规定的命令传输。
多点接口(诸如I3C、SPMI、RFFE等)可以减少用于在多个设备之间通信的物理输入/输出(I/O)引脚的数目。支持通过多点串行总线进行通信的协议限定了用于传输命令、控制和数据有效载荷的数据报结构。用于不同协议的数据报结构限定了某些共同特征，包括用于选择接收或传输数据的设备的寻址、时钟生成和管理、中断处理和设备优先级。在本公开中，可以采用SPMI和RFFE协议的示例来说明本文公开的某些方面。然而，本文公开的概念适用于其他串行总线协议和标准。SPMI和RFFE数据报结构之间存在一些类似之处。
图3图示了采用一条或多条串行总线310、312、314、316的系统300的示例，串行总线中的每个串行总线可以根据基于标准的或专有的协议操作。系统300可以包括SoC 302，SoC 302可以包括或充当各种通信链路上的应用处理器或主机设备。系统300可以具有一个或多个外围装置304和诸如PMIC 306的功率管理集成电路(PMIC)。在所示的系统300中，外围装置304使用高速总线312、低速总线314和使用例如通用异步接收器/发射器(UART)实现的基于字符的链路316耦合到SoC 302。PMIC 306在串行总线310上通过SPMI总线主设备308和SPMI从设备318耦合到SoC 302。SPMI总线主设备308根据由MIPI联盟限定的SPMI协议管理和控制串行总线310上的操作。这些协议被优化用于包括PMIC 306在内的一个或多个设备的实时控制。在一个示例中，高速总线312也可以根据SPMI协议操作。SPMI协议使串行总线能够作为共享总线操作，为多种设备或设备类型提供高速、低延迟的连接并且使数据传输能够根据分配给不同流量类别的优先级进行管理。在一些示例中，低速总线314可以被配置为串行总线并且根据I2C协议操作。
尽管SPMI协议可以用于实现通用通信链路，但是根据SPMI协议操作的串行总线310提供了功率管理控制总线，该功率管理控制总线可以传达用以使电路和/或功能组件复位、睡眠、关机、唤醒等的命令。SPMI协议允许将1到4个主设备耦合到串行总线并且最多可支持16个从设备。
串行总线可以包括承载时钟信号的第一线(SCLK)和承载数据信号的第二线(SDATA)。SPMI协议支持总线竞争仲裁、请求仲裁和组寻址。在一些实现方式中，SPMI支持以32kHz和15MHz之间的时钟频率操作的低速模式，以及以32kHz和26MHz之间的时钟频率操作的高速模式。SPMI设备可能需要确认某些命令。
图4图示了与通过图3的串行总线310进行并且涉及SoC 302和PMIC 306的SPMI事务400的定时相关的某些方面。在该示例中，SoC 302可以是事务400的发起者。耦合到串行总线310的两个或更多个设备可以使用基于优先级的总线仲裁程序412来竞争对串行总线的控制。SoC 302(发起器)可以通过在第一时间406驱动SDATA 404以在SDATA 404上产生转变(上升沿420)来主动发起SDATA 404上的第一脉冲418，从而发起总线仲裁程序412以获得服务。与SPMI协议一致，在检测到上升沿420之后，当前总线主设备308在SCLK402上提供时钟信号，并且发起设备在第一时钟周期408期间释放SDATA 404。总线主设备然后驱动SDATA404以提供第一脉冲418的下降沿422。获胜的设备然后可以通过在SDATA 404上传输第二脉冲424同时SCLK 402上的时钟信号保持在低信号状态来提供序列开始条件(SSC 414)。然后，可以在SDATA 404上传输命令和数据有效载荷416。
保护设备预引导加载程序
PMIC 306负责控制到SoC 302中的各个子系统的功率流并且可以控制到其他SoC或设备(诸如外围装置304)的功率流。可以使用根据SPMI协议进行的事务，通过串行总线310来配置PMIC 306。尽管SoC 302可以被配置为被分配来管理或控制PMIC 306的主要设备或主机设备，但是SPMI协议支持多个总线主设备并且除了被指定或配置的主要设备之外的设备可以重新配置PMIC 306。在一些示例中，可以通过SoC 302来控制对PMIC 306的访问以便减轻或防止PMIC 306在SoC 302的控制之外被访问或改变。本文公开的概念可以应用于保护除PMIC之外的设备的安全性。然而，为了方便起见，使用PMIC的示例来说明本公开的某些方面。
图5包括说明SoC 502中的访问控制的命令流程图500。SoC 502包括访问控制管理器518，该访问控制管理器可以被配置为保护对PMIC 512和其他设备的访问。访问控制管理器518可以与通信控制器508配合或被提供在通信控制器508中。访问控制管理器518可以对通过SoC 502中的SPMI主设备510导引的所有请求的事务执行安全检查。SoC 502在本文中可以被称为指定主机或主要SoC。在一些示例中，访问控制管理器518可以阻止或准许源自一些从设备地址(SID)或进程标识符(PID)的SPMI事务。在一些示例中，访问控制管理器518可以阻止或准许针对特定寄存器地址或寄存器地址范围的SPMI事务。在一些示例中，访问控制管理器518可以阻止或准许SID、PID或寄存器地址范围的一些组合之间的SPMI事务。
在一些实例中，访问控制管理器518可以访问存储或维护在安全访问控制块中的准许或明确阻止的SID、PPID或地址范围之间的映射。安全访问控制块可以由通信控制器508、访问控制管理器518或SPMI主设备510来维护。图6图示了安全访问控制块600、610的示例的结构和内容。传输安全访问控制块600可以包括，例如，命令可以传输到的允许设备标识符602(或设备标识符范围)的列表，命令不能(或不应)传输到的拒绝/阻止设备标识符604的列表，命令可以传输到的允许寄存器地址606(或寄存器地址范围)的列表，和/或命令不能(或不应)传输到的拒绝/阻止寄存器地址608(或寄存器地址范围)的列表。具有此类传输安全访问控制块600的设备可以准许或允许(在总线上)传输旨在用于(或标识)允许的设备标识符602或允许的寄存器地址606中的至少一者的命令。同样地，具有此类传输安全访问控制块600的设备可以阻止或防止(例如，丢弃)总线上旨在用于(或标识)被拒绝/被阻止的设备标识符604或被拒绝/被阻止的寄存器地址608中的至少一者的命令的传输。
类似地，接收安全访问控制块610可以包括，例如，可以从其接收命令的允许设备标识符612(或设备标识符范围)的列表，不能(或不应)从其接收或处理命令的拒绝/阻止设备标识符614的列表，可以从其接收命令的允许寄存器地址616(或寄存器地址范围)的列表，和/或不能(或不应)从其接收命令的拒绝/阻止寄存器地址618(或寄存器地址范围)的列表。具有此类接收安全访问控制块610的设备可以准许或允许接收或处理(来自总线的)旨在用于(或标识)允许的设备标识符612或允许的寄存器地址616中的至少一者的命令。同样，具有此类接收安全访问控制块610的设备可以阻止或防止在总线上接收旨在用于(或标识)被拒绝/被阻止的设备标识符614或被拒绝/被阻止的寄存器地址618中的至少一个的命令。
在一些示例中，传输安全访问控制块600和接收安全访问控制块610可以在SoC502的通电或初始化期间生成、解压缩或配置。图7图示了用于SoC 502的一般通电或复位序列700。在设备或系统通电、重启或复位702时，SoC 502可以加载基本输入/输出系统BIOS704。BIOS 704可以标识系统中的硬件设备，其中所标识的设备之间的数据流将被管理。BIOS 704还可以使得耦合到串行总线的设备用设备标识符(SID)来标识和/或枚举。BIOS704还可以从系统内的存储设备中寻找并且加载引导加载程序。在一些实现方式中，可以使用多级引导加载程序，诸如主要引导加载程序706和辅助引导加载程序708。在一些示例中，主要引导加载程序706可以简单地用于加载辅助引导加载程序708。主要引导加载程序706和/或辅助引导加载程序708可以执行低级代码，该低级代码包括告诉系统中的一个或多个设备如何启动和查找系统内核的指令。另外，主要引导加载程序706和/或辅助引导加载程序708可以包括建立可以限制系统中一些或所有设备的操作的某些安全措施或程序714的指令。在一个示例中，安全措施或程序714可以限制或限定设备能够通过总线进行通信、限制或限定设备可以通过总线执行某些操作等。安全措施或程序714可以由诸如系统存储器管理单元(SMMU)的内部保护单元或外部保护单元(XPU)来实现。当引导加载程序706、708已经被执行时，辅助引导加载程序708可以获得内核映像并且内核710可以被解压缩、执行和/或初始化。当内核710完成其操作时，操作系统712或另一高级系统可以被初始化或执行。
位于主要SoC 502中的访问控制管理器518可以有效地管理同构系统中的SPMI总线操作，在同构系统中，所有SoC、外围装置、PMIC 512和其他设备都来自共同的制造商或供应商，或在异构系统中，设备来自多个制造商或供应商，但是每个制造商或供应商都是可信的并且所有设备都符合访问控制策略。在一个示例中，当不期望由制造商或供应商供应的设备将以任何未授权的方式重新配置PMIC或绕过访问控制时，制造商或供应商可以被信任。
图8图示了包括来自一个以上制造商或供应商的设备802、812、820的系统800。在该示例中，主机或主要SoC 802包括用作仲裁器的通信控制器808并且包括访问控制管理器818。访问控制管理器818可以被配置为控制对主要通信信道824的访问。主要通信信道824可以使用根据SPMI协议操作的串行总线来实现。访问控制管理器818可以使用通信控制器808来实施访问控制配置以控制对SPMI接口810的访问。在主机或主设备SoC 802中实现的子系统804、806向PMIC 812写入的请求可以被通信控制器808在访问控制管理器818的控制下或通过访问控制管理器818的操作来拒绝或阻止。通过主机或主设备SoC 802与PMIC 812通信的SoC、外围装置或其他设备的请求可以被访问控制管理器818拒绝或阻止。主机或主设备SoC 802可能无法拒绝或阻止直接与PMIC 812通信的SoC 820、外围装置或其他设备的请求。
在所示示例中，伴随SoC 820可以在辅助通信信道826上直接与PMIC 812通信。在该示例中，辅助通信信道826使用根据I2C协议操作的串行总线来实现。伴随SoC 820具有在其独立控制下的I2C总线接口电路822并且PMIC 812具有独立于其SPMI总线接口电路814操作的I2C总线接口电路816。在其他示例中，伴随SoC 820可以包括SPMI总线主设备接口电路，该SPMI总线主设备接口电路使得伴随SoC 820能够控制主要通信信道824并且绕过主机或主设备SoC802的访问控制管理器818。
图8中提供的示例图示了其中访问控制可能具有挑战性的设备配置。当伴随SoC820可以在辅助通信信道826上直接写入PMIC 812时，主要SoC 802的访问控制管理器818不能实施对PMIC 812的访问控制。在一些示例中，多个伴随SoC 820可能期望或需要控制PMIC812并且可以被配置为使用一个或多个辅助通信信道826来实现此类控制。在一些示例中，辅助通信信道826可以独立于主要通信信道824进行操作并且可以使用串行总线来实现以用于根据例如SPMI或I2C协议进行事务。具有已建立的信任根的主要SoC 802可以通过主要通信信道824实施访问控制，但是没有能力对使用辅助通信信道826并且可以随意违反访问控制策略的其他伴随SoC 820实施访问控制策略。
根据本公开的某些方面配置的PMIC可以与具有已建立的信任根的主要SoC配合以对通过伴随SoC从辅助通信信道接收到的访问请求来执行对PMIC的访问控制。
图9图示了根据本公开的某些方面的系统900，该系统包括配置有访问控制电路916或模块的PMIC 912，该访问控制电路916或模块可以被配置为通过辅助通信信道926实施访问控制。在该示例中，主要SoC 902包括充当仲裁器的通信控制器908并且包括访问控制管理器918或与访问控制管理器918配合。访问控制管理器918可以被配置为控制对主要通信信道924的访问。主要通信信道924可以使用根据SPMI协议操作的串行总线来实现。访问控制管理器918可以通过通信控制器908控制对SPMI总线接口电路910的访问来实施访问控制配置。通过通信控制器908可以通过访问控制管理器918的操作来拒绝或阻止主机或主设备SoC 902中的子系统904、906向PMIC 912写入的请求。在一个示例中，访问控制管理器918可以与用于在子系统904、906做出的请求之间进行选择的仲裁器进行交互。通过访问控制管理器818可以类似地拒绝或阻止通过主要SoC 902与PMIC 812通信的SoC、外围装置或其他设备的请求。主要SoC 902可能无法直接阻止直接与PMIC 912通信的SoC、外围装置或其他设备的请求。
PMIC 912中的访问控制电路916或模块可以由访问控制管理器918或主要SoC 902中的控制器来配置。在上电时或在复位或重启事件之后，PMIC 912中的访问控制电路916或模块可以加载初始配置，该初始配置防止来自除了访问控制管理器918或主要SoC 902中的可信控制器之外的所有源对PMIC的访问。在初始化期间，主要SoC 902可以用管理辅助信道总线接口电路928和/或来自与一个或多个伴随SoC 920相关联的设备地址的访问请求或尝试的访问控制策略来配置PMIC 912中的访问控制电路916或模块。在一个示例中，设备地址包括在根据I2C、SPMI或其他协议操作的总线上交换的事务或命令中使用的唯一主设备或从设备标识符。
在所示示例中，伴随SoC 920可以通过辅助通信信道926直接与PMIC 912通信。在该示例中，辅助通信信道926使用根据I2C协议操作的串行总线来实现。伴随SoC 920具有在其独立控制下的I2C总线接口电路922并且PMIC 912具有独立于其SPMI总线接口电路914操作的I2C总线接口电路928。在其他示例中，伴随SoC 920可以包括SPMI总线主设备接口电路，该SPMI总线主设备接口电路使得伴随SoC 920能够控制主要通信信道924并且由此绕过主要SoC 902的访问控制管理器918。PMIC 912中的访问控制电路916或模块可以实施为访问控制管理器918限定的访问控制策略。作为代表，访问控制电路916或模块可以防止PMIC912处理或以其他方式响应由伴随SoC 920发送的未授权命令。作为代表，访问控制电路916或模块可以准许响应由伴随SoC 920写入的授权命令。在一个示例中，PMIC 912中的访问控制电路916或模块可以基于类似于图6中的安全访问控制块600、610的可以保存在存储装置中或查找表中的信息来区分授权的命令和未授权命令。在另一示例中，PMIC 912中的访问控制电路916或模块可以基于在PMIC 912处接收到的命令的类型来区分授权命令和未授权命令。在另一示例中，PMIC 912中的访问控制电路916或模块可以基于命令的来源来区分授权的命令和未授权命令。
根据某些方面，PMIC 912中的访问控制电路916或模块可以基于从其接收命令的标识符的类型和值来控制外围装置对PMIC 912的访问。在使用I2C协议操作的辅助通信信道926的示例中，PMIC 912中的访问控制电路916或模块可以被配置为从与可信SOC或外围装置相关联的预配置的I2C主标识符接受命令。可信标识符列表可以由安全信任根(例如，主要SoC 902)中的控制器使用主要通信信道924通过相应的SPMI总线接口电路910、914来配置。可以通过将对伴随SoC 920的访问控制实施委托给PMIC 912中的访问控制电路916或模块来确保主要SoC 902的安全性，从而消除或限制伴随SoC 920访问主要SoC 902或与主要SoC 902交互的需要。
图10图示了图9所示的系统900的通电或复位序列和访问控制程序的示例。根据本公开的某些方面，通电或复位序列涉及主要SoC1000和已经配置有访问控制电路916或模块的PMIC 1020之间的交换。在设备或系统通电、重启或复位1002时，主要SoC 1000可以加载BIOS。BIOS可以标识系统中的硬件设备，其中所标识的设备之间的数据流将被管理。BIOS还可以使得耦合到一个或多个串行总线的设备用设备标识符(例如，从设备ID)来标识和/或枚举。BIOS还可以从系统内的存储设备中寻找并且加载引导加载程序。在一些示例中，可以使用多级引导加载程序，并且可以包括主要引导加载程序1004和辅助或扩展引导加载程序1006。在一些示例中，主要引导加载程序1004可以简单地用于加载一个或多个辅助引导加载程序，包括扩展引导加载程序1006。主要引导加载程序1004和/或辅助引导加载程序可以执行低级代码，该低级代码包括告诉系统中的一个或多个设备如何启动和查找系统内核的指令。
主要引导加载程序1004、一个或多个辅助引导加载程序和扩展引导加载程序1006可以包括建立可以限制系统中一些或所有设备的操作的一些安全措施或程序的指令。在一个示例中，安全措施或程序可以限制或限定能够与PMIC 1020通信的设备、PMIC 1020将响应的命令，或限制PMIC 1020的由一个或多个伴随SoC 1040可访问或通过主要SoC 1000可访问的存储器区域的命令。
安全措施或程序可以通过主要SoC 1000中的访问管理器和PMIC 1020中的访问控制电路的组合来实现。扩展引导加载程序1006可以包括使得主要SoC 1000将配置信息写入PMIC 1020中的访问控制寄存器1022的指令。在一个示例中，访问控制寄存器1022可以被配置为实现图6所示的安全访问控制块600、610。在一些示例中，PMIC 1020中的访问控制电路或模块最初可以被配置为准许从主要SoC1000访问PMIC 1020并且阻止其他设备访问PMIC1020。在一些示例中，PMIC 1020中的访问控制电路或模块最初可以被配置为准许通过主要通信信道访问PMIC 1020并且阻止通过一个或多个辅助通信信道访问PMIC 1020。在配置主要SoC 1000和PMIC 1020中的访问控制实施之后，扩展引导加载程序1006可以执行其他引导或初始化程序1008。
在已经基于由主要SoC 1000限定的访问控制策略配置了访问控制寄存器1022之后，PMIC 1020中的访问控制电路或模块可以准许由伴随SoC 1040发起某些命令或事务。PMIC 1020可以包括逻辑电路1024，该逻辑电路确定从伴随SoC 1040接收到的命令或请求1042是否被访问控制策略授权。在一个示例中，PMIC 1020可以确定命令或请求1042是否指向PMIC 1020中的授权寄存器或寄存器空间。在另一示例中，PMIC 1020可以确定命令或请求1042是否是从授权的设备地址接收到的。在另一示例中，PMIC 1020可以确定命令或请求1042是否是从授权的总线接口接收到的。决策逻辑1026可以确定所请求的事务被授权并且可以准许该事务继续进行，包括例如准许对PMIC 1020中的外围装置的写入1028。当决策逻辑1026确定命令或请求1042未经授权时，PMIC 1020可以忽略1030命令或请求1042。
处理电路和方法的示例
图11是图示用于采用处理电路1102的装置1100的硬件实现方式的示例的图。处理电路1102可以包括或配置有限状态机的操作。在一些示例中，装置1100可以执行本文公开的一个或多个功能。根据本公开的各个方面，可以使用处理电路1102来实现本文公开的元件或元件的任何部分或元件的任意组合。处理电路1102可以包括一个或多个处理器1104，该一个或多个处理器由硬件模块和软件模块的某种组合控制。处理器1104的示例包括微处理器、微控制器、数字信号处理器(DSP)、SoC、ASIC、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、定序器、门控逻辑、分立硬件电路以及被配置为执行本公开中描述的各种功能的其他合适的硬件。一个或多个处理器1104可以包括专用处理器，该专用处理器执行特定功能，并且可以由软件模块1116中的一个来配置、增强或控制该特定功能。一个或多个处理器1104可以通过在初始化期间加载的软件模块1116的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块1116来进一步配置。
在所示示例中，处理电路1102可以用总线架构(一般由总线1110来表示)来实现。根据处理电路1102的具体应用和总体设计约束，总线1110可以包括任意数目的互连总线和桥。总线1110将包括一个或多个处理器1104和存储装置1106的各种电路链接在一起。存储装置1106可以包括存储器设备和大容量存储设备并且在本文中可以被称为计算机可读介质和/或处理器可读介质。
在一些示例中，存储装置1106包括用于传达虚拟GPIO信息的寄存器。一组寄存器可以被配置为维护与物理GPIO和虚拟GPIO信息被传输到的一个或多个设备相对应的地址、管理和有效载荷信息。另一组寄存器可以以与虚拟GPIO信息被传输到的一个或多个设备相对应的格式来维护信息。
总线1110还可以链接各种其他电路，诸如定时源、定时器、外围装置、电压调节器和功率管理电路。总线接口1108可以提供总线1110和一个或多个收发器1112a、1112b之间的接口。可以为处理电路支持的每种联网技术提供收发器1112a、1112b。在一些实例中，多种联网技术可以共享收发器1112a、1112b中存在的电路系统或处理模块中的一些或全部。每个收发器1112a、1112b提供用于在传输介质上与各种其他装置通信的部件。在一个示例中，收发器1112a可以用于将装置1100耦合到多线总线。在另一示例中，收发器1112b可以用于将装置1100连接到无线电访问网络。根据装置1100的性质，还可以提供用户接口1118(例如，键盘、显示器、扬声器、传声器、操纵杆)，并且可以直接或通过总线接口1108通信地耦合到总线1110。
处理器1104可以负责管理总线1110并且负责一般处理，该一般处理可以包括执行存储在可以包括存储装置1106的计算机可读介质中的软件。在该方面，包括处理器1104的处理电路1102可以用于实现本文公开的任何方法、功能和技术。存储装置1106可以用于存储由处理器1104在执行软件时操纵的数据，并且该软件可以被配置为实现本文公开的方法中的任一种。
处理电路1102中的一个或多个处理器1104可以执行软件。软件应广义地解释为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行程序、执行线程、程序、函数、算法等，无论是称为软件、固件、中间件、微代码、硬件描述语言还是其他。软件可以以计算机可读形式驻留在存储装置1106中或外部计算机可读介质中。外部计算机可读介质和/或存储装置1106可以包括非暂态计算机可读介质。举例来说，非暂态计算机可读介质包括用于存储可以由计算机访问和读取的软件和/或指令的磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)或数字多功能盘(DVD))、智能卡、快闪设备(例如，“快闪驱动器”、卡、棒或密钥驱动器)、RAM、ROM、可编程只读存储器(PROM)、包括EEPROM的可擦除PROM(EPROM)、寄存器、可移动盘以及任何其他合适的介质。作为示例，计算机可读介质和/或存储装置1106还可以包括载波、传输线和用于传输可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。计算机可读介质和/或存储装置1106可以驻留在处理电路1102中、处理器1104中、处理电路1102的外部，或跨包括处理电路1102的多个实体分布。计算机可读介质和/或存储装置1106可以在计算机程序产品中实施。举例来说，计算机程序产品可以包括包装材料中的计算机可读介质。本领域技术人员将认识到如何根据特定应用和施加在整个系统上的总体设计约束来最好地实现本公开全文中呈现的所描述的功能。
存储装置1106可以维护以在本文可以被称为软件模块1116的可加载代码段、模块、应用程序、程序等维护和/或组织的软件。软件模块1116中的每个软件模块可以包括指令和数据，当安装或加载在处理电路1102上并且由一个或多个处理器1104执行时，这些指令和数据有助于控制一个或多个处理器1104的操作的运行时间映像1114。当被执行时，某些指令可以使得处理电路1102根据本文所描述的某些方法、算法和过程来执行功能。
一些软件模块1116可以在处理电路1102的初始化期间被加载，并且这些软件模块1116可以配置处理电路1102以使得能够执行本文所公开的各种功能。例如，一些软件模块1116可以配置处理器1104的内部设备和/或逻辑电路1122，并且可以管理对外部设备(诸如收发器1112a、1112b、总线接口1108、用户接口1118、定时器、数学协处理器等)的访问。软件模块1116可以包括控制程序和/或操作系统，该控制程序和/或操作系统与中断处理器和设备驱动器交互，并且控制对由处理电路1102提供的各种资源的访问。资源可以包括存储器、处理时间、对收发器1112a、1112b、用户接口1118的访问等。
处理电路1102的一个或多个处理器1104可以是多功能的，由此一些软件模块1116被加载和被配置为执行不同的功能或同一功能的不同实例。一个或多个处理器1104可以另外地适于管理响应于例如来自用户接口1118、收发器1112a、1112b和设备驱动器的输入而发起的后台任务。为了支持多个功能的性能，一个或多个处理器1104可以被配置为提供多任务环境，由此多个功能中的每个功能被实现为由一个或多个处理器1104根据需要或期望服务的一组任务。在一个示例中，多任务环境可以使用分时程序1120来实现，该分时程序在不同的任务之间传递对处理器1104的控制，由此每个任务在完成任何未完成的操作时和/或响应于诸如中断的输入，将对一个或多个处理器1104的控制返回给分时程序1120。当任务具有对一个或多个处理器1104的控制时，处理电路有效地专用于由与控制任务相关联的功能所解决的目的。分时程序1120可以包括操作系统、在循环基础上转移控制的主循环、根据功能的优先级分配一个或多个处理器1104的控制的功能、和/或通过向处理功能提供一个或多个处理器1104的控制来响应外部事件的中断驱动主循环。
图12是用于管理对功率管理设备的访问的方法的流程图1200。功率管理设备可以包括PMIC，该PMIC通过串行总线耦合到主要SoC。在一个示例中，串行总线根据SPMI协议操作。在其他示例中，串行总线可以根据I2C、I3C、RFFE或其他协议操作。
在框1202处，主要IC中的通信控制器可以被配置为控制通过第一串行总线对PMIC的访问，主要IC包括多个子系统。IC可以是SoC。在框1204处，PMIC中的访问控制电路可以被配置为控制通过第二串行总线对PMIC的访问。可以通过将访问控制配置写入PMIC来配置访问控制电路。访问控制配置可以限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到PMIC。
在一些示例中，主要IC中的访问控制管理器可以被配置为阻止通过主要IC指向PMIC中的至少一个寄存器或由主要IC中的多个子系统中的一个子系统指向PMIC的写入命令。在系统或设备重启、复位或上电事件之后的初始化期间，可以将访问控制配置写入PMIC。可以在初始化期间配置访问控制管理器。PMIC可以被配置为在系统或设备重启、复位或上电事件之后且在访问控制配置被写入PMIC之前，忽略从第二串行总线接收到的写入命令。PMIC中的访问控制电路可以被配置为阻止从第二串行总线接收并且指向PMIC中的被访问控制配置标识为不可以通过第二串行总线访问的第一寄存器的写入命令。
在一些示例中，PMIC中的访问控制电路可以被配置为阻止从辅助IC接收到的并且指向PMIC中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不可以从辅助IC访问。在一些示例中，PMIC中的访问控制电路可以被配置为当写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。
在一些示例中，第一串行总线根据SPMI协议操作。在一些示例中，第二串行总线根据I2C协议操作。
图13是图示用于采用处理电路1302的装置1300的硬件实现方式的示例的图。该装置可以实现根据本文公开的某些方面的桥接电路。处理电路通常具有控制器或处理器1316，该控制器或处理器可以包括一个或多个微处理器、微控制器、数字信号处理器、定序器和/或状态机。处理电路1302可以用总线架构来实现，该总线架构一般由总线1320来表示。根据处理电路1302的具体应用和总体设计约束，总线1320可以包括任意数目的互连总线和桥。总线1320将包括由控制器或处理器1316、模块或电路1304、1306和1308以及处理器可读存储介质1318表示的一个或多个处理器和/或硬件模块的各种电路链接在一起。可以提供一个或多个物理层电路和/或模块1314以支持在使用多线总线1312上实现的通信链路、在天线1322(例如到无线电访问网络)上等的通信。总线1320还可以链接各种其他电路(诸如定时源、外围装置、电压调节器和功率管理电路)，该各种其他电路在本领域中是众所周知的并且因此不再进一步描述。
处理器1316负责一般处理，包括执行存储在处理器可读存储介质1318上的软件、代码和/或指令。处理器可读存储介质可以包括非暂态存储介质。当该软件由处理器1316执行时，使处理电路1302为任何特定装置执行上面描述的各种功能。处理器可读存储介质可以用于存储由处理器1316在执行软件时操纵的数据。处理电路1302还包括模块1304、1306和1308中的至少一者。模块1304、1306和1308可以是在处理器1316中运行、驻留在/存储在处理器可读存储介质1318中的软件模块、耦合到处理器1316的一个或多个硬件模块、或其某种组合。模块1304、1306和1308可以包括微控制器指令、状态机配置参数或其某种组合。
在一种配置中，装置1300包括模块和/或电路1308，该模块和/或电路被配置为发起一个或多个引导加载程序，确定系统配置并且初始化控制器和电路。装置1300可以包括适于初始化、控制或配置访问控制管理器或电路以实现访问控制策略或配置的模块和/或电路1306以及被配置为发起和参与总线通信事务的模块和/或电路1304。
在一个示例中，装置1300是包括主要IC和处理电路的系统，该主要IC具有被配置为控制主要IC中的多个子系统对第一串行总线的访问的通信控制器。该系统可以包括PMIC，PMIC具有：第一总线接口电路，被配置为将PMIC耦合到第一串行总线；第二总线接口电路，被配置为将PMIC耦合到第二串行总线；以及访问控制电路，被配置为控制通过第二串行总线对PMIC的访问。处理电路可以被配置为将访问控制配置写入PMIC，该访问控制配置限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到PMIC。
在一些示例中，主要IC还包括访问控制管理器，该访问控制管理器被配置为阻止通过主要IC指向PMIC中的至少一个寄存器的写入命令，或阻止由主要IC中的多个子系统中的一个子系统指向PMIC的写入命令。处理电路还可以被配置为在系统或设备重启、复位或上电事件之后的系统的初始化期间将访问控制配置写入PMIC，并且在系统的初始化期间配置访问控制管理器。PMIC可以被配置为在系统或设备重启、复位或上电事件之后且在访问控制配置被写入PMIC之前，忽略从第二串行总线接收到的写入命令。
在一些示例中，PMIC中的访问控制电路还被配置为阻止从第二串行总线接收并且指向由访问控制配置标识为不可以通过第二串行总线访问的PMIC中的第一寄存器的写入命令。PMIC中的访问控制电路还可以被配置为阻止从辅助IC接收到的、并且指向PMIC中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不可以从辅助IC访问。PMIC中的访问控制电路还可以被配置为当写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。在一些示例中，第一串行总线根据SPMI协议操作。在一些示例中，第二串行总线根据I2C协议操作。
处理器可读存储介质1318可以存储指令，该指令在由处理电路1302的至少一个处理器或状态机执行时，使处理器和/或处理电路1302配置主要IC中的通信控制器以控制通过第一串行总线对PMIC的访问，并且配置PMIC中的访问控制电路以控制通过第二串行总线对PMIC的访问。主要IC可以包括多个子系统。可以通过将访问控制配置写入PMIC来配置访问控制电路，该访问控制配置限定针对辅助IC的写入访问权限，该辅助IC通过第二串行总线耦合到PMIC。
存储介质可以包括使处理电路1302配置主要IC中的访问控制管理器，以阻止通过主要IC指向PMIC中的至少一个寄存器或由主要IC中的多个子系统中的一个子系统指向PMIC的写入命令的指令。
存储介质可以包括使处理电路1302在系统或设备重启、复位或上电事件之后的初始化期间将访问控制配置写入PMIC，并且在初始化期间配置访问控制管理器的指令。
存储介质可以包括使处理电路1302配置PMIC在系统或设备重启、复位或上电事件之后并且在访问控制配置被写入PMIC之前忽略从第二串行总线接收到的写入命令的指令。
该存储介质可以包括使处理电路1302配置PMIC中的访问控制电路以阻止从第二串行总线接收并且指向PMIC中的被访问控制配置标识为不可以通过第二串行总线访问的第一寄存器的写入命令的指令。
该存储介质可以包括使处理电路1302配置PMIC中的访问控制电路以阻止从辅助IC接收到的并且指向PMIC中的被访问控制配置标识为不可以从辅助IC访问的第一寄存器的写入命令的指令。
存储介质可以包括指令，该指令使处理电路1302配置PMIC中的访问控制电路以当写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。
在一些示例中，第一串行总线根据SPMI协议操作。在一些示例中，第二串行总线根据I2C协议操作。
在以下编号的条款中描述了一些实现方式示例：
1.一种系统，包括：主要集成电路，包括：通信控制器，其被配置为控制主要集成电路中的多个子系统对第一串行总线的访问；以及处理电路；以及功率管理集成电路，包括：第一总线接口电路，被配置为将功率管理集成电路耦合到第一串行总线；第二总线接口电路，被配置为将该功率管理集成电路耦合到第二串行总线；以及访问控制电路，其被配置为控制通过第二串行总线对功率管理集成电路的访问，其中处理电路被配置为向功率管理集成电路写入到访问控制配置，该访问控制配置限定针对辅助集成电路的写入访问权限，该辅助集成电路通过第二串行总线耦合到功率管理集成电路。
2.根据条款1所述的系统，其中主要集成电路还包括访问控制管理器，该访问控制管理器被配置为：阻止通过主要集成电路指向功率管理集成电路中的至少一个寄存器的写入命令；或阻止由主要集成电路中的多个子系统中的一个子系统指向功率管理集成电路的写入命令。
3.根据条款2所述的系统，其中该处理电路进一步被配置为：在系统或设备重启、复位或上电事件之后的系统的初始化期间，将该访问控制配置写入该功率管理集成电路；并且在系统的初始化期间配置访问控制管理器。
4.根据条款3所述的系统，其中该功率管理集成电路被配置为在该系统或设备重启、复位或上电事件之后并且在该访问控制配置被写入到该功率管理集成电路之前，忽略从该第二串行总线接收到的写入命令。
5.根据条款1至4中任一项所述的系统，其中功率管理集成电路中的访问控制电路还被配置为：阻止从第二串行总线接收到的并且指向功率管理集成电路中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不能够通过第二串行总线访问。
6.根据条款1至5中任一项所述的系统，其中功率管理集成电路中的访问控制电路还被配置为：阻止从辅助集成电路接收到的并且指向功率管理集成电路中第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不能够从辅助集成电路访问。
7.根据条款1至6中任一项所述的系统，其中功率管理集成电路中的访问控制电路还被配置为：在写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。
8.根据条款1至7中任一项所述的系统，其中第一串行总线根据系统功率管理接口协议而被操作。
9.根据条款1至8中任一项所述的系统，其中第二串行总线根据集成电路间协议操作。
10.一种用于管理对功率管理设备的访问的方法，包括：配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问，该主要集成电路包括多个子系统；以及配置功率管理集成电路中的访问控制电路以控制通过第二串行总线对功率管理集成电路的访问，其中配置访问控制电路包括：将访问控制配置写入到功率管理集成电路，该访问控制配置限定针对辅助集成电路的写入访问权限，该辅助集成电路通过第二串行总线耦合到功率管理集成电路。
11.根据第10条所述的方法，还包括：配置主要集成电路中的访问控制管理器，以阻止通过主要集成电路指向功率管理集成电路中的至少一个寄存器或由主要集成电路中的多个子系统中的一个子系统指向功率管理集成电路的写入命令。
12.根据条款11所述的方法，还包括：在系统或设备重启、复位或上电事件之后的初始化期间，将访问控制配置写入到功率管理集成电路；以及在初始化期间配置访问控制管理器。
13.根据条款12所述的方法，还包括：配置该功率管理集成电路以忽略在该系统或设备重启、复位或上电事件之后并且在该访问控制配置被写入到该功率管理集成电路之前，从该第二串行总线接收到的写入命令。
14.根据条款10至13中任一项所述的方法，还包括：配置功率管理集成电路中的访问控制电路，以阻止从第二串行总线接收到的并且指向功率管理集成电路中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不能够通过第二串行总线访问。
15.根据条款10至14中任一项所述的方法，还包括：配置功率管理集成电路中的访问控制电路，以阻止从辅助集成电路接收到的并且指向功率管理集成电路中的第一寄存器的写入命令，该第一寄存器的写入命令被访问控制配置标识为不能够从辅助集成电路访问。
16.根据条款10至15中任一项所述的方法，还包括：配置功率管理集成电路中的访问控制电路以在写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。
17.根据条款10至16中任一项所述的方法，其中第一串行总线根据系统功率管理接口协议而被操作。
18.根据条款10至17中任一项所述的方法，其中第二串行总线根据集成电路间协议而被操作。
19.一种非暂态处理器可读存储介质，该非暂态处理器可读存储介质具有一个或多个指令，该一个或多个指令在由处理电路的至少一个处理器执行时，使得该处理电路：配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问，该主要集成电路包括多个子系统；并且配置功率管理集成电路中的访问控制电路以控制通过第二串行总线对功率管理集成电路的访问，其中通过将访问控制配置写入到功率管理集成电路，访问控制电路被配置，该访问控制配置限定针对辅助集成电路的写入访问权限，该辅助集成电路通过第二串行总线耦合到功率管理集成电路的。
20.根据条款19所述的存储介质，还包括得处理电路执行以下操作的指令：配置主要集成电路中的访问控制管理器以阻止通过主要集成电路指向功率管理集成电路中的至少一个寄存器的写入命令，或阻止由主要集成电路中的多个子系统中的一个子系统指向功率管理集成电路的写入命令。
21.根据条款20所述的存储介质，还包括使处理电路执行以下操作的指令：在系统或设备重启、复位或上电事件之后的初始化期间，将访问控制配置写入到功率管理集成电路；并且在初始化期间配置访问控制管理器。
22.根据条款21所述的存储介质，还包括使处理电路执行以下操作的指令：配置功率管理集成电路，以忽略在系统或设备重启、复位或上电事件之后以及在访问控制配置被写入到功率管理集成电路之前，从第二串行总线接收到的写入命令。
23.根据条款19至22中任一项所述的存储介质，其还包括使得处理电路执行以下操作的指令：配置功率管理集成电路中的访问控制电路，以阻止从第二串行总线接收到的并且指向功率管理集成电路中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不能够通过第二串行总线访问。
24.根据条款19至23中任一项所述的存储介质，还包括使处理电路执行以下操作的指令：配置功率管理集成电路中的访问控制电路，以阻止从辅助集成电路接收并且指向功率管理集成电路中的第一寄存器的写入命令，该第一寄存器被访问控制配置标识为不可以从辅助集成电路访问。
25.根据条款19至24中任一项所述的存储介质，还包括使处理电路执行以下操作的指令：配置功率管理集成电路中的访问控制电路以便当写入命令包括被访问控制配置标识用于阻止的设备地址时，忽略从第二串行总线接收到的写入命令。
26.根据条款19至25中任一项所述的存储介质，其中第一串行总线根据系统功率管理接口协议而被操作。
27.根据条款19至26中任一项所述的存储介质，其中第二串行总线根据集成电路间协议而被操作。
28.一种用于管理对功率管理设备的访问的部件，其包括：用于配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问的部件，该主要集成电路包括多个子系统；以及用于配置功率管理集成电路中的访问控制电路以控制通过第二串行总线对功率管理集成电路的访问的部件，其中用于配置访问控制电路的部件被配置为向功率管理集成电路写入访问控制配置，该访问控制配置限定针对辅助集成电路的写入访问权限，该辅助集成电路通过第二串行总线耦合到功率管理集成电路。
29.根据条款28所述的装置，还包括：用于配置主要集成电路中的访问控制管理器以阻止通过主要集成电路指向功率管理集成电路中的至少一个寄存器或由主要集成电路中的多个子系统中的一个子系统指向功率管理集成电路的写入命令的部件。
30.根据条款29所述的装置，其中用于配置访问控制管理器的部件被配置为：在系统或装置重启、复位或上电事件之后的初始化期间，将访问控制配置写入到功率管理集成电路；并且在初始化期间配置访问控制管理器。
提供先前的描述以使本领域的任何技术人员能够实践本文所描述的各个方面。对这些方面的各种修改对于本领域技术人员来说将是显而易见的，并且本文中限定的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文中示出的方面，而是要符合与语言权利要求一致的全部范围，其中除非特别声明，否则单数形式的元件不旨在表示“一个且仅一个”，而是表示“一个或多个”。除非特别说明，否则术语“一些”指一个或多个。本领域普通技术人员已知或以后将知道的与贯穿本公开所描述的各个方面的元件的所有结构和功能等效物均通过引用明确地并入本文并且旨在由权利要求涵盖。此外，此处公开的任何内容都不旨在奉献给公众，不管此类公开是否在权利要求中明确记载。没有权利要求要素被解释为部件加功能，除非该要素使用短语“用于......的部件”明确陈述。

Claims (30)

1.一种系统，包括：
主要集成电路，包括：
通信控制器，被配置为控制所述主要集成电路中的多个子系统对第一串行总线的访问；以及
处理电路；以及
功率管理集成电路，包括：
第一总线接口电路，被配置为将所述功率管理集成电路耦合到所述第一串行总线；
第二总线接口电路，被配置为将所述功率管理集成电路耦合到第二串行总线；以及
访问控制电路，被配置为控制通过所述第二串行总线对所述功率管理集成电路的访问，
其中所述处理电路被配置为将访问控制配置写入到所述功率管理集成电路，所述访问控制配置限定针对辅助集成电路的写入访问权限，所述辅助集成电路通过所述第二串行总线耦合到所述功率管理集成电路。
2.根据权利要求1所述的系统，其中所述主要集成电路还包括访问控制管理器，所述访问控制管理器被配置为：
阻止通过所述主要集成电路指向所述功率管理集成电路中的至少一个寄存器的写入命令；或
阻止由所述主要集成电路中的所述多个子系统中的一个子系统指向所述功率管理集成电路的写入命令。
3.根据权利要求2所述的系统，其中所述处理电路还被配置为：
在系统或设备重启、复位或上电事件之后的所述系统的初始化期间，将所述访问控制配置写入到所述功率管理集成电路；以及
在所述系统的所述初始化期间配置所述访问控制管理器。
4.根据权利要求3所述的系统，其中所述功率管理集成电路被配置为在所述系统或所述设备重启、复位或上电事件之后并且在所述访问控制配置被写入到所述功率管理集成电路之前，忽略从所述第二串行总线接收到的写入命令。
5.根据权利要求1所述的系统，其中所述功率管理集成电路中的所述访问控制电路还被配置为：
阻止从所述第二串行总线接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够通过所述第二串行总线访问。
6.根据权利要求1所述的系统，其中所述功率管理集成电路中的所述访问控制电路还被配置为：
阻止从所述辅助集成电路接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够从所述辅助集成电路访问。
7.根据权利要求1所述的系统，其中所述功率管理集成电路中的所述访问控制电路还被配置为：
在所述写入命令包括被所述访问控制配置标识用于阻止的设备地址时，忽略从所述第二串行总线接收到的写入命令。
8.根据权利要求1所述的系统，其中所述第一串行总线根据系统功率管理接口协议而被操作。
9.根据权利要求1所述的系统，其中所述第二串行总线根据集成电路间协议而被操作。
10.一种用于管理对功率管理设备的访问的方法，包括：
配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问，所述主要集成电路包括多个子系统；以及
配置所述功率管理集成电路中的访问控制电路以控制通过第二串行总线对所述功率管理集成电路的访问，
其中配置所述访问控制电路包括：将访问控制配置写入到所述功率管理集成电路，所述访问控制配置限定针对辅助集成电路的写入访问权限，所述辅助集成电路通过所述第二串行总线耦合到所述功率管理集成电路。
11.根据权利要求10所述的方法，还包括：
配置所述主要集成电路中的访问控制管理器，以阻止通过所述主要集成电路指向所述功率管理集成电路中的至少一个寄存器或由所述主要集成电路中的所述多个子系统中的一个子系统指向所述功率管理集成电路的写入命令。
12.根据权利要求11所述的方法，还包括：
在系统或设备重启、复位或上电事件之后的初始化期间，将所述访问控制配置写入到所述功率管理集成电路；以及
在所述初始化期间配置所述访问控制管理器。
13.根据权利要求12所述的方法，还包括：
配置所述功率管理集成电路以忽略在所述系统或所述设备重启、复位或上电事件之后并且在所述访问控制配置被写入到所述功率管理集成电路之前从所述第二串行总线接收到的写入命令。
14.根据权利要求10所述的方法，还包括：
配置所述功率管理集成电路中的所述访问控制电路，以阻止从所述第二串行总线接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够通过所述第二串行总线访问。
15.根据权利要求10所述的方法，还包括：
配置所述功率管理集成电路中的所述访问控制电路，以阻止从所述辅助集成电路接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够从所述辅助集成电路访问。
16.根据权利要求10所述的方法，还包括：
配置所述功率管理集成电路中的所述访问控制电路以在所述写入命令包括被所述访问控制配置标识用于阻止的设备地址时，忽略从所述第二串行总线接收到的写入命令。
17.根据权利要求10所述的方法，其中所述第一串行总线根据系统功率管理接口协议而被操作。
18.根据权利要求10所述的方法，其中所述第二串行总线根据集成电路间协议而被操作。
19.一种非暂态处理器可读存储介质，所述非暂态处理器可读存储介质具有一个或多个指令，所述一个或多个指令在由处理电路的至少一个处理器执行时使得所述处理电路：
配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问，所述主要集成电路包括多个子系统；并且
配置所述功率管理集成电路中的访问控制电路以控制通过第二串行总线对所述功率管理集成电路的访问，
其中通过将访问控制配置写入到所述功率管理集成电路，所述访问控制电路被配置，所述访问控制配置限定针对辅助集成电路的写入访问权限，所述辅助集成电路通过所述第二串行总线耦合到所述功率管理集成电路。
20.根据权利要求19所述的存储介质，还包括使所述处理电路执行以下操作的指令：
配置所述主要集成电路中的访问控制管理器，以阻止通过所述主要集成电路指向所述功率管理集成电路中的至少一个寄存器或由所述主要集成电路中的所述多个子系统中的一个子系统指向所述功率管理集成电路的写入命令。
21.根据权利要求20所述的存储介质，还包括使所述处理电路执行以下操作的指令：
在系统或设备重启、复位或上电事件之后的初始化期间，将所述访问控制配置写入到所述功率管理集成电路；以及
在所述初始化期间配置所述访问控制管理器。
22.根据权利要求21所述的存储介质，还包括使所述处理电路执行以下操作的指令：
配置所述功率管理集成电路，以忽略在所述系统或所述设备重启、复位或上电事件之后并且在所述访问控制配置被写入到所述功率管理集成电路之前从所述第二串行总线接收到的写入命令。
23.根据权利要求19所述的存储介质，还包括使所述处理电路执行以下操作的指令：
配置所述功率管理集成电路中的所述访问控制电路，以阻止从所述第二串行总线接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够通过所述第二串行总线访问。
24.根据权利要求19所述的存储介质，还包括使所述处理电路执行以下操作的指令：
配置所述功率管理集成电路中的所述访问控制电路，以阻止从所述辅助集成电路接收到的并且指向所述功率管理集成电路中的第一寄存器的写入命令，所述第一寄存器被所述访问控制配置标识为不能够从所述辅助集成电路访问。
25.根据权利要求19所述的存储介质，还包括使所述处理电路执行以下操作的指令：
配置所述功率管理集成电路中的所述访问控制电路以在所述写入命令包括被所述访问控制配置标识用于阻止的设备地址时，忽略从所述第二串行总线接收到的写入命令。
26.根据权利要求19所述的存储介质，其中所述第一串行总线根据系统功率管理接口协议而被操作。
27.根据权利要求19所述的存储介质，其中所述第二串行总线根据集成电路间协议而被操作。
28.一种用于管理对功率管理设备的访问的装置，包括：
用于配置主要集成电路中的通信控制器以控制通过第一串行总线对功率管理集成电路的访问的部件，所述主要集成电路包括多个子系统；以及
用于配置所述功率管理集成电路中的访问控制电路以控制通过第二串行总线对所述功率管理集成电路的访问的部件，
其中用于配置所述访问控制电路的所述部件被配置为将访问控制配置写入到所述功率管理集成电路，所述访问控制配置限定针对辅助集成电路的写入访问权限，所述辅助集成电路通过所述第二串行总线耦合到所述功率管理集成电路。
29.根据权利要求28所述的装置，还包括：
用于配置所述主要集成电路中的访问控制管理器以阻止通过所述主要集成电路指向所述功率管理集成电路中的至少一个寄存器或由所述主要集成电路中的所述多个子系统中的一个子系统指向所述功率管理集成电路的写入命令的部件。
30.根据权利要求29所述的装置，其中用于配置所述访问控制管理器的所述部件被配置为：
在系统或设备重启、复位或上电事件之后的初始化期间，将所述访问控制配置写入到所述功率管理集成电路；并且
在所述初始化期间配置所述访问控制管理器。
CN202180092418.8A 2021-02-12 2021-12-03 功率管理集成电路中的辅助通信信道的外围装置访问控制 Pending CN116762076A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/174,886 2021-02-12
US17/174,886 US11334512B1 (en) 2021-02-12 2021-02-12 Peripheral access control for secondary communication channels in power management integrated circuits
PCT/US2021/061798 WO2022173492A1 (en) 2021-02-12 2021-12-03 Peripheral access control for secondary communication channels in power management integrated circuits

Publications (1)

Publication Number Publication Date
CN116762076A true CN116762076A (zh) 2023-09-15

Family

ID=79731146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180092418.8A Pending CN116762076A (zh) 2021-02-12 2021-12-03 功率管理集成电路中的辅助通信信道的外围装置访问控制

Country Status (5)

Country Link
US (1) US11334512B1 (zh)
EP (1) EP4292006A1 (zh)
CN (1) CN116762076A (zh)
TW (1) TW202232335A (zh)
WO (1) WO2022173492A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657014B2 (en) * 2020-12-08 2023-05-23 Advanced Micro Devices, Inc. Signal bridging using an unpopulated processor interconnect
KR20230013732A (ko) * 2021-07-19 2023-01-27 삼성전자주식회사 복수의 전력 관리 집적 회로들을 포함하는 전자 장치 및 그것의 동작 방법
CN116719699B (zh) * 2023-08-08 2024-04-16 荣耀终端有限公司 总线监听及控制方法、电子设备、芯片及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120055034A (ko) * 2010-11-22 2012-05-31 삼성전자주식회사 휴대용 단말기에서 에스피아이를 이용한 주변 기기 연결 장치 및 데이터 전송 방법
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
CN111488048B (zh) * 2016-02-14 2023-05-16 华为技术有限公司 一种电源管理方法以及系统
US10769084B2 (en) * 2016-12-22 2020-09-08 Intel Corporation Out-of band interrupt mapping in MIPI improved inter-integrated circuit communication
US10860521B2 (en) * 2016-12-30 2020-12-08 Intel Corporation Positionally aware communication with multiple storage devices over a multi-wire serial bus
US10346328B2 (en) * 2017-09-11 2019-07-09 Apple Inc. Method and apparatus for indicating interrupts
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments
US10558604B2 (en) 2017-12-20 2020-02-11 Qualcomm Incorporated Communication interface transaction security
US20200042750A1 (en) 2018-08-02 2020-02-06 Qualcomm Incorporated Secure access for system power management interface (spmi) during boot
US10725949B2 (en) * 2018-08-28 2020-07-28 Qualcomm Incorporated Slave-to-slave direct communication
US11320990B2 (en) * 2019-05-24 2022-05-03 Dell Products L.P. NVDIMM serial interface for out-of-band management by a baseboard management controller and method therefor

Also Published As

Publication number Publication date
US11334512B1 (en) 2022-05-17
TW202232335A (zh) 2022-08-16
WO2022173492A1 (en) 2022-08-18
EP4292006A1 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
CN116762076A (zh) 功率管理集成电路中的辅助通信信道的外围装置访问控制
US10482055B2 (en) Hardware event priority sensitive programmable transmit wait-window for virtual GPIO finite state machine
CA2636648C (en) A method for booting a host device from an mmc/sd device, a host device bootable from an mmc/sd device and an mmc/sd device method a host device may be booted from
US10445270B2 (en) Configuring optimal bus turnaround cycles for master-driven serial buses
US20190050366A1 (en) Device, event and message parameter association in a multi-drop bus
EP3387542B1 (en) Enhanced serial peripheral interface with hardware flow-control
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
US10496562B1 (en) Low latency virtual general purpose input/output over I3C
US10579549B2 (en) Staggered transmissions on a multi-drop half-duplex bus
WO2019112754A1 (en) Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange
US10528503B1 (en) Real-time dynamic addressing scheme for device priority management
US20200201804A1 (en) I3c device timing adjustment to accelerate in-band interrupts
US20200042750A1 (en) Secure access for system power management interface (spmi) during boot
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
WO2018005516A1 (en) Accelerated i3c master stop
US11520729B2 (en) I2C bus architecture using shared clock and dedicated data lines
US11023408B2 (en) I3C single data rate write flow control
US11275703B1 (en) Real-time control compliant radio frequency coexistence management bus
US11119696B2 (en) Technique of register space expansion with branched paging
US20180181533A1 (en) Ending write data transfer in i3c hdr-ddr mode
WO2004102407A2 (en) Ubs host controller with dma capability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination