JP3795725B2 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP3795725B2 JP3795725B2 JP2000121331A JP2000121331A JP3795725B2 JP 3795725 B2 JP3795725 B2 JP 3795725B2 JP 2000121331 A JP2000121331 A JP 2000121331A JP 2000121331 A JP2000121331 A JP 2000121331A JP 3795725 B2 JP3795725 B2 JP 3795725B2
- Authority
- JP
- Japan
- Prior art keywords
- usb
- data line
- card
- mode
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はＩ／Ｏ装置および電子機器に関し、特にホスト装置に着脱自在に装着可能なＩ／Ｏ装置および同Ｉ／Ｏ装置のホスト装置として動作する電子機器に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の携帯可能な小型電子機器においては、メモリカードが装着可能に構成されている。メモリカードとしては、ＰＣカードや、それよりもさらに小型のカードメディアが利用され始めている。代表的な小型カードメディアとしては、ＳＤ（Secure Digital）メモリカードが知られている。
【０００３】
このＳＤメモリカードは、信号ピン数が９ピンであり、そのうちの４ピンをデータ線として用いている。つまりＳＤメモリカードでは、４ビットデータ転送を実現することで、それ以前の１ビットデータ転送を行う小型メモリカードに比べてデータ転送能力の向上を図っている。
【０００４】
ところで、最近では、このような小型カードメディアにおいても、例えばモデムカード、ネットワークカードなどのＩ／Ｏ装置としての機能が要求され始めている。例えばＳＤメモリカードと同一形状のＩ／Ｏカードを実現することにより、コネクタの実装が困難な小型電子機器においても容易にその機能拡張を図ることが可能となる。
【０００５】
【発明が解決しようとする課題】
同一のカードスロットにメモリカードとＩ／Ｏカードとを装着できるようにするためには、メモリカードとＩ／Ｏカードとの間でデータラインなどの信号線を共用できるようにすることが必要となる。しかし、この場合、Ｉ／Ｏカードの種類によっては、データラインに接続することが必要な負荷抵抗の仕様の違いなどにより様々な問題が生じる。
【０００６】
たとえば、Ｉ／ＯカードをＵＳＢデバイスとして実現する場合には、データラインに接続することが必要なＵＳＢデバイス検出用のプルダウン抵抗の影響により、メモリカードとの間の正常なデータ転送ができなくなるという問題が生じる。すなわち、ＵＳＢ仕様においては、一対の差動信号線（Ｄ＋，Ｄ−）がデータラインとして使用され、そのデータラインによってデータ転送が行われるが、ホストコントローラ側においてはデバイス検出用のプルダウン抵抗をそのデータラインに接続することが必要となる。ＵＳＢデバイスには高速動作可能なフルスピードデバイスと低速動作可能なロウスピードデバイスとがあり、フルスピードデバイス内ではＤ＋信号線をプルアップすることが必要とされ、またロウスピードデバイス内ではＤ−信号線をプルアップすることが必要とされている。これにより、ホストコントローラは、（Ｄ＋，Ｄ−）＝（Ｈ，Ｌ）への変化によってフルスピードデバイスの接続を検出できるとともに、（Ｄ＋，Ｄ−）＝（Ｈ，Ｌ）への変化によってロウスピードデバイスの接続を検出することができる。
【０００７】
ホストコントローラ側に設けることが必要なデバイス検出用のプルダウン抵抗の値は１５Ｋオームと比較的大きいため、メモリカードとの間のデータ転送を行う場合にはそのプルダウン抵抗の影響は無視することはできなくなる。このため、ＵＳＢデバイスとメモリカードとの間でデータラインを共用することは困難であった。
【０００８】
また、一般に、メモリカードのインターフェース部においては、メモリカードの取り外し時にデータラインが不定状態となることによる不具合を防止するために、プルアップ抵抗やプルダウン抵抗などをデータラインに接続しておくという構成が用いられる場合がある。この場合、ＵＳＢデバイスとの間のデータ転送時においては、差動信号線（Ｄ＋，Ｄ−）の電位をデータ転送に必要な正常な値に維持できなくなったり、あるいはＵＳＢデバイスのデバイス検出を正常に行えなくなるという問題も生じる。
【０００９】
本発明は上述の事情に鑑みてなされたものであり、メモリカードや他のＩ／Ｏカード等のような異種類のデバイス間でデータラインを共用することが可能なＩ／Ｏ装置および電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、メモリ装置とＩ／Ｏ装置を交換可能に装着可能な装着スロットを有する電子機器であって、前記装着スロットに装着されたメモリ装置を制御するためのメモリ制御手段と、前記メモリ装置およびＩ／Ｏ装置間で共用される所定のデータラインが不定状態となるのを防止するために前記データラインに接続され、前記データラインを所定の固定電位にプルアップするためのオン状態と前記データラインから分離されるオフ状態との切り換えが可能なアクティブ抵抗と、前記装着スロットに装着されたデバイスから属性情報をリードすることにより前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であるか否かを検出する手段と、前記装着スロットに装着された前記Ｉ／Ｏ装置との間のデータ転送を前記データラインを介して行うＩ／Ｏ制御手段であって、前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出するＩ／Ｏ制御手段とを具備し、前記データラインに前記Ｉ／Ｏ装置が接続された場合に前記データラインの論理レベルが変化するように前記電子機器側のデータラインに接続することが必要なデバイス検出用のプルダウン抵抗は、前記Ｉ／Ｏ装置内のデータラインに接続されており、且つ前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合には、前記Ｉ／Ｏ制御手段が前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出できるように、前記アクティブ抵抗をオン状態からオフ状態に切り換えるように構成されていることを特徴とする。
【００１２】
前記Ｉ／Ｏ装置としては、前記ホスト装置の周辺機器として機能する機能モジュールを内蔵してなるものや、前記ホスト装置の周辺機器として機能する外部機能モジュールを前記ホスト装置に接続するためのアダプタ装置として機能するものなどを利用することができる。
【００１３】
また、前記Ｉ／Ｏ装置は、例えばＩ／Ｏカードなどのように、ホスト装置に設けられた装着スロットに直接装着して使用されるものとして実現することが好ましい。これにより、ホスト装置とＩ／Ｏ装置と間の伝送遅延等を極力排除することが可能となるので、Ｉ／Ｏ装置内にプルダウン抵抗を設けた場合でも、そのプルダウン抵抗はホスト装置側に存在する場合と全く透過に機能することになる。
【００１７】
この電子機器の構成により、メモリ装置とＩ／Ｏ装置を同一の装着スロットに装着して効率よく使用することが可能となる。
【００１８】
また、特に、前記メモリ装置およびＩ／Ｏ装置間で共用される前記データラインに、前記メモリ制御手段および前記Ｉ／Ｏ制御手段の一方を接続する接続切り換え手段と、前記メモリ装置を制御するための第１モードと前記Ｉ／Ｏ装置を制御するための第２モードとを有し、前記第１モードと第２モードを切り換え可能な動作モード切換手段をさらに具備し、前記動作モード切換手段は、初期化時に前記第１モードに設定する手段を含み、前記属性情報のリードは、前記第１モードにおいて実行され、前記属性情報のリードによって前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合、前記接続切り換え手段による接続切り換えによって前記Ｉ／Ｏ制御手段が前記データラインに接続されるように構成することで、アクティブ抵抗がオン状態となる第１モードをデフォルトして使用できるようになり、データラインが不定状態になることを確実に防止することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係るＩ／Ｏ装置とそれを装着して使用可能な電子機器との関係が示されている。
【００２０】
本電子機器は例えばパーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の携帯型機器であり、ＳＤメモリカード２１を着脱自在に装着するためのメモリカード装着スロットであるＳＤスロット１３を有している。このＳＤスロット１３には、ＳＤメモリカード２１のみならず、それと同一形状のＩ／ＯカードであるＳＤ ＵＳＢカード２２を装着することができる。ＳＤ ＵＳＢカード２２はＵＳＢインターフェースを有するＩ／Ｏカードであり、例えばＵＳＢモデムカード、ＵＳＢネットワークカード、ＵＳＢ ＨＵＢカードなどの各種ＵＳＢデバイスとして実現することができる。本電子機器はこれらＳＤメモリカード２１およびＳＤ ＵＳＢカード２２のホスト装置１１として機能する。
【００２１】
前述したようにＳＤメモリカードは信号ピン数が９ピンであるので、ＳＤスロット１３にはそれら９ピンの信号ピンを有するコネクタが設けられている。ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２もそれぞれ９ピンの信号ピンを有するコネクタを有している。
【００２２】
ホスト装置１１には、各種データ処理に必要な機能に加え、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２を制御するためのハードウェアおよびソフトウェアが実装されている。ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はＳＤメモリカード２１およびＳＤ ＵＳＢカード２２を制御するためのハードウェアを制御するためのハードウェアであり、ＳＤメモリカード２１を制御するためのＳＤホストコントローラ（ＳＤ ＨＣ）１２１と、ＳＤ ＵＳＢカード２２を制御するためのＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２を内蔵している。
【００２３】
ＳＤホストコントローラ（ＳＤ ＨＣ）１２１からＳＤスロット１３に導出される９本の信号線の内、４本はデータライン（Ｄ０，Ｄ１，Ｄ２，Ｄ３）として用いられる。すなわち、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１は、４ビットデータ単位でＳＤメモリカード２１との間のデータ転送を実行する。
【００２４】
ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２は一対の差動信号線（Ｄ＋，Ｄ−）を用いてＳＤ ＵＳＢカード２２との間のシリアルデータ転送を行う。データラインＤ２はＤ＋信号線とワイヤードＯＲ接続されており、データラインＤ２がＤ＋信号線として用いられる。同様に、データラインＤ１とＤ＋信号線もワイヤードＯＲ接続されており、データラインＤ１がＤ−信号線として用いられる。
【００２５】
すなわち、４本のデータライン（Ｄ０，Ｄ１，Ｄ２，Ｄ３）の内、Ｄ１，Ｄ２については、ＳＤメモリカード２１との間のデータ転送と、ＳＤ ＵＳＢカード２２との間のデータ転送に共用されることになる。また、９本の信号線の内、コマンド信号（ＣＭＤ）線とクロック信号（ＣＬＫ）線は、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２の双方からの属性情報の読み出しに共用される。つまり、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２はそれぞれそのカードの種類や仕様等に関する属性情報を記憶しており、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２からの所定のコマンドにより、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２から属性情報を読み出すことができる。
【００２６】
差動信号線（Ｄ＋，Ｄ−）はシリアルデータ転送のみならず、前述したようにその論理レベルの変化によってＵＳＢデバイスの検出にも利用される。このため、通常は、Ｄ＋，Ｄ−線はそれぞれホスト装置内でプルダウン抵抗を介して接地されるが、本実施形態においてはこのようなデバイス検出用のプルダウン抵抗はＳＤ ＵＳＢカード２２に内蔵されている。よって、ホスト装置１１側にはデバイス検出用のプルダウン抵抗は設けられていない。デバイス検出用のプルダウン抵抗を内蔵したＳＤ ＵＳＢカード２２の構成については、図３で詳述する。
【００２７】
次に、図２を参照して、ＳＤメモリカード使用時のピン割り当てと、ＳＤ ＵＳＢカード使用時のピン割り当てについて説明する。
【００２８】
ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２は、ＳＤメモリモード（ＳＤｍｅｍｏｒｙ ｍｏｄｅ）とＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）との２つの動作モードを有している。
ＳＤメモリモード（ＳＤ ｍｅｍｏｒｙ ｍｏｄｅ）はＳＤメモリカード２１を制御するためのモードであり、デフォルトのモードとして使用される。一方、ＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）は、ＳＤ ＵＳＢカード２２を制御するための動作モードである。
【００２９】
（１）ＳＤメモリモード（ＳＤ ｍｅｍｏｒｙ ｍｏｄｅ）のピンアサイン
ＳＤメモリモードにおいては、信号ピン［１］にはカード検出信号（ＣＤ）およびデータラインＤ３（ＤＡＴＡ３）が割り当てられる。カード検出信号（ＣＤ）はカードの装着をホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２に通知するための信号であり、ＳＤメモリカード２１の装着時にはカード検出信号（ＣＤ）がＳＤメモリカード２１内のプルダウン抵抗によってＬレベルに変化する。信号ピン［２］にはコマンド／ステータスの転送に用いられるコマンド信号（ＣＭＤ）線が割り当てられる。信号ピン［３］および信号ピン［４］には接地電源（Ｖｓｓ１）および正電源（Ｖｄｄ）が割り当てられる。また、信号ピン［５］には、コマンド／ステータス転送等のための同期用のクロック信号（ＣＬＫ）線が割り当てられ、信号ピン［６］には接地電源（Ｖｓｓ２）が割り当てられる。また、信号ピン［７］〜［９］には、それぞれデータラインＤ０〜２（ＤＡＴＡ０，ＤＡＴＡ１，ＤＡＴＡ２）が割り当てられる。
【００３０】
（２）ＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）のピンアサイン
ＵＳＢモードにおいては、信号ピン［１］にはカード検出信号（ＣＤ）が割り当てられ、信号ピン［２］にはコマンド信号（ＣＭＤ）線が割り当てられる。信号ピン［３］には接地電源（ＧＮＤ）が割り当てられる。信号ピン［４］は予約ピンであり、使用されていない。また、信号ピン［５］にはクロック信号（ＣＬＫ）線が割り当てられ、信号ピン［６］には接地電源（ＧＮＤ）が割り当てられる。また、信号ピン［７］は予約であり、信号ピン［８］および［９］には、それぞれＤ−信号線、Ｄ＋信号線が割り当てられている。
【００３１】
次に、図３を参照して、デバイス検出用のプルダウン抵抗を内蔵したＳＤ ＵＳＢカード２２の構成について説明する。
図３（Ａ）は、ＳＤ ＵＳＢカード２２をＩ／Ｏアダプタ装置として構成した場合の例である。すなわち、ＳＤ ＵＳＢカード２２は、ホスト装置１１の周辺機器として機能する外部機能モジュールであるＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３をホスト装置１１に接続するためのアダプタ装置として機能する。
【００３２】
このＳＤ ＵＳＢカード２２にはＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３と接続するための接続インターフェースが設けられており、その接続インターフェースに接続された所定のケーブルを介してＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３に接続される。Ｉ／ＯアダプタであるＳＤ ＵＳＢカード２２には、図示のように、１５Ｋオームのプルダウン抵抗２２１，２２２（ＵＳＢ仕様７．３．２のＲｐｄ）が内蔵されている。プルダウン抵抗２２１はＤ＋線とＧＮＤ線との間に接続され、またプルダウン抵抗２２２はＤ−線とＧＮＤ線との間に接続されている。
【００３３】
ＳＤ ＵＳＢカード２２はＳＤスロット１３のコネクタに直結されるので、ホスト装置１１とＳＤ ＵＳＢカード２２間の伝送遅延等は無視することができる。よって、ＳＤ ＵＳＢカード２２にプルダウン抵抗を設けた場合でも、そのプルダウン抵抗はホスト装置１１側に存在する場合と全く透過に機能することになる。
【００３４】
ＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３には、１，５Ｋオームのプルアップ抵抗２３１（ＵＳＢ仕様７．３．２のＲｐｕ）と、Ｆｕｎｃｔｉｏｎを実現するゲートアレイ（ＧＡ）２３２が内蔵されている。ＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３がロウスピードデバイスである場合には、プルアップ抵抗２３１は図示のようにＤ−線に接続される。
【００３５】
図３（Ｂ）は、ＳＤ ＵＳＢカード２２自体にＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３を内蔵した場合の例である。この場合、前述のプルダウン抵抗２２１，２２２、およびプルアップ抵抗２３１もＳＤ ＵＳＢカード２２に内蔵される。
【００３６】
次に、図４を参照して、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２に設けられるＩ／Ｏバッファの構成について説明する。なお、ここではＳＤメモリカード２１とＳＤ ＵＳＢカード２２との間で共用されるデータラインＤ１，Ｄ２に関する構成にのみ着目することにする。
【００３７】
図４に示されているように、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１とＳＤスロット１３との間には、データラインＤ１，Ｄ２用の双方向のＩ／Ｏバッファ（Ｉ／Ｏセル）３００が設けられている。Ｉ／Ｏセル３００は、トライステート出力バッファ３０１，３０２、アクティブプルアップ抵抗３０３，３０４、入力バッファ３０５，３０６、およびＡＮＤゲート３０７，３０８から構成されている。
【００３８】
トライステート出力バッファ３０１，３０２は、ソフトウェアによって制御可能なイネーブル信号ＥＮ１によって動作状態と動作停止状態（Ｈｉ−Ｚ出力）とに切り換えられる。アクティブプルアップ抵抗３０３，３０４はデータラインＤ１，Ｄ２がカードの取り外し時に不定状態となるのを防止するためのものであり、通常はデータラインＤ１，Ｄ２を電源電位にプルアップするために用いられるが、ソフトウェアの制御によりデータラインＤ１，Ｄ２から抵抗および電源を切り離すことができる。
【００３９】
すなわち、アクティブプルアップ抵抗３０３，３０４は例えば図５のように抵抗と転送ゲートトランジスタとから構成されており、ソフトウェアによって制御可能なイネーブル信号ＥＮによって、データラインをプルアップするためのオン状態（転送ゲート＝ＯＮ）とデータラインから分離されるオフ状態（転送ゲート＝ＯＦＦ）とに切り換えられる。
【００４０】
ＡＮＤゲート３０７，３０８は、入力バッファ３０５，３０６を介して入力されたデータラインＤ１，Ｄ２からの信号がＳＤホストコントローラ（ＳＤ ＨＣ）１２１に伝達されるのを許可または禁止するためのゲートであり、ソフトウェアによって制御可能なイネーブル信号ＥＮ２によって制御される。
【００４１】
ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２とＳＤスロット１３との間にも、データラインＤ１，Ｄ２用の双方向のＩ／Ｏバッファ（Ｉ／Ｏセル）４００が設けられている。Ｉ／Ｏセル４００は、トライステート出力バッファ４０１，４０２、入力バッファ４０３，４０４、およびＡＮＤゲート４０５，４０６から構成されている。
【００４２】
トライステート出力バッファ４０１，４０２は、ソフトウェアによって制御可能なイネーブル信号ＥＮ３によって動作状態と動作停止状態（Ｈｉ−Ｚ出力）とに切り換えられる。ＡＮＤゲート４０５，４０６は、入力バッファ４０３，４０４を介して入力されたデータラインＤ１，Ｄ２からの信号がＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２に伝達されるのを許可または禁止するためのゲートであり、ソフトウェアによって制御可能なイネーブル信号ＥＮ４によって制御される。
【００４３】
Ｉ／Ｏセル３００，４００を制御するための各イネーブル信号の値は、例えばホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２内に設けられたＩ／Ｏレジスタに対する設定データによって決定される。つまり、ソフトウェアによってＩ／Ｏレジスタの設定データを書き換えることにより、データラインＤ１，Ｄ２に接続されるコントローラを、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１とＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２との間で切り換えることができる。
【００４４】
Ｉ／Ｏセル３００，４００の制御は次のように行われる。
ＳＤメモリモード動作時は、アクティブプルアップ抵抗３０３，３０４は共にオン状態（Ｐｕｌｌｕｐ ＯＮ）で動作し、ＵＳＢモード動作時は、アクティブプルアップ抵抗３０３，３０４は共にオフ状態（Ｐｕｌｌｕｐ ＯＦＦ）となり、データラインＤ１，Ｄ２を介して転送されるＵＳＢ信号（Ｄ＋，Ｄ−）に対する不要なプルアップによる影響がなくなる。
【００４５】
ＳＤメモリモード動作時、Ｉ／Ｏセル４００はＨｉ−Ｚ出力状態を保ち、データラインＤ１，Ｄ２の駆動は禁止される。反対に、ＵＳＢモード動作時は、Ｉ／Ｏセル３００は、Ｈｉ−Ｚ出力状態を保ち、データラインＤ１，Ｄ２の駆動は禁止される。また、ＵＳＢモード動作時におけるデータラインＤ１，Ｄ２上の信号の変化はＳＤホストコントローラ（ＳＤ ＨＣ）１２１には伝達されず、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１はその信号の変化を無視する。同様に、ＳＤメモリモード動作時におけるデータラインＤ１，Ｄ２上の信号の変化はＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２には伝達されず、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２はその信号の変化を無視する。
【００４６】
（ＵＳＢデバイス認識処理手順）
次に、図６のフローチャートを参照して、ＳＤ ＵＳＢカード２２の認識処理手順について説明する。
【００４７】
リセット直後およびＳＤメモリモードにおいては、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はその初期状態（ｉｎｉｔｉａｌ）に遷移しており、ＳＤメモリモードで動作する（ステップＳ１０１）。このステートでは、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２は低消費電力の動作停止状態（サスペンド）となっている。また、ＵＳＢホストコントローラ側のＩ／Ｏセル４００においては、トライステート出力バッファ４０１，４０２はＨｉ−Ｚ出力に保持され、ＡＮＤゲート４０５，４０６により入力信号の伝達は禁止されている。
【００４８】
この状態で、ＳＤスロット１３にデバイスが装着されると、信号ピン［１］のカード検出信号（ＣＤ）がＬレベルに変化する事により、デバイスの挿入が検出される。デバイスが挿入されたことは割り込み信号などによってソフトウェアに通知される。そして、ソフトウェアの制御の下、挿入されたデバイスの検出を行うためにＣＭＤ信号を使用したステータスリードが行われる（ステップＳ１０２）。そして、ステータスリードでデバイスから読み込んだ属性情報に基づいて、挿入されたデバイスがＵＳＢデバイス、つまりＳＤ ＵＳＢカード２２であるかどうかが判断される（ステップＳ１０３）。ＳＤ ＵＳＢカード２２ではない場合には、ＵＳＢデバイス以外の他のＩ／Ｏカード若しくはＳＤメモリカードに対応した検出シーケンスが実行される（ステップＳ１０４）。
【００４９】
挿入されたデバイスがＵＳＢデバイス（ＳＤ ＵＳＢカード２２）であれば、ソフトウェアの制御により、データラインＤ１，Ｄ２のアクティブプルアップをオフにする（ステップＳ１０５）。そして、ソフトウェアの制御により、データラインＤ１，Ｄ２に接続されるホストコントローラを切り換えるためのＩ／Ｏバッファのスイッチ処理が行われる（ステップＳ１０６）。
【００５０】
このスイッチ処理では、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１側のＩ／Ｏセル３００のトライステート出力バッファ３０１，３０２はＨｉ−Ｚ出力に設定され、またＡＮＤゲート３０７，３０８により入力信号の伝達が禁止される。そして、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１は低消費電力の動作停止状態（サスペンド）に設定される。また、ＵＳＢホストコントローラ側のＩ／Ｏセル４００においては、トライステート出力バッファ４０１，４０２は動作状態に設定されるとともに、ＡＮＤゲート４０５，４０６が開かれて入力信号の伝達が許可される。
【００５１】
この後、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２をサスペンド状態から動作状態に復帰させるウェイクアップ処理が実行される（ステップＳ１０７）。これにより、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２によるＵＳＢデバイスの検出が可能となる。以降は、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はＵＳＢモードで動作し、ＳＤ ＵＳＢカード２２の制御を開始する。
【００５２】
以上のように、本実施形態においては、ＳＤ ＵＳＢカード２２側にデバイス検出用のプルダウン抵抗２２１，２２２を設けることにより、データラインＤ１，Ｄ２自体に影響を及ぼすことなく、データラインＤ１，Ｄ２をＵＳＢ仕様の差動信号線対（Ｄ＋，Ｄ−）として使用することが可能となり、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２によるＳＤ ＵＳＢカード２２の検出、およびＵＳＢデータ転送を行うことができる。また、ＳＤメモリカード２１を装着した場合には、データラインＤ１，Ｄ２上の信号から不要なプルダウンによる影響を排除することができる。よって、同一のスロットをＳＤメモリカード２１とＳＤＵＳＢカード２２間で共用することが可能となる。特に、ＳＤ ＵＳＢカード２２はＵＳＢデバイスであるので、ＵＳＢ仕様の様々なＩ／Ｏ装置をＳＤメモリカード２１用のスロットに装着して使用することが可能となり、小型携帯機器の機能拡張性を大幅に向上させることができる。
【００５３】
さらに、アクティブプルアップ抵抗３０３，３０４を使用し、ＵＳＢモード時はアクティブプルアップ抵抗３０３，３０４をオフすることにより、カード非装着時にデータラインＤ１，Ｄ２が不定状態となることによる不具合の防止と、ＵＳＢ信号に対する不要なプルアップによる影響の排除の両立を図ることができる。
【００５４】
なお、本実施形態では、アクティブプルアップ抵抗によってデータラインＤ１，Ｄ２が不定状態となることを防止したが、そのアクティブプルアップ抵抗の代わりに、アクティブプルダウン抵抗を用いてデバイス非接続時のデータラインＤ１，Ｄ２を接地電位に設定するようにしても良い。また、本実施形態では、ＵＳＢデバイスを例示して説明したが、ＵＳＢデバイスと同様のデバイス検出、データ転送を行うものであれば、他の各種Ｉ／Ｏデバイスにも適用することができる。また、本実施形態では、ＳＤメモリモードとＵＳＢモードの２つについてのみ説明したが、Ｉ／Ｏデバイスを制御するための動作モードとして、ＵＳＢモード以外の他の各種Ｉ／Ｏモードを追加しても良い。さらに、既存のＰＣカードスロット用のアダプタ装置を介してＳＤメモリカード２１やＳＤ ＵＳＢカード２２をホスト装置に装着するような構成に本発明を適用することも可能である。
【００５５】
また、デバイス検出用のプルダウン抵抗としてアクティブプルダウン抵抗を用いれば、原理的にはそれをホスト装置側に接続しておくことも可能となるが、この場合は、抵抗値の厳密な設定が難しくなり、差動信号線（Ｄ＋，Ｄ−）の電位をデータ転送に必要な正常な値に維持できなくなるなどの問題が生じる。よって、デバイス検出用のプルダウン抵抗をＵＳＢデバイス側に設けるという本発明の構成は、最も簡単で且つ信頼性の高い手法である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、種類の異なるデバイス間でデータラインを共用することが可能となり、小型電子機器の機能拡張を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＩ／Ｏカードと電子機器の構成を示すブロック図。
【図２】同実施形態における装着スロットのピンアサインを説明するための図。
【図３】同実施形態におけるＩ／Ｏカードの内部構造を説明するための図。
【図４】同実施形態における電子機器側のＩ／Ｏバッファの構成を説明するための図。
【図５】同実施形態で用いられるアクティブプルアップの具体的な構成の一例を示す図。
【図６】同実施形態におけるＵＳＢデバイス認識処理手順を説明するためのフローチャート。
【符号の説明】
１１…ホスト装置
１２…ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）
１３…ＳＤスロット
２１…ＳＤメモリカード
２２…ＳＤ ＵＳＢカード
１２１…ＳＤホストコントローラ（ＳＤ ＨＣ）
１２２…ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）
２２１，２２２…デバイス検出用プルダウン抵抗
３０３，３０４…アクティブプルアップ抵抗
３００，４００…Ｉ／Ｏセル
【発明の属する技術分野】
本発明はＩ／Ｏ装置および電子機器に関し、特にホスト装置に着脱自在に装着可能なＩ／Ｏ装置および同Ｉ／Ｏ装置のホスト装置として動作する電子機器に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の携帯可能な小型電子機器においては、メモリカードが装着可能に構成されている。メモリカードとしては、ＰＣカードや、それよりもさらに小型のカードメディアが利用され始めている。代表的な小型カードメディアとしては、ＳＤ（Secure Digital）メモリカードが知られている。
【０００３】
このＳＤメモリカードは、信号ピン数が９ピンであり、そのうちの４ピンをデータ線として用いている。つまりＳＤメモリカードでは、４ビットデータ転送を実現することで、それ以前の１ビットデータ転送を行う小型メモリカードに比べてデータ転送能力の向上を図っている。
【０００４】
ところで、最近では、このような小型カードメディアにおいても、例えばモデムカード、ネットワークカードなどのＩ／Ｏ装置としての機能が要求され始めている。例えばＳＤメモリカードと同一形状のＩ／Ｏカードを実現することにより、コネクタの実装が困難な小型電子機器においても容易にその機能拡張を図ることが可能となる。
【０００５】
【発明が解決しようとする課題】
同一のカードスロットにメモリカードとＩ／Ｏカードとを装着できるようにするためには、メモリカードとＩ／Ｏカードとの間でデータラインなどの信号線を共用できるようにすることが必要となる。しかし、この場合、Ｉ／Ｏカードの種類によっては、データラインに接続することが必要な負荷抵抗の仕様の違いなどにより様々な問題が生じる。
【０００６】
たとえば、Ｉ／ＯカードをＵＳＢデバイスとして実現する場合には、データラインに接続することが必要なＵＳＢデバイス検出用のプルダウン抵抗の影響により、メモリカードとの間の正常なデータ転送ができなくなるという問題が生じる。すなわち、ＵＳＢ仕様においては、一対の差動信号線（Ｄ＋，Ｄ−）がデータラインとして使用され、そのデータラインによってデータ転送が行われるが、ホストコントローラ側においてはデバイス検出用のプルダウン抵抗をそのデータラインに接続することが必要となる。ＵＳＢデバイスには高速動作可能なフルスピードデバイスと低速動作可能なロウスピードデバイスとがあり、フルスピードデバイス内ではＤ＋信号線をプルアップすることが必要とされ、またロウスピードデバイス内ではＤ−信号線をプルアップすることが必要とされている。これにより、ホストコントローラは、（Ｄ＋，Ｄ−）＝（Ｈ，Ｌ）への変化によってフルスピードデバイスの接続を検出できるとともに、（Ｄ＋，Ｄ−）＝（Ｈ，Ｌ）への変化によってロウスピードデバイスの接続を検出することができる。
【０００７】
ホストコントローラ側に設けることが必要なデバイス検出用のプルダウン抵抗の値は１５Ｋオームと比較的大きいため、メモリカードとの間のデータ転送を行う場合にはそのプルダウン抵抗の影響は無視することはできなくなる。このため、ＵＳＢデバイスとメモリカードとの間でデータラインを共用することは困難であった。
【０００８】
また、一般に、メモリカードのインターフェース部においては、メモリカードの取り外し時にデータラインが不定状態となることによる不具合を防止するために、プルアップ抵抗やプルダウン抵抗などをデータラインに接続しておくという構成が用いられる場合がある。この場合、ＵＳＢデバイスとの間のデータ転送時においては、差動信号線（Ｄ＋，Ｄ−）の電位をデータ転送に必要な正常な値に維持できなくなったり、あるいはＵＳＢデバイスのデバイス検出を正常に行えなくなるという問題も生じる。
【０００９】
本発明は上述の事情に鑑みてなされたものであり、メモリカードや他のＩ／Ｏカード等のような異種類のデバイス間でデータラインを共用することが可能なＩ／Ｏ装置および電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、メモリ装置とＩ／Ｏ装置を交換可能に装着可能な装着スロットを有する電子機器であって、前記装着スロットに装着されたメモリ装置を制御するためのメモリ制御手段と、前記メモリ装置およびＩ／Ｏ装置間で共用される所定のデータラインが不定状態となるのを防止するために前記データラインに接続され、前記データラインを所定の固定電位にプルアップするためのオン状態と前記データラインから分離されるオフ状態との切り換えが可能なアクティブ抵抗と、前記装着スロットに装着されたデバイスから属性情報をリードすることにより前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であるか否かを検出する手段と、前記装着スロットに装着された前記Ｉ／Ｏ装置との間のデータ転送を前記データラインを介して行うＩ／Ｏ制御手段であって、前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出するＩ／Ｏ制御手段とを具備し、前記データラインに前記Ｉ／Ｏ装置が接続された場合に前記データラインの論理レベルが変化するように前記電子機器側のデータラインに接続することが必要なデバイス検出用のプルダウン抵抗は、前記Ｉ／Ｏ装置内のデータラインに接続されており、且つ前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合には、前記Ｉ／Ｏ制御手段が前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出できるように、前記アクティブ抵抗をオン状態からオフ状態に切り換えるように構成されていることを特徴とする。
【００１２】
前記Ｉ／Ｏ装置としては、前記ホスト装置の周辺機器として機能する機能モジュールを内蔵してなるものや、前記ホスト装置の周辺機器として機能する外部機能モジュールを前記ホスト装置に接続するためのアダプタ装置として機能するものなどを利用することができる。
【００１３】
また、前記Ｉ／Ｏ装置は、例えばＩ／Ｏカードなどのように、ホスト装置に設けられた装着スロットに直接装着して使用されるものとして実現することが好ましい。これにより、ホスト装置とＩ／Ｏ装置と間の伝送遅延等を極力排除することが可能となるので、Ｉ／Ｏ装置内にプルダウン抵抗を設けた場合でも、そのプルダウン抵抗はホスト装置側に存在する場合と全く透過に機能することになる。
【００１７】
この電子機器の構成により、メモリ装置とＩ／Ｏ装置を同一の装着スロットに装着して効率よく使用することが可能となる。
【００１８】
また、特に、前記メモリ装置およびＩ／Ｏ装置間で共用される前記データラインに、前記メモリ制御手段および前記Ｉ／Ｏ制御手段の一方を接続する接続切り換え手段と、前記メモリ装置を制御するための第１モードと前記Ｉ／Ｏ装置を制御するための第２モードとを有し、前記第１モードと第２モードを切り換え可能な動作モード切換手段をさらに具備し、前記動作モード切換手段は、初期化時に前記第１モードに設定する手段を含み、前記属性情報のリードは、前記第１モードにおいて実行され、前記属性情報のリードによって前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合、前記接続切り換え手段による接続切り換えによって前記Ｉ／Ｏ制御手段が前記データラインに接続されるように構成することで、アクティブ抵抗がオン状態となる第１モードをデフォルトして使用できるようになり、データラインが不定状態になることを確実に防止することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係るＩ／Ｏ装置とそれを装着して使用可能な電子機器との関係が示されている。
【００２０】
本電子機器は例えばパーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の携帯型機器であり、ＳＤメモリカード２１を着脱自在に装着するためのメモリカード装着スロットであるＳＤスロット１３を有している。このＳＤスロット１３には、ＳＤメモリカード２１のみならず、それと同一形状のＩ／ＯカードであるＳＤ ＵＳＢカード２２を装着することができる。ＳＤ ＵＳＢカード２２はＵＳＢインターフェースを有するＩ／Ｏカードであり、例えばＵＳＢモデムカード、ＵＳＢネットワークカード、ＵＳＢ ＨＵＢカードなどの各種ＵＳＢデバイスとして実現することができる。本電子機器はこれらＳＤメモリカード２１およびＳＤ ＵＳＢカード２２のホスト装置１１として機能する。
【００２１】
前述したようにＳＤメモリカードは信号ピン数が９ピンであるので、ＳＤスロット１３にはそれら９ピンの信号ピンを有するコネクタが設けられている。ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２もそれぞれ９ピンの信号ピンを有するコネクタを有している。
【００２２】
ホスト装置１１には、各種データ処理に必要な機能に加え、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２を制御するためのハードウェアおよびソフトウェアが実装されている。ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はＳＤメモリカード２１およびＳＤ ＵＳＢカード２２を制御するためのハードウェアを制御するためのハードウェアであり、ＳＤメモリカード２１を制御するためのＳＤホストコントローラ（ＳＤ ＨＣ）１２１と、ＳＤ ＵＳＢカード２２を制御するためのＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２を内蔵している。
【００２３】
ＳＤホストコントローラ（ＳＤ ＨＣ）１２１からＳＤスロット１３に導出される９本の信号線の内、４本はデータライン（Ｄ０，Ｄ１，Ｄ２，Ｄ３）として用いられる。すなわち、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１は、４ビットデータ単位でＳＤメモリカード２１との間のデータ転送を実行する。
【００２４】
ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２は一対の差動信号線（Ｄ＋，Ｄ−）を用いてＳＤ ＵＳＢカード２２との間のシリアルデータ転送を行う。データラインＤ２はＤ＋信号線とワイヤードＯＲ接続されており、データラインＤ２がＤ＋信号線として用いられる。同様に、データラインＤ１とＤ＋信号線もワイヤードＯＲ接続されており、データラインＤ１がＤ−信号線として用いられる。
【００２５】
すなわち、４本のデータライン（Ｄ０，Ｄ１，Ｄ２，Ｄ３）の内、Ｄ１，Ｄ２については、ＳＤメモリカード２１との間のデータ転送と、ＳＤ ＵＳＢカード２２との間のデータ転送に共用されることになる。また、９本の信号線の内、コマンド信号（ＣＭＤ）線とクロック信号（ＣＬＫ）線は、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２の双方からの属性情報の読み出しに共用される。つまり、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２はそれぞれそのカードの種類や仕様等に関する属性情報を記憶しており、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２からの所定のコマンドにより、ＳＤメモリカード２１およびＳＤ ＵＳＢカード２２から属性情報を読み出すことができる。
【００２６】
差動信号線（Ｄ＋，Ｄ−）はシリアルデータ転送のみならず、前述したようにその論理レベルの変化によってＵＳＢデバイスの検出にも利用される。このため、通常は、Ｄ＋，Ｄ−線はそれぞれホスト装置内でプルダウン抵抗を介して接地されるが、本実施形態においてはこのようなデバイス検出用のプルダウン抵抗はＳＤ ＵＳＢカード２２に内蔵されている。よって、ホスト装置１１側にはデバイス検出用のプルダウン抵抗は設けられていない。デバイス検出用のプルダウン抵抗を内蔵したＳＤ ＵＳＢカード２２の構成については、図３で詳述する。
【００２７】
次に、図２を参照して、ＳＤメモリカード使用時のピン割り当てと、ＳＤ ＵＳＢカード使用時のピン割り当てについて説明する。
【００２８】
ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２は、ＳＤメモリモード（ＳＤｍｅｍｏｒｙ ｍｏｄｅ）とＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）との２つの動作モードを有している。
ＳＤメモリモード（ＳＤ ｍｅｍｏｒｙ ｍｏｄｅ）はＳＤメモリカード２１を制御するためのモードであり、デフォルトのモードとして使用される。一方、ＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）は、ＳＤ ＵＳＢカード２２を制御するための動作モードである。
【００２９】
（１）ＳＤメモリモード（ＳＤ ｍｅｍｏｒｙ ｍｏｄｅ）のピンアサイン
ＳＤメモリモードにおいては、信号ピン［１］にはカード検出信号（ＣＤ）およびデータラインＤ３（ＤＡＴＡ３）が割り当てられる。カード検出信号（ＣＤ）はカードの装着をホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２に通知するための信号であり、ＳＤメモリカード２１の装着時にはカード検出信号（ＣＤ）がＳＤメモリカード２１内のプルダウン抵抗によってＬレベルに変化する。信号ピン［２］にはコマンド／ステータスの転送に用いられるコマンド信号（ＣＭＤ）線が割り当てられる。信号ピン［３］および信号ピン［４］には接地電源（Ｖｓｓ１）および正電源（Ｖｄｄ）が割り当てられる。また、信号ピン［５］には、コマンド／ステータス転送等のための同期用のクロック信号（ＣＬＫ）線が割り当てられ、信号ピン［６］には接地電源（Ｖｓｓ２）が割り当てられる。また、信号ピン［７］〜［９］には、それぞれデータラインＤ０〜２（ＤＡＴＡ０，ＤＡＴＡ１，ＤＡＴＡ２）が割り当てられる。
【００３０】
（２）ＵＳＢモード（ＳＤ Ｉ／Ｏ ＵＳＢ−ＨＣ ｍｏｄｅ）のピンアサイン
ＵＳＢモードにおいては、信号ピン［１］にはカード検出信号（ＣＤ）が割り当てられ、信号ピン［２］にはコマンド信号（ＣＭＤ）線が割り当てられる。信号ピン［３］には接地電源（ＧＮＤ）が割り当てられる。信号ピン［４］は予約ピンであり、使用されていない。また、信号ピン［５］にはクロック信号（ＣＬＫ）線が割り当てられ、信号ピン［６］には接地電源（ＧＮＤ）が割り当てられる。また、信号ピン［７］は予約であり、信号ピン［８］および［９］には、それぞれＤ−信号線、Ｄ＋信号線が割り当てられている。
【００３１】
次に、図３を参照して、デバイス検出用のプルダウン抵抗を内蔵したＳＤ ＵＳＢカード２２の構成について説明する。
図３（Ａ）は、ＳＤ ＵＳＢカード２２をＩ／Ｏアダプタ装置として構成した場合の例である。すなわち、ＳＤ ＵＳＢカード２２は、ホスト装置１１の周辺機器として機能する外部機能モジュールであるＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３をホスト装置１１に接続するためのアダプタ装置として機能する。
【００３２】
このＳＤ ＵＳＢカード２２にはＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３と接続するための接続インターフェースが設けられており、その接続インターフェースに接続された所定のケーブルを介してＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３に接続される。Ｉ／ＯアダプタであるＳＤ ＵＳＢカード２２には、図示のように、１５Ｋオームのプルダウン抵抗２２１，２２２（ＵＳＢ仕様７．３．２のＲｐｄ）が内蔵されている。プルダウン抵抗２２１はＤ＋線とＧＮＤ線との間に接続され、またプルダウン抵抗２２２はＤ−線とＧＮＤ線との間に接続されている。
【００３３】
ＳＤ ＵＳＢカード２２はＳＤスロット１３のコネクタに直結されるので、ホスト装置１１とＳＤ ＵＳＢカード２２間の伝送遅延等は無視することができる。よって、ＳＤ ＵＳＢカード２２にプルダウン抵抗を設けた場合でも、そのプルダウン抵抗はホスト装置１１側に存在する場合と全く透過に機能することになる。
【００３４】
ＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３には、１，５Ｋオームのプルアップ抵抗２３１（ＵＳＢ仕様７．３．２のＲｐｕ）と、Ｆｕｎｃｔｉｏｎを実現するゲートアレイ（ＧＡ）２３２が内蔵されている。ＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３がロウスピードデバイスである場合には、プルアップ抵抗２３１は図示のようにＤ−線に接続される。
【００３５】
図３（Ｂ）は、ＳＤ ＵＳＢカード２２自体にＵＳＢ Ｄｅｖｉｃｅ Ｆｕｎｃｔｉｏｎ部２３を内蔵した場合の例である。この場合、前述のプルダウン抵抗２２１，２２２、およびプルアップ抵抗２３１もＳＤ ＵＳＢカード２２に内蔵される。
【００３６】
次に、図４を参照して、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２に設けられるＩ／Ｏバッファの構成について説明する。なお、ここではＳＤメモリカード２１とＳＤ ＵＳＢカード２２との間で共用されるデータラインＤ１，Ｄ２に関する構成にのみ着目することにする。
【００３７】
図４に示されているように、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１とＳＤスロット１３との間には、データラインＤ１，Ｄ２用の双方向のＩ／Ｏバッファ（Ｉ／Ｏセル）３００が設けられている。Ｉ／Ｏセル３００は、トライステート出力バッファ３０１，３０２、アクティブプルアップ抵抗３０３，３０４、入力バッファ３０５，３０６、およびＡＮＤゲート３０７，３０８から構成されている。
【００３８】
トライステート出力バッファ３０１，３０２は、ソフトウェアによって制御可能なイネーブル信号ＥＮ１によって動作状態と動作停止状態（Ｈｉ−Ｚ出力）とに切り換えられる。アクティブプルアップ抵抗３０３，３０４はデータラインＤ１，Ｄ２がカードの取り外し時に不定状態となるのを防止するためのものであり、通常はデータラインＤ１，Ｄ２を電源電位にプルアップするために用いられるが、ソフトウェアの制御によりデータラインＤ１，Ｄ２から抵抗および電源を切り離すことができる。
【００３９】
すなわち、アクティブプルアップ抵抗３０３，３０４は例えば図５のように抵抗と転送ゲートトランジスタとから構成されており、ソフトウェアによって制御可能なイネーブル信号ＥＮによって、データラインをプルアップするためのオン状態（転送ゲート＝ＯＮ）とデータラインから分離されるオフ状態（転送ゲート＝ＯＦＦ）とに切り換えられる。
【００４０】
ＡＮＤゲート３０７，３０８は、入力バッファ３０５，３０６を介して入力されたデータラインＤ１，Ｄ２からの信号がＳＤホストコントローラ（ＳＤ ＨＣ）１２１に伝達されるのを許可または禁止するためのゲートであり、ソフトウェアによって制御可能なイネーブル信号ＥＮ２によって制御される。
【００４１】
ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２とＳＤスロット１３との間にも、データラインＤ１，Ｄ２用の双方向のＩ／Ｏバッファ（Ｉ／Ｏセル）４００が設けられている。Ｉ／Ｏセル４００は、トライステート出力バッファ４０１，４０２、入力バッファ４０３，４０４、およびＡＮＤゲート４０５，４０６から構成されている。
【００４２】
トライステート出力バッファ４０１，４０２は、ソフトウェアによって制御可能なイネーブル信号ＥＮ３によって動作状態と動作停止状態（Ｈｉ−Ｚ出力）とに切り換えられる。ＡＮＤゲート４０５，４０６は、入力バッファ４０３，４０４を介して入力されたデータラインＤ１，Ｄ２からの信号がＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２に伝達されるのを許可または禁止するためのゲートであり、ソフトウェアによって制御可能なイネーブル信号ＥＮ４によって制御される。
【００４３】
Ｉ／Ｏセル３００，４００を制御するための各イネーブル信号の値は、例えばホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２内に設けられたＩ／Ｏレジスタに対する設定データによって決定される。つまり、ソフトウェアによってＩ／Ｏレジスタの設定データを書き換えることにより、データラインＤ１，Ｄ２に接続されるコントローラを、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１とＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２との間で切り換えることができる。
【００４４】
Ｉ／Ｏセル３００，４００の制御は次のように行われる。
ＳＤメモリモード動作時は、アクティブプルアップ抵抗３０３，３０４は共にオン状態（Ｐｕｌｌｕｐ ＯＮ）で動作し、ＵＳＢモード動作時は、アクティブプルアップ抵抗３０３，３０４は共にオフ状態（Ｐｕｌｌｕｐ ＯＦＦ）となり、データラインＤ１，Ｄ２を介して転送されるＵＳＢ信号（Ｄ＋，Ｄ−）に対する不要なプルアップによる影響がなくなる。
【００４５】
ＳＤメモリモード動作時、Ｉ／Ｏセル４００はＨｉ−Ｚ出力状態を保ち、データラインＤ１，Ｄ２の駆動は禁止される。反対に、ＵＳＢモード動作時は、Ｉ／Ｏセル３００は、Ｈｉ−Ｚ出力状態を保ち、データラインＤ１，Ｄ２の駆動は禁止される。また、ＵＳＢモード動作時におけるデータラインＤ１，Ｄ２上の信号の変化はＳＤホストコントローラ（ＳＤ ＨＣ）１２１には伝達されず、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１はその信号の変化を無視する。同様に、ＳＤメモリモード動作時におけるデータラインＤ１，Ｄ２上の信号の変化はＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２には伝達されず、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２はその信号の変化を無視する。
【００４６】
（ＵＳＢデバイス認識処理手順）
次に、図６のフローチャートを参照して、ＳＤ ＵＳＢカード２２の認識処理手順について説明する。
【００４７】
リセット直後およびＳＤメモリモードにおいては、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はその初期状態（ｉｎｉｔｉａｌ）に遷移しており、ＳＤメモリモードで動作する（ステップＳ１０１）。このステートでは、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２は低消費電力の動作停止状態（サスペンド）となっている。また、ＵＳＢホストコントローラ側のＩ／Ｏセル４００においては、トライステート出力バッファ４０１，４０２はＨｉ−Ｚ出力に保持され、ＡＮＤゲート４０５，４０６により入力信号の伝達は禁止されている。
【００４８】
この状態で、ＳＤスロット１３にデバイスが装着されると、信号ピン［１］のカード検出信号（ＣＤ）がＬレベルに変化する事により、デバイスの挿入が検出される。デバイスが挿入されたことは割り込み信号などによってソフトウェアに通知される。そして、ソフトウェアの制御の下、挿入されたデバイスの検出を行うためにＣＭＤ信号を使用したステータスリードが行われる（ステップＳ１０２）。そして、ステータスリードでデバイスから読み込んだ属性情報に基づいて、挿入されたデバイスがＵＳＢデバイス、つまりＳＤ ＵＳＢカード２２であるかどうかが判断される（ステップＳ１０３）。ＳＤ ＵＳＢカード２２ではない場合には、ＵＳＢデバイス以外の他のＩ／Ｏカード若しくはＳＤメモリカードに対応した検出シーケンスが実行される（ステップＳ１０４）。
【００４９】
挿入されたデバイスがＵＳＢデバイス（ＳＤ ＵＳＢカード２２）であれば、ソフトウェアの制御により、データラインＤ１，Ｄ２のアクティブプルアップをオフにする（ステップＳ１０５）。そして、ソフトウェアの制御により、データラインＤ１，Ｄ２に接続されるホストコントローラを切り換えるためのＩ／Ｏバッファのスイッチ処理が行われる（ステップＳ１０６）。
【００５０】
このスイッチ処理では、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１側のＩ／Ｏセル３００のトライステート出力バッファ３０１，３０２はＨｉ−Ｚ出力に設定され、またＡＮＤゲート３０７，３０８により入力信号の伝達が禁止される。そして、ＳＤホストコントローラ（ＳＤ ＨＣ）１２１は低消費電力の動作停止状態（サスペンド）に設定される。また、ＵＳＢホストコントローラ側のＩ／Ｏセル４００においては、トライステート出力バッファ４０１，４０２は動作状態に設定されるとともに、ＡＮＤゲート４０５，４０６が開かれて入力信号の伝達が許可される。
【００５１】
この後、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２をサスペンド状態から動作状態に復帰させるウェイクアップ処理が実行される（ステップＳ１０７）。これにより、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２によるＵＳＢデバイスの検出が可能となる。以降は、ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）１２はＵＳＢモードで動作し、ＳＤ ＵＳＢカード２２の制御を開始する。
【００５２】
以上のように、本実施形態においては、ＳＤ ＵＳＢカード２２側にデバイス検出用のプルダウン抵抗２２１，２２２を設けることにより、データラインＤ１，Ｄ２自体に影響を及ぼすことなく、データラインＤ１，Ｄ２をＵＳＢ仕様の差動信号線対（Ｄ＋，Ｄ−）として使用することが可能となり、ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）１２２によるＳＤ ＵＳＢカード２２の検出、およびＵＳＢデータ転送を行うことができる。また、ＳＤメモリカード２１を装着した場合には、データラインＤ１，Ｄ２上の信号から不要なプルダウンによる影響を排除することができる。よって、同一のスロットをＳＤメモリカード２１とＳＤＵＳＢカード２２間で共用することが可能となる。特に、ＳＤ ＵＳＢカード２２はＵＳＢデバイスであるので、ＵＳＢ仕様の様々なＩ／Ｏ装置をＳＤメモリカード２１用のスロットに装着して使用することが可能となり、小型携帯機器の機能拡張性を大幅に向上させることができる。
【００５３】
さらに、アクティブプルアップ抵抗３０３，３０４を使用し、ＵＳＢモード時はアクティブプルアップ抵抗３０３，３０４をオフすることにより、カード非装着時にデータラインＤ１，Ｄ２が不定状態となることによる不具合の防止と、ＵＳＢ信号に対する不要なプルアップによる影響の排除の両立を図ることができる。
【００５４】
なお、本実施形態では、アクティブプルアップ抵抗によってデータラインＤ１，Ｄ２が不定状態となることを防止したが、そのアクティブプルアップ抵抗の代わりに、アクティブプルダウン抵抗を用いてデバイス非接続時のデータラインＤ１，Ｄ２を接地電位に設定するようにしても良い。また、本実施形態では、ＵＳＢデバイスを例示して説明したが、ＵＳＢデバイスと同様のデバイス検出、データ転送を行うものであれば、他の各種Ｉ／Ｏデバイスにも適用することができる。また、本実施形態では、ＳＤメモリモードとＵＳＢモードの２つについてのみ説明したが、Ｉ／Ｏデバイスを制御するための動作モードとして、ＵＳＢモード以外の他の各種Ｉ／Ｏモードを追加しても良い。さらに、既存のＰＣカードスロット用のアダプタ装置を介してＳＤメモリカード２１やＳＤ ＵＳＢカード２２をホスト装置に装着するような構成に本発明を適用することも可能である。
【００５５】
また、デバイス検出用のプルダウン抵抗としてアクティブプルダウン抵抗を用いれば、原理的にはそれをホスト装置側に接続しておくことも可能となるが、この場合は、抵抗値の厳密な設定が難しくなり、差動信号線（Ｄ＋，Ｄ−）の電位をデータ転送に必要な正常な値に維持できなくなるなどの問題が生じる。よって、デバイス検出用のプルダウン抵抗をＵＳＢデバイス側に設けるという本発明の構成は、最も簡単で且つ信頼性の高い手法である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、種類の異なるデバイス間でデータラインを共用することが可能となり、小型電子機器の機能拡張を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＩ／Ｏカードと電子機器の構成を示すブロック図。
【図２】同実施形態における装着スロットのピンアサインを説明するための図。
【図３】同実施形態におけるＩ／Ｏカードの内部構造を説明するための図。
【図４】同実施形態における電子機器側のＩ／Ｏバッファの構成を説明するための図。
【図５】同実施形態で用いられるアクティブプルアップの具体的な構成の一例を示す図。
【図６】同実施形態におけるＵＳＢデバイス認識処理手順を説明するためのフローチャート。
【符号の説明】
１１…ホスト装置
１２…ホストコントローラＬＳＩ（ＨＣ ＬＳＩ）
１３…ＳＤスロット
２１…ＳＤメモリカード
２２…ＳＤ ＵＳＢカード
１２１…ＳＤホストコントローラ（ＳＤ ＨＣ）
１２２…ＵＳＢホストコントローラ（ＵＳＢ ＨＣ）
２２１，２２２…デバイス検出用プルダウン抵抗
３０３，３０４…アクティブプルアップ抵抗
３００，４００…Ｉ／Ｏセル
Claims (2)
- メモリ装置とＩ／Ｏ装置を交換可能に装着可能な装着スロットを有する電子機器であって、
前記装着スロットに装着されたメモリ装置を制御するためのメモリ制御手段と、
前記メモリ装置およびＩ／Ｏ装置間で共用される所定のデータラインが不定状態となるのを防止するために前記データラインに接続され、前記データラインを所定の固定電位にプルアップするためのオン状態と前記データラインから分離されるオフ状態との切り換えが可能なアクティブ抵抗と、
前記装着スロットに装着されたデバイスから属性情報をリードすることにより前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であるか否かを検出する手段と、
前記装着スロットに装着された前記Ｉ／Ｏ装置との間のデータ転送を前記データラインを介して行うＩ／Ｏ制御手段であって、前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出するＩ／Ｏ制御手段とを具備し、
前記データラインに前記Ｉ／Ｏ装置が接続された場合に前記データラインの論理レベルが変化するように前記電子機器側のデータラインに接続することが必要なデバイス検出用のプルダウン抵抗は、前記Ｉ／Ｏ装置内のデータラインに接続されており、且つ前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合には、前記Ｉ／Ｏ制御手段が前記データラインの論理レベルの変化に応じて前記装着スロットに装着された前記Ｉ／Ｏ装置の種別を検出できるように、前記アクティブ抵抗をオン状態からオフ状態に切り換えるように構成されていることを特徴とする電子機器。 - 前記メモリ装置および前記Ｉ／Ｏ装置間で共用される前記データラインに、前記メモリ制御手段および前記Ｉ／Ｏ制御手段の一方を接続する接続切り換え手段と、
前記メモリ装置を制御するための第１モードと前記Ｉ／Ｏ装置を制御するための第２モードとを有し、前記第１モードと第２モードを切り換え可能な動作モード切換手段をさらに具備し、
前記動作モード切換手段は、初期化時に前記第１モードに設定する手段を含み、
前記属性情報のリードは、前記第１モードにおいて実行され、
前記属性情報のリードによって前記装着スロットに装着されたデバイスが前記Ｉ／Ｏ装置であることが検出された場合、前記接続切り換え手段による接続切り換えによって前記Ｉ／Ｏ制御手段が前記データラインに接続されるように構成されていることを特徴とする請求項１記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121331A JP3795725B2 (ja) | 2000-04-21 | 2000-04-21 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121331A JP3795725B2 (ja) | 2000-04-21 | 2000-04-21 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001307025A JP2001307025A (ja) | 2001-11-02 |
| JP3795725B2 true JP3795725B2 (ja) | 2006-07-12 |
Family
ID=18632002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121331A Expired - Fee Related JP3795725B2 (ja) | 2000-04-21 | 2000-04-21 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795725B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4517502B2 (ja) * | 2000-12-12 | 2010-08-04 | ソニー株式会社 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
| US6653813B2 (en) * | 2002-03-21 | 2003-11-25 | Thomson Licensing, S.A. | Apparatus and method for the power management of operatively connected modular devices |
| US20040055013A1 (en) * | 2002-07-04 | 2004-03-18 | Toshiyuki Ishioka | Broadcast receive/play system and broadcast reception apparatus |
| KR100476929B1 (ko) * | 2002-09-03 | 2005-03-16 | 삼성전자주식회사 | 카드형 유에스비 인터페이스 컨넥터를 갖는 유에스비 시스템 |
| JP4236440B2 (ja) | 2002-10-09 | 2009-03-11 | 株式会社ルネサステクノロジ | Ｉｃカード |
| JP4526836B2 (ja) * | 2003-03-31 | 2010-08-18 | 株式会社リコー | カード認識システムと新カード認識方法 |
| KR100577392B1 (ko) * | 2003-08-29 | 2006-05-10 | 삼성전자주식회사 | 차 신호를 이용하여 멀티미디어 카드의 전송속도를향상시키는 방법 및 장치 |
| JP2005182462A (ja) * | 2003-12-19 | 2005-07-07 | Toshiba Corp | 電子機器、ユニット駆動装置およびユニット駆動装置のインタフェース制御方法 |
| JP4981271B2 (ja) * | 2004-07-05 | 2012-07-18 | 三星電子株式会社 | モード検出を含むマルチモード集積回路装置及びそれの動作方法 |
| JP4713122B2 (ja) * | 2004-10-08 | 2011-06-29 | 株式会社リコー | カードコントローラ |
| KR100746308B1 (ko) | 2005-04-15 | 2007-08-06 | 주식회사 디엠스토리지 | 에스디 카드 타입의 외장을 갖는 유에스비 카드 및 이를위한 인터페이스 |
| KR100725271B1 (ko) | 2005-05-20 | 2007-06-04 | 주식회사 엠피오 | 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법 |
| US7739487B2 (en) * | 2006-01-17 | 2010-06-15 | Nokia Corporation | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from |
| KR101284145B1 (ko) | 2007-01-29 | 2013-07-10 | 삼성전자주식회사 | 메모리 액세스 방식 ｐｃｍｃｉａ 카드의 읽기 액세스 지원네트워크 프로세서 시스템 |
| JP2007317236A (ja) * | 2007-08-27 | 2007-12-06 | Renesas Technology Corp | 不揮発性記憶装置 |
| JP5157933B2 (ja) * | 2009-01-21 | 2013-03-06 | 株式会社リコー | 信号切換回路 |
| CN102282815B (zh) | 2009-11-13 | 2014-11-19 | 松下电器产业株式会社 | 接口电路以及接口系统 |
| KR101792503B1 (ko) * | 2010-10-19 | 2017-11-02 | 엘지전자 주식회사 | 컴퓨터 시스템 및 그 제어방법 |
| JP5346978B2 (ja) * | 2011-04-15 | 2013-11-20 | シャープ株式会社 | インターフェイス装置、配線基板、及び情報処理装置 |
| CN111428839A (zh) * | 2018-12-20 | 2020-07-17 | 华为技术有限公司 | 一种存储卡、连接器以及功能卡的识别方法 |
-
2000
- 2000-04-21 JP JP2000121331A patent/JP3795725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001307025A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795725B2 (ja) | 電子機器 | |
| US8352657B2 (en) | Digital device interconnect interface and system | |
| US7761645B2 (en) | Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard | |
| KR100572165B1 (ko) | 유니버셜 직렬 버스 디바이스 컨트롤러 | |
| EP2040174B1 (en) | Card-type peripheral device | |
| US5678065A (en) | Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency | |
| JP2005209204A (ja) | プロセッサを低電力状態にすることができる周辺デバイス | |
| JP2005209205A (ja) | 取外し可能媒体デバイスを有するシステムでの電力削減のシステムおよび方法 | |
| EP1728169B1 (en) | Automatic configuration of a communication port as transmitter or receiver depending on the sensed transfer direction of a connected device | |
| US6275240B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
| US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
| JP4387493B2 (ja) | コンピュータシステムおよび同システムの制御方法 | |
| US7509439B2 (en) | Method for maintaining register integrity and receive packet protection during ULPI PHY to LINK bus transactions | |
| JP2001067157A5 (ja) | コンピュータとその周辺機器のシステム、コンピュータ周辺機器、コンピュータ及びその制御方法並びにコンピュータ可読記憶媒体 | |
| KR100686877B1 (ko) | Ｕｓｂ 호스트 및 디바이스 기능을 지원하는 ｕｓｂ 시스템 | |
| CN215416630U (zh) | 一种实现mipi读写的系统 | |
| JPH118030A (ja) | Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置 | |
| WO2009021339A1 (en) | Apparatus and method for emulating removal and insertion of a plug-in device | |
| KR20050060715A (ko) | 마이크로 프로세서의 초기화 장치 | |
| Stephens et al. | High speed transient active pull-up I 2 C |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| LAPS | Cancellation because of no payment of annual fees |